JP5572684B2 - パッケージキャリア及びその製造方法 - Google Patents

パッケージキャリア及びその製造方法 Download PDF

Info

Publication number
JP5572684B2
JP5572684B2 JP2012236374A JP2012236374A JP5572684B2 JP 5572684 B2 JP5572684 B2 JP 5572684B2 JP 2012236374 A JP2012236374 A JP 2012236374A JP 2012236374 A JP2012236374 A JP 2012236374A JP 5572684 B2 JP5572684 B2 JP 5572684B2
Authority
JP
Japan
Prior art keywords
metal layer
layer
insulating layer
patterned metal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012236374A
Other languages
English (en)
Other versions
JP2013222959A (ja
Inventor
世豪 孫
Original Assignee
旭徳科技股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旭徳科技股▲ふん▼有限公司 filed Critical 旭徳科技股▲ふん▼有限公司
Publication of JP2013222959A publication Critical patent/JP2013222959A/ja
Application granted granted Critical
Publication of JP5572684B2 publication Critical patent/JP5572684B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09581—Applying an insulating coating on the walls of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、パッケージ構造及びその製造方法に関する。特に、本発明は、パッケージキャリア及びその製造方法に関する。
近年、電子技術は、絶え間なく進歩し、ハイテク電子産業は、急速な成長を続けており、電子製品は、迅速な処理速度、多機能、高密度、小型及び低価格の趨勢に発展している。パッケージキャリアは、しばしば電子製品において配置されている。パッケージキャリアは、導電回路を有するだけでなく、コンデンサ、抵抗又はＩＣチップを含む電子デバイスを搭載し、パッケージキャリアは、電子製品のデータ処理ユニットとして提供される。しかしながら、電子デバイスがパッケージキャリア上に全て配置される場合、電子デバイスが占める領域が増大し、レイアウト空間は、減少し、既存の電子製品に対する小型化の要求が満たされない。
一方で、通常のパッケージキャリアは、複数のパターン化導電層及び少なくとも１つの絶縁層により構成され、絶縁層は、電気的絶縁の為、２つの隣接するパターン化導電層の間に配置される。パッケージキャリアの放熱性能を改善する為、放熱ブロックは、しばしば接着層を介してパッケージキャリアの下表面上に固定される。それにより、パッケージキャリア上に配置される電子デバイスにより発生される熱は、パターン化導電層及び絶縁層を介して放熱ブロックに伝達され、放出されることができる。接着層及び絶縁層の良好でない熱伝導率のため、電子デバイスにより発生される熱が絶縁層及び接着層を介して放熱ブロックに伝達される時に熱抵抗が上昇し、放熱が困難になる。結果として、如何にパッケージキャリア中の電子デバイスの幾つかを埋め込み、パッケージキャリアの厚さを減少し、レイアウト空間を拡大するか及び電子デバイスにより発生される熱を如何に効率的に外部環境に放出するかが本分野の研究及び開発の課題となっている。
本発明は、良好な放熱性能及び薄いパッケージの厚さを有するパッケージキャリアを提供する。
本発明は、前記パッケージキャリアを製造するパッケージキャリアの製造方法を提供する。
本発明の実施例において、パッケージキャリアの製造方法が提供される。前記製造方法において、基板が提供される。基板は、上表面、上表面に相対する下表面、及び上表面と下表面を連通する開口を有する。電子デバイスが基板の開口内に配置され、電子デバイスは、互いに相対する上面及び底面を有する。第１絶縁層及び第１絶縁層上に配置される第１金属層は、基板の上表面上に積層され（laminated）、第２絶縁層及び第２絶縁層上に配置される第２金属層が基板の下表面上に積層される。ここで、開口は、第１絶縁層及び第２絶縁層で充填される。複数の第１ブラインドホール、複数の第２ブラインドホール及び放熱チャネルが形成される。第１ブラインドホールは、第１金属層から第１絶縁層まで延伸され、電子デバイスの上面の一部を露出させる。第２ブラインドホールは、第２金属層から第２絶縁層まで延伸され、電子デバイスの底面の一部を露出させる。放熱チャネルは、第１金属層、第１絶縁層、基板、第２絶縁層及び第２金属層を貫通する。第３金属層は、第１ブラインドホール、第２ブラインドホール及び放熱チャネルの内壁上に形成される。導熱デバイスは、放熱チャネル内に配置され、導熱デバイスは、絶縁材料により放熱チャネル中に固定される。絶縁材料は、導熱デバイスと、放熱チャネルの内壁上に配置される第３金属層との間に配置される。第１金属層及び第２金属層は、パターン化され、第１パターン化金属層及び第２パターン化金属層を形成する。
本発明の実施例に基づき、第１金属層及び第２金属層をパターン化した後、製造方法は、更に、第１パターン化金属層の一部、第１パターン化金属層により露出される第１絶縁層の一部、第２パターン化金属層の一部、及び第２パターン化金属層により露出される第２絶縁層の一部上にソルダーマスク層を形成することと、表面不活性層（surface passivation layer）を形成し、第１パターン化金属層の一部、第２パターン金属層の一部、第３金属層、絶縁層及び導熱デバイスを覆うことを含む。
本発明の実施例に基づき、基板は、第１銅箔層、第２銅箔層及びコア誘電層を含む。コア誘電層は、第１銅箔層及び第２銅箔層の間に配置される。
本発明の実施例に基づき、導熱デバイスの材質は、セラミック、シリコン、炭化珪素、ダイヤモンド又は金属を含む。
本発明の実施例に基づき、誘電デバイスは、無線周波数（RF）デバイス、能動デバイス又は受動デバイスを含む。
本発明の実施例に基づき、第３金属層を形成する方法は、電気めっき法を含む。
本発明の実施例において、基板、電子デバイス、第１絶縁層、第１パターン化金属層、第２絶縁層、第２パターン化金属層、放熱チャネル、第３金属層及び導熱デバイスを含むパッケージキャリアが提供される。基板は、上表面、上表面に相対する下表面、及び上表面と下表面を連通する開口を有する。電子デバイスは、基板の開口内に配置され、電子デバイスは、互いに相対する上面及び底面を有する。第１絶縁層は、基板上の上表面上に配置され、開口を充填する。ここで、第１絶縁層は、複数の第１ブラインドホールを有し、第１ブラインドホールは、誘電デバイスの上面の一部を露出させる。第１パターン化金属層は、第１絶縁層上に配置され、第１絶縁層の一部を露出させる。第２絶縁層は、基板の下表面上に配置され、開口を充填する。ここで、第２絶縁層は、複数の第２ブラインドホールを有し、第２ブラインドホールは、誘電デバイスの底面の一部を露出させる。第２パターン化金属層は、第２絶縁層上に配置され、第２絶縁層の一部を露出させる。放熱チャネルは、第１絶縁層、第１パターン化金属層、基板、第２パターン化金属層及び第２絶縁層を貫通する。第３金属層は、第１ブラインドホール及び第２ブラインドホールを充填し、放熱チャネルの内壁を覆う。ここで、第３金属層は、第１パターン化金属層及び第２パターン化金属層を接続する。導熱デバイスは、放熱チャネル内に配置される。
本発明の実施例に基づき、パッケージキャリアは、更に、ソルダーマスク層及び表面不活性層を含む。ソルダーマスク層は、第１パターン化金属層の一部、第１パターン化金属層により露出される第１絶縁層の一部、第２パターン化金属層、第２パターン化金属層により露出される第２絶縁層の一部上に配置される。表面不活性層は、第１パターン化金属層の一部、第２パターン化金属層の一部、第３金属層及び導熱デバイスを覆う。
本発明の実施例に基づき、導熱デバイスの材質は、セラミック、シリコン、炭化珪素、ダイヤモンド又は金属を含む。
本発明の実施例に基づき、誘電デバイスは、ＲＦデバイス、能動デバイス又は受動デバイスを含む。
上記に基づき、ここで記載するパッケージキャリアは、導熱デバイスを有し、導熱デバイスは、基板中に埋め込まれる。従って、発熱デバイスがパッケージ上に配置され、発熱デバイスにより発生される熱は、導熱デバイスを介し、外部環境に迅速に伝達されることができ、発熱デバイスにより発生される熱を効率的に放出し、更に、効率性を改善し、発熱デバイスの寿命を延長する。また、本発明の実施例中に誘電デバイスは、基板中に組み込まれ、従って、ここで記載されるパッケージキャリアは、薄いパッケージの厚さ及び大きなレイアウト空間を有することができる。
本発明の実施例に基づき、パッケージキャリアの製造方法を示す概略断面図である。 本発明の実施例に基づき、パッケージキャリアの製造方法を示す概略断面図である。 本発明の実施例に基づき、パッケージキャリアの製造方法を示す概略断面図である。 本発明の実施例に基づき、パッケージキャリアの製造方法を示す概略断面図である。 本発明の実施例に基づき、パッケージキャリアの製造方法を示す概略断面図である。 本発明の実施例に基づき、パッケージキャリアの製造方法を示す概略断面図である。 本発明の実施例に基づき、パッケージキャリアの製造方法を示す概略断面図である。 図１Ｇに示されるパッケージキャリアが発熱デバイスを有することを示す概略断面図である。
図１Ａ〜図１Ｇは、本発明の実施例に基づくパッケージキャリアの製造方法を示す概略断面図である。図１Ａに示すように、本実施例に基づくパッケージキャリアの製造方法において、基板１１０が提供される。基板１１０は、上表面１１１、上表面１１１に相対する下表面１１３及び上表面１１１及び下表面１１３を連通する開口１１５を有する。本実施例に基づき、基板１１０は、例えば、第１銅箔層１１２、コア誘電層１１４及び第２銅箔層１１６から構成され、コア誘電層１１４は、第１銅箔層１１２及び第２銅箔層１１６の間に配置される。即ち、本実施例中に記載される基板１１０は、両面基板である。当然ながら、他の実施例において、基板１１０は、多層基板又はガラス繊維（FR4）基板であることができる。基板１１０のタイプは、ここでは限定しない。また、開口１１５を形成する方法は、例えば、打ち抜き（punching）又はくり抜き（routing）である。
図１Ｂを参照し、電子デバイス１２０は、基板１１０の開口１１５内に配置され、基板１１０の開口１１５の直径は、電子デバイス１２０の直径より大きい。電子デバイス１２０は、互いに相対する上面１２２及び底面１２４を有し、電子デバイス１２０は、基板１１０の下表面１１３上に位置する接着剤（図示せず）を介し、開口１１５中に一時的に固定されることができる。ここで、電子デバイス１２０は、例えば、ＲＦデバイス、能動デバイス、受動デバイス、メモリ又は電子コネクタである。基板１１０の開口１１５の直径は、電子デバイス１２０の直径より大きいので、電子デバイス１２０は、基板１１０の開口１１５内に配置され、好適なプロセスウィンドウが保証されることができる。
図１Ｃを参照し、第１絶縁層１３２及び第１絶縁層１３２上に配置される第１金属層１４２は、基板１１０の上表面１１１上に積層され、第２絶縁層１３４及び第２絶縁層１３４上に配置される第２金属層１４４は、基板１１０の下表面１１３上に積層される。本実施例において、基板１１０の上表面１１１上に第１絶縁層１３２及び第１金属層１４２を積層する方法及び基板１１０の第２表面１１３上に第２絶縁層１３４及び第２金属層１４４を積層する方法は、例えば、サーマルラミネーション（thermal lamination）である。また、第１絶縁層１３２及び第２絶縁層１３４の材質は、例えば、ポリイミド（ＰＩ）又はエポキシ樹脂である。
本実施例において、第１絶縁層１３２及び第２絶縁層１３４は、サーマルラミネーションによって、基板１１０の上表面１１１及び下表面１１３上にそれぞれ積層される。従って、第１絶縁層１３２の一部及び第２絶縁層１３４の一部は、開口１１５に延伸し、開口１１５は、第１絶縁層１３２及び第２絶縁層１３４で充填される。それにより、電子デバイス１２０は、図１Ｃに示されるように、開口１１５中に固定される。提示すべきこととして、電子デバイス１２０を開口１１５中に一時的に固定することに適用される接着剤（図示せず）は、第１絶縁層１３２及び第１金属層１４２を基板１１０の上表面１１１上に積層した後、且つ第２絶縁層１３４及び第２金属層１４４を基板１１０の下表面１１３上に積層する前に除去することができる。
図１Ｄを参照し、複数の第１ブラインドホール１５２、複数の第２ブラインドホール１５４及び放熱チャネル１５６が形成される。特に、第１ブラインドホール１５２は、第１金属層１４２から第１絶縁層１３２まで延伸され、電子デバイス１２０の上部１２２の一部を露出させる。第２ブラインドホール１５４は、第２金属層１４４から第２絶縁層１３４まで延伸され、電子デバイス１２０の底面１２４の一部を露出させる。放熱チャネル１５６は、第１金属層１４２、第１絶縁層１３２、基板１１０、第２絶縁層１３４及び第２金属層１４４を貫通する。本実施例において、第１ブラインドホール１５２、第２ブラインドホール１５４及び放熱チャネル１５６を形成する方法は、例えば、マシンドリリング又はレーザドリリングである。
図１Ｅを参照し、第３金属層１６０は、例えば、電気めっき法により第１ブラインドホール１５２、第２ブラインドホール１５４及び放熱チャネル１５６の内壁上に形成される。本実施例において、第１ブラインドホール１５２及び第２ブラインドホール１５４は、第３金属層１６０に充填され、第３金属層１６０は、放熱チャネル１５６の内壁を覆う。第３金属層１６０は、第１金属層１４２及び第２金属層１４４を接続する。ここで、第３金属層１６０の一表面は、第１金属層１４２の表面に実質的に整列されるか、第３金属層１６０の表面の高さ（level）が第１金属層１４２の表面よりも僅かに低いものであることができる。また、第３金属層１６０の他表面は、第２金属層１４４の表面に実質的に整列されるか、第３金属層１６０の表面の高さ（level）が第２金属層１４４の表面より僅かに低いものであることができる。
図１Ｅに示すように、導熱デバイス１７０は、放熱チャネル１５６内に配置され、導熱デバイス１７０は、絶縁材料１８２によって放熱チャネル１５６中に固定される。絶縁材料１８２は、導熱デバイス１７０と、放熱チャネル１５６の内壁上に位置する第３金属層１６０の一部との間に位置する。導熱デバイス１７０の材質は、例えば、セラミック、シリコン、炭化珪素、ダイヤモンド又は金属である。絶縁材料１８２は、例えば、樹脂、エポキシ樹脂又はペースト状材質である。
図１Ｆを参照し、第１金属層１４２及び第２金属層１４４は、パターン化され、第１パターン化金属層１４２ａ及び第２パターン化金属層１４４ａを形成する。本発明の実施例において、第１パターン化金属層１４２ａは、第１絶縁層１３２の一部を露出させ、第２パターン化金属層１４４ａは、第２絶縁層１３４の一部を露出させる。
図１Ｇを参照し、ソルダーマスク層１８４は、第１パターン化金属層１４２ａの一部、第１パターン化金属層１４２ａにより露出される第１絶縁層１３２の一部、第２パターン化金属層１４４ａの一部、及び第２パターン化金属層１４４ａにより露出される第２絶縁層１３４の一部上に配置される。表面不活性層１８６は、第１パターン化金属層１４２ａの一部、第２パターン化金属層１４４ａの一部、第３金属層１６０、絶縁材料１８２及び導熱デバイス１７０を覆うように形成される。ここで、表面不活性層１５６は、例えば、ニッケル層、金層、銀層、ニッケルパラジウム金層又は他の適切な材質層であり、それは、本発明に対する制限として解釈すべきものではない。これにより、パッケージキャリア１００の製造が実質的に完成される。
本発明に記載する電子デバイス１２０は、基板１１０の開口１１５内に配置され、第１絶縁層１３２及び第１パターン化金属層１４２ａは、電子デバイス１２０上に積層され（stacked onto）、第２絶縁層１３４及び第２パターン化金属層１４４ａは、電子デバイス１２０上に積層される。すなわち、電子デバイス１２０は、パッケージキャリア１００中に埋め込まれる。従って、本実施例に記載するパッケージキャリア１００は、薄いパッケージの厚さを有することができる。また、基板１１０の開口１１５の直径は、電子デバイス１２０の直径より大きい。従って、誘電デバイス１２０が基板１１０の開口１１５内に配置される時、好適なプロセスウィンドウが保証されることができる。
図１Ｇに例示するパッケージキャリア１００の構造について、本実施例に記載するパッケージキャリア１００は、基板１１０、電子デバイス１２０、第１絶縁層１３２、第１パターン化金属層１４２ａ、第２絶縁層１３４、第２パターン化金属層１４４ａ、放熱チャネル１５６、第３金属層１６０、及び導熱デバイス１７０を含む。基板１１０は、第１銅箔層１１２、コア誘電層１１４、及び第２銅箔層１１６から構成される。また、基板１１０は、上表面１１１、上表面１１１に相対する下表面１１３、及び上表面１１１と下表面１１３を連通する開口１１５を有する。電子デバイス１２０は、基板１１０の開口１１５内に配置され、電子デバイス１２０は、互いに相対する上面１２２及び底面１２４を有する。ここで、電子デバイス１２０は、例えば、ＲＦデバイス、能動デバイス又は受動デバイスである。第１絶縁層１３２は、基板１１０の上表面１１１上に配置され、開口１１５を充填する。ここで、第１絶縁層１３２は、複数の第１ブラインドホール１５２を有し、第１ブラインドホール１５２は、電子デバイス１２０の上面１２２の一部を露出させる。第１パターン化金属層１４２ａは、第１絶縁層１３２上に配置され、第１絶縁層１３２の一部を露出させる。第２絶縁層１３４は、基板１１０の下表面１１３上に配置され、開口１１５を充填する。ここで、第２絶縁層１３４は、複数の第２ブラインドホール１５４を有し、第２ブラインドホール１５４は、電子デバイス１２０の底面１２４の一部を露出させる。第２パターン化金属層１４４ａは、第２絶縁層１３４上に配置され、第２絶縁層１３４の一部を露出させる。放熱チャネル１５６は、第１絶縁層１３２、第１パターン化金属層１４２ａ、基板１１０、第２パターン化金属層１４４ａ及び第２絶縁層１３４を貫通する。第１ブラインドホール１５２及び第２ブラインドホール１５４は、第３金属層１６０で充填され、第３金属層１６０は、放熱チャネル１５６の内壁を覆う。ここで、第３金属層１６０は、第１パターン化金属層１４２ａ及び第２パターン化金属層１４４ａを接続する。導熱デバイス１７０は、絶縁材料１８２を介して放熱チャネル１５６中に配置される。ここで、絶縁材料１８２は、導熱デバイス１７０及び第３金属層１６０の一部の間に位置し、導熱デバイス１７０材質は、例えば、セラミック、シリコン、炭化珪素、ダイヤモンド又は金属である。
また、本実施例に記載するパッケージキャリア１００は、更に、ソルダーマスク層１８４及び表面不活性層１８６を含む。ソルダーマスク層１８４は、第１パターン化金属層１４２ａの一部、第１パターン化金属層１４２ａにより露出される第１絶縁層１３２の一部、第２パターン化金属層１４４ａの一部、及び第２パターン化金属層１４４ａにより露出される第２絶縁層１３４の一部上に配置される。表面不活性層１８６は、第１パターン化金属層１４２ａの一部、第２パターン化金属層１４４ａの一部、第３金属層１６０、及び導熱デバイス１７０を覆う。
図２は、図１Ｇに示すパッケージキャリアが発熱デバイスを有することを示す概略断面図である。図２を参照し、本実施例において、パッケージキャリア１００は、発熱デバイス１０を支持することに適する。発熱デバイス１０は、導熱デバイス１７０に対応して表面不活性層１８６上に配置され、発熱デバイス１０は、例えば、電子チップ又は光電デバイスであるが、本発明に対する制限として解釈すべきものではない。更に具体的には、例えば、発熱デバイス１０は、半導体集積回路（IC）チップ又は発光ダイオード（LED）チップであるが、これに限定するものではない。
特に、発熱デバイス１０は、複数のボンディグワイヤ２０によるワイヤボンディングによって表面不活性層１８６に電気接続されることができる。発熱デバイス１０、ボンディングワイヤ２０及びパッケージキャリア３０を封入するモールディングコンパウンドを使用し、発熱デバイス１０、ボンディングワイヤ２０及びパッケージキャリア３０の間の電気接続を保護することも好適である。他の観点において、発熱デバイス１０は、パッケージキャリア１００上に配置され、発熱デバイス１０により発生される熱は、導熱デバイス１７０及び表面不活性層１８６を介して外部環境に迅速に伝達されることができる。従って、本実施例に記載するパッケージキャリア１００は、発熱デバイス１０により発生される熱を効率的に放出することができ、更に、効率性を改善し、発熱デバイス１０の寿命を延長する。
ここで記載する発熱デバイス１０は、ワイヤボンディングによってパッケージキャリア１００の表面不活性層１８６に電気接続され、発熱デバイス１０をパッケージキャリア１００にボンディングする方法及び発熱デバイス１０のタイプは、本発明において制限しない。他の実施例において、しかしながら、発熱デバイス１０は、複数のバンプ（図示せず）によるフリップチップボンディングによって、導熱デバイス１７０上に位置する表面不活性層１８６に電気接続されることもできる。他の実施例に基づき、発熱デバイス１０は、チップパッケージ（図示せず）であることができ、表面実装技術（surface mount technology = SMT）によってパッケージキャリア１００上に配置されることができる。上記の発熱デバイス１０をパッケージキャリア１００にボンディングする方法及び上記の発熱デバイス１０のタイプは、単に例とするだけであり、本発明に対する制限として解釈されるべきものではない。
前記を考慮して、ここで記載するパッケージキャリアは、導熱デバイスを有し、導熱デバイスは、基板中に組み込まれる。従って、発熱デバイスがパッケージキャリア上に配置され、デバイスにより発生される熱が導熱デバイスを介して迅速に外部環境に伝達され、発熱デバイスにより発生される熱を効率的に放出し、更に効率性を改善し、発熱デバイスの寿命を延長する。また、本発明の実施例に提供される電子デバイスは、基板中に組み込まれ、従って、ここで記載するパッケージキャリアは、薄いパッケージの厚さ及び大きなレイアウト空間を有する。
本発明は、パッケージキャリア及びその製造方法に関し、導熱デバイスのパッケージングに利用することができる。
１０ 発熱デバイス
２０ ボンディングワイヤ
３０ パッケージキャリア
１００ パッケージキャリア
１１０ 基板
１１１ 上表面
１１２ 第１銅箔層
１１３ 下表面
１１４ コア誘電層
１１５ 開口
１１６ 第２銅箔層
１２０ 電子デバイス
１２２ 上面
１２４ 底面
１３２ 第１絶縁層
１３４ 第２絶縁層
１４２ 第１金属層
１４２ａ 第１パターン化金属層
１４４ 第２金属層
１４４ａ 第２パターン化金属層
１５２ 第１ブラインドホール
１５４ 第２ブラインドホール
１５６ 放熱チャネル
１６０ 第３金属層
１７０ 導熱デバイス
１８２ 絶縁材料
１８４ ソルダーマスク層
１８６ 表面不活性層

Claims (10)

  1. パッケージキャリアの製造方法であり、前記製造方法は、
    上表面、前記上表面に相対する下表面、及び前記上表面と前記下表面を連通する開口を有する基板を提供し、
    互いに相対する上面及び底面を有する電子デバイスを前記基板の前記開口内に配置し、
    第１絶縁層及び前記第１絶縁層上に配置される第１金属層を前記基板の前記上表面上に積層し、第２絶縁層及び前記第２絶縁層上に配置される第２金属層を前記基板の前記下表面上に積層し、前記開口を前記第１絶縁層及び前記第２絶縁層で充填し、
    複数の第１ブラインドホール、複数の第２ブラインドホール及び放熱チャネルを形成し、前記第１ブラインドホールが前記第１金属層から前記第１絶縁層まで延伸されて前記電子デバイスの前記上面の一部を露出させ、前記第２ブラインドホールが前記第２金属層から前記第２絶縁層まで延伸されて前記電子デバイスの前記底面の一部を露出させ、前記放熱チャネルが前記第１金属層、前記第１絶縁層、前記基板、前記第２絶縁層及び前記第２金属層を貫通するようにし、
    前記第１ブラインドホール、前記第２ブラインドホール及び前記放熱チャネルの内壁上に第３金属層を形成し、
    導熱デバイスを前記放熱チャネル内に配置し、前記導熱デバイスが絶縁材料により前記放熱チャネル中に固定され、前記絶縁材料が前記導熱デバイスと、前記放熱チャネルの前記内壁上に配置される前記第３金属層との間に配置されるようにし、
    前記第１金属層及び前記第２金属層をパターン化し、第１パターン化金属層及び第２パターン化金属層を形成することを含むパッケージキャリアの製造方法。
  2. 前記第１金属層及び前記第２金属層をパターン化した後、更に、
    前記第１パターン化金属層の一部、前記パターン化金属層により露出される前記第１絶縁層の一部、前記第２パターン化金属層の一部、前記第２パターン化金属層により露出される前記第２絶縁層の一部の上にソルダーマスクを形成し、
    前記第１パターン化金属層の一部、前記第２パターン化金属層の一部、前記第３金属層、前記絶縁材料、及び前記導熱デバイスを覆うよう表面不活性層を形成することを含む請求項１に記載のパッケージキャリアの製造方法。
  3. 前記基板は、第１銅箔層、第２銅箔層、及び前記第１銅箔層と前記第２銅箔層の間に配置されるコア誘電層を含む請求項１に記載のパッケージキャリアの製造方法。
  4. 前記導熱デバイスの材質は、セラミック、シリコン、炭化珪素、ダイヤモンド又は金属を含む請求項１に記載のパッケージキャリアの製造方法。
  5. 前記電子デバイスは、無線周波数デバイス、能動デバイス又は受動デバイスを含む請求項１に記載のパッケージキャリアの製造方法。
  6. 前記第３金属層を形成する方法は、電気めっき法を含む請求項１に記載のパッケージキャリアの製造方法。
  7. 上表面、前記上表面に相対する下表面、及び前記上表面と前記下表面を連通する開口を有する基板と、
    前記基板の前記開口内に配置され、互いに相対する上面と下面を有する電子デバイスと、
    前記基板の前記上表面上に配置され、前記開口を充填し且つ複数の第１ブラインドホールを有し、前記第１ブラインドホールが前記電子デバイスの前記上面の一部を露出させる第１絶縁層と、
    前記第１絶縁層上に配置され、前記第１絶縁層の一部を露出させる第１パターン化金属層と、
    前記基板の前記下表面上に配置され、前記開口を充填し且つ複数の第２ブラインドホールを有し、前記第２ブラインドホールが前記電子デバイスの前記底面の一部を露出させる第２絶縁層と、
    前記第２絶縁層上に配置され、前記第２絶縁層の一部を露出させる第２パターン化金属層と、
    前記第１絶縁層、前記第１パターン化金属層、前記基板、前記第２パターン化金属層、及び前記第２絶縁層を貫通する放熱チャネルと、
    前記第１ブラインドホール及び前記第２ブラインドホールを充填し、前記放熱チャネルの内壁を覆い、前記第１パターン化金属層及び前記第２パターン化金属層を接続する第３金属層と、
    前記放熱チャネル内に配置される導熱デバイスと、
    を含み、
    前記導熱デバイスが絶縁材料により前記放熱チャネル中に固定され、前記絶縁材料が前記導熱デバイスと、前記放熱チャネルの前記内壁上に配置される前記第３金属層との間に配置されるパッケージキャリア。
  8. 前記第１パターン化金属層の一部、前記第１パターン化金属層により露出される前記第１絶縁層の一部、前記第２パターン化金属層の一部、及び前記第２パターン化金属層により露出される前記第２絶縁層の一部上に配置されるソルダーマスクと、
    前記第１パターン化金属層の一部、前記第２パターン化金属層の一部、前記第３金属層及び前記導熱デバイスを覆う表面不活性層と、
    を更に含む請求項７に記載のパッケージキャリア。
  9. 前記導熱デバイスの材質は、セラミック、シリコン、炭化珪素、ダイヤモンド又は金属を含む請求項７に記載のパッケージキャリア。
  10. 前記電子デバイスは、無線周波数デバイス、能動デバイス又は受動デバイスを含む請求項７に記載のパッケージキャリア。
JP2012236374A 2012-04-13 2012-10-26 パッケージキャリア及びその製造方法 Active JP5572684B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101113270 2012-04-13
TW101113270A TWI505755B (zh) 2012-04-13 2012-04-13 封裝載板及其製作方法

Publications (2)

Publication Number Publication Date
JP2013222959A JP2013222959A (ja) 2013-10-28
JP5572684B2 true JP5572684B2 (ja) 2014-08-13

Family

ID=49324063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012236374A Active JP5572684B2 (ja) 2012-04-13 2012-10-26 パッケージキャリア及びその製造方法

Country Status (4)

Country Link
US (1) US8704101B2 (ja)
JP (1) JP5572684B2 (ja)
CN (1) CN103378014A (ja)
TW (1) TWI505755B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018511178A (ja) * 2015-03-26 2018-04-19 エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ 半導体素子用の受動冷却機能を備えた担体

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140020114A (ko) * 2012-08-08 2014-02-18 삼성전기주식회사 금속 방열기판 및 그 제조방법
KR20140021910A (ko) * 2012-08-13 2014-02-21 삼성전기주식회사 코어기판 및 이를 이용한 인쇄회로기판
US9585240B2 (en) * 2013-10-24 2017-02-28 Qorvo Us, Inc. Advanced grounding scheme
CN105981159B (zh) * 2014-03-12 2020-10-16 英特尔公司 具有设置在封装体内的无源微电子器件的微电子封装件
JP6713187B2 (ja) * 2014-03-24 2020-06-24 京セラ株式会社 多層印刷配線板およびその製造方法
US20150366081A1 (en) * 2014-06-15 2015-12-17 Unimicron Technology Corp. Manufacturing method for circuit structure embedded with electronic device
JP2016015432A (ja) * 2014-07-03 2016-01-28 イビデン株式会社 回路基板及びその製造方法
US10433413B2 (en) * 2014-08-15 2019-10-01 Unimicron Technology Corp. Manufacturing method of circuit structure embedded with heat-dissipation block
KR102194720B1 (ko) * 2014-09-30 2020-12-23 삼성전기주식회사 방열 구조체를 포함하는 회로기판
KR20160048277A (ko) * 2014-10-23 2016-05-04 에스케이하이닉스 주식회사 칩 내장 패키지 및 그 제조방법
KR102295105B1 (ko) * 2014-12-29 2021-08-31 삼성전기주식회사 회로기판 및 회로기판 제조방법
US20160338211A1 (en) * 2015-05-12 2016-11-17 Samsung Electro-Mechanics Co., Ltd. Circuit board and method of manufacturing the same
CN106304634B (zh) * 2015-05-20 2019-03-19 欣兴电子股份有限公司 电路板结构及其制造方法
TWI578416B (zh) * 2015-09-18 2017-04-11 Subtron Technology Co Ltd 封裝載板及其製作方法
TWI575679B (zh) * 2015-12-10 2017-03-21 財團法人工業技術研究院 功率模組及其製造方法
US10051742B2 (en) 2015-12-10 2018-08-14 Industrial Technology Research Institute Power module and manufacturing method thereof
SG10201604384YA (en) * 2016-05-31 2017-12-28 Delta Electronics Int'l (Singapore) Pte Ltd Embedded package structure
CN106852034A (zh) * 2017-04-10 2017-06-13 昆山苏杭电路板有限公司 高导热内嵌陶瓷片高精密汽车灯印制板的加工方法
TWI645519B (zh) * 2017-06-02 2018-12-21 旭德科技股份有限公司 元件內埋式封裝載板及其製作方法
CN107222983B (zh) * 2017-06-09 2019-05-03 深圳市景旺电子股份有限公司 一种内嵌AlN陶瓷绝缘散热模块的PCB板及制作方法
US10269678B1 (en) * 2017-12-05 2019-04-23 Nxp Usa, Inc. Microelectronic components having integrated heat dissipation posts, systems including the same, and methods for the fabrication thereof
TWI653911B (zh) * 2018-05-30 2019-03-11 欣興電子股份有限公司 封裝載板
CN110856346B (zh) * 2018-08-21 2022-05-03 健鼎（无锡）电子有限公司 印刷电路板及其制造方法
CN112151433B (zh) * 2019-06-27 2024-02-09 何崇文 基板结构、封装结构及其制作方法
TWI722533B (zh) * 2019-08-12 2021-03-21 旭德科技股份有限公司 散熱基板及其製作方法
CN112635432A (zh) * 2019-10-09 2021-04-09 欣兴电子股份有限公司 封装基板及其制作方法
CN113038689B (zh) * 2019-12-25 2022-08-19 鹏鼎控股(深圳)股份有限公司 嵌埋铜块的电路板的制作方法以及嵌埋铜块的电路板
CN113133178B (zh) * 2019-12-31 2024-03-22 奥特斯(中国)有限公司 具有中心承载件和两个相反的层堆叠体的布置结构、部件承载件及制造方法
TWI738307B (zh) * 2020-04-24 2021-09-01 欣興電子股份有限公司 線路板結構
US11160160B1 (en) * 2020-08-06 2021-10-26 Multek Technologies Limited PCB for bare die mount and process therefore

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861750B2 (en) * 2002-02-01 2005-03-01 Broadcom Corporation Ball grid array package with multiple interposers
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
FI20040592A (fi) * 2004-04-27 2005-10-28 Imbera Electronics Oy Lämmön johtaminen upotetusta komponentista
US7309838B2 (en) * 2004-07-15 2007-12-18 Oki Electric Industry Co., Ltd. Multi-layered circuit board assembly with improved thermal dissipation
JP2006066519A (ja) * 2004-08-25 2006-03-09 Kyocera Corp 発光素子用配線基板ならびに発光装置
CN100459084C (zh) * 2006-03-15 2009-02-04 日月光半导体制造股份有限公司 内埋元件的基板制造方法
TWM308623U (en) * 2006-09-29 2007-03-21 Elit Fine Ceramics Co Ltd LED heat dissipation device
TWI360375B (en) * 2007-03-29 2012-03-11 Advanced Semiconductor Eng Carrier with embedded component and manufacturing
JP5150246B2 (ja) * 2007-12-28 2013-02-20 株式会社フジクラ 多層プリント配線板及びその製造方法
TWI453877B (zh) * 2008-11-07 2014-09-21 Advanced Semiconductor Eng 內埋晶片封裝的結構及製程
JP5369875B2 (ja) * 2009-04-28 2013-12-18 大日本印刷株式会社 部品内蔵配線板、部品内蔵配線板の製造方法
TWI395522B (zh) * 2009-09-15 2013-05-01 Unimicron Technology Corp 內埋式元件基板結構及其製作方法
TWI388247B (zh) * 2009-09-16 2013-03-01 Unimicron Technology Corp 線路板結構
JP5577694B2 (ja) * 2009-12-24 2014-08-27 株式会社村田製作所 部品内蔵モジュール
TWM422157U (en) * 2011-07-21 2012-02-01 pei-ling Huang LED heat dissipation structure improvement

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018511178A (ja) * 2015-03-26 2018-04-19 エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ 半導体素子用の受動冷却機能を備えた担体

Also Published As

Publication number Publication date
JP2013222959A (ja) 2013-10-28
CN103378014A (zh) 2013-10-30
US8704101B2 (en) 2014-04-22
TWI505755B (zh) 2015-10-21
US20130269986A1 (en) 2013-10-17
TW201343013A (zh) 2013-10-16

Similar Documents

Publication Publication Date Title
JP5572684B2 (ja) パッケージキャリア及びその製造方法
US8441121B2 (en) Package carrier and manufacturing method thereof
JP5436614B2 (ja) パッケージ構造とその製造方法
JP5715334B2 (ja) 半導体装置
US8415780B2 (en) Package carrier and manufacturing method thereof
US9510453B2 (en) Package carrier
JP5536814B2 (ja) パッケージキャリアの製造方法
US20140041922A1 (en) Package carrier and manufacturing method thereof
US20080257590A1 (en) High thermal conducting circuit substrate and manufacturing process thereof
KR20140075357A (ko) 칩 내장형 인쇄회로기판과 그를 이용한 반도체 패키지 및 칩 내장형 인쇄회로기판의 제조방법
US9247654B2 (en) Carrier substrate and manufacturing method thereof
US9324633B2 (en) Multi-level package assembly having conductive vias coupled to chip carrier for each level and method for manufacturing the same
KR20160066311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
TW201712816A (zh) 封裝載板及其製作方法
TWI523587B (zh) 封裝基板與電子組裝體
US20160113114A1 (en) Carrier substrate
KR20140043568A (ko) 반도체 패키지 및 그 제조방법
TW201523798A (zh) Ic載板、具有該ic載板的半導體器件及其製造方法
KR20120124319A (ko) 인쇄회로기판 및 그의 제조 방법
JP5197562B2 (ja) 発光素子パッケージ及びその製造方法
KR20110070526A (ko) 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법
CN106158782B (zh) 电子封装件及其制法
KR101618663B1 (ko) 임베디드 인쇄회로기판 및 그 제조 방법
KR101360600B1 (ko) 수동소자의 솔더링 실장을 위한 구조를 가지는인쇄회로기판과 인쇄회로기판을 이용한 피씨비 카드 및그의 제조방법
JP2007158319A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140610

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140630

R150 Certificate of patent or registration of utility model

Ref document number: 5572684

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250