CN112635432A - 封装基板及其制作方法 - Google Patents

封装基板及其制作方法 Download PDF

Info

Publication number
CN112635432A
CN112635432A CN201910955733.3A CN201910955733A CN112635432A CN 112635432 A CN112635432 A CN 112635432A CN 201910955733 A CN201910955733 A CN 201910955733A CN 112635432 A CN112635432 A CN 112635432A
Authority
CN
China
Prior art keywords
layer
circuit
hole
package substrate
circuit layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910955733.3A
Other languages
English (en)
Inventor
王金胜
谭瑞敏
黄培彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to CN201910955733.3A priority Critical patent/CN112635432A/zh
Publication of CN112635432A publication Critical patent/CN112635432A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种封装基板及其制作方法，封装基板包括一多层线路结构、一透气结构、一导热元件、一第一线路层、一第二线路层以及一增层线路结构。透气结构与导热元件分别配置于多层线路结构的一第一贯孔与一第二贯孔内。第一线路层与第二线路层分别配置于多层线路结构的一上表面与一下表面上，且暴露出透气结构的一第一侧与一第二侧。增层线路结构配置于第一线路层上，且包括交替堆叠的至少一图案化感光性介电层与至少一图案化线路层。图案化线路层通过至少一开孔与第一线路层电性连接。增层线路结构与一容置开口所暴露出的第一线路层构成一凹穴。

Description

封装基板及其制作方法
技术领域
本发明涉及一种基板结构及其制作方法，尤其涉及一种封装基板及其制作方法。
背景技术
一般来说，封装基板主要是由多层线路层所组成，其中发热元件例如芯片，其大多配置于封装基板的上表面上。由于发热元件于运作使用时容易产生热，因此易影响发热元件的操作效能。现今封装基板的散热途径，主要是在厚度方向(垂直板面)上进行散热。然而，上述的散热方式仍嫌不足，无法快速地将发热元件所产生的热能传递出去，而导致封装基板的温度持续升高，进而影响发热元件的可靠度。
发明内容
本发明提供一种封装基板，其具有较佳地散热效果。
本发明还提供一种封装基板的制作方法，用以制作上述的封装基板。
本发明的封装基板，包括一多层线路结构、一透气结构、一导热元件、一第一线路层、一第二线路层以及一增层线路结构。多层线路结构具有彼此相对的一上表面与一下表面以及连接上表面与下表面的一第一贯孔与一第二贯孔。透气结构呈网状且配置于第一贯孔内。导热元件配置于第二贯孔内。第一线路层配置于多层线路结构的上表面上，且覆盖上表面与导热元件的一顶表面，而暴露出透气结构的一第一侧。第二线路层配置于多层线路结构的下表面上，且覆盖下表面与导热元件的一底表面，而暴露出透气结构的一第二侧。增层线路结构配置于第一线路层上，且包括交替堆叠的至少一图案化感光性介电层(Photo-Imageable Dielectric layer)与至少一图案化线路层。图案化感光性介电层具有暴露出部分第一线路层的至少一开孔与一容置开口。图案化线路层通过开孔与第一线路层电性连接。增层线路结构与容置开口所暴露出的第一线路层构成一凹穴。
在本发明的一实施例中，上述的封装基板还包括一种子层，覆盖多层线路结构的上表面、下表面、第一贯孔的内壁及第二贯孔的内壁。
在本发明的一实施例中，上述的封装基板还包括一绝缘材料，配置于第二贯孔内，且位于导热元件与第二贯孔之间。
在本发明的一实施例中，上述的封装基板还包括一第一防焊层以及一第二防焊层。第一防焊层配置于增层线路结构上，且具有至少一第一开口，其中第一开口暴露出部分增层线路结构。第二防焊层配置于第二线路层上，且具有至少一第二开口，其中第二开口暴露出部分第二线路层。
在本发明的一实施例中，上述的封装基板还包括一散热组件，配置于第二防焊层的第二开口内，且接触第二线路层。
在本发明的一实施例中，上述的散热组件包括一散热块、一散热鳍片或一热管。
在本发明的一实施例中，上述的封装基板还包括一第一表面处理层以及一第二表面处理层。第一表面处理层配置于构成凹穴的第一线路层上。第二表面处理层配置于第二防焊层所暴露出的第二线路层上。
在本发明的一实施例中，上述的透气结构的材质包括金属、石墨、人造钻石或陶瓷。
在本发明的一实施例中，上述的导热元件的材质包括陶瓷、石墨、金属、人造钻石或上述材料的组合。
在本发明的一实施例中，上述的多层线路结构包括一核心层、一第一介电层、一第二介电层、一第一内层线路层以及一第二内层线路层。核心层具有彼此相对的一第一表面与一第二表面，且包括一核心介电层、一第一图案化铜箔层以及一第二图案化铜箔层。核心介电层具有彼此相对的一第一侧表面以及一第二侧表面。第一图案化铜箔层配置于核心介电层的第一侧表面上，且暴露出部分第一侧表面。第二图案化铜箔层配置于核心介电层的第二侧表面上，且暴露出部分第二侧表面。第一介电层配置于核心层的第一表面上。第二介电层配置于核心层的第二表面上。第一内层线路层配置于第一介电层上。第二内层线路层配置于第二介电层上。
本发明的封装基板的制作方法，其包括以下步骤。形成一多层线路结构。多层线路结构具有彼此相对的一上表面与一下表面以及连接上表面与下表面的一第一贯孔与一第二贯孔。分别配置一透气结构与一导热元件于第一贯孔与第二贯孔内。分别形成一第一线路层与一第二线路层于多层线路结构的上表面与下表面上。第一线路层覆盖上表面与导热元件的一顶表面且暴露出透气结构的一第一侧。第二线路层覆盖下表面与导热元件的一底表面且暴露出透气结构的一第二侧。形成一感光性介电材料层于第一线路层上。对感光性介电材料层进行一曝光与一显影程序，而形成一图案化感光性介电层。图案化感光性介电层具有暴露出部分第一线路层的至少一开孔与一容置开口。形成一图案化线路层于图案化感光性介电层上。图案化线路层通过开孔与第一线路层电性连接。图案化感光性介电层与图案化线路层构成一增层线路结构。增层线路结构与容置开口所暴露出的第一线路层构成一凹穴。
在本发明的一实施例中，上述的封装基板的制作方法，还包括：于分别配置透气结构与导热元件于第一贯孔与第二贯孔内之前，形成一种子层，以覆盖多层线路结构的上表面、下表面、第一贯孔的内壁及第二贯孔的内壁。
在本发明的一实施例中，上述的封装基板的制作方法，还包括：于分别配置透气结构与导热元件于第一贯孔与第二贯孔内之后，且于分别形成第一线路层与第二线路层于多层线路结构的上表面与下表面上之前，形成一绝缘材料于第二贯孔内，而使绝缘材料位于导热元件与第二贯孔之间。
在本发明的一实施例中，上述的封装基板的制作方法，还包括：于构成增层线路结构之后，形成一第一防焊层于增层线路结构上，以及形成一第二防焊层于第二线路层上。第一防焊层具有至少一第一开口，且第一开口暴露出部分增层线路结构。第二防焊层具有至少一第二开口，且第二开口暴露出部分第二线路层。
在本发明的一实施例中，上述的封装基板的制作方法，还包括：于形成第一防焊层与第二防焊层之后，配置一散热组件于第二防焊层的第二开口内，其中散热组件接触第二线路层。
在本发明的一实施例中，上述的散热组件包括一散热块、一散热鳍片或一热管。
在本发明的一实施例中，上述的封装基板的制作方法，还包括：于形成第一防焊层与第二防焊层之后，形成一第一表面处理层于构成凹穴的第一线路层上，以及形成一第二表面处理层于第二防焊层所暴露出的第二线路层上。
在本发明的一实施例中，上述的透气结构的材质包括金属、石墨、人造钻石或陶瓷。
在本发明的一实施例中，上述的导热元件的材质包括陶瓷、石墨、金属、人造钻石或上述材料的组合。
在本发明的一实施例中，上述形成多层线路结构的步骤包括：提供一核心层。核心层具有彼此相对的一第一表面与一第二表面，且包括一核心介电层、一第一图案化铜箔层以及一第二图案化铜箔层。核心介电层具有彼此相对的一第一侧表面以及一第二侧表面。第一图案化铜箔层配置于核心介电层的第一侧表面上，且暴露出部分第一侧表面。第二图案化铜箔层配置于核心介电层的第二侧表面上，且暴露出部分第二侧表面。压合一第一介电层以及位于第一介电层上的一第一内层线路层于核心层的第一表面上，以及压合一第二介电层以及位于第二介电层上的一第二内层线路层于核心层的第二表面上。对第一内层线路层、第一介电层、核心层、第二介电层以及第二内层线路层进行一钻孔程序，而形成第一贯孔与第二贯孔。
基于上述，在本发明的封装基板的设计中，透气结构是呈现网状且与导热元件分别配置于多层线路结构的第一贯孔与第二贯孔内，而第一线路层与第二线路层分别暴露出透气结构的第一侧与第二侧。藉此，透气结构与导热元件除了可在封装基板的厚度方向(即Z方向)上进行散热之外，透气结构亦可因其网状的设计而在封装基板的平面方向(即X-Y方向)上进行散热。简言之，本发明的封装基板可具有较佳的散热效果。此外，由图案化感光性介电层及图案化线路层所构成的增层线路结构，可增加封装基板的线路密度，且可缩短信号传递路径。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1F是本发明的一实施例的一种封装基板的制作方法的剖面示意图。
图2A是本发明的另一实施例的一种封装基板的制作方法的局部步骤的剖面示意图。
图2B是本发明的又一实施例的一种封装基板的制作方法的局部步骤的剖面示意图。
图2C是本发明的再一实施例的一种封装基板的制作方法的局部步骤的剖面示意图。
图3是采用本发明的一实施例的一种封装基板承载一发热元件的剖面示意图。
附图标记说明
10：封装结构
100a、100b、100c：封装基板
110：多层线路结构
112：核心层
112a：第一表面
112b：第二表面
113：第一介电层
114：第一内层线路层
115：第二介电层
116：第二内层线路层
120：透气结构
122：第一侧
124：第二侧
130：导热元件
132：顶表面
134：底表面
140：第一线路层
150：第二线路层
160：增层线路结构
162：图案化感光性介电层
164：图案化线路层
170：第一防焊层
172：第一开口
180：第二防焊层
182：第二开口
190：第一表面处理层
195：第二表面处理层
197：表面处理层
200：芯片
300：打线
A：外界空气
C：凹穴
C1：第一侧表面
C2：第二侧表面
CD：核心介电层
CL1：第一图案化铜箔层
CL2：第二图案化铜箔层
H1：开孔
H2：容置开口
HA：散热组件
IM：绝缘材料
PID：感光性介电材料层
S1：上表面
S2：下表面
SL：种子层
T1：第一贯孔
T2：第二贯孔
具体实施方式
图1A至图1F是本发明的一实施例的一种封装基板的制作方法的剖面示意图。关于本实施例的封装基板的制作方法，首先，请参考图1A，提供一核心层112。核心层112具有彼此相对的一第一表面112a与一第二表面112b，且包括一核心介电层CD、一第一图案化铜箔层CL1以及一第二图案化铜箔层CL2。核心介电层CD具有彼此相对的一第一侧表面C1以及一第二侧表面C2。第一图案化铜箔层CL1配置于核心介电层CD的第一侧表面C1上，且暴露出部分第一侧表面C1。第二图案化铜箔层CL2配置于核心介电层CD的第二侧表面C2上，且暴露出部分第二侧表面C2。
接着，请再参考图1A，提供一第一介电层113以及位于第一介电层113上方的一第一内层线路层114于核心层112的第一表面112a上，以及提供一第二介电层115以及位于第二介电层115上方的一第二内层线路层116于核心层112的第二表面上112a。
接着，请参考图1B，以热压合的方式，压合第一介电层113以及位于第一介电层113上的第一内层线路层114于核心层112的第一表面112a上，以及压合第二介电层115以及位于第二介电层115上的第二内层线路层116于核心层112的第二表面112b上。
接着，请参考图1C，对第一内层线路层114、第一介电层113、核心层112、第二介电层115以及第二内层线路层116进行一钻孔程序，而形成第一贯孔T1与第二贯孔T2。至此，已形成一多层线路结构110。此处，多层线路结构110具有彼此相对的一上表面S1与一下表面S2以及连接上表面S1与下表面S2的第一贯孔T1与第二贯孔T2。
接着，请参考图1D，可选择性地形成一种子层SL，以覆盖多层线路结构110的上表面S1、下表面S2、第一贯孔T1的内壁及第二贯孔T2的内壁。通过种子层SL的设置，可电性导通第一内层线路层114、第一图案化铜箔层CL1、第二图案化铜箔层CL2与第二内层线路层116。
接着，请再参考图1D，分别配置一透气结构120与一导热元件130于第一贯孔T1与第二贯孔T2内。此处，透气结构120的材质例如是金属、石墨、人造钻石或陶瓷，其中金属例如是金、银、铜、铝或其他导热系数较高的金属。导热元件130的材质例如是陶瓷、石墨、金属、人造钻石或上述材料的组合。
请再参考图1D，形成一绝缘材料IM于第二贯孔T2内，而使绝缘材料IM位于导热元件130与第二贯孔T2之间。此处，绝缘材料IM位于种子层SL与导热元件130之间，而导热元件130通过绝缘材料IM而固定于第二贯孔T2内。
须说明的是，若没有需要电性导通上、下线路的需求，亦可不设置图1D中的种子层SL，可直接在透气结构120与导热元件130配置于第一贯孔T1与第二贯孔T2内后，填充绝缘材料IM于第二贯孔T2内，而使绝缘材料IM位于第二贯孔T2的内壁与导热元件130之间，以固定导热元件130，请参考图2A，此仍属于本发明所欲保护的范围。
请参考图1E，接续图1D的步骤之后，分别形成一第一线路层140与一第二线路层150于多层线路结构110的上表面S1与下表面S2上。第一线路层140覆盖上表面S1与导热元件130的一顶表面132且暴露出透气结构120的一第一侧122。第二线路层150覆盖下表面S2与导热元件130的一底表面134且暴露出透气结构120的一第二侧124。
接着，请参考图1F，形成一感光性介电材料层PID(Photo-Imageable Dielectriclayer)于第一线路层140上。紧接着，对感光性介电材料层PID进行一曝光程序与一显影程序，而形成一图案化感光性介电层162。此处，图案化感光性介电层162具有暴露出部分第一线路层140的至少一开孔H1与一容置开口H2。
接着，请再参考图1F，形成一图案化线路层164于图案化感光性介电层162上。图案化线路层164通过开孔H1与第一线路层140电性连接。重复上述形成感光性介电材料层PID，且对感光性介电材料层PID进行曝光程序与显影程序，而形成图案化感光性介电层162，以及形成图案化线路层164于图案化感光性介电层162上的步骤，来制作出多层且相互交替堆叠的图案化感光性介电层162以及图案化线路层164而构成一增层线路结构160。此时，增层线路结构160与容置开口H2所暴露出的第一线路层140构成一凹穴C。至此，已完成封装基板100a的制作。
由于本实施例采用感光性介电材料层PID来作为介电层的材料，因此只需要对感光性介电材料层PID进行曝光与显影程序，即可形成的图案化感光性介电层162。藉此，所形成的增层线路结构160可具有较小的线宽及线距，可增加封装基板100a的布线密度。再者，包括图案化感光性介电层162的增层线路结构160与多层线路结构110的搭配，可省去现有须制作中介层(interposer)或重布线路层(RDL)的需求。此外，由图案化感光性介电层162及图案化线路层164所组成的增层线路结构160，相较于现有采用一般介电层(材质例如是ABF(Ajinomoto Build-up Film)、玻璃纤维胶布(Pregpreg，PP)或聚酰亚胺(Polyimide，PI))的增层线路结构而言，可具有较薄的厚度，且可缩短信号传递的路径。
在结构上，请再参考图1F，封装基板100a包括多层线路结构110、透气结构120、导热元件130、第一线路层140、第二线路层150以及增层线路结构160。多层线路结构110具有彼此相对的上表面S1与下表面S2以及连接上表面S1与下表面S2的第一贯孔T1与第二贯孔T2。透气结构120呈网状且配置于第一贯孔T1内。导热元件130配置于第二贯孔T2内。第一线路层140配置于多层线路结构110的上表面S1上，且覆盖上表面S1与导热元件130的顶表面132，而暴露出透气结构120的第一侧122。第二线路层150配置于多层线路结构110的下表面S2上，且覆盖下表面S2与导热元件130的底表面134，而暴露出透气结构120的第二侧124。增层线路结构160配置于第一线路层140上，且包括交替堆叠的图案化感光性介电层162与图案化线路层164。图案化感光性介电层162具有暴露出部分第一线路层140的开孔H1与容置开口H2。图案化线路层164通过开孔H1与第一线路层140电性连接。增层线路结构160与容置开口H2所暴露出的第一线路层140构成凹穴C。
为了电性导通第一图案化铜箔层CL1、第二图案化铜箔层CL2、第一内层线路层114以及第二内层线路层116，本实施例的封装基板100a可还包括种子层SL，覆盖多层线路结构110的上表面S1、下表面S2、第一贯孔T1的内壁及第二贯孔T2的内壁。此外，封装基板100a还还包括绝缘材料IM，配置于第二贯孔T2内，且位于导热元件130与第二贯孔T2之间，以固定导热元件130，并可避免导热元件130与种子层SL电性导通。
简言之，在本实施例的封装基板100a的设计中，透气结构120是呈现网状且与导热元件130分别配置于多层线路结构110的第一贯孔T1与第二贯孔T2内，而第一线路层140与第二线路层150分别暴露出透气结构120的第一侧122与第二侧124。藉此，透气结构120与导热元件130除了可在封装基板100a的厚度方向(即Z方向)上进行散热之外，透气结构120亦可因其网状的设计而在封装基板100a的平面方向(即X-Y方向)上进行散热且外界空气A亦可直接穿过透气结构120而对封装基板100a内部进行散热。简言之，本实施例的封装基板100a可具有较佳的散热效果。此外，由图案化感光性介电层162及图案化线路层164所构成的增层线路结构160，可增加封装基板100a的线路密度，且可缩短信号传递路径。
于另一实施例中，请参考图2B，接续图1F的步骤后，可形成一第一防焊层170于增层线路结构160上，以及形成一第二防焊层180于第二线路层150上。第一防焊层170具有至少一第一开口172，且第一开口172暴露出增层线路结构160的部分图案化线路层164。第二防焊层180具有至少一第二开口182，且第二开口182暴露出部分第二线路层150。紧接着，形成一第一表面处理层190于构成凹穴C的第一线路层140上，以及形成一第二表面处理层195于第二防焊层180所暴露出的第二线路层150上。至此，已完成封装基板100b的制作。
于又一实施例中，请参考图2C，接续图2B的步骤后，为了更进一步提升散热效率，可选择性地，配置一散热组件HA于第二防焊层180的第二开口182内，其中散热组件HA通过第二表面处理层195接触第二线路层150。意即，散热组件HA间接接触第二线路层150。此处，散热组件HA例如是一散热块、一散热鳍片或一热管，但不以此为限。至此，已完成封装基板100c的制作。
图3是采用本发明的一实施例的一种封装基板承载一发热元件的剖面示意图。请参考图3，本实施例的封装结构10包括图2C的封装基板100c与芯片200，其中芯片200配置于凹穴C内且通过打线300与增层线路结构160的最外侧的图案化线路层164电性连接。为了保护最外侧的图案化线路层164，本实施例还可形成表面处理层197，以覆盖最外侧被第一防焊层170的第一开口172所暴露出的图案化线路层164。打线300则直接连接表面处理层197与芯片200。
由于芯片200可配置于凹穴C中，因此整体的封装结构10的厚度不会增加太多。此外，芯片200可通过第一表面处理层190、第一线路层140、导热元件130、第二线路层150、第二表面处理层195及散热组件HA将热传递至外界，意即可在封装基板100c的厚度方向(即Z方向)上进行散热。另一方面，透气结构120除了可在封装基板100c的厚度方向(即Z方向)上进行散热之外，透气结构120亦可因其网状的设计而在封装基板100c的平面方向(即X-Y方向)上进行散热，且外界空气A亦可直接穿过透气结构120而对封装基板100c内部进行散热。简言之，本实施例的封装结构10可具有较佳的散热效能。
综上所述，在本发明的封装基板的设计中，透气结构是呈现网状且与导热元件分别配置于多层线路结构的第一贯孔与第二贯孔内，而第一线路层与第二线路层分别暴露出透气结构的第一侧与第二侧。藉此，透气结构与导热元件除了可在封装基板的厚度方向(即Z方向)上进行散热之外，透气结构亦可因其网状的设计而在封装基板的平面方向(即X-Y方向)上进行散热。简言之，本发明的封装基板可具有较佳的散热效果。此外，由图案化感光性介电层及图案化线路层所构成的增层线路结构，可增加封装基板的线路密度，且可缩短信号传递路径。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中的技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。

Claims (20)

1.一种封装基板，包括：
多层线路结构，具有彼此相对的上表面与下表面以及连接所述上表面与所述下表面的第一贯孔与第二贯孔；
透气结构，呈网状且配置于所述第一贯孔内；
导热元件，配置于所述第二贯孔内；
第一线路层，配置于所述多层线路结构的所述上表面上，且覆盖所述上表面与所述导热元件的顶表面，而暴露出所述透气结构的第一侧；
第二线路层，配置于所述多层线路结构的所述下表面上，且覆盖所述下表面与所述导热元件的底表面，而暴露出所述透气结构的第二侧；以及
增层线路结构，配置于所述第一线路层上，且包括交替堆叠的至少一图案化感光性介电层与至少一图案化线路层，其中所述图案化感光性介电层具有暴露出部分所述第一线路层的至少一开孔与容置开口，而所述图案化线路层通过所述开孔与所述第一线路层电性连接，且所述增层线路结构与所述容置开口所暴露出的所述第一线路层构成凹穴。
2.根据权利要求1所述的封装基板，还包括：
种子层，覆盖所述多层线路结构的所述上表面、所述下表面、所述第一贯孔的内壁及所述第二贯孔的内壁。
3.根据权利要求1所述的封装基板，还包括：
绝缘材料，配置于所述第二贯孔内，且位于所述导热元件与所述第二贯孔之间。
4.根据权利要求1所述的封装基板，还包括：
第一防焊层，配置于所述增层线路结构上，且具有至少一第一开口，其中所述第一开口暴露出部分所述增层线路结构；以及
第二防焊层，配置于所述第二线路层上，且具有至少一第二开口，其中所述第二开口暴露出部分所述第二线路层。
5.根据权利要求4所述的封装基板，还包括：
散热组件，配置于所述第二防焊层的所述第二开口内，且接触所述第二线路层。
6.根据权利要求5所述的封装基板，其中所述散热组件包括散热块、散热鳍片或热管。
7.根据权利要求4所述的封装基板，还包括：
第一表面处理层，配置于构成所述凹穴的所述第一线路层上；以及
第二表面处理层，配置于所述第二防焊层所暴露出的所述第二线路层上。
8.根据权利要求1所述的封装基板，其中所述透气结构的材质包括金属、石墨、人造钻石或陶瓷。
9.根据权利要求1所述的封装基板，其中所述导热元件的材质包括陶瓷、石墨、金属、人造钻石或上述材料的组合。
10.根据权利要求1所述的封装基板，其中所述多层线路结构包括：
核心层，具有彼此相对的第一表面与第二表面，且包括核心介电层、第一图案化铜箔层以及第二图案化铜箔层，所述核心介电层具有彼此相对的第一侧表面以及第二侧表面，所述第一图案化铜箔层配置于所述核心介电层的所述第一侧表面上，且暴露出部分所述第一侧表面，所述第二图案化铜箔层配置于所述核心介电层的所述第二侧表面上，且暴露出部分所述第二侧表面；
第一介电层，配置于所述核心层的所述第一表面上；
第二介电层，配置于所述核心层的所述第二表面上；
第一内层线路层，配置于所述第一介电层上；以及
第二内层线路层，配置于所述第二介电层上。
11.一种封装基板的制作方法，包括：
形成多层线路结构，所述多层线路结构具有彼此相对的上表面与下表面以及连接所述上表面与所述下表面的第一贯孔与第二贯孔；
分别配置透气结构与导热元件于所述第一贯孔与所述第二贯孔内；
分别形成第一线路层与第二线路层于所述多层线路结构的所述上表面与所述下表面上，其中所述第一线路层覆盖所述上表面与所述导热元件的顶表面且暴露出所述透气结构的第一侧，而所述第二线路层覆盖所述下表面与所述导热元件的底表面且暴露出所述透气结构的第二侧；
形成感光性介电材料层于所述第一线路层上；
对所述感光性介电材料层进行曝光与显影程序，而形成图案化感光性介电层，其中所述图案化感光性介电层具有暴露出部分所述第一线路层的至少一开孔与容置开口；以及
形成图案化线路层于所述图案化感光性介电层上，其中所述图案化线路层通过所述开孔与所述第一线路层电性连接，而所述图案化感光性介电层与所述图案化线路层构成增层线路结构，且所述增层线路结构与所述容置开口所暴露出的所述第一线路层构成凹穴。
12.根据权利要求11所述的封装基板的制作方法，还包括：
于分别配置所述透气结构与所述导热元件于所述第一贯孔与所述第二贯孔内之前，形成种子层，以覆盖所述多层线路结构的所述上表面、所述下表面、所述第一贯孔的内壁及所述第二贯孔的内壁。
13.根据权利要求11所述的封装基板的制作方法，还包括：
于分别配置所述透气结构与所述导热元件于所述第一贯孔与所述第二贯孔内之后，且于分别形成所述第一线路层与所述第二线路层于所述多层线路结构的所述上表面与所述下表面上之前，形成绝缘材料于所述第二贯孔内，而使所述绝缘材料位于所述导热元件与所述第二贯孔之间。
14.根据权利要求11所述的封装基板的制作方法，还包括：
于构成所述增层线路结构之后，形成第一防焊层于所述增层线路结构上，以及形成第二防焊层于所述第二线路层上，其中所述第一防焊层具有至少一第一开口，且所述第一开口暴露出部分所述增层线路结构，而所述第二防焊层具有至少一第二开口，且所述第二开口暴露出部分所述第二线路层。
15.根据权利要求14所述的封装基板的制作方法，还包括：
于形成所述第一防焊层与所述第二防焊层之后，配置散热组件于所述第二防焊层的所述第二开口内，其中所述散热组件接触所述第二线路层。
16.根据权利要求15所述的封装基板的制作方法，其中所述散热组件包括散热块、散热鳍片或热管。
17.根据权利要求14所述的封装基板的制作方法，还包括：
于形成所述第一防焊层与所述第二防焊层之后，形成第一表面处理层于构成所述凹穴的所述第一线路层上，以及形成第二表面处理层于所述第二防焊层所暴露出的所述第二线路层上。
18.根据权利要求11所述的封装基板的制作方法，其中所述透气结构的材质包括金属、石墨、人造钻石或陶瓷。
19.根据权利要求11所述的封装基板的制作方法，其中所述导热元件的材质包括陶瓷、石墨、金属、人造钻石或上述材料的组合。
20.根据权利要求11所述的封装基板的制作方法，其中形成所述多层线路结构的步骤包括：
提供核心层，所述核心层具有彼此相对的第一表面与第二表面，且包括核心介电层、第一图案化铜箔层以及第二图案化铜箔层，所述核心介电层具有彼此相对的第一侧表面以及第二侧表面，所述第一图案化铜箔层配置于所述核心介电层的所述第一侧表面上，且暴露出部分所述第一侧表面，所述第二图案化铜箔层配置于所述核心介电层的所述第二侧表面上，且暴露出部分所述第二侧表面；
压合第一介电层以及位于所述第一介电层上的第一内层线路层于所述核心层的所述第一表面上，以及压合第二介电层以及位于所述第二介电层上的第二内层线路层于所述核心层的所述第二表面上；以及
对所述第一内层线路层、所述第一介电层、所述核心层、所述第二介电层以及所述第二内层线路层进行钻孔程序，而形成所述第一贯孔与所述第二贯孔。
CN201910955733.3A 2019-10-09 2019-10-09 封装基板及其制作方法 Pending CN112635432A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910955733.3A CN112635432A (zh) 2019-10-09 2019-10-09 封装基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910955733.3A CN112635432A (zh) 2019-10-09 2019-10-09 封装基板及其制作方法

Publications (1)

Publication Number Publication Date
CN112635432A true CN112635432A (zh) 2021-04-09

Family

ID=75283282

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910955733.3A Pending CN112635432A (zh) 2019-10-09 2019-10-09 封装基板及其制作方法

Country Status (1)

Country Link
CN (1) CN112635432A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW587319B (en) * 2001-04-18 2004-05-11 Siliconware Precision Industries Co Ltd Ball grid array semiconductor packaging with heat sink channel
TW200838387A (en) * 2007-03-02 2008-09-16 Phoenix Prec Technology Corp Warp-proof circuit board structure
TW201230276A (en) * 2011-01-10 2012-07-16 Unimicron Technology Crop Package substrate and fabrication method thereof
CN102610709A (zh) * 2011-01-19 2012-07-25 旭德科技股份有限公司 封装载板及其制作方法
CN102915983A (zh) * 2011-08-05 2013-02-06 欣兴电子股份有限公司 嵌埋有中介层的封装基板及其制法
TWM455979U (zh) * 2012-09-21 2013-06-21 Chunghwa Prec Test Tech Co Ltd 微小間距測試載板結構
CN103378014A (zh) * 2012-04-13 2013-10-30 旭德科技股份有限公司 封装载板及其制作方法
US20130319734A1 (en) * 2012-05-31 2013-12-05 Samsung Electro-Mechanics Co., Ltd. Package substrate and method of manufacturing the same
TWI653911B (zh) * 2018-05-30 2019-03-11 欣興電子股份有限公司 封裝載板

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW587319B (en) * 2001-04-18 2004-05-11 Siliconware Precision Industries Co Ltd Ball grid array semiconductor packaging with heat sink channel
TW200838387A (en) * 2007-03-02 2008-09-16 Phoenix Prec Technology Corp Warp-proof circuit board structure
TW201230276A (en) * 2011-01-10 2012-07-16 Unimicron Technology Crop Package substrate and fabrication method thereof
CN102610709A (zh) * 2011-01-19 2012-07-25 旭德科技股份有限公司 封装载板及其制作方法
CN102915983A (zh) * 2011-08-05 2013-02-06 欣兴电子股份有限公司 嵌埋有中介层的封装基板及其制法
CN103378014A (zh) * 2012-04-13 2013-10-30 旭德科技股份有限公司 封装载板及其制作方法
US20130319734A1 (en) * 2012-05-31 2013-12-05 Samsung Electro-Mechanics Co., Ltd. Package substrate and method of manufacturing the same
TWM455979U (zh) * 2012-09-21 2013-06-21 Chunghwa Prec Test Tech Co Ltd 微小間距測試載板結構
TWI653911B (zh) * 2018-05-30 2019-03-11 欣興電子股份有限公司 封裝載板

Similar Documents

Publication Publication Date Title
KR102561987B1 (ko) 반도체 패키지와 그 제조 방법
CN108074883B (zh) 半导体封装件、其制造方法以及使用其的电子元件模块
TWI505755B (zh) 封裝載板及其製作方法
US7839649B2 (en) Circuit board structure having embedded semiconductor element and fabrication method thereof
JP6669586B2 (ja) 半導体装置、半導体装置の製造方法
JP2007123524A (ja) 電子部品内蔵基板
US20060087037A1 (en) Substrate structure with embedded chip of semiconductor package and method for fabricating the same
JP4730426B2 (ja) 実装基板及び半導体モジュール
TW201740529A (zh) 整合扇出型封裝及其製造方法
JP6286477B2 (ja) パッケージキャリアおよびその製造方法
KR100976201B1 (ko) 인쇄회로기판 및 그 제조 방법
US10497847B2 (en) Structure and manufacturing method of heat dissipation substrate and package structure and method thereof
TWI658761B (zh) 電路板及其製作方法
KR20160015980A (ko) 인쇄회로기판 및 그 제조방법
US11373927B2 (en) Package substrate and manufacturing method having a mesh gas-permeable structure disposed in the through hole
US10515870B1 (en) Package carrier having a mesh gas-permeable structure disposed in the through hole
KR20180052062A (ko) 반도체 패키지와 그 제조 방법, 및 이를 이용한 전자 소자 모듈
KR100945953B1 (ko) 인쇄회로기판 및 그 제조 방법
TWI714296B (zh) 封裝基板及其製作方法
JP2019029622A (ja) 放熱基板及び放熱基板の製造方法
CN112635432A (zh) 封装基板及其制作方法
JP2016219535A (ja) 電子回路装置
KR102494340B1 (ko) 인쇄회로기판
CN110600453B (zh) 封装载板
WO2022004178A1 (ja) インターポーザ、回路装置、インターポーザの製造方法、および回路装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination