TWM455979U - 微小間距測試載板結構 - Google Patents

微小間距測試載板結構 Download PDF

Info

Publication number
TWM455979U
TWM455979U TW101218286U TW101218286U TWM455979U TW M455979 U TWM455979 U TW M455979U TW 101218286 U TW101218286 U TW 101218286U TW 101218286 U TW101218286 U TW 101218286U TW M455979 U TWM455979 U TW M455979U
Authority
TW
Taiwan
Prior art keywords
layer
core substrate
conductive blind
test carrier
build
Prior art date
Application number
TW101218286U
Other languages
English (en)
Inventor
Yuan-Chaing Teng
Kai-Chieh Hsieh
wen-cong Li
Original Assignee
Chunghwa Prec Test Tech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chunghwa Prec Test Tech Co Ltd filed Critical Chunghwa Prec Test Tech Co Ltd
Priority to TW101218286U priority Critical patent/TWM455979U/zh
Priority to US13/837,600 priority patent/US20140084955A1/en
Publication of TWM455979U publication Critical patent/TWM455979U/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09254—Branched layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

微小間距測試載板結構
本創作係關於一種測試載板結構，尤指一種用於積體電路上或封裝後用以測試的微小間距測試載板結構。
請參考圖1至圖3所示，一般的垂直式晶圓測試結構包含有連接測試設備的印刷電路板2A、及連接印刷電路板2A的測試載板1A，該測試載板1A連接有多個晶圓測試探針11A，以供測試移動載台3A上的晶圓4A，其中測試載板1A的結構可區分為(1)多層陶瓷基板1B(Multi Layer Ceramic，MLC)，如圖2所示；(2)多層有機基板1C(Multi Layer Organic，MLO)，如圖3所示。但是兩者製程差異頗大，如多層陶瓷基板(MLC)必須採用低溫共燒多層陶瓷(LTCC)製程製作，使用生胚材料(Green Tape)，搭配印刷製程及高溫的燒結，才可以製程成品，通常層數很高，價格很高。而多層有機基板(MLO)則是利用印刷電路板(PCB)製程就可完成，其線路微細化雖可透過投資微影設備以達成，但開孔的加工仍採用雷射鑽孔加工，在材料及加工能力將會有所限制。
就測試用的MLC載板而言，一般設計多採用單一顆晶粒(Single DUT)或一對晶粒(Dual DUT)做測試，當I/O測點過多或是多顆晶粒(Multi DUT)測試，設計變相對複雜，且採用印刷方式的線寬最小為100微米，導致佈線密度有限，必須以增加層數來分散線路的佈排密度，所以層數有可能高達50層以上。加上每層都必須用雷射加工打孔，並用銀 膏塞孔及印製線路，故相對成本高，交期也長。
而測試用的MLO載板可採用PCB製程及材料，但對於微小間距加工，增層材料有所限制。當採用含玻璃纖維的材料經過雷射鑽孔，往往導致電鍍後會產生燈蕊效應而短路報廢。若採用量產封裝用的覆晶載板材料(Ajinomoto Build-up Film，ABF)，其並無玻璃纖維，但採用該材料必須投資昂貴的壓合設備、昂貴的化銅設備及藥水，並非一般樣品廠(如：測試用載板廠)可負擔。
當封裝的發展趨向覆晶式封裝(Flip Chip Package)，其I/O的排列方式呈球型陣列式(Ball Grid Array)，因此要對應達到具微小間距測試能力的製程重點是開孔要微小化，並呈陣列式排列，但無玻璃纖維材料經過二氧化碳(CO2)雷射或紫外光(UV)雷射鑽孔加工後，需再經去膠渣(Desmear)流程，嚴重造成開孔孔徑擴大問題，成品的間距約只能達到140微米。或許雷射加工的參數可再優化，讓孔徑再縮小，甚至不需作去膠渣，但材料的玻璃轉移溫度(Tg)不夠高(約150℃)，且熱膨脹係數太大(CTE約250ppm/℃)，對於後續產品組裝品質的可靠度將是很大的疑慮。
緣是，本創作人有感上述問題之可改善，乃潛心研究並配合學理之運用，而提出一種設計合理且有效改善上述問題之本創作。
本創作在於提供一種微小間距測試載板結構，其具有微小化開孔之孔徑，以進一步達到具微小間距測試能力。
為達上面所描述的，本創作提供一種微小間距測試 載板結構，其包括一核心基板，其相對表面分別具有一第一線路層及一第二線路層，該第一線路層電性連接於該第二線路層；數個增層結構，疊設於該核心基板之表面，每一該增層結構包含一感光性介電層、及數個導電盲孔，該些導電盲孔係分別位於該感光性介電層中的多個開孔且電性連接於該第一線路層，且該些導電盲孔呈微小間距排列；其中至少一個該增層結構之該些導電盲孔疊設於另一該增層結構之該些導電盲孔。
較佳地，每一該開孔之孔徑小於等於62.5微米。
較佳地，該些導電盲孔係以矩陣式排列，且每一該導電盲孔的中央與每一該相鄰導電盲孔的中央之間的間距小於等於140微米。
較佳地，位於最外層之該增層結構的感光性介電層更具有至少一個凹槽，該凹槽顯露一內層線路層，以供嵌埋電子元件。
較佳地，位於最外層之該增層結構為測試端，其具有有多個測試端連接墊，且該些測試端連接墊呈矩陣式排列或環繞式排列，以供電性連接於多個晶圓測試探針。
較佳地，該核心基板更具有至少一圖形化信號層、至少一圖形化電源層、及至少一圖形化接地層，且該圖形化信號層、該圖形化電源層、及該圖形化接地層電性連接於該第一線路層及該第二線路層。
較佳地，該核心基板為單層核心基板或多層核心基板。
較佳地，該核心基板為陶瓷基板、有機基板、玻璃基板或鋁基板。
承上所述，本創作之微小間距測試載板結構的該些開 孔具有微小化之孔徑，以使該些導電盲孔呈微小間距排列，以進一步達到具微小間距測試能力。
為了能更進一步瞭解本創作為達成既定目的所採取之技術、方法及功效，請參閱以下有關本創作之詳細說明、圖式，相信本創作之目的、特徵與特點，當可由此得以深入且具體之瞭解，然而所附圖式均為簡化之示意圖僅提供參考與說明用，並非用來對本創作加以限制者。
[第一實施例]
請參閱圖4及圖4A，為本創作之微小間距測試載板結構第一實施例之示意圖。
本創作之微小間距測試載板包括一核心基板10、數個增層結構20、30、40、50、60、70分別疊設於該核心基板10之上、下表面。
本實施例中，核心基板10為雙面核心基板，但不加以限制，如圖10A至10D所示，可依據設計需求而決定為另一種雙面的核心基板10a；結合多層壓合的核心基板10b；另一種結合多層壓合的核心基板10c；或結合多次多層壓合的核心基板10d，而其上、下表面分別具有一第一線路層101及一第二線路層102，該第一線路層101藉由導電通孔103電性連接於該第二線路層102。
如圖4A所示，第一增層結構20覆蓋於核心基板10之上表面。該第一增層結構20包含一第一感光性介電層21、及數個第一導電盲孔221，該些第一導電盲孔221係位 於該第一感光性介電層21中的多個第一開孔211且電性連接於該第一線路層101，且該些第一導電盲孔221等距間隔地排列。
第二增層結構30覆蓋於核心基板10之下表面。該第二增層結構30包含一第二感光性介電層31、及數個第二導電盲孔321，該些第二導電盲孔321係位於該第二感光性介電層31中的多個第二開孔311且電性連接於該第二線路層102。
更詳細說明的是，本實施例之微小間距測試載板結構為雙面增層結構，分別於核心基板10的上、下表面覆蓋有第一、第二增層結構20、30，而增層結構的數量依電路設計的需求而決定，本實施例中，在第一、第二增層結構20、30上分別覆蓋第三、第五增層結構40、60及第四、第六增層結構50、70。並且第三增層結構40之數個第三導電盲孔421疊設於該些第一導電盲孔221，第五增層結構60之數個第五導電盲孔621疊設於該些第三導電盲孔421。同樣地，數個第四導電盲孔521疊設於該些第二導電盲孔321，數個第六導電盲孔721疊設於該些第四導電盲孔521，以此形成本實施例之疊設結構，此疊構設計有助於在佈線時提升佈線密度。
位於最外層之第五增層結構60為本實施例之微小間距測試載板之測試端，且該些第五導電盲孔621具有多個測試端連接墊622，以供多個晶圓測試探針11A(如圖1)電性連接於該些測試端連接墊622的中央處，該些測試端連接墊622呈矩陣式排列(如圖4)或為環繞式排列(如圖4B)，且每一測試端連接墊622的中央與每一相鄰之測試端連接 墊622的中央之間的間距D小於等於140微米，在實務上，取決於待測晶圓而定。藉由此晶圓測試探針之間距D，可達到具微小間距測試能力。
另一位於最外層之第六增層結構70為本實施例之微小間距測試載板之植球端，該些第六導電盲孔721具有有多個植球端連接墊722，且覆蓋有一防焊層80，該些植球端連接墊722各植設有錫球81，以供電性接至測試設備的印刷電路板2A(如圖1)，而電性接至測試設備的方式並不以焊接方式為限。
[第二實施例]
請參閱圖5，為本創作之微小間距測試載板結構第二實施例之示意圖。與上述實施例的差異在於，核心基板10”為多層核心基板，且增層結構為單面增層，而增層結構的數量依電路設計的需求而決定，本實施例中，核心基板10”的上表面具有第一、第二、及第三增層結構20”、30”、40”，且第二增層結構30”覆蓋第一增層結構20”，第三增層結構40”覆蓋第二增層結構30”。並且數個第二導電盲孔321”疊設於數個第一導電盲孔221”，數個第三導電盲孔421”疊設於數個第二導電盲孔321”，以此形成本實施例之疊設結構。
更進一步說明的是，透過多層核心基板的設計，該核心基板10”可依設計需求預設一般線路較寬的圖形化信號層(未圖示)、圖形化電源層(未圖示)、及圖形化接地層(未圖示)，且圖形化信號層、圖形化電源層、及圖形化接地層電性連接於第一、第二線路層101”、102”。
位於最外層之第三增層結構40”為本實施例之微小 間距測試載板之測試端，且該些第三導電盲孔421”具有多個測試端連接墊422”，以供多個晶圓測試探針11A(如圖1)電性連接於該些測試端連接墊422”的中央處。
第二線路層102”為本實施例之微小間距測試載板之植球端，且覆蓋有一防焊層80”，該第二線路層102”植設有多個錫球81”，以供電性接置測試設備的印刷電路板A2(如圖1)，而電性接至測試設備的方式並不以焊接方式為限。
[第三實施例]
請參閱圖6及圖7，為本實施例之微小間距測試載板之增層部分之結構的示意圖。與上述實施例的差異在於，位於最外層之增層結構40a之感光性介電層41a具有一凹槽43a，該凹槽43a顯露由部分導電盲孔321a之連接墊322a延伸而成的內層線路層3221a，以供嵌入電子元件，如電阻、電容或電感等，且該凹槽43a設置於接近待測試物(DUT)端的內層線路層3221a，縮短路徑，有助於電性品質之提升。依據嵌入各種電子元件之特性，可達到射頻(RF)調協、濾波、電源完整性(Power Integration)等各項功能的設計需求。
再者，為更加了解本創作的製作流程，請參閱圖8A至8E，為本創作之微小間距測試載板結構之單面增層的製作流程示意圖。
如圖8A至8E所示，該核心基板10”為多層核心基板，其上、下表面分別形成一第一線路層101”及一第二線路層102”。形成一第一感光性介電層21”覆蓋於核心基板10”上表面及第一線路層101”之表面。利用曝光顯影方式於第一感光性介電層21”中形成多個第一開孔 211”，以顯露部分第一線路層101”，且該些第一開孔211”之孔徑d小於50微米。需說明的是，第一感光性介電層21”為一高阻值之感光介電材料，經由材料的感光效果並透過曝光顯影方式形成具有62.5微米(含)以下孔徑d的該些第一開孔211”。換言之，本創作利用曝光顯影方式以縮小該些第一開孔211”之孔徑d，而孔徑d可依據感光材料膜厚薄進行孔徑d的增減，在實務上，最終取決於曝光設備的曝光能力，優點為不需去膠渣，有助於信賴度的提升，並可通過斷短路電性測試。無需以雷射加工形成該些第一開孔211”，不會造成開孔211”孔徑擴大問題。再於該些第一開孔211”電鍍銅22”以形成多個第一導電盲孔221”，且每一第一導電盲孔221”具有一第一連接墊222”，以完成第一增層結構20”。如圖8E所示，於第一增層結構20”上，再形成一第二增層結構30”及一第三增層結構40”，即完成本創作之微小間距測試載板結構之單面增層。
請參閱圖9A至9E，此為本創作之微小間距測試載板結構之雙面增層的製作流程示意圖。核心基板10為單層核心基板，其上、下表面分別形成一第一線路層101及一第二線路層102。形成一第一感光性介電層21及一第二感光性介電層31分別覆蓋於核心基板10的上、下表面及第一、第二線路層101、102之表面。利用曝光顯影的方式於第一感光性介電層21中及第二感光性介電層31中分別形成多個第一開孔211及多個第二開孔311，以分別顯露部分第一線路層101及第二線路層102，且該些第一、第二開孔211、311之孔徑d小於62.5微米。各於該些第一開孔211及該些第二開孔311電鍍銅22、32 以分別形成多個第一導電盲孔221及多個第二導電盲孔321。每一第一導電盲孔221及每一第二導電盲孔321分別具有一第一連接墊222及一第二連接墊322。藉由上述步驟，以完成第一增層結構20及第二增層結構30分別覆蓋於核心基板10的上、下表面。如圖9E所示，在第一、第二增層結構20、30上分別再形成第三、第五增層結構40、60及第四、第六增層結構50、70，即完成本創作之微小間距測試載板結構之雙面增層。
綜合以上所述，本創作具有微小化開孔之孔徑，且採用感光性材料做為介電層，不需經過機械加工，利用曝光顯影方式加工，不需經過去膠渣流程，可解決孔徑擴大問題。且更小的孔徑，使導電盲孔之間的間距更小，有助於微小間距之線路佈排，可提高各層線路設計的密度，並有助於多個待測物(Multi DUT)設計之佈局。又，本創作利用感光性介電材料之特性，在接近待測物(DUT)端，透過曝光顯影方式形成一個凹槽，以將電子元件內嵌在內層線路層上，可比一般的佈局更佳化，以提升電源完整性。
(習知技術)
1A‧‧‧測試載板
11A‧‧‧晶圓測試探針
1B‧‧‧多層陶瓷基板
1C‧‧‧多層有機基板
2A‧‧‧印刷電路板
3A‧‧‧移動載台
4A‧‧‧晶圓
(本創作)
[第一實施例]
10、10a、10b、10c、10d‧‧‧核心基板
101‧‧‧第一線路層
102‧‧‧第二線路層
103‧‧‧導電通孔
20‧‧‧第一增層結構
21‧‧‧第一感光性介電層
22、32‧‧‧銅
221‧‧‧第一導電盲孔
211‧‧‧第一開孔
30‧‧‧第二增層結構
31‧‧‧第二感光性介電層
321‧‧‧第二導電盲孔
311‧‧‧第二開孔
40‧‧‧第三增層結構
41‧‧‧第三感光性介電層
421‧‧‧第三導電盲孔
50‧‧‧第四增層結構
51‧‧‧第四感光性介電層
521‧‧‧第四導電盲孔
60‧‧‧第五增層結構
61‧‧‧第五感光性介電層
621‧‧‧第五導電盲孔
622‧‧‧測試端連接墊
70‧‧‧第六增層結構
71‧‧‧第六感光性介電層
721‧‧‧第六導電盲孔
722‧‧‧植球端連接墊
80‧‧‧防焊層
81‧‧‧錫球
d‧‧‧孔徑
D‧‧‧間距
[第二實施例]
10”‧‧‧核心基板
101”‧‧‧第一線路層
102”‧‧‧第二線路層
103”‧‧‧導電通孔
20”‧‧‧第一增層結構
21”‧‧‧第一感光性介電層
22”‧‧‧銅
221”‧‧‧第一導電盲孔
30”‧‧‧第二增層結構
31”‧‧‧第二感光性介電層
321”‧‧‧第二導電盲孔
40”‧‧‧第三增層結構
41”‧‧‧第三感光性介電層
421”‧‧‧第三導電盲孔
422”‧‧‧測試端連接墊
80”‧‧‧防焊層
81”‧‧‧錫球
d‧‧‧孔徑
D‧‧‧間距
[第三實施例]
40a‧‧‧增層結構
41a‧‧‧感光性介電層
43a‧‧‧凹槽
321a‧‧‧導電盲孔
322a‧‧‧連接墊
3221a‧‧‧內層線路層
422a‧‧‧測試端連接墊
D‧‧‧間距
圖1，為習知技術之垂直式晶圓測試結構的側視示意圖。
圖2，為習知技術之測試載板為多層陶瓷基板的剖面示意圖。
圖3，為習知技術之測試載板為多層有機基板的剖面示意圖。
圖4，為本創作之微小間距測試載板結構第一實施例之測試端之待測區(DUT)的平面示意圖。
圖4A，為本創作之微小間距測試載板結構第一實施例之剖面示意圖。
圖4B，為本創作之微小間距測試載板結構第一實施例之另一種測試端之待測區(DUT)的平面示意圖。
圖5，為本創作之微小間距測試載板結構第二實施例之剖面示意圖。
圖6，為本創作之微小間距測試載板結構第三實施例之局部的剖面示意圖。
圖7，為本創作之微小間距測試載板結構第三實施例之局部的俯視示意圖。
圖8A至8E，為本創作之微小間距測試載板結構之單面增層的剖面示意圖。
圖9A至9E，為本創作之微小間距測試載板結構之雙面增層的剖面示意圖。
圖10A，為本創作之微小間距測試載板之核心基板為另一種雙面的核心基板的剖面示意圖。
圖10B，為本創作之微小間距測試載板之核心基板為結合多層壓合的核心基板的剖面示意圖。
圖10C，為本創作之微小間距測試載板之核心基板為另一種結合多層壓合的核心基板的剖面示意圖。
圖10D，為本創作之微小間距測試載板之核心基板為結合多次多層壓合的的核心基板的剖面示意圖。
10”‧‧‧核心基板
101”‧‧‧第一線路層
102”‧‧‧第二線路層
103”‧‧‧導電通孔
20”‧‧‧第一增層結構
21”‧‧‧第一感光性介電層
221”‧‧‧第一導電盲孔
30”‧‧‧第二增層結構
31”‧‧‧第二感光性介電層
321”‧‧‧第二導電盲孔
40”‧‧‧第三增層結構
41”‧‧‧第三感光性介電層
421”‧‧‧第三導電盲孔
422”‧‧‧測試端連接墊
80”‧‧‧防焊層
81”‧‧‧錫球
D‧‧‧間距

Claims (8)

  1. 一種微小間距測試載板結構，包括：一核心基板，其相對表面分別具有一第一線路層及一第二線路層，該第一線路層電性連接於該第二線路層；及數個增層結構，疊設於該核心基板之表面，每一該增層結構包含一感光性介電層、及數個導電盲孔，該些導電盲孔係分別位於該感光性介電層中的多個開孔且電性連接於該第一線路層，且該些導電盲孔等距間隔地排列；其中至少一個該增層結構之該些導電盲孔疊設於另一該增層結構之該些導電盲孔。
  2. 如申請專利範圍第1項所述之微小間距測試載板結構，其中每一該開孔之孔徑小於等於62.5微米。
  3. 如申請專利範圍第1項所述之微小間距測試載板結構，其中該些導電盲孔係以矩陣式排列，且每一該導電盲孔的中央與每一該相鄰導電盲孔的中央之間的間距小於等於140微米。
  4. 如申請專利範圍第1項所述之微小間距測試載板結構，其中位於最外層之該增層結構的感光性介電層更具有至少一個凹槽，該凹槽顯露一內層線路層，以供嵌埋電子元件。
  5. 如申請專利範圍第4項所述之微小間距測試載板結構，其中位於最外層之該增層結構為測試端，其具有有多個測試端連接墊，且該些測試端連接墊呈矩陣式排列或環繞式排列，以供電性連接於多個晶圓測試探針。
  6. 如申請專利範圍第1項所述之微小間距測試載板結構，其中該核心基板更具有至少一圖形化信號層、至少一圖形化電源層、及至少一圖形化接地層，且該圖形化信號層、該圖 形化電源層、及該圖形化接地層電性連接於該第一線路層及該第二線路層。
  7. 如申請專利範圍第1項所述之微小間距測試載板結構，其中該核心基板為單層核心基板或多層核心基板。
  8. 如申請專利範圍第7項所述之微小間距測試載板結構，其中該核心基板為陶瓷基板、有機基板、玻璃基板或鋁基板。
TW101218286U 2012-09-21 2012-09-21 微小間距測試載板結構 TWM455979U (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101218286U TWM455979U (zh) 2012-09-21 2012-09-21 微小間距測試載板結構
US13/837,600 US20140084955A1 (en) 2012-09-21 2013-03-15 Fine pitch interposer structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101218286U TWM455979U (zh) 2012-09-21 2012-09-21 微小間距測試載板結構

Publications (1)

Publication Number Publication Date
TWM455979U true TWM455979U (zh) 2013-06-21

Family

ID=49031944

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101218286U TWM455979U (zh) 2012-09-21 2012-09-21 微小間距測試載板結構

Country Status (2)

Country Link
US (1) US20140084955A1 (zh)
TW (1) TWM455979U (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI559465B (zh) * 2015-08-14 2016-11-21 恆勁科技股份有限公司 封裝基板及其製作方法
CN106469711A (zh) * 2015-08-14 2017-03-01 恒劲科技股份有限公司 封装基板及其制作方法
CN111060772A (zh) * 2019-12-31 2020-04-24 瑞斯康达科技发展股份有限公司 一种测试系统及测试方法
CN112635432A (zh) * 2019-10-09 2021-04-09 欣兴电子股份有限公司 封装基板及其制作方法
CN117761515A (zh) * 2024-01-05 2024-03-26 上海捷策创电子科技有限公司 一种具有pcb板基座的测试插座

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9222961B1 (en) 2014-07-29 2015-12-29 Chung Hua University Vertical probe card and method for manufacturing the same
TWI548882B (zh) * 2014-07-31 2016-09-11 中華大學 積體電路垂直式探針卡
TWM521801U (zh) * 2015-05-29 2016-05-11 Chunghwa Prec Test Tech Co Ltd 具有高接合強度之多層結構的轉接介面板
CN109788663B (zh) * 2017-11-10 2021-08-24 鹏鼎控股(深圳)股份有限公司 电路板的制作方法及由该方法制得的电路板
US12021156B2 (en) * 2019-09-30 2024-06-25 Texas Instruments Incorporated Windowed wafer assemblies having interposers
CN112002684A (zh) * 2020-08-17 2020-11-27 北京蓝智芯科技中心(有限合伙) 基于重布线路层的空间转换基体及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258648A (en) * 1991-06-27 1993-11-02 Motorola, Inc. Composite flip chip semiconductor device with an interposer having test contacts formed along its periphery
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
US7102367B2 (en) * 2002-07-23 2006-09-05 Fujitsu Limited Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof
JPWO2005081312A1 (ja) * 2004-02-24 2008-01-17 イビデン株式会社 半導体搭載用基板
US7462784B2 (en) * 2006-05-02 2008-12-09 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
US20070281464A1 (en) * 2006-06-01 2007-12-06 Shih-Ping Hsu Multi-layer circuit board with fine pitches and fabricating method thereof
JPWO2009130737A1 (ja) * 2008-04-21 2011-08-04 富士通株式会社 検査用基板、検査用基板の製造方法、及びその検査用基板を用いた検査方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI559465B (zh) * 2015-08-14 2016-11-21 恆勁科技股份有限公司 封裝基板及其製作方法
CN106469711A (zh) * 2015-08-14 2017-03-01 恒劲科技股份有限公司 封装基板及其制作方法
CN106469711B (zh) * 2015-08-14 2019-01-22 恒劲科技股份有限公司 封装基板及其制作方法
CN112635432A (zh) * 2019-10-09 2021-04-09 欣兴电子股份有限公司 封装基板及其制作方法
CN111060772A (zh) * 2019-12-31 2020-04-24 瑞斯康达科技发展股份有限公司 一种测试系统及测试方法
CN117761515A (zh) * 2024-01-05 2024-03-26 上海捷策创电子科技有限公司 一种具有pcb板基座的测试插座
CN117761515B (zh) * 2024-01-05 2024-05-17 上海捷策创电子科技有限公司 一种具有pcb板基座的测试插座

Also Published As

Publication number Publication date
US20140084955A1 (en) 2014-03-27

Similar Documents

Publication Publication Date Title
TWM455979U (zh) 微小間距測試載板結構
US8138609B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP5005321B2 (ja) 半導体装置
US7751202B2 (en) Multi-layered printed circuit board having integrated circuit embedded therein
KR101255954B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
TW201346269A (zh) 用於探針卡之空間變換器及其製造方法
US9332658B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
US20130153266A1 (en) Printed circuit board and method of manufacturing the same
US20120011716A1 (en) Method of manufacturing printed circuit board including outmost fine circuit pattern
JP2012021965A (ja) プローブカードのリペア方法及びこれを利用するプローブ基板
KR20150102504A (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
US20080308315A1 (en) Multilayer printed circuit board and method of fabricating the same
TWI309467B (en) Substrate strip and substrate structure and method for manufacturing the same
JP2020088364A (ja) 半導体素子テストのための多層セラミック基板およびその製造方法
TW201304085A (zh) 封裝結構與其製法
TWI762885B (zh) 半導體封裝載板及其製法與封裝製程
JP2007080976A (ja) 多層回路基板及びその製造方法ならびに電子部品パッケージ
TW201929619A (zh) 線路板結構及其製作方法
TWI394245B (zh) 封裝基板及其製法
TWI444632B (zh) 微小間距測試載板結構之製法
TWI752202B (zh) 貼附有支撐體的印刷電路板及該印刷電路板的製造方法
KR100959859B1 (ko) 전자부품 내장 기판 형성방법
JP2007134427A (ja) モジュールパッケージ及びモジュールパッケージの製造方法
KR20220077751A (ko) 인쇄회로기판 및 전자부품 패키지
US20230213555A1 (en) Testing substrate and manufacturing method thereof and probe card

Legal Events

Date Code Title Description
MK4K Expiration of patent term of a granted utility model