JP2020088364A - 半導体素子テストのための多層セラミック基板およびその製造方法 - Google Patents

Abstract

【課題】 ダミーセラミックシートの面加工時に発生する厚さの誤差を減らし、多層セラミック基板の厚さを全体的に均一にすることを目的とする。【解決手段】 本発明は、メインセラミックシートの上面または下面のうち少なくともいずれか一つの面にガイドビアが設けられたダミーセラミックシートを積層させて、ダミーセラミックシートの面加工時に発生する厚さの誤差を減らして、多層セラミック基板の厚さを全体的に均一にして、半導体テストの精密度を高めることができる。【選択図】図１

Description

本発明は、半導体素子テストのための多層セラミック基板およびその製造方法に関し、セラミック層の厚さが全体領域で一定にすることができる多層セラミック基板およびその製造方法に関する。

半導体集積回路素子の集積度が高くなるに伴い、半導体集積回路に対する検査工程を行う検査装置も、高い精密度が要求される。例えば、代表的な半導体集積回路チップの検査装備としてプローブ装置が広く用いられている。高集積化した半導体集積回路チップに対する検査工程に応じるためには、前記半導体集積回路チップに接続されるプローブピンの微細ピッチ化が具現されなければならない。このために、プローブのピッチと半導体集積回路のピッチ間の差異を補償するいわゆるスペーストランスフォーマー（Ｓｐａｃｅ Ｔｒａｎｓｆｏｒｍｅｒ；ＳＴＦ）が使用されており、通常、このスペーストランスフォーマーは、低温同時焼成セラミックス（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ；ＬＴＣＣ）の基板で構成される。グリーンシートは、誘電体シートとしてセラミック材料とガラスの複合材料を使用することができ、有機バインダーを混合し乾燥して、セラミックグリーンシートを得ることができる。セラミックグリーンシートの焼成温度は、略数百℃〜１，０００℃程度であり、内部電極として多く使用される銀（Ａｇ）等の金属は、約４００℃〜５５０℃で収縮挙動を示すことができる。このような収縮挙動は、セラミック基板が多層であるほど深化される。このような焼成前のセラミックグリーンシートは、焼成過程でビア、回路パターンの有無など内層構造によってグラウンド層、パワー層、信号層が下部に沈むので、収縮が均一に行われない。このような収縮によって、面加工前のセラミック基板の表面もデコボコになるので、焼成が完了したセラミック基板の表面を平坦にかつ滑らかに加工する必要がある。さらに、セラミック基板の使用態様によって一定の厚さになるようにする必要があるので、化学機械研磨（ＣＭＰ；Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）方式で面加工が行われているが、セラミック基板の全体領域にわたって厚さが均一になるように精密な面加工を行うことは難しい。厚さが不均一なセラミック基板は、半導体素子のテスト時にコンタクトミスによりテストエラーが発生し得る。

特許文献１の「予備スペーストランスフォーマーおよびこれを利用して製造されたスペーストランスフォーマー、並びに前記スペーストランスフォーマーを備える半導体素子の検査装置」には、スペーストランスフォーマーの全体的な構造について開示されており、特許文献２の「積層セラミック基板製造方法」には、焼成過程でセラミック基板の収縮によって導電性ビアの位置が設計値と違いが生じる問題を補償できる積層セラミック基板の製造方法が開示されている。しかし、前記二つの特許文献には、セラミック層の厚さが全体領域で一定にする技術については開示されていない。

韓国特許登録第１０−１４４２３５４号公報 韓国特許登録第１０−０９５１２６４号公報

本発明は、半導体素子テストのための多層セラミック基板およびその製造方法に関し、メインセラミックシートの上面または下面のうち少なくともいずれか一つの面にガイドビア（Ｇｕｉｄｅ ｖｉａ）が設けられたダミーセラミックシート（Ｄｕｍｍｙ ｃｅｒａｍｉｃ ｓｈｅｅｔ）を積層させて、ダミーセラミックシートの面加工時に発生する厚さの誤差を減らし、多層セラミック基板の厚さを全体的に均一にすることを目的とする。

このような目的を達成するための一態様による半導体素子テストのための多層セラミック基板は、
それぞれのセラミックシートの上面に設けられた導電性回路パターンおよびそれぞれの導電性回路パターンを電気的に連結して、テスト信号およびパワーを垂直方向に伝達する導電性ビアが設けられたメインセラミックシートと、
メインセラミックシートの上面または下面のうち少なくともいずれか一つの面に積層されたダミーセラミックシートとを含み、
ダミーセラミックシートは、
端部の領域のうち互いに対向する一部の領域にガイドビアが設けられた多層セラミック基板を構成する。

本発明は、ガイドビアが設けられたダミーセラミックシートを提供することによって、外部に露出するガイドビアの個数の確認を通じて焼成したセラミック基板がすべての領域で均一な厚さで加工されるかを容易に確認するようにして、厚さの誤差を減らして、半導体素子のテストを精密に行うことができる。

図１は、一実施形態に係る半導体素子テスト用多層セラミック基板の正面を説明する図である。 図２は、一実施形態に係る図１のＡ−Ａ'に沿う断面を説明する多層セラミック基板の上面図である。 図３は、一実施形態に係る半導体素子テスト用多層セラミック基板を製造する方法を説明する図である。 図４は、一実施形態に係る半導体素子テスト用多層セラミック基板が締結されたプローブカードを説明する図である。

以下、添付の図面を参照して記述される好適な実施形態を通じて本発明を当業者が容易に理解し、再現することができるように詳細に記述することとする。本発明を説明するに際して、関連した公知機能または構成に対する具体的な説明が本発明の実施形態の要旨を不明にすることができると判断される場合には、その詳細な説明を省略する。本発明の明細書の全般にわたって使用される用語は、本発明の実施形態での機能を考慮して定義された用語であって、ユーザまたは運用者の意図、慣例などによって十分に変形され得る事項であるので、この用語の定義は、本明細書の全般にわたる内容に基づいて行われなければならない。

また、前述した、そして追加的な発明の態様は、後述する実施形態を通じて明白になる。本明細書で選択的に記載された態様や選択的に記載された実施形態の構成は、たとえ図面で単一の統合された構成として図示されたとしても、別に記載がない限り、当業者に技術的に矛盾であることが明白でない場合、相互間に自由に組合わせられることができるものと理解される。

したがって、本明細書に記載された実施形態と図面に示された構成は、本発明の最も好ましい一実施形態に過ぎないものであり、本発明の技術的思想をすべて代弁するものではないので、本出願時点においてこれらを代替できる多様な均等物と変形例があり得ることを理解しなければならない。

図１は、一実施形態に係る半導体素子テスト用多層セラミック基板の正面を説明する図である。図示のように、多層セラミック基板１０００は、メインセラミックシート１１００と、ダミーセラミックシート１２００とを含んで構成することができる。

多層セラミック基板１０００は、それぞれのセラミックシートの上面に設けられた導電性回路パターンおよびそれぞれの導電性回路パターンを電気的に連結して、テスト信号およびパワーを垂直方向に伝達する導電性ビアが設けられたメインセラミックシートと、メインセラミックシートの上面または下面のうち少なくともいずれか一つの面に積層されたダミーセラミックシートとで構成され、ダミーセラミックシートは、端部の領域のうち互いに対向する一部の領域にガイドビアが設けられる。

多層セラミック基板１０００は、低温焼結セラミック粉末が含まれて、低温同時焼成（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｉｎｇ）を通じて形成される。セラミック粉末としては、ＢａＯ、ＳｉＯ_２、Ａｌ_２Ｏ_３、Ｂ_２Ｏ_３、ＣａＯ等を混合したものを使用することができる。

多層セラミック基板１０００は、メインセラミックシート１１００を含む。メインセラミックシート１１００は、それぞれのセラミックシートの上面に設けられた導電性回路パターン１１１１と、それぞれの導電性回路パターン１１１１を電気的に連結して、テスト信号およびパワーを垂直方向に伝達する導電性ビア（Ｃｏｎｄｕｃｔｉｖｅ ｖｉａ）１１１２とを含む。メインセラミックシート１１００は、多層で構成することができ、数十から１００個の層を構成することができる。メインセラミックシート１１００は、導電性回路パターン１１１１が設けられ、導電性回路パターンは、信号回路パターン、パワー回路パターン、グラウンド回路パターンで構成することができ、各回路パターンがメインセラミックシートの層別に設けられて、半導体素子をテストするための信号および電力を伝達する機能を行うことができる。前記回路パターンを形成する方法は、金属性インクを使用して印刷する方法、スクリーンプリント方法、またはスパッタリング方法など多様な方法を使用することができる。

多層セラミック基板は、ダミーセラミックシート１２００を含む。ダミーセラミックシート１２００は、メインセラミックシートの上面または下面のうち少なくともいずれか一つの面に積層されることができる。図１のように、ダミーセラミックシート１２００が上面および下面に積層されることができる。

ダミーセラミックシート１２００は、端部の領域のうち互いに対向する一部の領域にガイドビア１２１１、１２２１、１２３１が設けられる。ガイドビアがダミーセラミックシートの端部の領域のうち互いに対向する一部の領域に設けられる理由は、面加工によってダミーセラミックシートの一部を除去するとき、最小限のガイドビアを利用して多層セラミック基板の厚さを一定に維持するための最適の配置および構造であるからである。ガイドビア１２１１、１２２１、１２３１は、導電性物質または非導電性物質からなることができる。ガイドビアは、セラミックグリーンシートに金型またはレーザー等で直径０．１ｍｍ程度のビアホールを形成し、銀（Ａｇ）、または銅（Ｃｕ）等が含有された導電性ペーストまたは合成樹脂、セラミック等の非導電性物質を貫通したビアホールに充填して形成されることができる。ガイドビアは、ダミーセラミックシートの端部の領域だけでなく、中心領域にも追加に設けられる（不図示）。

他の一実施形態に係る多層セラミック基板において、ガイドビア１２１１、１２２１、１２３１は、導電性回路パターンと電気的に絶縁されていてもよい。すなわち、ガイドビア１２１１、１２２１、１２３１は、導電性ビア１１１２とは異なって、導電性回路パターン１１１１に電気的に連結されていなくてもよい。したがって、ガイドビアは、導電性ビア１１１２とは異なる機能を行うことができる。

さらに他の一実施形態に係る多層セラミック基板において、ダミーセラミックシート１２００は、多層１２１０、１２２０、１２３０からなり、各層に設けられたガイドビアの個数は、層ごとに異なっていてもよい。図１に示されたように、ダミーセラミックシート１２００は、第１のダミーセラミックシート１２１０と第２のダミーセラミックシート１２２０とで構成することができ、必要に応じて第３のダミーセラミックシート１２３０で積層されることができる。また、第４のダミーセラミックシート（不図示）以上で積層されることもできる。図示のように、第１のダミーセラミックシート１２１０は、３個のガイドビア１２１１、第２のダミーセラミックシート１２２０は、２個のガイドビア１２２１、第３のダミーセラミックシート１２３０は、１個のガイドビア１２３１が設けられて、それぞれのダミーセラミックシート１２１０、１２２０、１２３０が互いに異なる個数のガイドビアを設けることができる。ガイドビアの個数は、通常の技術者により適切に決定することができ、層ごとに順次に減少または増加するように具現することができる。これにより、作業者が面加工によるセラミックシートの除去時に多層セラミック基板の厚さを容易に確認しつつ、面加工を行うことができる。ガイドビアの個数を層ごとに相異にせず、直径や断面形状が異なるガイドビアを層ごとに設けることによって、所定の目的を達成することもできる。

さらに他の一実施形態に係る多層セラミック基板において、ダミーセラミックシート１２００は、多層１２１０、１２２０、１２３０からなり、各層の厚さが互いに異なっていてもよい。また、層ごとに順次に減少または増加するように構成することができる。図示のように、外部に行くほど厚さが薄くなるように構成することができ、反対に外部に行くほど厚くなるように構成することができる。

図２は、一実施形態に係る図１のＡ−Ａ'に沿う断面を説明する多層セラミック基板の上面図である。図示のように、多層セラミック基板は、焼成および面加工によって図１に示された第２のダミーセラミックシート１２２０と第３のダミーセラミックシート１２３０が除去され、第１のダミーセラミックシート１２１０の一部の層と当該ガイドビア１２１１が残っていてもよい。このように端部の領域のうち互いに対向する一部の領域にガイドビアが設けられたダミーセラミックシートにより面加工が完成された多層セラミック基板は、全体的に厚さが均一さを維持しつつ、上下面が平坦になり得る。

図３は、一実施形態に係る半導体素子テスト用多層セラミック基板を製造する方法を説明する図である。図示のように、多層セラミック基板の製造方法は、それぞれのセラミックグリーンシートの上面に設けられた導電性回路パターン１１１１およびそれぞれの導電性回路パターンを電気的に連結して、テスト信号およびパワーを垂直方向に伝達する導電性ビア１１１２が設けられたメインセラミックグリーンシート１１００を形成する段階（ａ）と、端部の領域のうち互いに対向する一部の領域にＮ個のガイドビア１２１１が設けられた第１のダミーセラミックグリーンシート１２１０をメインセラミックグリーンシートの上面または下面のうち少なくともいずれか一つの面に積層する段階（ｂ）と、第１のダミーセラミックグリーンシートのガイドビアが設けられた領域と対応する領域にＭ個のガイドビア１２２１が設けられた第２のダミーセラミックグリーンシート１２２０を第１のダミーセラミックシート上に積層する段階（ｃ）と、メインセラミックグリーンシート、第１のダミーセラミックグリーンシート、および第２のダミーセラミックグリーンシートを低温同時焼成（ＬＴＣＣ、Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｉｎｇ）する段階（ｄ）とを含むことができる。焼成工程が行われる間、グリーンシートは焼結されて、セラミック層に変わることができる。焼成工程は、数百〜１０００℃であってもよい。焼成工程で積層セラミックグリーンシートは、収縮が起り得る。

他の一実施形態に係る多層セラミック基板を製造する方法は、第１のダミーセラミックグリーンシートのガイドビアが設けられた領域と対応する領域にＬ個のガイドビア１２３１が設けられた第３のダミーセラミックグリーンシート１２３０を第２のダミーセラミックグリーンシート上に積層する段階をさらに含み、低温同時焼成（ＬＴＣＣ）することができる（段階（ｄ））。また、ダミーセラミックグリーンシートを追加することができることは、通常の技術を有する者に自明である。

さらに他の一実施形態に係る多層セラミック基板を製造する方法は、多層セラミック基板が目標の厚さを有するように、焼成した第２のダミーセラミックグリーンシートまたは第３のダミーセラミックグリーンシートを化学機械研磨（ＣＭＰ；Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）面加工する段階（ｅ）をさらに含むことができる。図３の（ｅ）は、（ｄ）に示されたＡ−Ａ'までＣＭＰ面加工を行うことによって、ダミーセラミックシートの一部を除去した。

さらに他の一実施形態に係る多層セラミック基板を製造する方法は、ＣＭＰ面加工された第２のダミーセラミックグリーンシートまたは第３のダミーセラミックグリーンシートの導電性ビア上に電極１３００を積層し、はんだ付けする段階（ｆ）をさらに含むことができる。電極１３００は、多層セラミック基板の上面にテストＰＣＢが接触する電極（例えば、パッド）が積層およびはんだ付けされ、下面にテスト対象半導体素子（ＤＵＴ）が接触する電極（例えば、プローブ電極）が積層およびはんだ付けされ得る。半導体素子は、ウェハー、ＬＥＤ、パッケージされたチップなど制限がない。

図４は、一実施形態に係る半導体素子テスト用多層セラミック基板が締結されたプローブカードを説明する図である。図示のように、プローブカード３０００は、テストＰＣＢ２０００と本発明の多層セラミック基板１０００が締結され得る。プローブカード３０００は、半導体素子（ＤＵＴ）４０００にテスト信号送信および電源（電力）を供給することができる。本発明の多層セラミック基板１０００は、テストＰＣＢ２０００のピンのピッチと半導体素子４０００の端子のピッチとの間の差異を補償するスペーストランスフォーマー（Ｓｐａｃｅ Ｔｒａｎｓｆｏｒｍｅｒ、ＳＴＦ）としての機能を行うことができる。

１０００ 多層セラミック基板
１１００ メインセラミックシート
１１１１ 導電性回路パターン
１１１２ 導電性ビア
１２００ ダミーセラミックシート
１２１０ 第１のダミーセラミックシート
１２２０ 第２のダミーセラミックシート
１２３０ 第３のダミーセラミックシート
１２１１、１２２１、１２３１ ガイドビア
１３００ 電極
２０００ テストＰＣＢ
３０００ プローブカード
４０００ 半導体素子

Claims (10)

1. 半導体素子テスト用多層セラミック基板において、
   それぞれのセラミックシートの上面に設けられた導電性回路パターン、およびそれぞれの導電性回路パターンを電気的に連結して、テスト信号およびパワーを垂直方向に伝達する導電性ビアが設けられたメインセラミックシートと；
   前記メインセラミックシートの上面または下面のうち少なくともいずれか一つの面に積層されたダミーセラミックシートと；を含み、
   前記ダミーセラミックシートは、
   端部の領域のうち互いに対向する一部の領域にガイドビアが設けられる多層セラミック基板。
2. 前記ガイドビアは、前記導電性回路パターンと電気的に絶縁されている請求項１に記載の多層セラミック基板。
3. 前記ダミーセラミックシートは、多層からなり、各層に設けられた前記ガイドビアの個数は、層ごとに異なる請求項２に記載の多層セラミック基板。
4. 前記ダミーセラミックシートの各層に設けられた前記ガイドビアの個数は、層ごとに順次に減少または増加する請求項３に記載の多層セラミック基板。
5. 前記ダミーセラミックシートは、各層の厚さが互いに異なり、各層の厚さは、層ごとに順次に減少または増加する請求項３に記載の多層セラミック基板。
6. 請求項１に記載の多層セラミック基板が締結されたプローブカード。
7. 半導体素子テスト用多層セラミック基板を製造する方法において、
   それぞれのセラミックグリーンシートの上面に設けられた導電性回路パターン、およびそれぞれの導電性回路パターンを電気的に連結してテスト信号およびパワーを垂直方向に伝達する導電性ビアが設けられたメインセラミックグリーンシートを形成する段階と；
   端部の領域のうち互いに対向する一部の領域にＮ個のガイドビアが設けられた第１のダミーセラミックグリーンシートを前記メインセラミックグリーンシートの上面または下面のうち少なくともいずれか一つの面に積層する段階と；
   前記第１のダミーセラミックグリーンシートの前記ガイドビアが設けられた領域と対応する領域にＭ個のガイドビアが設けられた第２のダミーセラミックグリーンシートを前記第１のダミーセラミックグリーンシート上に積層する段階と；
   前記メインセラミックグリーンシート、前記第１のダミーセラミックグリーンシート、および前記第２のダミーセラミックグリーンシートを低温同時焼成（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｉｎｇ）する段階と；を含む多層セラミック基板の製造方法。
8. 前記第１のダミーセラミックグリーンシートの前記ガイドビアが設けられた領域と対応する領域にＬ個のガイドビアが設けられた第３のダミーセラミックグリーンシートを前記第２のダミーセラミックグリーンシート上に積層する段階；をさらに含む請求項７に記載の多層セラミック基板の製造方法。
9. 前記多層セラミック基板が目標の厚さを有するように、焼成した前記第２のダミーセラミックグリーンシートまたは前記第３のダミーセラミックグリーンシートを化学機械研磨（ＣＭＰ；Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）面加工する段階；をさらに含む請求項８に記載の多層セラミック基板の製造方法。
10. ＣＭＰ面加工された前記第２のダミーセラミックグリーンシートまたは前記第３のダミーセラミックグリーンシートの前記導電性ビア上に電極を積層し、はんだ付けする段階；をさらに含む請求項９に記載の多層セラミック基板の製造方法。

Images