KR20120092915A - 프로브 카드용 세라믹 기판 제조 방법 - Google Patents

프로브 카드용 세라믹 기판 제조 방법

Info

Publication number
KR20120092915A
KR20120092915A KR1020110012847A KR20110012847A KR20120092915A KR 20120092915 A KR20120092915 A KR 20120092915A KR 1020110012847 A KR1020110012847 A KR 1020110012847A KR 20110012847 A KR20110012847 A KR 20110012847A KR 20120092915 A KR20120092915 A KR 20120092915A
Authority
KR
South Korea
Prior art keywords
ceramic
ceramic layer
ceramic substrate
probe card
substrate
Prior art date
Application number
KR1020110012847A
Other languages
English (en)
Inventor
이택정
장병규
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110012847A priority Critical patent/KR20120092915A/ko
Publication of KR20120092915A publication Critical patent/KR20120092915A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

본 발명은 프로브 카드용 세라믹 기판 제조방법에 관한 것으로, 본 발명의 일 실시예에 따른 프로브 카드용 세라믹 기판 제조방법은 복수개의 공용 비아가 형성된 제1 세라믹 기판을 마련하는 단계; 제1 세라믹 기판의 상면 및 하면에 각각 제1 세라믹층 및 제2 세라믹층을 적층하여, 상기 제1 세라믹 기판, 제1 세라믹층 및 제2 세라믹층을 동시 소성하는 단계; 복수개의 공용 비아 중 웨이퍼에 대응되는 하나 이상의 공용 비아가 노출되도록 상기 제1 세라믹층 및 제2 세라믹층에 비아홀을 형성하는 단계; 및 비아홀에 도전성 물질을 충진하여 배선 비아를 형성하는 단계;를 포함한다.

Description

프로브 카드용 세라믹 기판 제조 방법 {MANUFACTURING METHOD FOR CERAMIC SUBSTRATE FOR PROBE CARD}
본 발명은 프로브 카드용 세라믹 기판 제조 방법에 관한 것으로, 보다 구체적으로 제조 시간을 단축할 수 있고, 제조 공정의 효율성을 높일 수 있는 프로브 카드용 세라믹 기판 제조 방법에 관한 것이다.
프로브 카드(probe card)는 반도체의 양불 여부를 검사하기 위하여 반도체 칩과 테스트 장비를 연결하는 장치로서, 프로브 카드에 장착되어 있는 프로브 바늘이 웨이퍼에 접촉하면서 전기를 보내고 돌아오는 신호에 따라 불량 반도체 칩을 선별한다.
프로브 카드용 기판의 재료로서 일반적으로 저온 동시 소성 세라믹(LTCC, Low Temperature Co-fired Ceramics)이 사용된다. 저온 동시 소성 세라믹은 세라믹 그린시트에 금속 전극을 도포하고, 프로브 카드의 전기적 연결을 위해 관통 비아에 도전성 물질을 채워서 비아 전극을 형성한 뒤, 다층 적층법에 의해 복수개의 세라믹 그린시트를 적층하여 세라믹 기판을 형성한다.
저온 동시 소성 세라믹으로 제조된 세라믹 기판은 산화 알루미나, 질화 알루미나와 같은 일반적인 세라믹 제품에 통상적으로 적용되는 소성 온도보다 200°C 이상 낮은 온도인 1000 °C 이하의 온도에서 금속 전극과 세라믹 기판이 동시에 소성되어 제조된다.
프로브 카드용 세라믹 기판은 웨이퍼의 종류와 회로 구성, 적용 범위 등에 맞추어 개별적으로 제작된다. 그러나 다양한 종류의 웨이퍼에 맞추어 프로브 카드용 세라믹 기판을 제조하기 위하여 개별적으로 제작해야 하므로 제조 시간이 많이 걸리고, 제조 생산성이 떨어지는 문제점이 있었다.
본 발명의 목적은 프로브 카드용 세라믹 기판의 제작에 있어서 웨이퍼의 종류와 회로의 구성에 제약을 받지 않고 프로브 카드용 세라믹 기판을 제조하는 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 프로브 카드용 세라믹 기판 제조방법은 복수개의 공용 비아가 형성된 제1 세라믹 기판을 마련하는 단계; 제1 세라믹 기판의 상면 및 하면에 각각 제1 세라믹층 및 제2 세라믹층을 적층하여, 상기 제1 세라믹 기판, 제1 세라믹층 및 제2 세라믹층을 동시 소성하는 단계; 복수개의 공용 비아 중 웨이퍼에 대응되는 하나 이상의 공용 비아가 노출되도록 상기 제1 세라믹층 및 제2 세라믹층에 비아홀을 형성하는 단계; 및 비아홀에 도전성 물질을 충전하여 배선 비아를 형성하는 단계;를 포함한다.
상기 제1 세라믹 기판, 제1 세라믹층 및 제2 세라믹층 중 하나 이상은 저온 동시소성 세라믹으로 이루어질 수 있다.
상기 제1 세라믹 기판, 제1 세라믹층 및 제2 세라믹층은 1000°C이하에서 동시 소성될 수 있다.
상기 동시 소성하는 단계 뒤에, 제1 및 제2 세라믹층의 표면을 연마하는 단계를 더 포함할 수 있다.
상기 제1 및 제2 세라믹층의 표면을 연마하여 상기 제1 및 제2 세라믹층의 평탄도 또는 두께를 조절할 수 있다.
상기 비아홀은 레이저 또는 기계적 드릴로 형성될 수 있다.
상기 제1 세라믹층 또는 제2 세라믹층 위에 정렬 마크를 형성하여, 정렬 마크를 기준으로 비아홀을 형성할 수 있다.
상기 비아홀에 스크린 프린팅 또는 도금법에 의해 도전성 물질을 충진할 수 있다.
상기 배선 비아를 형성한 후에, 제1 및 제2 세라믹층 위에 배선 패턴을 패턴닝을 하는 단계를 더 포함할 수 있다.
상기 패터닝을 하는 단계 후에, 상기 배선 패턴 위에 프로브 팁을 형성하는 단계를 더 포함할 수 있다.
상기 제1 세라믹 기판 위에 공용 비아에 연결되는 전극 패드를 형성한 다음에, 상기 제1 세라믹층 및 제2 세라믹층을 적층할 수 있다.
상기 비아홀을 형성하는 단계에 있어서, 상기 하나의 전극 패드 위에 2개 이상의 비아홀을 형성할 수 있다.
상기 배선 비아를 형성한 후에, 복수개의 공용 비아 중 어느 하나가 오픈되면, 오픈된 공용 비아에 인접한 공용 비아가 노출되도록 제1 세라믹층 및 제2 세라믹층에 비아홀을 형성하며, 비아홀에 도전성 물질을 충진하여 보정 비아를 형성하고, 그리고 상기 배선 비아와 상기 보정 비아를 연결하는 패턴을 형성하여 프로브 카드를 리페어하는 단계;를 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 범용으로 사용될 수 있는 프로브 카드용 범용 세라믹 기판을 미리 제작하여, 개별적인 부품에 적용시키기 위하여 간단한 추가 공정만으로 프로브 카드를 제조할 수 있기 때문에 리드 타임(lead time)이 단축될 수 있다.
또한, 세라믹 기판의 전체에 회로가 형성되지 않고, 제1 세라믹층 및 제2 세라믹층에만 회로가 구현되기 때문에 개별적인 부품에 적용이 용이하고 간단해질 수 있다. 그에 따라 제조 비용이 감소할 수 있다.
세라믹 기판에 형성된 복수개의 공용 비아 중 어느 하나가 오픈되었을 때에 인접한 공용 비아에 연결함으로써 기판을 리페어할 수 있다. 그에 따라 기판을 유지 및 보수가 용이하며 세라믹 기판의 불량률을 낮추며 원재료 및 원가를 절감하여 제조 비용을 감소시킬 수 있다.
본 발명의 일 실시예에 따르면 세라믹 기판의 수축율 매칭이 용이해지기 때문에 상부 비아와 하부 비아간의 정확한 정렬이 가능하다.
그리고, 본 발명의 일 실시예에 따르면 비아홀에 도전성 물질의 충진 밀도가 개선되어 접점 저항과 임피던스 저항을 최소화할 수 있다.
또한, 본 발명의 일 실시예에 따르면 프로브 카드의 두께를 조절할 수 있으며, 그에 따라 기판 외형 치수의 정밀도를 확보할 수 있다. 그리고, 프로브 카드의 평탄도를 조절할 수 있으므로, 기판의 정확한 평탄도를 확보하여 이 후 기판 위에 형성되는 프로브 핀의 평탄도를 확보할 수 있다.
그리고, 본 발명의 일 실시예에 따르면 프로브 핀의 정밀도 불량을 방지할 수 있고, 미세한 패턴에 대응하는 반도체 웨이퍼 검사용 프로브 카드를 제작할 수 있다.
도 1a 내지 도 1e는 본 발명의 일 실시예에 따른 프로브 카드용 세라믹 기판 제조 방법을 나타내는 공정 흐름도이다.
도 2a 내지 도 2d는 본 발명의 다른 실시예에 따른 프로브 카드용 세라믹 기판 제조 방법을 나타내는 공정 흐름도이다.
도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 프로브 카드용 세라믹 기판의 리페어 방법을 나타내는 공정 흐름도이다.
이하, 첨부된 도면을 참조하여 본 발명의 속하는 기술 분야에서 통상의 기술을 가진 자가 본 발명을 용이하게 실시할 수 있도록 바람직한 실시예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시예를 상세하게 설명함에 있어, 관련된 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일한 부호를 사용한다.
덧붙여, 명세서 전체에서 어떤 구성요소를 '포함'한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
이하, 도 1 내지 도 3을 참조하여 본 발명의 일 실시예에 따른 프로브 카드용 세라믹 기판 제조방법에 대하여 알아보자.
도 1a 내지 도 1e는 본 발명의 일 실시예에 따른 프로브 카드용 세라믹 기판 제조 방법을 나타내는 공정 흐름도이고, 도 2a 내지 도 2d는 본 발명의 다른 실시예에 따른 프로브 카드용 세라믹 기판 제조 방법을 나타내는 공정 흐름도이며, 도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 프로브 카드용 세라믹 기판의 리페어 방법을 나타내는 공정 흐름도이다.
도 1a 내지 도 1e을 참조하면, 본 발명의 일 실시예에 따른 프로브 카드용 세라믹 기판 제조방법은 복수개의 공용 비아가 형성된 제1 세라믹 기판을 마련하는 단계; 제1 세라믹 기판의 상면 및 하면에 각각 제1 세라믹층 및 제2 세라믹층을 적층하여, 상기 제1 세라믹 기판, 제1 세라믹층 및 제2 세라믹층을 동시 소성하는 단계; 복수개의 공용 비아 중 웨이퍼에 대응되는 하나 이상의 공용 비아가 노출되도록 상기 제1 세라믹층 및 제2 세라믹층에 비아홀을 형성하는 단계; 및 비아홀에 도전성 물질을 충진하여 배선 비아를 형성하는 단계;를 포함한다.
도 1a를 참조하면, 프로브 카드용 세라믹 기판을 제조하기 위하여 복수개의 공용 비아(20)가 형성된 제1 세라믹 기판(10)을 마련한다.
상기 제1 세라믹 기판은 복수개의 유전체층이 적층되어 형성된 것으로서, 고유전율을 갖는 세라믹 그린시트가 적층 및 소성 과정을 거쳐 형성될 수 있다. 또한, 상기 제1 세라믹 기판(10)은 저온 동시 소성 세라믹(LTCC; Low Temperature Co-fired Ceramics)으로 이루어진 것으로 일반적인 세라믹에 비하여 200°C 정도 낮은 1000°C에서 금속 전극과 함께 소성될 수 있다.
본 발명의 일 실시예에 따르면 제1 세라믹 기판(10)은 모든 웨이퍼의 회로 구성에 적용될 수 있도록 복수개의 공용 비아(20)가 형성된 상태로 제공될 수 있다. 상기 제1 세라믹 기판(10) 위에 복수개의 공용 비아(20)가 일정한 간격을 두고 규칙적으로 배치되어 있을 수 있다. 그에 따라 개별적인 웨이퍼의 회로 구성에 맞추어 필요한 공용 비아만을 선택하여 연결할 수 있다.
그에 따라, 본 발명의 일 실시예에 따르면 모든 웨이퍼에 적용될 수 있는 상태의 범용 세라믹 기판을 제조하여 마련하여 둠으로써, 개별적인 제품에 적용되는 프로브 카드용 세라믹 기판을 제조하기 위해 간단한 공정만 추가하여 완성품을 빠른 시간 내에 만들어 낼 수 있다.
도 1b를 참조하면, 복수개의 공용 비아(20)가 형성된 제1 세라믹 기판(10)을 덮도록 제1 세라믹층(30) 및 제2 세라믹층(40)을 적층할 수 있다. 그리고 제1 세라믹 기판(10), 제1 세라믹층(30) 및 제2 세라믹층(40)을 동시에 소성할 수 있다.
본 발명의 일 실시예에 따르면 제1 세라믹 기판(10)의 상면과 하면에 제1 세라믹층(30)과 제2 세라믹층(40)을 적층한다.
상기 제1 세라믹층(30) 및 제2 세라믹층(40)은 저온 동시소성 세라믹(Low Co-fired Ceramic)으로 제조된 것으로, 제1 세라믹 기판(10)과 함께 소성될 수 있다. 그리고, 이에 제한되는 것은 아니나, 상기 제1 세라믹층(30)과 제2 세라믹층(40)은 제1 세라믹 기판(10)과 동일한 물질로 제조될 수 있다.
그에 따라, 상기 제1 세라믹 기판(10), 제1 세라믹층(30) 및 제2 세라믹층(40)은 1000°C 이하에서 소성될 수 있으며, 제1 세라믹 기판(10) 내부에 형성된 공용 비아(20)에 충진된 금속 물질과 함께 소성될 수 있다. 결국, 일반적인 세라믹과는 달리 고온에서 소성되는 과정을 거치지 않기 때문에 제품에 미치는 열적 스트레스를 최소화할 수 있다.
그에 따라 제1 세라믹 기판(10), 제1 세라믹층(30) 및 제2 세라믹층(40)은 소성 과정에서 물질의 이동을 통해 경계를 구분할 수 없을 정도로 일체화될 수 있다. 그에 따라 층간 접속력이 우수한 세라믹 기판을 제조할 수 있으며, 강도가 높은 세라믹 기판을 제공할 수 있다.
또한, 제1 세라믹 기판(10), 제1 세라믹층(30) 및 제2 세라믹층(40)은 소결되어 수축된 상태로 제공된다.
상기 세라믹으로 구성된 제1 세라믹 기판(10), 제1 세라믹층(30) 및 제2 세라믹층(40)은 소성 과정을 통하여 수축될 수 있으며, 그에 따라 처음 제조되었을 때와 비교하여 공용 비아(20)의 위치가 변할 수 있다.
그렇기 때문에, 제1 세라믹층(30)과 제2 세라믹층(40)에 비아 전극을 형성할 때에는 제1 세라믹층(30)과 제2 세라믹층(40)의 수축을 고려하여 비아 전극을 형성하여야 한다. 그렇지 않으면, 제1 세라믹층(30)에 형성된 공용 비아(20)와 제1 세라믹층(30) 및 제2 세라믹층(40)에 형성된 비아 전극의 위치가 어긋나 접속 불량이 발생하게 된다.
본 발명의 일 실시예에 따르면, 제1 세라믹 기판(10), 제1 세라믹층(30) 및 제2 세라믹층(40)이 이미 소결되어 수축된 상태로 제공될 수 있다. 이미 소결 수축이 거의 종결된 상태이므로 세라믹 기판의 소결 수축을 고려하지 않고 비아 전극을 형성할 수 있다.
또한, 본 발명의 일 실시예에 따르면 복수개의 공용 비아(20)가 형성된 제1 세라믹 기판(10), 제1 세라믹층(30) 및 제2 세라믹층(40)이 범용 세라믹 기판 상태로 제공될 수 있다.
즉, 제1 세라믹층(30) 및 제2 세라믹층(40)에는 비아 전극이 형성되지 않은 상태로 범용 세라믹 기판이 제조될 수 있다. 상기 범용 세라믹 기판은 모든 웨이퍼에 회로 구성에 상관없이 적용될 수 있다. 그에 따라 대량 생산이 가능하며, 미리 제작하여 대량의 범용 세라믹 기판을 준비하여 두는 것이 가능하다.
상기 범용 세라믹 기판은 적용하고자 하는 웨이퍼가 확정되면 그 회로 구성에 따라 복수개의 공용 비아(20) 중 필요한 공용 비아만을 선택하여, 선택된 공용 비아를 연결하는 공정을 통하여 완성품을 제조할 수 있다.
그에 따라, 프로브 카드용 범용 세라믹 기판을 미리 제작하여 마련하여 두면, 이러한 프로브 카드용 범용 세라믹 기판은 간단한 공정을 통하여 개별적인 부품에 적용할 수 있기 때문에, 제품의 리드 타임(lead time)이 줄일 수 있으며, 제품의 제조 공정의 효율성이 향상될 수 있다. 또한, 대량 생산이 가능해지기 때문에 제조 비용 또한 감소될 수 있다.
도 1c를 참조하면, 본 발명의 일 실시예에 따르면 상기 제1 세라믹층(30)과 제2 세라믹층(40)을 연마하는 공정을 거칠 수 있다.
외부로 노출되는 제1 세라믹층(30)과 제2 세라믹층(40)을 연마하여 제1 세라믹층(30)과 제2 세라믹층(40) 표면을 평탄화할 수 있다. 그에 따라 정확한 기판의 평탄도가 확보될 수 있으며, 이후 프로브 핀을 형성하는 공정에 있어서 프로브 핀의 평탄도 역시 기판의 평탄도에 의존하므로 프로브 핀의 평탄도를 확보할 수 있다.
또한, 제1 세라믹층(30)과 제2 세라믹층(40)의 연마 강도 및 시간을 조절하여 제1 세라믹층(30)과 제2 세라믹층(40)의 두께를 조절할 수 있다.
상기 제1 세라믹층(30)과 제2 세라믹층(40)은 하나 이상의 세라믹층으로 구성될 수 있으며, 그에 따라 두꺼운 세라믹층을 구현하고자 하는 경우 제1 세라믹층(30) 및 제2 세라믹층(40)을 구성하는 세라믹층의 개수를 조절할 수 있다.
또한, 제1 세라믹층(30) 및 제2 세라믹층(40)의 두께를 얇게 하기 위하여 연마 공정의 강도를 증가시키거나, 시간을 증가시킬 수 있다.
그에 따라, 용이하게 기판의 두께를 조절할 수 있으며, 특히 연마 공정을 통하여 제1 세라믹층(30) 및 제2 세라믹층(40)의 두께를 정밀하게 조절함으로써 기판의 외형 치수 정밀도를 확보할 수 있다.
결과적으로, 본 발명의 일 실시예에 따르면 프로브 카드 및 프로브 카드에 형성되는 프로브 핀의 정밀도 불량을 방지할 수 있으며, 미세한 패턴에 대응하는 반도체 웨이퍼 검사를 용이하게 할 수 있다. 그에 따라 고밀도 웨이퍼 검사용 프로브 카드 기판 제작이 가능하다.
도 1d를 참조하면, 미리 소결 수축된 제1 세라믹층(30) 및 제2 세라믹층(40)에 하나 이상의 비아홀(H)을 형성할 수 있다.
프로브 카드용 세라믹 기판과 웨이퍼를 연결하기 위하여, 상기 제1 세라믹 기판(10)에 형성된 복수개의 공용 비아(20)가 노출되도록 비아홀(H)을 형성할 수 있다.
상기 복수개의 공용 비아(20) 중 웨이퍼에 형성된 회로 패턴에 대응되는 위치에 형성된 공용 비아(20)를 선택하여 사용할 수 있다.
본 발명의 일 실시예에 따르면, 상기 비아홀(H)은 레이저 또는 기계적 드릴로 형성될 수 있다. 레이저를 통하여 소정의 위치에 원하는 깊이의 비아홀(H)을 형성할 수 있고, 기계적 드릴(미도시)을 사용하여 비아홀(H)을 형성할 수 있다.
본 발명의 일 실시예에 따르면, 비아홀(H)을 형성하기 위하여 상기 제1 세라믹층(30) 또는 제2 세라믹층(40) 위에 정렬 마크(align mark)를 형성할 수 있다.
상기 정렬 마크를 기준으로 비아홀(H)과 공용 비아(20)의 위치를 정렬시킬 수 있다. 이에 제한되는 것은 아니나, 상기 정렬 마크는 제1 세라믹층(30) 또는 제2 세라믹층(40)의 모퉁이에 각각 형성되어 비아홀(H)을 펀칭하는 데에 기준점으로서의 역할을 할 수 있다.
본 발명의 일 실시예에 따르면, 상기 비아홀(H)은 소결 수축되지 않은 세라믹 기판 위에 형성되는 것이 아니라, 이미 소결 수축이 거의 완성된 세라믹층에 형성된다. 그에 따라 공용 비아(20)와 일치하게 비아홀을 형성한 뒤 이후 소결 수축으로 인하여 비아홀(H)과 공용 비아(20)의 위치가 뒤틀어진다거나 연결이 끊기는 등의 불량이 발생하지 않게 된다.
즉, 복수개의 세라믹층을 적층하여 패턴을 형성할 때에 있어서 기판 수축율의 매칭이 용이해진다. 그에 따라 상부에 형성되는 비아홀(H) 또는 비아 전극과 하부에 형성되는 공용 비아(20) 사이의 정확한 정렬이 가능해진다.
도 1e를 참조하면, 본 발명의 일 실시예에 따르면 비아홀(H)을 형성한 뒤에 비아홀(H)에 도전성 물질을 충진하여 배선 비아를 형성한다.
범용 세라믹 기판을 개별적인 웨이퍼에 적용하기 위하여 공용 비아(20)와 웨이퍼에 형성되는 회로를 전기적으로 연결하는 비아 전극 또는 배선이 필요하다. 그에 따라, 본 발명의 일 실시예에 따르면 제1 세라믹층(30) 및 제2 세라믹층(40)을 형성하고, 개별적인 웨이퍼에 대응되는 비아홀(H)을 형성한 뒤 도전성 물질을 채워 배선 비아(50)를 형성한다.
상기 배선 비아(50)는 제1 또는 제2 세라믹층에 형성되는 비아 전극으로써 웨이퍼와 범용 세라믹 기판을 연결하는 비아 전극으로서의 역할을 한다.
본 발명의 일 실시예에 따르면 상기 비아홀(H)에 스크린 프린팅 방식 또는 도금 방식으로 도전성 물질을 충진할 수 있다.
상기 비아홀(H)이 구성된 위치에는 이미 통전이 되는 공용 비아(20)가 형성되어 있기 때문에, 제1 세라믹층(30) 또는 제2 세라믹층(40)의 두께만큼 도전성 물질을 충진하여 배선 비아(50)를 형성한다.
상기 공용 비아(20)는 소결 과정을 통해 수축되거나 팽창하므로 도전성 물질이 공용 비아를 구성하는 비아홀을 완전하게 채우지 못하여 미충분 비아 전극이 형성될 수 있다. 이러한 미충분 비아는 상부 또는 하부에 형성되는 비아 전극과의 연결성이 떨어지게 되며, 세라믹 기판 내부에서 접점 저항 또는 임피던스 저항을 증가시키는 요인이 된다.
그러나, 본 발명의 일 실시예에 따르면, 공용 비아(20) 위에 도전성 물질을 충진하기 때문에 상기와 같은 미충분 비아를 완전하게 채우면서 비아 전극을 형성할 수 있다. 그에 따라, 제1 세라믹층(30) 및 제2 세라믹층(40)에 형성되는 배선 비아(50) 또는 공용 비아(20)의 충진 밀도를 개선할 수 있으며, 그에 따라 세라믹 기판의 접점 저항 또는 임피던스 저항을 최소화할 수 있다.
제1 세라믹층(30) 및 제2 세라믹층(40)에 도전성 물질을 충진하여 배선 비아(50)를 형성한 뒤, 상기 프로브 카드와 웨이퍼 또는 테스터를 연결하는 배선 패턴(60)을 형성하는 패턴닝 공정을 거칠 수 있다. 그리고 나서, 상기 배선 패턴(60)과 웨이퍼를 연결하는 프로브 팁을 형성할 수 있다.
본 발명의 일 실시예에 따르면, 이에 제한되는 것은 아니나 배선 패턴(60)이 형성된 제1 세라믹층(30) 또는 제2 세라믹층(40) 위에 폴리이미드(polyimide)의 도포 및 에칭, 도전성 물질 도금 공정 등과 같은 마이크로 전자기계식 시스템(MEMS; Micro Electro Mechanical Systems)공정을 통하여 배선 패턴(60)과 프로브 팁을 형성할 수 있다.
본 발명의 일 실시예에 따르면 범용 세라믹 기판이 미리 대량으로 제작할 수 있기 때문에, 개별적인 부품에 적용 시 단순한 배선 비아 형성 공정, 패터닝 공정 및 프로브 팁 형성 공정만을 수행하여 개별적인 제품에 적용될 수 있는 프로브 카드용 세라믹 기판을 제작할 수 있다.
그에 따라 제품 납기 기한이 단축될 수 있고, 제품 생산의 융통성이 증가할 수 있다.
또한, 범용 세라믹 기판에는 별도의 회로가 형성되지 않고 공용 비아만 형성된다. 그에 따라 개별적인 부품에 적용하기 위해서는 다른 세라믹층의 회로를 고려할 필요 없이 제1 세라믹층과 제2 세라믹층의 배선 회로만을 고려하여 설계할 수 있다.
그에 따라, 프로브 카드용 세라믹 기판의 제조에 있어서 회로 설계가 용이하고, 제작이 간편하며, 복잡한 회로 구성이 없어지고 단순한 회로를 형성할 수 있기 때문에 그에 따른 제조 비용이 감소하게 된다.
도 2a는 본 발명의 다른 실시예에 따른 프로브 카드용 세라믹 기판 제조 방법으로서, 상기 복수개의 공용 비아(120)이 형성된 제1 세라믹 기판(100) 위에 어느 하나의 공용 비아에 연결되는 전극 패드(115)를 형성할 수 있다.
도 2b를 참조하면, 전극 패드(115)가 형성된 제1 세라믹 기판(100)의 상면과 하면에 상기 제1 세라믹층(130) 및 제2 세라믹층(140)을 적층할 수 있다. 그리고 제1 세라믹 기판(100), 제1 세라믹층(130) 및 제2 세라믹층(140)을 동시소성 할 수 있다.
앞서 설명한 실시예와 마찬가지로, 제1 세라믹 기판(100), 제1 세라믹층(130) 및 제2 세라믹층(140)은 미리 동시에 소성된 상태로 제공될 수 있으며, 간단한 추가 공정을 통하여 모든 웨이퍼에 적용될 수 있는 범용 세라믹 기판으로 제공될 수 있다.
도 2c를 참조하면, 이 후 비아홀을 펀칭하는 단계에 있어서, 하나의 전극 패드 위에 2개 이상의 비아홀(H1)을 형성할 수 있다. 즉, 하나의 공용 비아에 2개 이상의 배선 비아가 형성되게 하기 위하여 하나의 전극 패드(115) 위에 2개 이상의 비아홀(H1)이 형성될 수 있다.
도 2d를 참조하면, 상기 비아홀(H, H1)에 도전성 물질을 충진할 수 있으며, 앞서 설명한 바와 같이 스크린 프린팅 또는 도금 방식으로 도전성 물질을 충진하여 배선 비아(50, 51)를 형성할 수 있다. 그리고 이후, 패터닝 공정 또는 프로브 팁 형성 공정을 더 거칠 수 있다. 그리고, 상기 배선 비아(50, 51) 위에 웨이퍼의 회로 패턴에 대응되는 배선 패턴(60, 61)을 형성할 수 있다.
도 1에서 도시한 실시예는 내부에 복수개의 공용 비아를 배치하고 상기 복수개의 공용 비아 중 일부를 선택하여 사용하였으나, 도 2의 실시예에 따르면 내부에 최소한의 공용 비아를 배치하고, 최소한의 공용 비아에 1개 이상의 배선 비아를 연결하여 배선 비아를 늘려나가는 방식을 채택하고 있다.
도 1의 실시예에 따르면 빠르고, 간단한 방법으로 모든 웨이퍼에 적용되는 프로브 카드용 세라믹 기판을 제조할 수 있으며, 도 2의 실시예에 따르면 내부에 형성되는 공용 비아의 수가 줄어들기 때문에 보다 안정적이고 강도 높은 프로브 카드용 세라믹 기판을 구현할 수 있다.
그러나, 도 1의 실시예와 도 2의 실시예 모두 범용 세라믹 기판을 미리 제조한 뒤 간단한 추가 공정을 통하여 모든 웨이퍼에 적용될 수 있는 프로브 카드용 세라믹 기판을 제조할 수 있다는 점에서는 동일하다.
도 3a 내지 도 3c를 참조하여, 프로브 카드용 세라믹 기판을 리페어 하는 방법을 알아보자.
도 3a를 참조하면, 상기 배선 비아를 형성한 후에, 복수개의 공용 비아 중 어느 하나가 오픈된 공용 비아(25) 상태인 것을 확인할 수 있다. 복수개의 공용 비아 중 어느 하나라도 오픈되는 경우 기판 전체가 폐기되어야 하는 불편함이 있다.
그러나, 본 발명의 일 실시예에 따르면 이러한 오픈된 공용 비아(25)를 리페어할 수 있다. 도 3b를 참조하면, 오픈된 공용 비아에 인접한 공용 비아가 노출되도록 제1 세라믹층 및 제2 세라믹층에 비아홀(H2)을 형성할 수 있다.
그리고 도 3c를 참조하면, 비아홀(H2)에 도전성 물질을 충진하여 보정 비아(55)를 형성하고, 그리고 상기 배선 비아와 상기 보정 비아(55)를 연결하는 패턴(65)을 형성하여 프로브 카드용 세라믹 기판을 리페어할 수 있다.
본 발명의 일 실시예에 따르면, 제1 세라믹층 및 제2 세라믹층이 비아가 형성되지 않은 상태로 마련되기 때문에 기판의 설계를 자유롭게 변형할 수 있으며, 그에 따라 설계 자유도가 향상될 수 있다.
본 발명의 일 실시예에 따르면, 상기와 오픈 불량과 같이 기판의 일시적인 변경 사항이 요구될 때에 자유롭게 기판을 변형할 수 있으며, 그에 따라 세라믹 기판의 융통성이 증가하게 된다.
뿐만 아니라, 웨이퍼의 회로 구조가 부분적으로 변경되거나 새로운 사항이 추가되었을 경우에도 용이하게 적용될 수 있는 프로브 카드용 세라믹 기판을 제공할 수 있다.
10: 제1 세라믹 기판 20: 공용 비아
30: 제1 세라믹층 40: 제2 세라믹층
H: 비아홀 50: 배선 비아
60: 배선 패턴

Claims (13)

  1. 복수개의 공용 비아가 형성된 제1 세라믹 기판을 마련하는 단계;
    상기 제1 세라믹 기판의 상면 및 하면에 각각 제1 세라믹층 및 제2 세라믹층을 적층하여, 상기 제1 세라믹 기판, 제1 세라믹층 및 제2 세라믹층을 동시 소성하는 단계;
    상기 복수개의 공용 비아 중 웨이퍼에 대응되는 하나 이상의 공용 비아가 노출되도록 상기 제1 세라믹층 및 제2 세라믹층에 비아홀을 형성하는 단계; 및
    상기 비아홀에 도전성 물질을 충진하여 배선 비아를 형성하는 단계;
    를 포함하는 프로브 카드용 세라믹 기판 제조방법.
  2. 제1항에 있어서,
    상기 제1 세라믹 기판, 제1 세라믹층 및 제2 세라믹층 중 하나 이상은 저온 동시소성 세라믹으로 이루어지는 프로브 카드용 세라믹 기판 제조방법.
  3. 제1항에 있어서,
    상기 제1 세라믹 기판, 제1 세라믹층 및 제2 세라믹층은 1000°C이하에서 동시 소성되는 프로브 카드용 세라믹 기판 제조방법.
  4. 제1항에 있어서,
    상기 동시 소성하는 단계 뒤에,
    상기 제1 및 제2 세라믹층의 표면을 연마하는 단계를 더 포함하는 프로브 카드용 세라믹 기판 제조방법.
  5. 제4항에 있어서,
    상기 제1 및 제2 세라믹층의 표면을 연마하여 상기 제1 및 제2 세라믹층의 평탄도 또는 두께를 조절하는 프로브 카드용 세라믹 기판 제조방법.
  6. 제1항에 있어서,
    상기 비아홀은 레이저 또는 기계적 드릴로 형성되는 프로브 카드용 세라믹 기판 제조방법.
  7. 제1항에 있어서,
    상기 제1 세라믹층 또는 제2 세라믹층 위에 정렬 마크를 형성하여,
    상기 정렬 마크를 기준으로 비아홀을 형성하는 프로브 카드용 세라믹 기판 제조방법.
  8. 제1항에 있어서,
    상기 비아홀에 스크린 프린팅 또는 도금법에 의해 도전성 물질을 충진하는 프로브 카드용 세라믹 기판 제조방법.
  9. 제1항에 있어서,
    상기 배선 비아를 형성한 후에,
    상기 제1 및 제2 세라믹층 위에 배선 패턴을 패턴닝을 하는 단계를 더 포함하는 프로브 카드용 세라믹 기판 제조방법.
  10. 제9항에 있어서,
    상기 패터닝을 하는 단계 후에,
    상기 배선 패턴 위에 프로브 팁을 형성하는 단계를 더 포함하는 프로브 카드용 세라믹 기판 제조방법.
  11. 제1항에 있어서,
    상기 제1 세라믹 기판 위에 공용 비아에 연결되는 전극 패드를 형성한 다음에, 상기 제1 세라믹층 및 제2 세라믹층을 적층하는 프로브 카드용 세라믹 기판 제조방법.
  12. 제11항에 있어서,
    상기 비아홀을 형성하는 단계에 있어서,
    상기 하나의 전극 패드 위에 2개 이상의 비아홀을 형성하는 프로브 카드용 세라믹 기판 제조방법.
  13. 제1항에 있어서,
    상기 배선 비아를 형성한 후에, 복수개의 공용 비아 중 어느 하나가 오픈되면,
    오픈된 공용 비아에 인접한 공용 비아가 노출되도록 제1 세라믹층 및 제2 세라믹층에 비아홀을 형성하며,
    상기 비아홀에 도전성 물질을 충진하여 보정 비아를 형성하고, 그리고
    상기 배선 비아와 상기 보정 비아를 연결하는 패턴을 형성하여 프로브 카드를 리페어 하는 단계;
    를 더 포함하는 프로브 카드용 세라믹 기판 제조방법.
KR1020110012847A 2011-02-14 2011-02-14 프로브 카드용 세라믹 기판 제조 방법 KR20120092915A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110012847A KR20120092915A (ko) 2011-02-14 2011-02-14 프로브 카드용 세라믹 기판 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110012847A KR20120092915A (ko) 2011-02-14 2011-02-14 프로브 카드용 세라믹 기판 제조 방법

Publications (1)

Publication Number Publication Date
KR20120092915A true KR20120092915A (ko) 2012-08-22

Family

ID=46884706

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110012847A KR20120092915A (ko) 2011-02-14 2011-02-14 프로브 카드용 세라믹 기판 제조 방법

Country Status (1)

Country Link
KR (1) KR20120092915A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101990458B1 (ko) * 2018-03-27 2019-06-18 (주)티에스이 프로브 카드 및 그 제조방법
KR102095208B1 (ko) * 2018-11-21 2020-03-31 (주)샘씨엔에스 반도체 소자 테스트를 위한 다층 세라믹 기판 및 그 제조 방법
KR20220148682A (ko) * 2021-04-29 2022-11-07 (주)샘씨엔에스 프로브 카드용 공간 변환기의 리페어 방법 및 이를 이용한 공간 변환기
KR20220148684A (ko) * 2021-04-29 2022-11-07 (주)샘씨엔에스 범용의 관통 비아를 갖는 공간 변환기 및 이의 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101990458B1 (ko) * 2018-03-27 2019-06-18 (주)티에스이 프로브 카드 및 그 제조방법
KR102095208B1 (ko) * 2018-11-21 2020-03-31 (주)샘씨엔에스 반도체 소자 테스트를 위한 다층 세라믹 기판 및 그 제조 방법
KR20220148682A (ko) * 2021-04-29 2022-11-07 (주)샘씨엔에스 프로브 카드용 공간 변환기의 리페어 방법 및 이를 이용한 공간 변환기
KR20220148684A (ko) * 2021-04-29 2022-11-07 (주)샘씨엔에스 범용의 관통 비아를 갖는 공간 변환기 및 이의 제조 방법

Similar Documents

Publication Publication Date Title
KR101004843B1 (ko) 세라믹 다층 회로 기판 및 그의 제조 방법
KR101441632B1 (ko) 글라스 기반 프로브 카드용 스페이스 트랜스포머의 제조방법 및 이에 의해 제조된 글라스 기반 프로브 카드용 스페이스 트랜스포머
KR101823527B1 (ko) 프로브 카드용 기판 및 이를 이용한 프로브 카드
KR101926922B1 (ko) 검사용 배선기판
US9006028B2 (en) Methods for forming ceramic substrates with via studs
TWI555985B (zh) 用於探針卡之板件、製造該板件之方法，及探針卡
US20150028912A1 (en) Board for probe card, method of manufacturing the same, and probe card
KR20190002290A (ko) 다층 세라믹 기판 및 그의 제조 방법
KR101555405B1 (ko) 세라믹 기판 및 그 제조방법
US9326378B2 (en) Thin-film wiring substrate and substrate for probe card
KR20130037451A (ko) 프로브 카드 및 이의 제조 방법
KR20120092915A (ko) 프로브 카드용 세라믹 기판 제조 방법
JP6687100B1 (ja) 半導体素子テストのための多層セラミック基板およびその製造方法
JP2010021386A (ja) セラミック部品の製造方法
KR20130039462A (ko) 프로브 카드 및 이의 제조 방법
US20170338127A1 (en) Methods for Forming Ceramic Substrates with Via Studs
KR20110020098A (ko) 프로브 카드용 스페이스 트랜스포머 및 그 제조방법
KR20110023343A (ko) 프로브 카드용 스페이스 트랜스포머의 재생방법
JP2010258189A (ja) 電子部品搭載用基板の製造方法および電子部品搭載用母基板の製造方法
KR20090005785A (ko) 스루 비아를 갖는 스페이스 트랜스포머와 그 제조 방법
KR20230044094A (ko) 세라믹 시트의 제조 방법, 동시소성 세라믹 기판의 제조 방법, 동시소성 세라믹 기판, 및 이를 갖는 프로브 카드
KR101415635B1 (ko) 폴리머 기반 프로브 카드용 스페이스 트랜스포머의 제조방법 및 이에 의해 제조된 폴리머 기반 프로브 카드용 스페이스 트랜스포머
KR100811466B1 (ko) 스페이스 트랜스포머 제조 방법
JP2010038899A (ja) セラミックプローブカードの製造方法
JP6418918B2 (ja) プローブカード用回路基板およびそれを備えたプローブカード

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination