KR20130037451A - 프로브 카드 및 이의 제조 방법 - Google Patents

프로브 카드 및 이의 제조 방법 Download PDF

Info

Publication number
KR20130037451A
KR20130037451A KR1020110101856A KR20110101856A KR20130037451A KR 20130037451 A KR20130037451 A KR 20130037451A KR 1020110101856 A KR1020110101856 A KR 1020110101856A KR 20110101856 A KR20110101856 A KR 20110101856A KR 20130037451 A KR20130037451 A KR 20130037451A
Authority
KR
South Korea
Prior art keywords
electrode pad
ceramic substrate
probe
protective layer
insulating protective
Prior art date
Application number
KR1020110101856A
Other languages
English (en)
Inventor
최용석
이대형
마원철
홍기표
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110101856A priority Critical patent/KR20130037451A/ko
Priority to JP2012197079A priority patent/JP5445985B2/ja
Priority to US13/614,395 priority patent/US20130088251A1/en
Publication of KR20130037451A publication Critical patent/KR20130037451A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716—Elastic
    • G01R1/06727—Cantilever beams
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06755—Material aspects

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 프로브 핀이 접합되는 전극 패드가 프로브 기판으로부터 박리되는 것을 방지할 수 있는 프로브 기판 및 이의 제조 방법에 관한 것이다.
이를 위한 본 발명의 실시예에 따른 프로브 카드는, 일면에 적어도 하나의 전극 패드를 구비하는 세라믹 기판; 및 상기 전극 패드에 접합되는 프로브 핀;을 포함하며, 상기 전극 패드는 상기 프로브 핀의 접합면보다 넓은 면적으로 형성될 수 있다.

Description

프로브 카드 및 이의 제조 방법{PROBE CARD AND MANUFACTURING METHOD THREROF}
본 발명은 프로브 카드에 관한 것으로, 더욱 상세하게는 프로브 핀이 접합되는 전극 패드가 프로브 기판으로부터 박리되는 것을 방지할 수 있는 프로브 카드 및 이의 제조 방법에 관한 것이다.
최근 반도체 회로의 집적 기술 개발로 인한 반도체의 크기가 계속 소형화가 진행됨에 따라 반도체 칩의 검사 장치도 높은 정밀도가 요구되고 있다.
웨이퍼 조립 공정(wafer fabrication process)을 거쳐 반도체 웨이퍼에 형성된 집적회로 칩들은 웨이퍼 상태에서 진행되는 전기적 특성 검사(EDS; Electrical Die Sorting)에 의해 양품과 불량품으로 분류된다.
이러한 전기적 특성 검사에는 일반적으로 검사 신호의 발생과 검사 결과의 판정을 담당하는 테스터(tester)와, 반도체 웨이퍼의 로딩(loading)과 언로딩(unloading)을 담당하는 프로브 스테이션(probe station), 및 반도체 웨이퍼와 테스터의 전기적 연결을 담당하는 프로브 카드(probe card)로 구성된 검사 장치가 주로 사용되고 있다.
이 중, 프로브 카드는 일반적으로 세라믹 그린시트에 회로 패턴과 전극 패드, 비아 전극 등을 형성하여 적층한 후, 이를 소성시켜 제조한 세라믹 기판에 프로브 핀을 접합한 형태가 주로 이용된다.
이러한 세라믹 기판으로는 주로 고온 동시 소성 처리된 세라믹 기판이 주로 이용되고 있었으나, 최근 들어 저온 동시 소성 처리된 세라믹 기판도 이용되는 추세이다.
그런데 저온 동시 소성 처리된 세라믹 기판을 이용하는 경우, 고온 동시 소성 처리된 세라믹 기판에 비해, 기판상에 형성된 전극 패드와 기판과의 고착력이 약해진다는 단점이 있다.
그리고 이러한 단점은 세라믹 기판 상에 프로브 핀을 부착한 후, 필요에 따라 프로브 핀을 다시 제거하는 과정에서 프로브 핀 만이 제거되지 않고, 프로브 핀이 부착된 전극 패드가 기판으로부터 박리되는 문제를 야기시키고 있다.
본 발명의 목적은 세라믹 기판에 형성되는 전극 패드와 기판과의 고착력을 확보할 수 있는 프로브 카드 및 이의 제조 방법을 제공하는 데에 있다.
본 발명의 실시예에 따른 프로브 카드는, 일면에 적어도 하나의 전극 패드를 구비하는 세라믹 기판; 및 상기 전극 패드에 접합되는 프로브 핀;을 포함하며, 상기 전극 패드는 상기 프로브 핀의 접합면보다 넓은 면적으로 형성될 수 있다.
본 실시예에 있어서 상기 세라믹 기판은, 다수의 도전성 비아와, 상기 도전성 비아와 상기 전극 패드를 전기적으로 연결하는 회로 패턴을 더 구비할 수 있다.
본 실시예에 있어서 상기 프로브 핀은, 상기 세라믹 기판의 외부로 노출되는 상기 전극 패드의 상부면의 중심에 접합될 수 있다.
본 실시예에 있어서 상기 세라믹 기판은, 상기 전극 패드의 일부를 덮으며 형성되는 절연 보호층을 더 포함할 수 있다.
본 실시예에 있어서 상기 절연 보호층은, 상기 프로브 핀이 접합되는 부분에 관통 구멍이 형성될 수 있다.
본 실시예에 있어서 상기 절연 보호층은, 폴리이미드(Polyimide) 재질로 형성될 수 있다.
또한 본 발명의 실시예에 따른 프로브 카드 제조 방법은, 프로브 핀의 접합면보다 넓은 면적으로 전극 패드가 형성된 세라믹 기판을 마련하는 단계; 및 상기 전극 패드 상에 상기 프로브 핀을 접합하는 단계;를 포함할 수 있다.
본 실시예에 있어서 상기 전극 패드를 형성하는 단계 이후, 상기 세라믹 기판의 상부면에 절연 보호층을 형성하는 단계를 더 포함할 수 있다.
본 실시예에 있어서 상기 절연 보호층을 형성하는 단계는, 상기 프로브 핀이 접합되는 부분에 관통 구멍이 구비되도록 상기 절연 보호층을 형성하는 단계일 수 있다.
본 실시예에 있어서 상기 절연 보호층을 형성하는 단계는, 상기 전극 패드의 둘레를 따라 일부분을 덮으며 상기 절연 보호층을 형성하는 단계일 수 있다.
본 실시예에 있어서 상기 절연 보호층을 형성하는 단계는, 폴리이미드(Polyimide) 재질로 상기 절연 보호층을 형성하는 단계일 수 있다.
본 발명에 따른 프로브 카드는 전극 패드가 보다 넓은 면적을 통해 세라믹 기판 상에 부착되므로, 전극 패드와 세라믹 기판 사이의 고착력을 증가시킬 수 있다.
또한, 프로브 핀이 전극 패드의 중심에 접합되므로, 프로브 핀의 측면에서 힘이 가해지는 경우, 전극 패드는 테두리 부분이 아닌, 전극 패드의 내부로 힘이 가해져 테두리 부분에서 박리가 시작되거나, 전극 패드가 프로브 핀과 함께 기판으로부터 박리되는 것을 억제할 수 있다.
또한, 전극 패드의 일부를 덮으며 절연 보호층이 형성되므로, 전극 패드와 세라믹 기판과의 고착력을 더욱 보강할 수 있다. 이에, 사용 중인 프로브 핀에 이상이 발생하더라도, 프로브 핀을 용이하게 교환할 수 있으며, 프로브 기판으로 저온 동시 소성 세라믹 기판을 용이하게 이용할 수 있다.
도 1은 본 발명의 실시예에 따른 프로브 카드를 개략적으로 나타내는 사시도.
도 2는 도 1의 A-A에 따른 단면도.
도 3은 도 1의 프로브 기판을 도시한 평면도.
도 4a 내지 도 4c는 본 발명의 실시예에 따른 프로브 기판의 제조방법을 설명하기 위한 공정별 단면도.
본 발명의 상세한 설명에 앞서, 이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 실시예에 불과할 뿐, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 이때, 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음을 유의해야 한다. 또한, 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략할 것이다. 마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다.
이하, 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 프로브 카드를 개략적으로 나타내는 사시도이도, 도 2는 도 1의 A-A에 따른 단면도이다. 또한 도 3은 도 1의 프로브 기판을 도시한 평면도이다.
도 1 내지 도 3을 참조하면, 본 실시예에 따른 프로브 카드(100)는 프로브 기판(10) 및 프로브 핀(20)을 포함하여 구성될 수 있다.
또한, 프로브 기판(10)은 세라믹 기판으로, 일면에는 적어도 하나의 전극 패드(4)가 형성된다.
프로브 기판(10, 이하에서는 설명의 편의를 위해 프로브 기판과 세라믹 기판을 함께 사용하며 설명하지만, 두 기판은 동일한 구성요소를 지칭한다)은 복수의 세라믹 그린시트를 적층한 후, 이를 소성하여 제조될 수 있다.
세라믹 기판(10)은 세라믹 그린시트에 의해 다수의 세라믹 층이 형성될 수 있으며, 각각의 세라믹 층에는 배선 패턴(8)과 이를 수직적으로 연결하는 도전성 비아(2) 등이 형성될 수 있다.
세라믹 기판(10)의 일면에는 회로 패턴(6) 및 다수의 전극 패드(4)가 형성될 수 있다.
회로 패턴(6)은 세라믹 기판(10)의 내부로 연결되는 도전성 비아(2)와, 세라믹 기판(10)의 일면에 배치된 전극 패드(4)를 전기적으로 연결할 수 있다.
전극 패드들(4)은 세라믹 기판(10)의 일면에서 일정 거리 이격되도록 배치될 수 있다. 전극 패드(4)에는 후술되는 프로브 핀(20)이 접합되어 물리적, 전기적으로 연결된다.
여기서, 전극 패드(4)는 본 실시예에 따른 프로브 기판(10)이 세라믹 기판으로 이루어짐에 따라 부가되는 구성이다. 전술한 바와 같이 세라믹 기판(10)은 세라믹 그린시트에 배선 패턴(8)과 비아 전극(도시되지 않음) 등을 형성하여 적층한 후, 이를 소성시켜 제조한다. 그러나, 세라믹 기판(10)이 소성되는 과정에서 세라믹 그린시트는 수축이 발생되고, 이에 따라 비아 전극은 그 위치가 일부 변경된다. 이에, 소성이 완료된 세라믹 기판(10)의 비아 전극은 배치 위치에 대한 정밀도가 낮다.
따라서, 본 실시예에 따른 세라믹 기판(10)은 일면에 별도의 전극 패드(4)를 형성하고, 회로 패턴(6)을 이용하여 비아 전극과 전극 패드(4)를 전기적으로 연결한다.
한편, 이러한 전극 패드(4)와 회로 패턴(6)은 세라믹 기판(10) 상에 협소하게 배치되는 비아 전극(2)들에 대해, 프로브 핀(20)이 용이하게 부착될 수 있도록 프로브 핀(20)들 간의 거리를 확장시키거나, 프로브 핀들(20)을 재배치하는 데에도 활용될 수 있다.
한편, 세라믹 기판(10)은 저온 동시 소성 세라믹(LTCC; Low temperature co-fired ceramic) 기판일 수 있다. 고온 동시소성 세라믹(HTCC; High temperature co-fired ceramic) 기판의 경우 약 1500 ~ 1700℃에서 소성이 진행되기 때문에, 도전성 물질로서 W, Mo 등을 사용해야 하므로, 공정 비용이 높아지고, 대면적의 정밀 패턴에 대한 치수 정밀도를 구현하기 어렵다는 문제가 있다.
그러나, 저온 동시 소성 세라믹(LTCC) 기판(10)은 고온 동시 소성 세라믹(HTCC) 기판에 비하여 전극 패드(4)의 고착력이 낮다는 단점으로 인해 그 사용에 제한이 있었다.
이를 위해, 본 실시예에 따른 전극 패드(4)는 세라믹 기판(10) 상에 형성되는 면적이 후술되는 프로브 핀(20)의 접합부(13) 단면보다 넓은 면적으로 형성된다.
보다 구체적으로, 본 실시예에 따른 전극 패드(4)는 프로브 핀(20)의 접합부(13)가 전극 패드(4)와 접합되는 접합면을 기준으로 하여, 접합면보다 넓은 면적으로 형성된다.
프로브 핀(20)의 접합부(13)는 하단면이 전극 패드(4)의 중심에 배치되며 전극 패드(4)에 접합될 수 있다. 따라서, 프로브 핀(20)의 접합부(13)가 전극 패드(4)에 접합되는 경우, 도 1에 도시된 바와 같이 전극 패드(4)는 접합부(13)의 주변으로 일정 부분 노출될 수 있다.
이러한 구성은 사용 중인 프로브 핀(20)에 문제가 발생하여 프로브 핀(20)을 교체하는 공정에서 이점을 제공할 수 있다. 이를 구체적으로 설명하면 다음과 같다.
전극 패드(4) 상에 이미 접합되어 있는 프로브 핀(20)를 제거하는 공정은 일반적으로 프로브 핀(20)의 측면에서 프로프 핀(20)을 가압하여 전극 패드(4)로부터 프로브 핀(20)을 분리하는 방법이 이용되고 있다.
그런데, 프로브 핀(20)과 전극 패드(4) 간에는 금속 결합이 이루어지므로, 일반적으로 프로브 핀(20)과 전극 패드(4) 간의 결합력이 전극 패드(4)와 세라믹 기판(10) 간의 결합력보다 크게 형성된다.
이로 인하여, 프로브 핀(20)을 가압하는 과정에서, 의도한 대로 프로브 핀(20)이 전극 패드(4)로부터 분리되지 않고, 전극 패드(4)가 프로브 핀(20)과 함께 세라믹 기판(10)으로부터 분리될 수 있다.
그러나 본 실시예에 따른 전극 패드(4)는 전술한 바와 같이 전극 패드(4)가 보다 넓은 면적을 통해 세라믹 기판(10) 상에 부착되므로, 전극 패드(4)와 세라믹 기판(10) 사이의 고착력을 증가시킬 수 있다.
또한, 본 실시예에 따른 전극 패드(4)는 프로브 핀(20)이 전극 패드(4)의 중심 부분에 접합된다. 이에 프로브 핀(20)의 측면에서 힘이 가해지는 경우, 전극 패드(4)는 테두리 부분이 아닌, 전극 패드(4)의 중심 부분에 힘이 가해지므로, 테두리 부분에서 박리가 시작되는 것을 억제할 수 있다.
이처럼 본 실시예에 따른 전극 패드(4)는 세라믹 기판(10)과의 고착력을 향상시킬 수 있으므로, 프로브 기판(10)으로, 저온 동시 소성 세라믹 기판을 용이하게 활용할 수 있다.
이러한 전극 패드(4)는 도전성 물질에 의해 형성될 수 있다. 구체적으로 Ag, Au, Pd, Pt, Rh, Cu, Ti, W, Mo, Ni 및 이들의 합금이 재료로 이용될 수 있다. 그러나 이에 한정되는 것은 아니다.
또한 전극 패드(4)는 일반적으로 이용되는 기판의 회로 패턴 형성 공정을 통해 형성될 수 있으나, 이에 한정되지 않으며, 도금이나, 스크린 프린팅 공법 등 다양한 방법이 이용될 수 있다.
또한, 본 실시예에 따른 세라믹 기판(10)은 절연 보호층(19)을 포함한다. 절연 보호층(19)은 세라믹 기판(10)의 가장 상부에 배치되어 세라믹 기판(10)의 일면을 보호한다.
또한 절연 보호층(19)은 전극 패드(4)의 상부를 일부 덮는 형태로 형성된다. 즉 절연 보호층(19)은 전극 패드(4)에 대응하는 부분에 관통 구멍(3)이 형성되는데, 이러한 관통 구멍(3)은 전극 패드(4)의 면적보다 작은 크기로 형성된다. 보다 구체적으로 관통 구멍(3)은 프로브 핀(20) 접합부(13)의 접합면에 대응하는 크기로 형성된다.
이에, 본 실시예에 따른 전극 패드(4)는 절연 보호층(19)에 의해 세라믹 기판(10)에 더욱 견고하게 부착될 수 있다. 절연 보호층(19)이 전극 패드(4)의 일부를 덮는 형태로 형성됨에 따라 프로브 핀(20)에 힘이 가해지더라도 절연 보호층(19)은 세라믹 기판(10)과의 접착력을 통해 하방으로 전극 패드(4)를 지지하게 된다. 따라서, 전극 패드(4)가 세라믹 기판(10)으로부터 쉽게 박리되지 않게 된다.
이를 위해, 본 실시예에 따른 절연 보호층(19)의 재질은 폴리이미드(polyimide)가 이용될 수 있다. 폴리이미드는 내열성이 좋으며 고온에서 특성 변화가 적으므로, 이를 이용하는 경우, 프로브 핀(20)을 접합하는 등의 공정에서 접합 패드에 열이 가해지는 경우, 절연 보호층(19)이 손상되는 것을 방지할 수 있다.
또한 폴리이미드를 이용하는 경우, 절연 보호층(19)의 두께를 얇게 형성할 수 있어 세라믹 기판(10)의 두께가 크게 증가하지 않는다는 이점도 있다.
프로브 핀(20)은 외팔보 형태로써 접합부(13)와 몸체부(15) 그리고 접촉부(17)를 포함할 수 있다. 프로브 핀(20)은 반도체 제조에서 응용되는 미세 박판 기술을 이용하여 제조할 수 있다.
접합부(13)는 사각판의 형상을 가지며 접합부(13)의 일단이 세라믹 기판(10)의 전극 패드(4)와 접합되어 전기적으로 연결되고, 접합부(13)의 타단은 몸체부(15)의 일단과 연결될 수 있다.
몸체부(15)는 캔틸레버 구조를 가지며 몸체부(15)의 타단과 접촉부(17)의 일단이 연결될 수 있다.
접촉부(17)는 몸체부(15)의 타단에 수직하게 형성되고 접촉부(17)의 타단은 피검사체(도시되지 않음)와 접촉될 수 있는 접촉팁(19)을 포함할 수 있다.
한편, 본 실시예에서는 프로브 핀(10)이 외팔보 형태지만 이에 한정되지 않으며, 수직하게 접합되는 일자형으로 형성하는 등 다양한 형태로 변형될 수 있다.
이하, 본 발명의 실시예에 따른 프로브 기판(10)의 제조 방법을 설명한다. 도 4a 내지 도 4c는 본 발명의 실시예에 따른 프로브 기판의 제조방법을 설명하기 위한 공정별 단면도이다.
우선, 도 4a에 도시된 바와 같이, 복수의 세라믹 층이 적층되어 소결된 세라믹 기판(10)를 마련한다.
세라믹 기판(10)을 구성하는 복수의 세라믹 층에는 배선 패턴(8)과, 도전성 비아(2), 비아 전극(도시되지 않음) 등이 형성될 수 있다. 또한 세라믹 기판(10)의 일면 즉, 상부면에는 회로 패턴(도 1의 6)과, 적어도 하나의 전극 패드(4)가 형성될 수 있다.
여기서, 전극 패드(4)는 회로 패턴(6)에 의해 도시되지 않은 비아 전극과 전기적으로 연결될 수 있다.
한편 전술한 바와 같이, 세라믹 기판(10)은 저온 동시 소성 세라믹 기판일 수 있다. 저온 동시 소성 세라믹 기판(10)은 닥터 블레이드 공정과 같은 당해 기술 분야에서 공지된 방법으로 세라믹 그린 시트를 마련한 후, 각각의 세라믹 그린 시트에 도전성 비아(2), 배선 패턴(8)을 형성한 후 이들을 적층하고 소결함에 따라 형성될 수 있다. 이때, 소결 공정은 약 700 ~ 900℃의 온도에서 수행될 수 있다.
다음으로 도 4b에 도시된 바와 같이, 세라믹 기판(10) 상에 절연 보호층(19)을 형성하는 단계가 수행된다. 절연 보호층(19)은 기판에 절연층을 형성하는 일반적인 방법에 의해 형성될 수 있다. 또한 전술한 바와 같이 본 실시예에 따른 절연 보호층(19)은 폴리이미드(polyimide) 재질로 형성될 수 있다.
이어서, 도 4c에 도시된 바와 같이, 마스크 등을 이용하여 절연 보호층(19)에 관통 구멍(3)을 형성하는 단계가 수행된다. 관통 구멍(3)은 전술한 바와 같이 프로브 핀(20)의 접합면 면적에 대응하는 크기와 형상으로 형성될 수 있다.
이상의 과정을 통해 본 실시예에 따른 프로브 기판(10)이 완성되면, 전극 패드(4)의 상부에 프로브 핀(20)을 부착하여 도 1에 도시된 본 실시예에 따른 프로브 카드(100)를 완성하게 된다. 이때, 프로브 핀(20)은 절연 보호층(19)의 관통 구멍(3)을 관통하며 전극 패드(4)에 접합될 수 있다.
이상과 같이 구성되는 본 실시예에 따른 프로브 카드는 전극 패드가 보다 넓은 면적을 통해 세라믹 기판 상에 부착되므로, 전극 패드와 세라믹 기판 사이의 고착력을 증가시킬 수 있다.
또한, 프로브 핀이 전극 패드의 중심에 접합되므로, 프로브 핀의 측면에서 힘이 가해지는 경우, 전극 패드는 테두리 부분이 아닌, 전극 패드의 내부로 힘이 가해지므로, 테두리 부분에서 박리가 시작되거나 전극 패드가 프로브 핀과 함께 기판으로부터 박리되는 것을 억제할 수 있다.
또한, 전극 패드의 일부를 덮으며 절연 보호층이 형성되므로, 전극 패드와 세라믹 기판과의 고착력을 더욱 보강할 수 있다.
이에, 사용 중인 프로브 핀에 이상이 발생하더라도, 프로브 핀을 용이하게 교환할 수 있으며, 프로브 기판으로 저온 동시 소성 세라믹 기판을 용이하게 이용할 수 있다.
한편, 본 발명에 따른 프로브 카드 및 이의 제조 방법은 전술한 실시예들에 한정되지 않으며, 다양한 응용이 가능하다.
또한, 본 실시예에서는 세라믹 기판으로 프로브 카드가 형성되는 경우를 예로 들어 설명하였으나, 이에 한정되지 않으며 프로브 핀이 접합되는 프로브 카드라면 폭넓게 적용될 수 있다.
100.....프로브 카드
10.....프로브 기판, 세라믹 기판
20.....프로브 핀
2.....도전성 비아
4.....전극 패드
6.....회로 패턴
8.....배선 패턴
19.....절연 보호층

Claims (11)

  1. 일면에 적어도 하나의 전극 패드를 구비하는 세라믹 기판; 및
    상기 전극 패드에 접합되는 프로브 핀;
    을 포함하며,
    상기 전극 패드는 상기 프로브 핀의 접합면보다 넓은 면적으로 형성되는 프로브 카드.
  2. 제 1 항에 있어서, 상기 세라믹 기판은,
    다수의 도전성 비아와, 상기 도전성 비아와 상기 전극 패드를 전기적으로 연결하는 회로 패턴을 더 구비하는 프로브 카드.
  3. 제 1 항에 있어서, 상기 프로브 핀은,
    상기 세라믹 기판의 외부로 노출되는 상기 전극 패드의 상부면의 중심에 접합되는 프로브 카드.
  4. 제 3 항에 있어서, 상기 세라믹 기판은,
    상기 전극 패드의 일부를 덮으며 형성되는 절연 보호층을 더 포함하는 프로브 카드.
  5. 제 4 항에 있어서, 상기 절연 보호층은,
    상기 프로브 핀이 접합되는 부분에 관통 구멍이 형성되는 프로브 카드.
  6. 제 4 항에 있어서, 상기 절연 보호층은,
    폴리이미드(Polyimide) 재질로 형성되는 프로브 카드.
  7. 프로브 핀의 접합면보다 넓은 면적으로 전극 패드가 형성된 세라믹 기판을 마련하는 단계; 및
    상기 전극 패드 상에 상기 프로브 핀을 접합하는 단계;
    를 포함하는 프로브 카드 제조 방법.
  8. 제 7 항에 있어서, 상기 전극 패드를 형성하는 단계 이후,
    상기 세라믹 기판의 상부면에 절연 보호층을 형성하는 단계를 더 포함하는 프로브 카드 제조 방법.
  9. 제 8 항에 있어서, 상기 절연 보호층을 형성하는 단계는,
    상기 프로브 핀이 접합되는 부분에 관통 구멍이 구비되도록 상기 절연 보호층을 형성하는 단계인 프로브 카드 제조 방법.
  10. 제 8 항에 있어서, 상기 절연 보호층을 형성하는 단계는,
    상기 전극 패드의 둘레를 따라 일부분을 덮으며 상기 절연 보호층을 형성하는 단계인 프로브 카드 제조 방법.
  11. 제 8 항에 있어서, 상기 절연 보호층을 형성하는 단계는,
    폴리이미드(Polyimide) 재질로 상기 절연 보호층을 형성하는 단계인 프로브 카드 제조 방법.
KR1020110101856A 2011-10-06 2011-10-06 프로브 카드 및 이의 제조 방법 KR20130037451A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110101856A KR20130037451A (ko) 2011-10-06 2011-10-06 프로브 카드 및 이의 제조 방법
JP2012197079A JP5445985B2 (ja) 2011-10-06 2012-09-07 プローブカード及びその製造方法
US13/614,395 US20130088251A1 (en) 2011-10-06 2012-09-13 Probe card and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110101856A KR20130037451A (ko) 2011-10-06 2011-10-06 프로브 카드 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20130037451A true KR20130037451A (ko) 2013-04-16

Family

ID=48041688

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110101856A KR20130037451A (ko) 2011-10-06 2011-10-06 프로브 카드 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US20130088251A1 (ko)
JP (1) JP5445985B2 (ko)
KR (1) KR20130037451A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10119994B2 (en) 2014-12-23 2018-11-06 Semcns Co., Ltd. Probe card having lead part for removing excessive solder

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9497570B2 (en) 2014-02-06 2016-11-15 Nimbelink Corp. Embedded wireless modem
USD731491S1 (en) * 2014-02-07 2015-06-09 NimbeLink L.L.C. Embedded cellular modem
USD728577S1 (en) * 2014-07-01 2015-05-05 Google Inc. Mobile device module
USD730906S1 (en) * 2014-07-01 2015-06-02 Google Inc. Mobile device module
JP6392630B2 (ja) * 2014-10-28 2018-09-19 京セラ株式会社 回路基板および回路装置
KR102442624B1 (ko) * 2014-11-11 2022-09-13 삼성전자주식회사 반도체 디바이스
CN111179757B (zh) * 2020-01-03 2022-01-25 京东方科技集团股份有限公司 柔性显示装置、用于柔性显示装置的背膜及其制备方法
KR102228317B1 (ko) * 2020-10-26 2021-03-16 주식회사 프로이천 웨이퍼 테스트용 프로브 카드
WO2022208708A1 (ja) * 2021-03-31 2022-10-06 日本電子材料株式会社 プローブカード

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000241452A (ja) * 1999-02-17 2000-09-08 Tokyo Electron Ltd プロービングカードの製造方法
JP2003066066A (ja) * 2001-08-30 2003-03-05 Yamaha Fine Technologies Co Ltd バンプ形プローブカード
JP5449719B2 (ja) * 2008-08-11 2014-03-19 日本特殊陶業株式会社 配線基板、ｉｃ電気特性検査用配線基板、及び配線基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10119994B2 (en) 2014-12-23 2018-11-06 Semcns Co., Ltd. Probe card having lead part for removing excessive solder

Also Published As

Publication number Publication date
US20130088251A1 (en) 2013-04-11
JP2013083635A (ja) 2013-05-09
JP5445985B2 (ja) 2014-03-19

Similar Documents

Publication Publication Date Title
KR20130037451A (ko) 프로브 카드 및 이의 제조 방법
US9030223B2 (en) Test carrier
KR102005274B1 (ko) 다층 세라믹 기판 및 그의 제조 방법
JP2008504559A (ja) パターン化された導電層を有する基板
US9947457B2 (en) Pre space transformer, space transformer manufactured using the pre space transformer, and semiconductor device inspecting apparatus including the space transformer
KR101550484B1 (ko) 전자부품 검사장치용 배선기판 및 그 제조방법
JP5489133B2 (ja) 薄型基板による電子素子のパッケージ方法
US20160313393A1 (en) Multilayer circuit board and tester including the same
US9326378B2 (en) Thin-film wiring substrate and substrate for probe card
JP2008089461A (ja) 半導体集積回路検査用プローバ
TW202124967A (zh) 探針卡製造方法以及使用其製造之探針卡
US20140176171A1 (en) Pre space transformer, space transformer manufactured using the pre space transformer, and semiconductor device inspecting apparatus including the space transformer
KR20130039462A (ko) 프로브 카드 및 이의 제조 방법
US20170338127A1 (en) Methods for Forming Ceramic Substrates with Via Studs
JP5145089B2 (ja) 電気特性測定用配線基板、及び電気特性測定用配線基板の製造方法
JP2010256371A (ja) 半導体ウェハの検査方法および半導体装置の製造方法
JP2014232853A (ja) 多層配線基板およびプローブカード用基板
JP6392630B2 (ja) 回路基板および回路装置
JP6418918B2 (ja) プローブカード用回路基板およびそれを備えたプローブカード
WO2010030962A2 (en) Structures and methods for wafer packages, and probes
KR102520451B1 (ko) 반도체 검사 장치 및 그 제조방법
KR20160140245A (ko) 프로브 기판 및 그 제조 방법
JP6741521B2 (ja) 回路装置
KR101101589B1 (ko) 프로브 기판 및 그의 제조 방법
KR101047009B1 (ko) 프로브용 기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal