KR101101589B1

KR101101589B1 - 프로브 기판 및 그의 제조 방법

Info

Publication number: KR101101589B1
Application number: KR1020090099289A
Authority: KR
Inventors: 유수현; 이종면; 홍기표
Original assignee: 삼성전기주식회사
Priority date: 2009-10-19
Filing date: 2009-10-19
Publication date: 2012-01-02
Also published as: JP2011085572A; KR20110042562A

Abstract

본 발명은 프로브 기판 및 그의 제조 방법에 관한 것으로, 본 발명에 따른 프로브 기판은 복수의 유전체층으로 구성되며, 상기 유전체층에 형성된 내부 회로 패턴과 상기 내부 회로 패턴을 연결하는 비아 전극을 갖는 세라믹 소결체; 상기 세라믹 소결체의 상면 및 하면 중 적어도 일면에 형성되며, 상기 내부 회로 패턴과 전기적으로 연결되며, 일부 또는 전부가 상기 상면 및 하면 중 적어도 일면으로부터 높이 방향으로 단면적이 감소하는 다수의 도전성 범프; 상기 세라믹 소결체의 상면 및 하면 중 적어도 일면을 덮으며, 상기 도전성 범프의 일 영역을 개방하도록 형성된 유기 보호층; 및 상기 도전성 범프 상에 형성된 도전성 패드;를 포함한다.

세라믹 기판, 탐침, 유기 보호층, 도전성 범프.

Description

프로브 기판 및 그의 제조 방법{Probe Board and Method for Manufacturing the same}

본 발명은 프로브 기판 및 그의 제조 방법에 관한 것으로서, 보다 구체적으로, 탐침부가 안정적으로 형성될 수 있는 프로브 기판 제조 방법에 관한 것이다.

일반적으로 웨이퍼 등에 배치된 집적회로는 그 전기적 특성에 대한 테스트 단계를 통하여 집적회로의 불량 여부에 대한 판단을 거쳐야 한다. 양호한 집적회로만이 선별되어 후속되는 패킷 공정에 들어가게 되며, 패킷 공정을 완료한 집적회로는 다른 한 차례의 전기적 테스트를 거쳐 패킷 공정에서의 불량으로 인한 불량품이 선택됨으로써 최종 완제품의 수율이 향상된다.

다시 말하면, 집적회로는 제조 및 후속되는 단계에서 반드시 전기적 특성에 대한 테스트를 몇 차례 거쳐야만 정상적인 제품이 될 수 있다. 이러한 집적회로 테스트 방식은 복수의 프로브를 가진 집적회로 프로브 카드를 이용하여 직접 그 프로브와 집적회로의 접촉에 의해 집적회로의 전기적 특성이 양호한지 여부를 측정한다.

즉, 웨이퍼 상에 형성된 칩은 프로빙 테스트(Probing test)에 의해서 양품 및 불량품으로 선별되고, 상기 양품으로 선별된 칩은 패키징(Packaging)되어 외부로 출하된다. 이와 같은 프로빙 테스트는 웨이퍼 상에 구현된 칩의 전극 패드와 접촉한 프로브 카드의 프로브 팁을 통해서 테스트 장치가 소정의 전기신호를 인가한 후, 이에 대응하는 전기신호를 다시 테스트장치가 수신함으로써 웨이퍼 상에 구현된 칩의 정상 및 비정상 유무를 테스트하게 된다.

프로브 기판에 프로브를 형성함에 있어, 프로브의 형성시 사용되는 화학 물질 등에 대한 내성이 요구되고, 프로브 기판의 평탄도를 유지하는 것이 중요하다.

또한, 프로브 기판에 프로브의 형성을 위한 가용면적을 확보하는 것이 요구된다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 탐침부가 안정적으로 형성될 수 있는 프로브 기판 및 그의 제조방법을 제공하는 것이다.

상기한 목적을 달성하기 위해서, 본 발명의 일 실시 형태는, 복수의 유전체층으로 구성되며, 상기 유전체층에 형성된 내부 회로 패턴과 상기 내부 회로 패턴을 연결하는 비아 전극을 갖는 세라믹 소결체; 상기 세라믹 소결체의 상면 및 하면 중 적어도 일면에 형성되며, 상기 내부 회로 패턴과 전기적으로 연결되며, 일부 또는 전부가 상기 상면 및 하면 중 적어도 일면으로부터 높이 방향으로 단면적이 감소하는 다수의 도전성 범프; 상기 세라믹 소결체의 상면 및 하면 중 적어도 일면을 덮으며, 상기 도전성 범프의 일 영역을 개방하도록 형성된 유기 보호층; 및 상기 도전성 범프 상에 형성된 도전성 패드;를 포함하는 프로브 기판을 제공한다.

상기 세라믹 소결체의 상면 및 하면 중 적어도 일면에는 상기 도전성 범프와 전기적으로 연결된 표면 회로 패턴이 형성될 수 있고, 상기 표면 회로 패턴은 인쇄 저항을 포함할 수 있다.

상기 도전성 범프는 금속 페이스트의 소결에 의하여 형성된 것일 수 있다.

상기 도전성 범프의 높이는 3 내지 30㎛일 수 있다.

상기 유기 보호층은 테프론, 폴리이미드, 폴리에테르 에페르 케톤 또는 에폭 시 수지로 이루어질 수 있다.

상기 유기 보호층의 두께는 5 내지 50㎛일 수 있다.

본 발명의 다른 실시형태는 복수의 유전체층으로 구성되며, 상기 유전체층에 형성된 내부 회로 패턴과 상기 내부 회로 패턴을 연결하는 비아 전극을 갖는 세라믹 소결체를 마련하는 단계; 상기 세라믹 소결체의 상면 및 하면 중 적어도 일면에 상기 내부 회로 패턴과 전기적으로 연결되며, 일부 또는 전부가 상기 상면 및 하면 중 적어도 일면으로부터 높이 방향으로 단면적이 감소하는 다수의 도전성 범프를 형성하는 단계; 상기 세라믹 소결체의 상면 및 하면 중 적어도 일면을 덮으며, 상기 도전성 범프의 일 영역을 개방하도록 유기 보호층을 형성하는 단계; 및 상기 도전성 범프 상에 도전성 패드를 형성하는 단계;를 포함하는 프로브 기판의 제조 방법을 제공한다.

상기 세라믹 소결체는 LTCC 공정에 의하여 형성될 수 있다.

상기 프로브 기판의 제조방법은 도전성 범프와 전기적으로 연결된 표면 인쇄 저항을 형성하는 단계를 포함할 수 있다.

상기 도전성 범프의 형성은 상기 도전성 범프의 형상에 대응하는 격벽이 형성된 스크린 마스크를 이용한 스크린 인쇄공정에 의하여 형성될 수 있다.

또는 상기 도전성 범프의 형성은 스크린 인쇄 공정을 통하여 일정 단면적을 갖도록 금속 페이스트를 인쇄한 후, 상기 단면적보다 작은 크기를 갖는 금속 페이스트를 적층하는 방법에 의하여 형성될 수 있다.

상기 유기 보호층은 도전성 범프의 소결 공정 이후에 형성될 수 있다.

상기 프로브 기판의 제조방법은 유기 보호층의 표면 연마 공정을 포함할 수 있다.

상기 프로브 기판의 제조방법은 도전성 패드와 전기적으로 연결되는 탐침부를 형성하는 단계를 추가로 포함할 수 있다.

상기 도전성 패드와 전기적으로 연결되는 탐침부를 형성하는 단계는,

상기 기판 본체와 도전성 물질로 이루어진 탐침부를 구비하는 기판을 마련하는 단계; 상기 도전성 패드에 상기 탐침부를 접합시키는 단계; 및 상기 기판에서 상기 기판 본체를 제거하여 상기 탐침부를 외부로 노출시키는 단계를 포함할 수 있다.

상기 기판 본체는 실리콘 웨이퍼일 수 있고, 상기 기판 본체를 제거하여 상기 탐침부를 외부로 노출시키는 단계는 상기 기판 본체를 습식 에칭함으로써 실행될 수 있다.

본 발명에 따르면, 탐침부를 세라믹 소결체에 접착하는 과정에서 세라믹 소결체를 보호할 수 있는 유기 보호층을 채용함으로써 내화학성 및 내습성이 향상된다. 또한, 세라믹 소결체 표면의 평탄도가 우수하고, 세라믹 소결체에 형성되는 표면 회로 패턴의 가용면적이 넓어진다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다.

그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.

도 1은 본 발명의 일 실시 형태에 따른 프로브 기판을 포함하는 프로브 카드를 개략적으로 나타내는 단면도이다.

도 1을 참조하면, 프로브 카드는 퍼포먼스 보드(200), 프로브 기판(100) 및 프로브(300)를 포함한다.

퍼포먼스 보드(200)는 원판으로 형성될 수 있고, 상면 및 하면을 갖는다. 상면에는 검사 공정을 위한 프로브 회로 패턴(미도시)이 형성되어 있고, 이웃하는 프로브 회로패턴 사이에는 그루브(groove)가 형성될 수 있다. 하면에는 인터포저가 장착될 수 있고, 인터포저에는 프로브 기판(100)이 연결되어 있다.

테스트 장치를 통하여 소정의 전기 신호가 퍼포먼스 보드를 통하여 프로브 기판으로 전달된다.

프로브 기판에 형성된 탐침(150)이 웨이퍼 상에 구현된 칩의 전극 패드와 접촉한다. 퍼포먼스 보드를 통하여 전달된 소정의 전기 신호는 웨이퍼 상의 전극 패드를 거친 후 다시 테스트로 전달되어 웨이퍼 상에 구현된 칩의 정상 및 비정상 유 무를 테스트하게 된다.

도 2는 본 발명의 일 실시 형태에 따른 프로브 기판(100)을 개략적으로 나타내는 단면도이다.

본 실시형태에 따른 프로브 기판은 세라믹 소결체(110), 상기 세라믹 소결체의 상면에 형성된 다수의 도전성 범프(121, 122), 상기 세라믹 소결체의 상면에 형성된 유기 보호층(130), 상기 도전성 범프에 형성된 도전성 패드(140)를 포함한다.

상기 세라믹 소결체(110)는 복수의 유전체층이 적층된 구조로써, 상기 유전체층에는 내부 회로 패턴(111)과 상기 내부 회로 패턴을 연결하는 비아 전극(112)이 형성되어 있다.

상기 내부 회로 패턴(111)은 저항, 인덕턴스, 콘덴서 등의 수동소자를 포함할 수 있다.

상기 세라믹 소결체(110)는 저온 동시 소성 세라믹(이하, LTCC) 소결체일 수 있다.

프로브 기판으로 제공되는 세라믹 소결체의 경우, 탐침부와의 접합 과정에서 강산이나 강염기 등에 의해 화학적으로 영향을 받을 수 있으며, 이를 방지하기 위해 고온 동시 소성 세라믹(이하, HTCC) 소결체를 사용함이 일반적이지만, 본 실시 형태에서는 후술할 바와 같이 유기 보호층을 채용함으로써 LTCC 소결체를 사용할 수 있다. 즉, HTCC의 경우 약 1500 ~ 1700℃에서 소성이 진행되어, 도전성 물질로 서 W, Mo 등을 사용하여야 하는 문제가 있어 높은 공정 비용을 초래하며, 대면적의 정밀 패턴에 대한 치수 정밀도를 구현하기 어려운 문제가 있으므로, 본 실시 형태에서는, LTCC 공정을 적용하여 이러한 문제를 해결함과 동시에 프로브 기판에 채용하는 경우에도 세라믹 소결체의 화학적 피해를 최소화할 수 있는 것이다.

상기 세라믹 소결체(110)의 상면에는 상기 내부 회로패턴(111)과 전기적으로연결되는 다수의 도전성 범프(121, 122)가 형성되어 있다.

상기 다수의 도전성 범프 중 일부는 도전성 범프가 형성된 세라믹 소결체의 상면 또는 하면으부터 외부를 향하여 단면적이 감소하는 형상을 가질 수 있다.

이때, 도전성 범프의 높이는 3 내지 30㎛로 형성될 수 있고, 세라믹 소결체와 맞닿는 부분의 단면적은 50㎛로 형성하고, 높이 방향으로 그 단면적이 감소할 수 있다.

이러한 형상을 갖는 도전성 범프(122)는 유기 보호층(130)의 형성을 유리하게 한다. 또한, 도전성 패드(140)가 형성될 수 있는 가용 면적을 넓힐 수 있다.

상기 도전성 범프(121, 122)는 금속 페이스트에 의하여 형성될 수 있고, 상기 금속은 Ag, Au, Pd, Pt, Rh, Cu, W, Mo, Ni 및 이들의 합금을 사용할 수 있다.

상기 도전성 범프(121, 122)는 금속 페이스트로 도전성 범프를 형성하고, 소결하여 형성될 수 있다. 이후, 유기 보호층(130)이 형성될 수 있으며, 이에 대한 보다 구체적인 방법은 후술하도록 한다.

또한, 상기 세라믹 소결체의 상면 또는 하면에는 상기 도전성 범프(121, 122)와 연결된 표면 회로 패턴(123, 124)이 형성될 수 있다.

표면 회로 패턴은 표면 인쇄저항(124)을 포함할 수 있고, 인쇄 저항이 표면에 형성됨에 따라 트리밍 공정을 통한 저항 값의 조절이 용이하게 수행될 수 있다.

또한, 도전성 범프 및 유기 보호층에 의하여, 탐침부가 형성되는 것으로, 탐침부와 표면 회로 패턴은 동일 면에 존재하지 않는다. 이에 따라 표면 회로 패턴이 형성될 수 있는 가용면적이 넓어 진다.

상기 세라믹 소결체(110)의 상면에는 유기 보호층(130)이 형성되어 있다. 상기 유기 보호층은 세라믹 소결체(110)의 상면을 덮도록 형성되되, 도전성 범프(121, 122)의 일 영역을 개방하도록 형성된다.

상기 유기 보호층(130)은 세라믹 소결체에 탐침부를 형성하는 공정에서, 강산이나 강염기 등에 의한 화학적 영향을 최소화할 수 있다. 또한, 세라믹 소결체에 표면 회로 패턴이 형성되더라도 유기 보호층(130)에 의하여 세라믹 소결체의 평탄도가 향상되어, 탐침부가 안정적으로 형성될 수 있다.

상기 유기 보호층(130)은 테프론(PTFE, 테트라플로로에틸렌수지), 폴리이미드(Polyimide), 폴리에테르 에테르 케톤(PEEK), 에폭시 수지 등으로 이루어질 수 있다. 테프론은 내화학성과 부식성, 내습성 등이 우수하여 유기 보호층(130)으로 사용하기 적합하다.

상기 유기 보호층(110)의 두께는 세라믹 소결체(110)의 보호 기능을 수행하 기 위하여 상기 도전성 범프(121, 122)의 높이보다 크거나 같은 것이 바람직하며, 상기 도전성 범프(121, 122)의 높이를 고려하였을 때, 예를 들어, 5 내지 50㎛ 정도의 두께를 갖는 것이 바람직하다.

상기 도전성 패드(140)에는 탐침부(150)가 형성될 수 있고, 상기 탐침부(150)는 테스트 공정에서 웨이퍼 상에 구현된 칩의 전극 패드와 접촉한다.

도 3a 내지 도 3g는 본 발명의 일 실시 형태에 따른 프로브 기판의 제조방법을 설명하기 위한 공정별 단면도이다.

우선, 도 3a에 도시된 바와 같이, 복수의 유전체층을 적층하여 세라믹 적층체(100)를 마련한다.

상기 세라믹 적층체(100)는 복수의 유전체층을 적층하여 형성하되, 각 유전체층에는 내부 회로 패턴(111)과 상기 내부 회로 패턴(111)을 연결하는 비아 전극(112)을 형성한다.

상기 세라믹 소결체(130)는 저온 동시 소성 세라믹(이하, LTCC) 소결체일 수 있다. 이를 위해, 닥터 블레이드 공정과 같은 당해 기술 분야에서 공지된 방법으로 세라믹 그린 시트를 마련한 후, 상기 세라믹 그린 시트에 도전성 비아, 내부 회 로 패턴을 적절히 형성한 후 이들을 적층 하여 세라믹 적층체를 형성한다. 이후 세라믹 적층체를 약 700 ~ 900℃에서 소성 하여 세라믹 소결체(110)를 얻을 수 있다.

프로브 기판으로 제공되는 세라믹 소결체의 경우, 탐침부와의 접합 과정에서 강산이나 강염기 등에 의해 화학적으로 영향을 받을 수 있으며, 이를 방지하기 위해 고온 동시 소성 세라믹(이하, HTCC) 소결체를 사용함이 일반적이지만, 본 실시 형태에서는 후술할 바와 같이 보호층을 채용함으로써 LTCC 소결체를 사용할 수 있다. 즉, HTCC의 경우 약 1500 ~ 1700℃에서 소성이 진행되어, 도전성 물질로서 W, Mo 등을 사용하여야 하는 문제가 있어 높은 공정 비용을 초래하며, 대면적의 정밀 패턴에 대한 치수 정밀도를 구현하기 어려운 문제가 있으므로, 본 실시 형태에서는, LTCC 공정을 적용하여 이러한 문제를 해결함과 동시에 프로브 기판에 채용하는 경우에도 세라믹 소결체의 화학적 피해를 최소화할 수 있는 것이다.

다음으로, 세라믹 소결체의 상면 및 하면 중 적어도 일면에 다수의 도전성 범프(121, 122)를 형성한다. 상기 도전성 범프(121, 122)는 세라믹 소결체의 내부 회로 패턴과 전기적으로 연결되도록 형성된다.

상기 도전성 범프(122)의 일부는 도전성 범프가 형성된 세라믹 소결체의 상면 또는 하면으부터 외부를 향하여 단면적이 감소하는 형상을 가질 수 있다.

도전성 범프의 형성방법은 특별히 제한되지 않으나, 예를 들면 스크린 인쇄 방법에 의하여 형성될 수 있다.

도 3b에 도시된 바와 같이, 메쉬 망(M)에 형성하고자 하는 도전성 범프에 대응하는 격벽(W)을 형성하여 스크린 마스크를 제조한다. 격벽(W)은 에멀젼 및 고무와 같은 고분자 물질 또는 구리, 니켈, 은, 금 등의 금속 재료로 형성될 수 있다.

상기 스크린 마스크에 금속 페이스트를 얻고, 스퀴지로 압착하여 상기 격벽에 대응하는 도전성 범프를 형성한다.

또한, 상기 도전성 범프의 형성은 상기 도전성 범프에 대응하는 형상을 갖는 격벽을 포함한 스크린 마스크를 이용한 방법 이외에 스크린 인쇄 공정을 단계적으로 수행하여 형성할 수 있다. 즉, 일정 단면적을 갖도록 금속 페이스트를 형성하고, 이후, 단계적으로 상기 일정 단면적 보다 작은 단면적은 갖도록 금속 페이스트를 적층함으로써 형성될 수 있다.

다음으로 도 3d에 도시된 바와 같이, 상기 세라믹 소결체의 상면 또는 하면에 상기 도전성 범프와 전기적으로 연결되는 표면 회로 패턴(123, 124)을 형성한다. 표면 회로 패턴은 표면 인쇄저항(124)을 포함할 수 있다. 인쇄 저항이 표면에 형성됨에 따라 트리밍 공정을 통한 저항 값의 조절이 용이하게 수행될 수 있다.

이후, 소결 공정을 수행하여 상기 금속 페이스트를 소결하여 도전성 범프를 형성한다. 소결 온도는 300 내지 1300℃에서 수행될 수 있다.

다음으로, 도 3e에 도시된 바와 같이 상기 세라믹 소결체의 상면을 덮도록 유기 보호층(130)을 형성한다. 유기 보호층(130)은 상기 도전성 범프(121, 122)의 소결 공정 이후에 형성된다.

상기 유기 보호층(130)의 형성은 이에 제한되는 것은 아니나, CVD, 전자빔증착법(E-beam evaporation), 스핀 코팅(Spin coating) 등의 방법으로 형성될 수 있다.

상기 유기 보호층(130)은 추후 탐침부를 도전성 패드(140)에 형성하거나, 부착하는 과정에서 사용되는 강산이나 강염기로부터 세라믹 소결체(110)를 보호하기 위하여 채용된 것이다.

도 3e와 같이, 본 실시 형태의 경우는 유기 보호층(130)이 도전성 범프(121, 122)보다 큰 두께를 갖도록 설정되었으며, 이후, 도전성 범프(121, 122)의 상면은 탐침부와의 접착을 위해 개방된다.

다음으로, 도 3f에 도시된 바와 같이, 유기 보호층의 표면을 연마하여, 상기 도전성 범프의 일 영역이 개방되도록 할 수 있다. 상기 표면 연마는 이에 제한되는 것은 아니며, 폴리싱(Polishing), 래핑(lapping), CMP 등에 의하여 수행될 수 있다.

또한, 상기 표면 연마 공정은 필수적인 단계는 아니며, 처음으로 상기 도전 성 범프의 일 영역을 개방하도록 유기 보호층을 형성할 수 도 있다.

다음으로, 도 3g에 도시된 바와 같이, 도전성 범프(121, 122)에 도전성 패드(140)를 형성한다.

상기 도전성 패드(140)는 Ag, Al 등의 도전성 물질로 이루어지며, 후술할 바와 같이, 프로브 팁에 해당하는 탐침부와의 접합 영역으로 제공된다. 다만, 이러한 기능 외에도 상기 도전성 패드(140)는 외부전극으로 기능할 수도 있다.

다음으로, 세라믹 소결체에 탐침부를 형성한다. 탐침부는 기형성된 멤스 구조물을 부착하거나, 상기 세라믹 소결체의 상면 또는 하면에 형성할 수 있다.

도 4a 내지 도 4c는 본 발명의 일 실시 형태에 따른 프로브 기판에 탐침부를 형성하는 방법을 설명하기 위한 공정별 단면도이다.

도 4a는 기형성된 멤스 구조물을 부착하는 방법을 설명하기 위한 것으로, 도 4a에 도시된 바와 같이, 내부에 탐침부(150)를 구비하는 기판을 마련한다. 상기 기판은 탐침부(150)를 제외한 나머지 부분인 기판 본체(160)가 실리콘을 포함하는 물질로 이루어짐이 바람직하다.

즉, 도 4a에 도시된 기판은 실리콘 웨이퍼 내부에 Ag, Ni 등으로 이루어진 탐침부(150)가 포함된 구조로 이해할 수 있다. 탐침부(150)를 구비하는 기판은 당해 기술 분야에서 공지된 방법, 예컨대, MEMS(Micro Electro Mechanical System) 공정으로 만들 수 있다. 즉, 실리콘 웨이퍼를 원하는 모양을 갖도록 적절히 식각한 후 도전성 물질을 충진함으로써 탐침부를 형성할 수 있다.

한편, 도 4a에서는 탐침부(150)가 기판 내부에만 형성된 구조를 도시하였으나, 경우에 따라, 상기 탐침부(150)의 일부는 기판의 외부에 형성될 수 있다. 또한, 탐침부(150)를 구비하는 기판의 마련을 도 3f에 이어 유기 보호층의 형성 후에 실행하는 것처럼 설명하였으나, 상기 기판은 후술할 접합 공정 전이라면 세라믹 소결체의 마련과 관계없이 언제든지 마련될 수 있다.

다음으로, 도 4b에 도시된 바와 같이, 상기 기판과 상기 세라믹 소결체(110)를 접합한다. 이 경우, 상기 도전성 패드(140)에 상기 탐침부(150)를 접합시켜 양자를 전기적으로 연결하며, 이에 따라, 세라믹 소결체(110), 즉, LTCC 기판에 프로브 팁(탐침부)이 부착된 구조를 얻을 수 있다.

본 단계의 경우, 도전성 물질, 주로, Ag 등의 금속으로 이루어진 구조를 서로 전기적 연결할 수 있는 어떠한 방법도 사용될 수 있으며, 상기 탐침부(150)와 상기 도전성 패드(140) 사이에 Au/Sn 등의 공융 물질로 이루어진 솔더를 개재한 후 이를 용융시키는 방법을 예로 들 수 있다.

다음으로, 도 4c에 도시된 바와 같이, 기판 본체(160)를 제거하여 탐침부(160)를 외부로 노출시켜 프로브 기판의 전체 구조를 완성한다. 기판 본체(160) 의 경우, 상술한 바와 같이, 실리콘 웨이퍼일 수 있으며, HF, HCl 등의 강산이나 KOH, TMAH(Tri Methyl Ammonium Anhydroxide) 등의 강염기를 사용하여 제거할 수 있다.

이와 같이, 기판 본체(160)를 제거하기 위해서는 강산이나 강염기의 사용이 요구되며, 이러한 물질이 세라믹 소결체(110)의 내부, 특히, 내부 회로 패턴(111)이나 비아 전극(112)에 도달하는 경우에는 프로브 기판의 물리적·전기적 특성이 크게 저하될 수 있다. 이를 막기 위해, 강산이나 강염기에 거의 반응하지 않거나 이들이 세라믹 소결체(110) 내부까지 도달하지 못할 정도의 두께를 갖는 보호층(130)을 형성한 것이다.

본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

도 2는 본 발명의 일 실시 형태에 따른 프로브 기판을 개략적으로 나타내는 단면도이다.

<도면의 주요부분에 대한 부호의 설명>

100: 프로브 기판 110: 세라믹 소결체

121, 122: 도전성 범프 130: 유기 보호층

140: 도전성 패드 150: 탐침부

160: 기판 본체

Claims

복수의 유전체층으로 구성되며, 상기 유전체층에 형성된 내부 회로 패턴과 상기 내부 회로 패턴을 연결하는 비아 전극을 갖는 세라믹 소결체;

상기 세라믹 소결체의 상면 및 하면 중 적어도 일면에 형성되며, 상기 내부 회로 패턴과 전기적으로 연결되며, 일부 또는 전부가 상기 상면 및 하면 중 적어도 일면으로부터 높이 방향으로 갈수록 단면적이 감소하는 다수의 도전성 범프;

상기 세라믹 소결체의 상면 및 하면 중 적어도 일면을 덮으며, 상기 도전성 범프의 일 영역이 개방되도록 형성된 유기 보호층; 및

상기 도전성 범프 상에 형성된 도전성 패드;

를 포함하는 프로브 기판.
제1항에 있어서,

상기 세라믹 소결체의 상면 및 하면 중 적어도 일면에는 상기 도전성 범프와 전기적으로 연결된 표면 회로 패턴이 형성된 것을 특징으로 하는 프로브 기판.
제2항에 있어서,

상기 표면 회로 패턴은 인쇄 저항을 포함하는 것을 특징으로 하는 프로브 기 판.
제1항에 있어서,

상기 도전성 범프는 금속 페이스트의 소결에 의하여 형성된 것을 특징으로 하는 프로브 기판.
제1항에 있어서,

상기 도전성 범프의 높이는 3 내지 30㎛인 것을 특징으로 하는 프로브 기판.
제1항에 있어서,

상기 유기 보호층은 테프론, 폴리이미드, 폴리에테르 에테르 케톤 또는 에폭시 수지로 이루어진 것을 특징으로 하는 프로브 기판.
제1항에 있어서,

상기 유기 보호층의 두께는 5 내지 50㎛인 것을 특징으로 하는 프로브 기판.
복수의 유전체층으로 구성되며, 상기 유전체층에 형성된 내부 회로 패턴과 상기 내부 회로 패턴을 연결하는 비아 전극을 갖는 세라믹 소결체를 마련하는 단계;

상기 세라믹 소결체의 상면 및 하면 중 적어도 일면에 상기 내부 회로 패턴과 전기적으로 연결되며, 일부 또는 전부가 상기 상면 및 하면 중 적어도 일면으로부터 높이 방향으로 단면적이 감소하는 다수의 도전성 범프를 형성하는 단계;

상기 세라믹 소결체의 상면 및 하면 중 적어도 일면을 덮으며, 상기 도전성 범프의 일 영역을 개방하도록 유기 보호층을 형성하는 단계; 및

상기 도전성 범프 상에 도전성 패드를 형성하는 단계;

를 포함하는 프로브 기판의 제조 방법.
제8항에 있어서,

상기 세라믹 소결체는 LTCC 공정에 의하여 형성되는 것을 특징으로 하는 프로브 기판의 제조 방법.
제8항에 있어서,

상기 도전성 범프와 전기적으로 연결된 표면 인쇄 저항을 형성하는 단계를 포함하는 것을 특징으로 하는 프로브 기판의 제조 방법.
제8항에 있어서,

상기 도전성 범프의 형성은 상기 도전성 범프의 형상에 대응하는 격벽이 형성된 스크린 마스크를 이용한 스크린 인쇄공정에 의하여 형성되는 것을 특징으로 하는 프로브 기판의 제조 방법.
제8항에 있어서,

상기 도전성 범프의 형성은 스크린 인쇄 공정을 통하여 일정 단면적을 갖도록 금속 페이스트를 인쇄한 후, 상기 단면적보다 작은 크기를 갖는 금속 페이스트를 적층하는 방법에 의하여 형성되는 것을 특징으로 하는 프로브 기판의 제조 방법.
제8항에 있어서,

상기 유기 보호층은 상기 도전성 범프의 소결 공정 이후에 형성되는 것을 특징으로 하는 프로브 기판의 제조 방법.
제8항에 있어서,

상기 유기 보호층의 표면 연마 공정을 포함하는 것을 특징으로 하는 프로브 기판의 제조 방법.
제8항에 있어서,

상기 도전성 패드와 전기적으로 연결되는 탐침부를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 프로브 기판의 제조방법.
제15항에 있어서,

상기 도전성 패드와 전기적으로 연결되는 탐침부를 형성하는 단계는,

상기 기판 본체와 도전성 물질로 이루어진 탐침부를 구비하는 기판을 마련하는 단계;

상기 도전성 패드에 상기 탐침부를 접합시키는 단계; 및

상기 기판에서 상기 기판 본체를 제거하여 상기 탐침부를 외부로 노출시키는 단계를 포함하는 것을 특징으로 하는 프로브 기판의 제조 방법.
제16항에 있어서,

상기 기판 본체는 실리콘 웨이퍼인 것을 특징으로 하는 프로브 기판의 제조 방법.
제16항에 있어서,

상기 기판 본체를 제거하여 상기 탐침부를 외부로 노출시키는 단계는 상기 기판 본체를 습식 에칭함으로써 실행되는 것을 특징으로 하는 프로브 기판의 제조 방법.