JP2014232853A - 多層配線基板およびプローブカード用基板 - Google Patents

多層配線基板およびプローブカード用基板 Download PDF

Info

Publication number
JP2014232853A
JP2014232853A JP2013114340A JP2013114340A JP2014232853A JP 2014232853 A JP2014232853 A JP 2014232853A JP 2013114340 A JP2013114340 A JP 2013114340A JP 2013114340 A JP2013114340 A JP 2013114340A JP 2014232853 A JP2014232853 A JP 2014232853A
Authority
JP
Japan
Prior art keywords
resin insulation
layers
thin film
wiring board
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013114340A
Other languages
English (en)
Other versions
JP6100617B2 (ja
Inventor
直樹 堀之内
Naoki Horinouchi
直樹 堀之内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2013114340A priority Critical patent/JP6100617B2/ja
Publication of JP2014232853A publication Critical patent/JP2014232853A/ja
Application granted granted Critical
Publication of JP6100617B2 publication Critical patent/JP6100617B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 セラミック基板上に、ビア導体等を有する複数の樹脂絶縁層が積層されてなる多層配線基板等において、樹脂絶縁層の層間の剥がれを抑制すること。【解決手段】 セラミック基板10と、セラミック基板10上に積層された複数の樹脂絶縁層1と、複数の樹脂絶縁層1の層間に設けられた薄膜導体層2と、複数の樹脂絶縁層1を厚み方向に貫通しているビア導体3とを備えており、複数の樹脂絶縁層1の層間において、上下に隣り合う樹脂絶縁層1のうち一方の樹脂絶縁層1が表面部に凹部1aを有しており、凹部1a内に他方の樹脂絶縁層1の一部が入り込んでいる多層配線基板。凹部1aによって樹脂絶縁層1間の接合面積が大きくなって接合の強度が向上し、層間の剥がれが抑制される。【選択図】 図2

Description

本発明は、セラミック基板上に複数の樹脂絶縁層と薄膜導体層とが設けられた多層配線基板、および多層配線基板が用いられてなるプローブカード用基板に関するものである。
従来、半導体素子を上面の端子に接続し、この端子と電気的に接続された下面の接続パッドを外部電気回路に電気的に接続するための配線基板(スペーストランスフォーマー基板)として、セラミック基板上に樹脂絶縁層および薄膜導体層からなる薄膜配線部が設けられてなる多層配線基板が用いられている。多層配線基板は、例えば、半導体素子の電気的な検査を行なう、いわゆるプローブカード用の基板として用いられている。
多層配線基板において、銅のめっき層等からなる薄膜導体層が複数の樹脂絶縁層の層間に設けられている。また、樹脂絶縁層を厚み方向に貫通するビア導体が設けられている。ビア導体の端部が薄膜導体層に接続している。ビア導体を介して、上下の薄膜導体層同士が互いに電気的に接続されている。
セラミック基板は、例えばその上面から下面にかけて配線導体が設けられている。配線導体のうちセラミック基板の上面に位置する部分に薄膜導体層が電気的に接続される。この配線導体を介して、薄膜導体層がセラミック基板の下面に電気的に導出され、外部の電気回路と電気的に接続される。
特開2007−173429号公報
上記多層配線基板においては、樹脂絶縁層とセラミック基板との熱膨張係数の差に起因した樹脂絶縁層の剥がれ等を抑制するために、従来よりも熱膨張率が小さい樹脂材料からなる樹脂絶縁層が用いられるようになってきている。
しかしながら、この場合、樹脂絶縁層の熱膨張率がビア導体の熱膨張率よりも小さくなるため、例えばプローブカードとしての作動時に加わる熱により、樹脂絶縁層よりもビア導体の方が大きく膨張しようとする。この膨張の差によって、複数の樹脂絶縁層の層間に樹脂絶縁層を上方向に剥がすような応力が生じ、層間に剥がれが生じやすくなるという問題点があった。なお、薄膜配線部の下側にはセラミック基板が存在してビア導体の伸びが遮られるため、ビア導体が伸びる方向は上方向が主になる。そのため、上方向の応力が生じる。
本発明の一つの態様の多層配線基板は、セラミック基板と、該セラミック基板上に積層された複数の樹脂絶縁層と、該複数の樹脂絶縁層の層間に設けられた薄膜導体層と、前記複数の樹脂絶縁層を厚み方向に貫通しているビア導体とを備えている。前記複数の樹脂絶縁層の層間において、上下に隣り合う樹脂絶縁層のうち一方の前記樹脂絶縁層が表面部に凹部を有しており、該凹部内に他方の前記樹脂絶縁層の一部が入り込んでいる。
本発明の一つの態様のプローブカード用基板は、上記構成の多層配線基板と、最上層の
前記樹脂絶縁層の上面に設けられた薄膜導体層からなる端子と、該端子に接続されたプローブとを備える。
本発明の一つの態様の多層配線基板によれば、複数の樹脂絶縁層の層間において、上下に隣り合う樹脂絶縁層のうち一方の樹脂絶縁層が表面部に凹部を有しており、その凹部内に他方の樹脂絶縁層の表面部の一部が入り込んでいることから、上下の樹脂絶縁層間の接合面積が大きくなる。そのため、上下の樹脂絶縁層間の接合強度が大きくなり、層間の剥がれが抑制される。
本発明の実施形態の多層配線基板およびプローブカード用基板を示す断面図である。 図1に示す多層配線基板およびプローブカード用基板の要部を拡大して示す断面図である。 図1に示す多層配線基板およびプローブカード用基板の変形例における要部を示す断面図である。 図1に示す多層配線基板およびプローブカード用基板の他の変形例における要部を示す断面図である。 図1に示す多層配線基板およびプローブカード用基板の他の変形例における要部を示す断面図である。
本発明の実施形態の多層配線基板およびプローブカード用基板について、添付の図面を参照して説明する。図1は本発明の実施形態の多層配線基板およびプローブカード用基板を示す断面図であり、図2は、図1における要部を拡大して示す断面図である。
多層配線基板は、セラミック基板10と、セラミック基板1上に積層された複数の樹脂絶縁層1と、複数の樹脂絶縁層1の層間に設けられた薄膜導体層2と、複数の樹脂絶縁層1を厚み方向に貫通しているビア導体3とを有している。多層配線基板の最上層の樹脂絶縁層1の上面にも上記薄膜導体層2と同様の薄膜導体層(符号なし)が設けられ、この薄膜導体層によって端子2aが形成されている。この端子2aにプローブ21が接続されてプローブカード用基板が形成されている。
この多層配線基板およびプローブカード用基板は、複数の樹脂絶縁層1の層間において、上下に隣り合う樹脂絶縁層1のうち一方の樹脂絶縁層が表面部に凹部1aを有しており、この凹部1a内に他方の樹脂絶縁層1の一部が入り込んでいる。入り込んだ樹脂絶縁層1の一部が凹部1a内を充填している。この凹部1aによって上下の樹脂絶縁層1同士の接合面の面積が大きくなる。そのため、上下の絶縁層1同士の接合強度が向上し、絶縁層1同士の間で剥がれ等が発生する可能性が低減されている。
セラミック基板10は、多層配線基板全体の機械的な強度を確保する部分である。セラミック基板10は、主に、酸化アルミニウム質焼結体またはムライト質焼結体等からなるセラミック絶縁層11が積層されてなるセラミック絶縁基体(符号なし)と、セラミック絶縁層11の主面に設けられた配線導体12と、セラミック絶縁層11を厚み方向に貫通している貫通導体13とを有している。
セラミック基板10の上面に設けられた配線導体12が薄膜導体層2と電気的に接続され、セラミック基板10の下面に設けられた配線導体12が外部の電気回路(図示せず)と電気的に接続される。
セラミック基板10は、例えばムライト質焼結体からなる場合であれば、次のようにして製作することができる。すなわち、ムライトを主成分とする原料粉末に適当な有機バインダおよび有機溶剤とともにシート状に成形することによってセラミックグリーンシートを作製して、その後、セラミックグリーンシートを切断加工や打ち抜き加工によって適当な形状および寸法とするとともに、これを約1300〜1500℃の温度で焼成することによって製作することができる。
配線導体12は、タングステン,モリブデン,マンガン,銅,銀,パラジウム,金または白金等の金属材料、またはこれらの金属材料を主成分とする合金等によって形成されている。これらの金属材料等は、メタライズ法またはめっき法等の方法でセラミック基板10の所定部位に形成されている。
配線導体6は、例えばタングステンからなる場合であれば、タングステンのペーストをセラミック基板10となるセラミックグリーンシートの表面やあらかじめ形成しておいた貫通孔の内部等に塗布または充填し、セラミックグリーンシートと同時焼成することによって形成することができる。
樹脂絶縁層1は薄膜導体層2を形成するための基材として機能している。また、樹脂絶縁層1は、薄膜導体層2同士の電気的な絶縁性を確保するための絶縁材として機能している。樹脂絶縁層1は、例えば長方形状や正方形状等の四角形状、または円形状等で、厚みが約25μm程度の層状に形成されている。
樹脂絶縁層1は、例えば、液晶ポリマー、ポリイミド、ポリエーテルイミド樹脂またはポリアミドイミド樹脂等の熱可塑性樹脂、またはエポキシ樹脂、ポリアミドイミド樹脂、ポリイミド樹脂等の樹脂材料により形成されている。液晶ポリマーとしては、ポリエステル系の液晶ポリマー等が挙げられる。
複数の樹脂絶縁層1の積層体は、例えば熱硬化性樹脂からなる場合であれば、上記樹脂材料の未硬化物を所定の層状等に成形して積層し、その後硬化させることによって作製することができる。また、樹脂絶縁層1が熱可塑性樹脂からなる場合であれば、樹脂絶縁層1となるフィルム状等の複数の熱可塑性樹脂を積層し、加熱して互いに密着させることによって作製することができる。
薄膜導体層2は、多層配線基板を厚み方向に電気的に導通する導電路の一部を形成している。薄膜導体層2は、例えば、薄膜導体層2と電気的に接続されるプローブ21と、セラミック基板1の下面に設けられた配線導体12と電気的に接続される外部の電気回路とを電
気的に接続する導電路の一部を形成している。プローブ21と電気的に接続された被試験物としての半導体ウエハが、プローブ21、薄膜導体層2、貫通導体3および配線導体21を介して外部の電気回路と電気的に接続される。この場合の外部の電気回路は、例えば半導体ウエハの作動を検査する検査回路であり、これにより半導体ウエハの各半導体素子が正常に作動するか否かが検査される。
また、薄膜導体層2は、上下の樹脂絶縁層1に設けられたビア導体3の端部同士を電気的に接続する際の接続の容易さ、および確実さを向上させるためのランドとしても機能することもできる。ランドとしての薄膜導体層2の場合であれば、例えば平面視において円形状のビア導体3に対して同心円状等の円形状のパターンで設けられていてもよい。
薄膜導体層2は、例えば、銅、銀、パラジウム、金、白金、アルミニウム、クロム、ニッケル、コバルトまたはチタン等の金属材料からなる。また、薄膜導体層2は、これらの
金属材料の合金材料からなるものでもよい。
薄膜導体層2は、上記の金属材料をスパッタリング法や蒸着法,めっき法等の方法で樹脂絶縁層1の主面に被着させ、必要に応じてマスキングやエッチング等のトリミング加工を施すことによって、所定のパターンで樹脂絶縁層1の表面に形成することができる。
また、樹脂絶縁層1には、樹脂絶縁層1を厚み方向に貫通するビア導体3が設けられている。ビア導体3を介して、上下の薄膜導体層2同士が互いに電気的に接続されている。ビア導体3の上端部が、上側の薄膜導体層2の下面に直接に接続されている。また、ビア導体3の下端部が、下側の薄膜導体層2の上面に直接に接続されている。
ビア導体3は、例えば、スズ−銀等のはんだ、銅、銀、錫、ビスマス、インジウム、クロム、ニッケル、チタン等の金属材料またはこれらの金属材料の合金材料の少なくとも一種からなる。
ビア導体3は、例えば樹脂絶縁層1の一部にCOレーザやYAGレーザ等によるレーザ加工,RIE(リアクティブ イオン エッチング)または溶剤によるエッチング等の孔あけ加工で厚み方向に貫通する貫通孔(ビアホール)(符号なし)を形成し、この貫通孔内にビア導体となる導体材料を、スパッタリング法や蒸着法,めっき法,導体ペーストの充填等の方法で充填することによって形成することができる。
積層された複数の樹脂絶縁層1の層間に薄膜導体層2が設けられ、上下の薄膜導体層2同士がビア導体3を介して互いに電気的に接続されて、多層配線基板1の薄膜部分Aが基本的に形成されている。
このような形態の多層配線基板は、例えば次のようにして製作されている。樹脂絶縁層1が熱可塑性樹脂からなる場合であれば、まず、ポリイミド樹脂等の熱可塑性樹脂のシート(フィルム等)を準備し、次に、銅箔を樹脂絶縁層1の上面に貼り付けた後、マスキングおよびエッチング等のパターン加工手段で、銅箔を所定の薄膜導体層2のパターンに加工する、その後、表面が平坦な硬質基板を薄膜導体層2のパターンの上面に設置し、熱プレスにより絶縁樹脂層2に、薄膜導体層2を埋入させる。その後、薄膜導体層2を埋入させた面とは反対側から、所定位置に貫通孔を形成した後、貫通孔内に例えば導体ペーストを、印刷法によって充填する。その後、他の樹脂絶縁層1となる熱可塑性樹脂のシートを積層し、この積層体を加熱しながら上下に加圧して、熱可塑性樹脂のシート同士を互いに密着させる。この際に、互いに密着された上下の熱可塑性樹脂のシート(樹脂絶縁層1)同士の層間に、所定パターンの銅箔、つまり薄膜導体層2が設けられる。
なお樹脂絶縁層1は、セラミック基板10に対する熱膨張率の差を小さく抑えるために、その熱膨張率が酸化アルミニウム質焼結体またはムライト質焼結体と同じ程度の樹脂材料が用いられる。
複数の樹脂絶縁層1の層間において、上下に隣り合う樹脂絶縁層1のうち一方(図2の例では下層)の樹脂絶縁層1が表面部に凹部1aを有しており、この凹部1a内に他方(図2の例では上層)の樹脂絶縁層1の一部が入り込んでいる。
複数の樹脂絶縁層1の層間において、上下に隣り合う樹脂絶縁層1のうち一方の樹脂絶縁層1が表面部に凹部1aを有しており、その凹部1a内に他方の樹脂絶縁層1の表面部の一部が入り込んでいることから、例えば凹部1a内における上下の樹脂絶縁層1間の接合の面積に応じて、上下の樹脂絶縁層1間の接合面積が大きくなる。そのため、上下の樹脂絶縁層1間の接合強度が大きくなり、層間の剥がれが抑制される。
図2に示す例において、凹部1aは、薄膜導体層2に隣接している。上下の樹脂絶縁層1同士の間で剥がれを生じさせる応力は、樹脂絶縁層1とビア導体3および薄膜導体層2との間の熱膨張率の差に起因する熱応力であり、この熱応力は薄膜導体層2またはビア導体3に隣接した部分で特に大きい。層間に薄膜導体層2が位置している部分では、薄膜導体層2に隣接する部分で特に大きい。この熱応力が大きい部分で上下の絶縁層1間の接合の強度が向上しているため、上下の樹脂絶縁層1同士の層間における剥がれがより効果的に抑制されている。
また、凹部1aがビア導体3を囲んでいる場合には、上下の樹脂絶縁層1同士の接合の強度をより効果的に高めることができる。この場合には、上下の樹脂絶縁層1同士の間で生じる応力が比較的大きい部位であるビア導体3の周囲において、凹部1aによって樹脂絶縁層1同士の接合の強度が向上する。したがって、樹脂絶縁層1同士の接合の強度がより大きくなり、樹脂絶縁層1の層間の剥がれがより効果的に抑制される。
凹部1aがビア導体3を囲んでいる場合、凹部1aは、必ずしもビア導体3に隣接している必要はない。例えば、図2に示す例のようにビア導体3の端部に薄膜導体層2が接続されている場合であれば、凹部1aが直接にビア導体3に接することは難しい。このような場合には、凹部1aは、ビア導体3の端部に接続された薄膜導体層2に隣接するとともに、平面視においてビア導体3から一定の距離を隔ててビア導体3を囲むように設けられていて構わない。
また、例えば図3に示す例のように、ビア導体3の端部に凹部1aが隣接していてもよい。なお、図3は図1および図2に示す多層配線基板の変形例における要部を拡大して示す断面図である。図3において図1および図2と同様の部位には同様の符号を付している。
図3に示す例においては、複数のビア導体3のうち一つのビア導体3において端部に薄膜導体層2が接続されていない。この例においては、平面視において凹部1aがビア導体3に隣接している。凹部1aについて、単に平面視でビア導体3を囲んでいるだけでなく、凹部1aに隣接しているような場合には、ビア導体3と樹脂絶縁層1との熱膨張率の差に起因する熱応力が特に大きい部位において上下の樹脂絶縁層1同士の接合の強度がより効果的に向上されている。そのため、樹脂絶縁層1同士の層間の剥がれをより効果的に抑制することができる。
なお、ビア導体3について、複数の樹脂絶縁層1に設けられたもの同士が上下につながっている場合には、平面視における多層配線基板中のビア導体3が占める面積を低減する上で有利である。しかし、この場合には複数の樹脂絶縁層1が有する複数のビア導体3が同じ位置で上下に膨張するため、樹脂絶縁層1の層間における剥がれを起こす応力がビア導体3の周囲に集中しやすい。このような場合でも、上記のようにビア導体3の周囲における樹脂絶縁層1同士の接合強度が向上していれば、層間の剥がれが抑制され得る。
なお、凹部1aは、例えば、薄膜導体層2となる銅箔等を設けた樹脂絶縁層1(熱可塑性樹脂のシート)表面を、銅箔等とともに研磨し、樹脂絶縁層1の表面のうち銅箔等に隣接する部分等の一部において他の部分よりも研磨量を多くすることによって形成することができる。
図4は、図1および図2に示す多層配線基板およびプローブカード用基板の他の変形例における要部を拡大して示す断面図である。図4において図1および図2と同様の部位には同様の符号を付している。図4の例において、凹部1aの内面にくぼみ部1bが含まれ
ている。
くぼみ部1bは、凹部1aの内面の一部が凹部1aの内部と反対側(外側)の方向に突出している部分である。この場合、凹部1の内面の一部が凹部1aの内部の方向に突出して、その突出した部分の周囲がくぼみ部1aになっているとみなすこともできる。
このくぼみ部1b内に、凹部1aが設けられている一方の樹脂絶縁層1(下側の樹脂絶縁層1等)に積層されている他方の樹脂絶縁層1(上側の樹脂絶縁層1等)の一部が充填されるように入り込んでいる。このくぼみ部1bの分、樹脂絶縁層1の層間における接合面積がより大きくなり、樹脂絶縁層1同士の層間の接合の強度がより大きくなる。そのため、樹脂絶縁層1の層間における剥がれがより効果的に抑制される。
なお、図4に示す例のように、くぼみ部1bは凹部1a内において樹脂絶縁層1の一部がくぼんでなるもの(図4の左側の凹部1aの形態)でもよく、薄膜導体層2の一部がくぼんでなるもの(図4の右側の凹部1aの形態)でもよい。また、凹部1a内においてビア導体3の一部がくぼんでなるもの(図示せず)でもよい。凹部1aの内面とは、例えば図4で示されているように、凹部1a内における樹脂絶縁層1および薄膜導体層2等の表面である。凹部1aがビア導体3に隣接している場合には、凹部1a内におけるビア導体3の表面(図示せず)も凹部1aの内面である。
図5は、図1および図2に示す多層配線基板およびプローブカード用基板の他の変形例における要部を拡大して示す断面図である。図5において図1および図2と同様の部位には同様の符号を付している。
図5の例において、凹部1aは上下の樹脂絶縁層1の層間において、薄膜導体層2およびビア導体3のいずれとも離れた位置に設けられている。このような場合でも、凹部1a内に上側の樹脂絶縁層1の一部が入り込んでいることによって上下の樹脂絶縁層1同士の接合面積が大きくなり、接合の強度が向上する。そのため、樹脂絶縁層1の層間の剥がれを抑制することができる。
なお、このような位置に凹部1aが設けられている場合には、凹部1aの存在に伴う薄膜配線導体2またはビア導体3の変形等を考慮する必要がない。また、平面視における凹部1aを設けるスペース、自由度が比較的大きい。そのため、凹部1aの平面視における面積または個数等をより大きくする上では有利である。
また、図5に示す例においては、凹部1aの内面が円弧状に湾曲している。この湾曲した内面の一部は、上下の樹脂絶縁層1同士を上下に剥がそうとする熱応力等の応力の作用方向(上下方向)に対して交差する部分を含んでいる。そのため、その応力による上下の樹脂絶縁層1の層間における剥がれをより効果的に抑制することができる。
前述したように、以上のような多層配線基板は、例えば、最上層の樹脂絶縁層1の上面に露出している薄膜導体層からなる端子2aにプローブ21が接続されてプローブカード用基板となる。プローブカード用基板は、半導体素子(図示せず)の電極とプローブ21を介して電気的に接続される。また、セラミック基板10の下面に設けられた配線導体12が、電気的な特性計測用等の外部の電気回路(図示せず)に電気的に接続され、半導体素子に対する電気的な特性等の検査が行なわれる。
半導体素子としては、ICやLSI等の半導体集積回路素子や、半導体基板の表面に微小な電子機械機構が形成されてなるマイクロマシン(いわゆるMEMS素子)等が挙げられる。半導体素子の電気的な検査は、例えば演算、記憶または機械的な作動等が正常に行
われるか否かの確認である。
セラミック基板10は、例えばプローブカード用基板として用いられるときの多層配線基板全体の剛性を確保する機能を有している。セラミック基板10上に樹脂絶縁層1および薄膜導体層2等が設けられていることによって、半導体素子の電極に対応し得る微細な配線が、剛性の高い基板上に形成されてなる、プローブカード用基板等に使用可能な多層配線基板が形成されている。
なお、本発明の多層配線基板等は、上記実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば、種々の変更は可能である。例えば、図1に示すような凹部1aと、図5に示すような凹部1aとが一つの多層配線基板等において併用されていても構わない。また、これらの各凹部1aにくぼみ部1bが設けられていても構わない。また、配線導体12等の露出部分にニッケルおよび金等のめっき層(図示せず)が被着されていても構わない。
また、上側の樹脂絶縁層1が、その表面部分に凹部1aを有し、その凹部1a内に下側の樹脂絶縁層1の一部が入り込んでいてもよい。
1・・・樹脂絶縁層
1a・・・凹部
1b・・・くぼみ部
2・・・薄膜導体層
3・・・ビア導体
10・・・セラミック基板
11・・・セラミック絶縁層
12・・・配線導体
13・・・貫通導体
21・・・プローブ

Claims (6)

  1. セラミック基板と、
    該セラミック基板上に積層された複数の樹脂絶縁層と、
    該複数の樹脂絶縁層の層間に設けられた薄膜導体層と、
    前記複数の樹脂絶縁層を厚み方向に貫通しているビア導体とを備えており、
    前記複数の樹脂絶縁層の層間において、上下に隣り合う樹脂絶縁層のうち一方の樹脂絶縁層が表面部に凹部を有しており、該凹部内に他方の樹脂絶縁層の一部が入り込んでいることを特徴とする多層配線基板。
  2. 前記凹部が溝状であり、
    平面視において前記凹部が前記ビア導体を囲んでいることを特徴とする請求項1に記載の多層配線基板。
  3. 平面視において前記凹部が前記ビア導体に隣接していることを特徴とする請求項2に記載の多層配線基板。
  4. 前記ビア導体の端部に前記薄膜導体層の一部が直接に接続されており、
    平面視において、前記凹部が、前記薄膜導体層のうち前記ビア導体に直接に接続されている部分に隣接していることを特徴とする請求項1または請求項2に記載の多層配線基板。
  5. 前記凹部の内面にくぼみ部が含まれており、該くぼみ部内に他方の前記樹脂絶縁層の一部が充填されていることを特徴とする請求項1〜請求項4のいずれかに記載の多層配線基板。
  6. 請求項1に記載の多層配線基板と、
    最上層の前記樹脂絶縁層の上面に設けられた薄膜導体層からなる端子と、
    該端子に接続されたプローブとを備えることを特徴とするプローブカード用基板。
JP2013114340A 2013-05-30 2013-05-30 多層配線基板およびプローブカード用基板 Active JP6100617B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013114340A JP6100617B2 (ja) 2013-05-30 2013-05-30 多層配線基板およびプローブカード用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013114340A JP6100617B2 (ja) 2013-05-30 2013-05-30 多層配線基板およびプローブカード用基板

Publications (2)

Publication Number Publication Date
JP2014232853A true JP2014232853A (ja) 2014-12-11
JP6100617B2 JP6100617B2 (ja) 2017-03-22

Family

ID=52126060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013114340A Active JP6100617B2 (ja) 2013-05-30 2013-05-30 多層配線基板およびプローブカード用基板

Country Status (1)

Country Link
JP (1) JP6100617B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018100922A1 (ja) * 2016-12-02 2018-06-07 株式会社村田製作所 多層配線基板
JPWO2017150611A1 (ja) * 2016-03-02 2018-09-06 株式会社村田製作所 モジュール部品、モジュール部品の製造方法、及び多層基板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210121445A (ko) 2020-03-30 2021-10-08 (주)포인트엔지니어링 양극산화막 구조체

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120659A (ja) * 1992-10-06 1994-04-28 Toray Ind Inc 多層配線構成体
JP2005101377A (ja) * 2003-09-25 2005-04-14 Kyocera Corp 多層配線基板
WO2009069791A1 (ja) * 2007-11-28 2009-06-04 Kyocera Corporation 配線基板、実装構造体及び配線基板の製造方法
JP2013098235A (ja) * 2011-10-28 2013-05-20 Kyocera Corp 薄膜配線基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120659A (ja) * 1992-10-06 1994-04-28 Toray Ind Inc 多層配線構成体
JP2005101377A (ja) * 2003-09-25 2005-04-14 Kyocera Corp 多層配線基板
WO2009069791A1 (ja) * 2007-11-28 2009-06-04 Kyocera Corporation 配線基板、実装構造体及び配線基板の製造方法
JP2013098235A (ja) * 2011-10-28 2013-05-20 Kyocera Corp 薄膜配線基板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2017150611A1 (ja) * 2016-03-02 2018-09-06 株式会社村田製作所 モジュール部品、モジュール部品の製造方法、及び多層基板
WO2018100922A1 (ja) * 2016-12-02 2018-06-07 株式会社村田製作所 多層配線基板
JP6497487B2 (ja) * 2016-12-02 2019-04-10 株式会社村田製作所 多層配線基板
JPWO2018100922A1 (ja) * 2016-12-02 2019-04-11 株式会社村田製作所 多層配線基板
US10959327B2 (en) 2016-12-02 2021-03-23 Murata Manufacturing Co., Ltd. Multilayer wiring substrate

Also Published As

Publication number Publication date
JP6100617B2 (ja) 2017-03-22

Similar Documents

Publication Publication Date Title
JP5445985B2 (ja) プローブカード及びその製造方法
JP5744210B2 (ja) 薄膜配線基板およびプローブカード用基板
JP2015012013A (ja) 多層配線基板およびそれを備えたプローブカード用基板
KR20180132137A (ko) 전자 부품 검사용의 다층 배선 기판
JP2012198189A (ja) 電子部品検査装置用配線基板
JP6100617B2 (ja) 多層配線基板およびプローブカード用基板
JP2016219616A (ja) 電子素子実装用基板および電子装置
JP5864954B2 (ja) 基材
JP5777997B2 (ja) 電子部品検査装置用配線基板およびその製造方法
JP5964658B2 (ja) 薄膜配線基板
JP5574917B2 (ja) 多層配線基板
JP2013207204A (ja) 配線母基板
JP6271882B2 (ja) 配線基板および電子装置
JP6250943B2 (ja) 配線基板
JP5787808B2 (ja) プローブカード用配線基板およびそれを用いたプローブカード
JP2016208036A (ja) 配線基板
JP5836751B2 (ja) 薄膜配線基板
JP6418918B2 (ja) プローブカード用回路基板およびそれを備えたプローブカード
JP2013191678A (ja) 多層配線基板
JP6392630B2 (ja) 回路基板および回路装置
JP2015159242A (ja) 配線基板およびそれを備えた多層配線基板
JP2014086679A (ja) 薄膜配線板、多層配線基板およびプローブカード用基板
JP6887862B2 (ja) 有機回路基板、回路基板およびプローブカード
JP2009281962A (ja) 回路基板およびプローブ端子付き回路基板
JP2013182909A (ja) 電子部品搭載用多数個取り基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170223

R150 Certificate of patent or registration of utility model

Ref document number: 6100617

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150