JP2014086679A - 薄膜配線板、多層配線基板およびプローブカード用基板 - Google Patents

薄膜配線板、多層配線基板およびプローブカード用基板 Download PDF

Info

Publication number
JP2014086679A
JP2014086679A JP2012236958A JP2012236958A JP2014086679A JP 2014086679 A JP2014086679 A JP 2014086679A JP 2012236958 A JP2012236958 A JP 2012236958A JP 2012236958 A JP2012236958 A JP 2012236958A JP 2014086679 A JP2014086679 A JP 2014086679A
Authority
JP
Japan
Prior art keywords
thin film
conductor layer
wiring board
film conductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012236958A
Other languages
English (en)
Inventor
Seiichiro Ito
征一朗 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2012236958A priority Critical patent/JP2014086679A/ja
Publication of JP2014086679A publication Critical patent/JP2014086679A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】 下面にビア導体が接続された薄膜導体層における傾き等の変形が抑制された薄膜配線板を提供すること。
【解決手段】 積層された複数の樹脂絶縁層2と、複数の樹脂絶縁層2の層間に設けられた薄膜導体層3と、複数の樹脂絶縁層2のうち少なくとも一つの樹脂絶縁層2を厚み方向に貫通しており、上端が薄膜導体層3の下面に接続されたビア導体4とを備えており、薄膜導体層3の側面が、上方向に向かって内側に傾斜している薄膜配線板1である。薄膜導体層4の側面が傾斜していることから、薄膜導体層3の端部分が上方向に傾変形することが抑制される。
【選択図】 図1

Description

本発明は、薄膜導体層が設けられた複数の樹脂絶縁層が積層されてなる薄膜配線板、この薄膜配線板が用いられた多層配線基板、およびプローブカード用基板に関するものである。
従来、半導体素子を上面の端子に接続し、この端子と電気的に接続された下面の接続パッドを外部電気回路に電気的に接続するための配線基板(スペーストランスフォーマー基板)として、薄膜導体層を有する薄膜配線板がセラミック基板の上面に積層されてなる多層配線基板が知られている。このような多層配線基板は、例えば、半導体素子の電気的な検査を行なう、いわゆるプローブカード用の基板として用いられている。
薄膜配線板は、例えば銅のめっき層等からなる薄膜導体層が複数の樹脂絶縁層の層間および最表面に設けられている。また、樹脂絶縁層を厚み方向に貫通するビア導体が設けられている。ビア導体の端部が薄膜導体層に接続している。ビア導体を介して、上下の薄膜導体層同士が互いに電気的に接続されている。
このような薄膜配線板は、例えば、それぞれの上面に薄膜導体層が設けられた複数の樹脂絶縁層が上下に積層され、この積層体が上下方向に加圧されて作製されている。加圧によって複数の樹脂絶縁層同士が互いに密着し合い、その層間に薄膜導体層が設けられる。
特開平11−213849号公報
しかしながら、上記従来技術の薄膜配線板では、薄膜導体層の一部が変形する可能性があるという問題点があった。これは、積層体の加圧時に、薄膜導体層に加わる力の大きさが偏ることによる。例えば、薄膜導体層の下面にビア導体の上端が接続されている部位(接続部位)の両側で薄膜導体層の長さが互いに異なるときに、この両側に薄膜導体層に加わる力(力のモーメント)が互いに異なり、この力の差に応じて薄膜導体層が傾くように変形する。
本発明の一つの態様の薄膜配線板は、積層された複数の樹脂絶縁層と、前記複数の樹脂絶縁層の層間に設けられた薄膜導体層と、前記複数の樹脂絶縁層のうち少なくとも一つの樹脂絶縁層を厚み方向に貫通しており、上端が前記薄膜導体層の下面に接続されたビア導体とを備えており、前記薄膜導体層の側面が、上方向に向かって内側に傾斜している。
本発明の一つの態様の多層配線基板は、上記構成の薄膜配線板と、上面を有しており、該上面に前記薄膜配線板が積層されたセラミック基板とを備えており、前記薄膜導体層の一部が、最上層の前記樹脂絶縁層の上面に露出している。
本発明の一つの態様のプローブカード用基板は、上記構成の多層配線基板と、前記最上層の樹脂絶縁層の前記上面に露出している前記薄膜導体層に接続されたプローブとを備える。
本発明の一つの態様の薄膜配線板によれば、薄膜導体の側面が上記のように傾斜していることから、薄膜導体層の変形が抑制されている。薄膜導体層の側面が傾斜していることによって、薄膜導体層の側面と樹脂絶縁層との接合面積がより大きくなっている。また、薄膜導体層が変形しようとする方向(上方向)に対して交差する方向に薄膜導体層と樹脂絶縁層との接合面が存在する。そのため、薄膜導体層の端部が上方向に動くことが抑制できる。したがって、薄膜導体層が傾いて変形することが抑制され得る。
本発明の一つの態様の多層配線基板によれば、上記構成の薄膜配線板がセラミック基板の上面に積層されてなることから、上記薄膜配線板の場合と同様に、薄膜導体層が傾くようなことが抑制され得る。
本発明の一つの態様のプローブカード用基板によれば、上記構成の多層配線基板にプローブ薄膜配線板がセラミック基板の上面に積層されてなることから、上記多層配線基板の場合と同様に、薄膜導体層が傾くようなことが抑制され得る。
本発明の実施形態の薄膜配線板を示す断面図である。 (a)は図1に示す薄膜配線板が作製される際の要部を拡大して示す断面図であり、(b)は比較例の薄膜配線板が作製される際の要部を拡大して示す断面図である。 本発明の実施形態の多層配線基板およびプローブカード用基板を示す断面図である。 (a)は本発明の実施形態の薄膜配線板の要部を拡大して示す断面図であり、(b)は比較例の薄膜配線板の要部を拡大して示す断面図である。 図1に示す薄膜配線板1の変形例における要部を拡大して示す断面図である。
本発明の薄膜配線板等について、添付の図面を参照して詳細に説明する。図1は本発明の実施形態の薄膜配線板を示す断面図であり、図2(a)は、図1に示す薄膜配線板が作製される際の要部を拡大して示す断面図であり、図2(b)は、比較例の薄膜配線板が作製される際の要部を拡大して示す断面図である。
薄膜配線板1は、積層された複数の樹脂絶縁層2と、複数の樹脂絶縁層2の層間に設けられた薄膜導体層3とを含んでいる。薄膜導体層3の一部は、最上層の樹脂絶縁層の上面に露出している。
樹脂絶縁層2は薄膜導体層3を形成するための基材として機能している。また、樹脂絶縁層2は、薄膜導体層3同士の電気的な絶縁性を確保するための絶縁材として機能している。樹脂絶縁層2は、例えば長方形状や正方形状等の四角形状、または円形状等で、厚みが約25μm程度の層状に形成されている。
樹脂絶縁層2は、例えば、液晶ポリマー、ポリイミド、ポリエーテルイミド樹脂またはポリアミドイミド樹脂等の熱可塑性樹脂、またはエポキシ樹脂、ポリアミドイミド樹脂、ポリイミド樹脂等の樹脂材料により形成されている。液晶ポリマーとしては、ポリエステル系の液晶ポリマー等が挙げられる。 複数の樹脂絶縁層2の積層体は、例えば熱硬化性樹脂からなる場合であれば、上記樹脂材料の未硬化物を所定の層状等に成形して積層し、その後硬化させることによって作製することができる。また、樹脂絶縁層2が熱可塑性樹
脂からなる場合であれば、樹脂絶縁層2となるフィルム状等の複数の熱可塑性樹脂を積層し、加熱して互いに密着させることによって作製することができる。
薄膜導体層3は、例えば、銅、銀、パラジウム、金、白金、アルミニウム、クロム、ニッケル、コバルトまたはチタン等の金属材料からなる。また、薄膜導体層3は、これらの金属材料の合金材料からなるものでもよい。
薄膜導体層3は、上記の金属材料をスパッタリング法や蒸着法,めっき法等の方法で樹脂絶縁層2の主面に被着させ、必要に応じてマスキングやエッチング等のトリミング加工を施すことによって、所定のパターンで樹脂絶縁層2の表面に形成することができる。
また、樹脂絶縁層2には、樹脂絶縁層2を厚み方向に貫通するビア導体4が設けられている。ビア導体4を介して、上下の薄膜導体層3同士が互いに電気的に接続されている。ビア導体4の上端部が、上側の薄膜導体層3の下面に直接に接続されている。また、ビア導体4の下端部が、下側の薄膜導体層3の上面に直接に接続されている。
ビア導体4は、例えば、スズ−銀等のはんだ、銅、銀、錫、ビスマス、インジウム、クロム、ニッケル、チタン等の金属材料またはこれらの金属材料の合金材料の少なくとも一種からなる。
ビア導体4は、例えば樹脂絶縁層2の一部にCOレーザやYAGレーザ等によるレーザ加工,RIE(リアクティブ イオン エッチング)または溶剤によるエッチング等の孔あけ加工で厚み方向に貫通する貫通孔(ビアホール)(符号なし)を形成し、この貫通孔内にビア導体となる導体材料を、スパッタリング法や蒸着法,めっき法,導体ペーストの充填等の方法で充填することによって形成することができる。
積層された複数の樹脂絶縁層2の層間に薄膜導体層3が設けられ、上下の薄膜導体層3同士がビア導体4を介して互いに電気的に接続されて、薄膜配線板1が基本的に形成されている。
このような形態の薄膜配線板は、例えば次のようにして製作されている。樹脂絶縁層2が熱可塑性樹脂からなる場合であれば、まず、液晶ポリマー等の熱可塑性樹脂のシート(フィルム等)を準備し、次に、銅箔を樹脂絶縁層2の上面に貼り付けた後、マスキングおよびエッチング等のパターン加工手段で、銅箔を所定の薄膜導体層3のパターンに加工する、その後、表面が平坦な硬質基板を薄膜導体層3のパターンの上面に設置し、熱プレスにより絶縁樹脂層2に、薄膜導体層3を埋入させる。その後、薄膜導体層3を埋入させた面とは反対側から、所定位置に貫通孔を形成した後、貫通孔内に例えば導体ペーストを、印刷法によって充填する。その後、他の樹脂絶縁層2となる熱可塑性樹脂のシートを積層し、この積層体を加熱しながら上下に加圧して、熱可塑性樹脂のシート同士を互いに密着させる。この際に、互いに密着された上下の熱可塑性樹脂のシート(樹脂絶縁層2)同士の層間に、所定パターンの銅箔、つまり薄膜導体層3が設けられる。
この実施形態の薄膜配線板1において、薄膜導体層3の側面が、上方向に向かって内側に傾斜している。このような薄膜導体層3は、例えば図1に示す例において、縦断面(樹脂絶縁層2の厚み方向の断面)で台形状である。
この薄膜配線板1によれば、薄膜導体層3の側面が上記のように傾斜していることから、薄膜導体層3の変形が抑制されている。すなわち、例えば図2(a)に示すように、薄膜導体層3の側面が傾斜していることによって、薄膜導体層3の側面と樹脂絶縁層2との接合面積がより大きくなっている。また、薄膜導体層3が変形しようとする方向(上方向
)に対して交差する方向に薄膜導体層3と樹脂絶縁層2との接合面が存在する。そのため、例えば貫通導体4の上端と薄膜導体層3とが接続されている部位(接続部位)の両側で薄膜導体層3の長さが互いに異なっていたとしても、薄膜導体層3の端部が上方向に動くことが抑制できる。したがって、薄膜導体層3が傾いて変形することが抑制された薄膜配線板1となっている。
これに対して、例えば図2(b)に示すような比較例の薄膜配線板(従来技術の薄膜配線板)21の場合には、薄膜導体層23の側面が樹脂絶縁層22の厚み方向に沿った平面であるため、薄膜導体層23が傾きやすい。すなわち、薄膜導体層23の側面と樹脂絶縁層22との接合面積が比較的小さい。また、両者の接合面は、薄膜導体層23が変形しようとする上方向に沿って延びている。そのため、実施形態の薄膜配線板1に比べて、薄膜導体層23が傾いて変形しやすい。
なお、薄膜導体層3の傾きは、薄膜導体層3の下面側のみにビア導体4が接続され、上面側には接続されていないときに発生しやすい。これは、薄膜導体層3の上面側に、比較的弾性率が高い貫通導体4が存在していないことにより、薄膜導体層3がより傾きやすくなるためである。このような場合でも、実施形態の薄膜配線板1においては、薄膜導体層3の傾きが効果的に抑制され得る。
なお、薄膜導体層3の側面の傾斜角度(薄膜導体層3の側面と下面とのなす角の角度)θは、60〜85度程度であることが好ましい。薄膜導体層4の傾斜角度がこの範囲内であれば、平面視における薄膜導体層4の大きさ(長さ等)が不要に大きくなることが抑制され、かつ、上記のような薄膜導体層3と樹脂絶縁層2との接合強度向上の効果が十分に得られる。
また、薄膜導体層3の側面の傾斜角度は、必ずしも側面の下端から上端にかけて同じ角度である必要はなく、側面の上下方向の途中で異なるようになっていてもよい。この場合、側面の下端に近いほど傾斜角度が小さくてもよく、大きくてもよい。
図3は、本発明の実施形態の多層配線基板およびプローブカード用基板を示す断面図である。図3において図1および図2と同様の部位には同様の符号を付している。
例えば、上記実施形態の薄膜配線板1と、上面を有しており、その上面に薄膜配線板1が積層されたセラミック基板5とによって、実施形態の多層配線基板11が形成されている。多層配線基板11においては、薄膜導体層3の一部が、最上層の樹脂絶縁層2の上面に露出している。これにより、薄膜導体層3と外部との電気的な接続が可能になっている。
また、多層配線基板11と、最上層の樹脂絶縁層2の上面に露出している薄膜導体層3にプローブ7が接続されて、本発明の実施形態のプローブカード用基板12が基本的に形成されている。
実施形態の多層配線基板11において、セラミック基板5の上面から下面にかけて配線導体6が設けられている。配線導体6は、セラミック基板5の上面および下面に設けられた、外部接続用の導体として機能する部分と、セラミック基板5の内部に形成された、内部配線導体および貫通導体等も含んでいる。なお、図1および図2において、内部配線導体および貫通導体の部分は、破線を用いて模式的に示している。
薄膜配線導体3の一部が配線導体6と電気的に接続されている。これにより、最上層の樹脂絶縁層2の上面の薄膜導体層3と、セラミック基板5の下面の配線導体6とを結ぶ導電路が形成されている。つまり、多層配線基板11の上面側と下面側との両方で、外部への
電気的な接続が可能になっている。
例えば、最上層の樹脂絶縁層2の上面に露出している薄膜導体層3が、半導体素子(図示せず)の電極とプローブ7を介して電気的に接続される。また、セラミック基板5の下面に設けられた配線導体6が、電気的な特性計測用等の外部電気回路(図示せず)に電気的に接続される。この場合には、多層配線基板11がプローブカード用基板12として使用され、プローブカード用基板12を介して半導体素子と外部電気回路とが電気的に接続され、半導体素子に対する電気的な特性等の検査が行なわれる。
半導体素子としては、ICやLSI等の半導体集積回路素子や、半導体基板の表面に微小な電子機械機構が形成されてなるマイクロマシン(いわゆるMEMS素子)等が挙げられる。半導体素子の電気的な検査は、例えば演算、記憶または機械的な作動等が正常に行われるか否かの確認である。
セラミック基板5は、多層配線基板11全体の剛性を確保する機能を有している。セラミック基板5上に薄膜配線板1が形成されていることによって、半導体素子の電極に対応し得る微細な配線が、剛性の高い基板上に形成されてなる、プローブカード用基板等に使用可能な多層配線基板11が形成されている。多層配線基板11は、プローブカード用基板12として用いられる場合、半導体素子に対する電気的な接続を確実なものとするために、半導体素子に対して所定の圧力で押し付けられる。
セラミック基板5は、例えば酸化アルミニウム質焼結体や窒化アルミニウム質焼結体,ムライト質焼結体,ガラスセラミック焼結体,ガラス母材中に結晶成分を析出させた結晶化ガラスまたは雲母やチタン酸アルミニウム等の微結晶焼結体からなる、金属材料とほぼ同等の精密な機械加工が可能なセラミック材料(いわゆるマシナブルセラミックス)等のセラミック材料により形成されている。
セラミック基板5は、例えば酸化アルミニウム質焼結体からなる場合であれば、次のようにして製作することができる。すなわち、酸化アルミニウムおよび酸化ケイ素等の原料粉末に適当な有機バインダおよび有機溶剤を添加混合して作製したスラリーをドクターブレード法やリップコータ法等のシート成形技術でシート状に成形することによってセラミックグリーンシートを作製して、その後、セラミックグリーンシートを切断加工や打ち抜き加工によって適当な形状および寸法とするとともに、これを約1300〜1500℃の温度で焼成することによって製作することができる。
配線導体6は、タングステン,モリブデン,マンガン,銅,銀,パラジウム,金または白金等の金属材料によって形成されている。なお、これらの金属材料は、複数のものが合金等の形態で併用されていても構わない。これらの金属材料は、メタライズ法やめっき法等の方法で、セラミック基板5の所定部位に被着されている。
配線導体6は、例えばタングステンからなる場合であれば、タングステンのペーストをセラミック基板5となるセラミックグリーンシートの表面やあらかじめ形成しておいた貫通孔の内部等に塗布または充填し、セラミックグリーンシートと同時焼成することによって被着させることができる。
また、上記薄膜配線板1、およびこれを用いた多層配線基板11等において、薄膜導体層3の側面の表面粗さが、薄膜導体層3の主面の表面粗さよりも大きくてもよい。この場合には、薄膜導体層3の側面と樹脂絶縁層2との間のアンカー効果がより大きくなり、薄膜導体層3の端部が樹脂絶縁層2に対して動くことがより効果的に抑制される。そのため、より一層、薄膜導体層3の傾き等の変形が抑制された薄膜配線板1等を提供することがで
きる。
なお、この場合の薄膜導体層3の主面(上面)の表面粗さは、例えば、原子間力顕微鏡による測定において、算術平均粗さ(Ra)で約200〜300nm程度であり、側面の表面粗さは、Raで約500〜800nm程度である。
薄膜導体層3の側面の表面粗さを、その主面の表面粗さに比べて大きくするには、例えば、薄膜導体層3を配線加工後に、粗化剤によりCu(銅)箔側面を粗化するとよい。
なお、薄膜導体層3の主面の表面粗さが比較的小さいため、この薄膜導体層3内を、いわゆる表皮効果が大きくなる高周波信号が伝送される際にも、伝送特性が良好である。
また、実施形態の薄膜配線板1等において、薄膜導体層3は、その薄膜導体層3の厚みと同じ深さで、下側の樹脂絶縁層2内に埋まっている。言い換えれば、薄膜導体層3の上面部分のみが、上下の樹脂絶縁層2の層間に位置し、他の部分が、樹脂絶縁層2内に位置している。薄膜導体層3は、ビア導体4との接続が必要であるため、少なくとも上面部分が層間に位置している必要がある。つまり、薄膜導体層3は、その厚み方向の全部が下側の樹脂絶縁層2内に埋まり込んでいないものである必要がある。
また、上記のように、薄膜導体層3が、その厚みと同じ深さで樹脂絶縁層2内に埋まっている場合に、そのビア導体4の側面が、薄膜導体層3の側面と同じ向きに傾斜していてもよい。この場合には、互いに隣り合う薄膜導体層3(およびビア導体4)同士の間のイオンマイグレーション(以下、マイグレーションという)が、より効果的に抑制される。
図4を参照して、上記の効果を説明する。図4(a)は、この実施形態の薄膜配線板1における要部を拡大して示す断面図であり、図4(b)は、比較例の薄膜配線板21における要部を拡大して示す断面図である。図4において図1および図2と同様の部位には同様の符号を付している。
マイグレーションが生じやすいのは、例えば、ビア導体4、24が、はんだ(スズ)等のイオン化しやすい金属材料からなる場合である。この場合、薄膜導体層3、23および貫通導体4、24と樹脂絶縁層2、22との界面に外部から入り込んだ水分等の作用によってビア導体4、24の一部がイオン化し、隣り合う薄膜導体層3、23同士の間の電位差等によって、隣り合う薄膜導体層3、23同士の間でマイグレーションが生じる可能性がある。
この場合、イオン化した金属材料は、薄膜導体層3、23と樹脂絶縁層2、22との境界、および上下の樹脂絶縁層2、22同士の境界に沿って移動する。実施形態の薄膜配線板1においては、薄膜導体層3の側面が上記のように傾いているため、上記移動経路が、矢印(⇒)で示すように、薄膜導体層3の側面等に沿って大きく回り込むような形になっている。そのため、イオンの移動経路が比較的長く、マイグレーションが生じにくい。これに対して、比較例の薄膜配線板21においては、薄膜導体層23の側面が下面に対してまっすぐ延びているため、イオンの移動距離が比較的短い。そのため、マイグレーションを抑制する効果が比較的低い。したがって、互いに隣り合う薄膜導体層3(およびビア導体4)同士の間のイオンマイグレーション(以下、マイグレーションという)が、比較例の薄膜配線板21に比べて、より効果的に抑制され得る。
なお、薄膜導体層3の側面の傾斜角度θと、貫通導体4の側面の傾斜角度(貫通導体の側面と下端面とのなす角の角度)θ’とは、互いに同じ程度の角度であってもよく、互いに異なる角度であってもよい。
なお、本発明の薄膜配線板1等は、上記実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば、種々の変更は可能である。例えば、図5に示すように、薄膜導体層3の側面の傾斜角度が部分的に異なっていても構わない。なお、図5は、図1に示す薄膜配線板1の変形例における要部を拡大して示す断面図である。図5において図1および図2と同様の部位には同様の符号を付している。図5に示す例においては、ビア導体4が直接に接続されている部分からの距離が小さい側(より大きな上向きの力が作用する側)の端部で、薄膜導体層3の側面の傾斜角度が小さい。これにより、薄膜導体層3と樹脂絶縁層2との接合面積がより大きくなり、両者の接合強度がより大きくなっている。
酸化アルミニウム質焼結体からなるセラミック基板の上面に実施例の薄膜配線板を積層して作製した多層配線基板を用いて、実施例の薄膜配線板における効果を確認した。
セラミック基板の下面には、配線導体と電気的に接続された接続パッドを形成した。セラミック基板の配線導体は、タングステンのメタライズ層により形成した。
薄膜配線層板は、厚みが約25μmの液晶ポリマーからなる樹脂絶縁層と、厚みが約10μmの銅からなる薄膜導体層とを交互に3層積層して作製した。
薄膜導体層は、樹脂絶縁層の主面に貼り付けた銅箔をエッチング加工することによって形成した。薄膜導体層の側面の傾斜角度は、約60度に設定した。また、側面の表面粗さは約600nmとした。
薄膜導体層は、薄膜配線層の内部において幅が約80μm、長さが約130μmの長方形状
のパターンを形成し、1000×1000個の並びで縦横に配列した。それぞれの薄膜導体層を貫通導体によって上下に接続させた。接続形態は、複数の薄膜導体層同士が順次鎖状に接続された、いわゆるデイジーチェン形状に接続とした。
貫通導体は、スズ−銀はんだを、樹脂絶縁層に設けた貫通孔内に充填することによって、設けた。貫通導体は、断面視において台形状であり、側面の傾斜角度は約60度とした。
また、比較例として、薄膜導体層の側面を傾斜させていない薄膜配線板を用いて多層配線基板を作製した。
これらの実施例および比較例の多層配線基板について、デジタルマルチメータによりデイジーチェン(薄膜導体層間)の接続抵抗値を測定した。試験方法は、まず初期の抵抗値を測定し、後に配線基板をヒーターブロック上で約200℃の加熱を複数回(5回程度)繰
り返し、再度抵抗値を測定する。更に、−55℃〜125℃の条件下における温度サイクル試
験(TCT)を1000サイクル実施した後の抵抗値を測定し、初期の抵抗値に対する接続抵抗値の変化を比較した。薄膜導体層が傾いているときには、薄膜導体層間の接続抵抗値が増加する傾向がある。
その結果、実施例の多層配線基板では薄膜導体層間の接続抵抗値の増大がみられず、薄膜導体層の傾き等の変形が抑制されていることが確認された。これに対して、比較例の多層配線基板では、初期で接続抵抗値のばらつきがみられた。また加熱後、温度サイクル試験後においては、接続抵抗値の増大が確認され、一部において断線も生じていた。
以上により、本発明の薄膜配線板、およびこれを用いた多層配線基板における、薄膜導体層の変形を抑制する効果が確認された。
1・・・薄膜配線板
2・・・樹脂絶縁層
3・・・薄膜導体層
4・・・ビア導体
5・・・セラミック基板
6・・・配線導体
7・・・プローブ
11・・・多層配線基板
12・・・プローブカード用基板

Claims (6)

  1. 積層された複数の樹脂絶縁層と、
    前記複数の樹脂絶縁層の層間に設けられた薄膜導体層と、
    前記複数の樹脂絶縁層のうち少なくとも一つの樹脂絶縁層を厚み方向に貫通しており、上端が前記薄膜導体層の下面に接続されたビア導体とを備えており、
    前記薄膜導体層の側面が、上方向に向かって内側に傾斜していることを特徴とする薄膜配線板。
  2. 前記薄膜導体層の前記側面の表面粗さが、前記薄膜導体層の主面の表面粗さよりも大きいことを特徴とする請求項1記載の薄膜配線板。
  3. 前記薄膜導体層が、該薄膜導体層の厚みと同じ深さで、下側の前記樹脂絶縁層内に埋まっていることを特徴とする請求項1または請求項2記載の薄膜配線板。
  4. 前記ビア導体の側面が、前記薄膜導体層の前記側面と同じ向きに傾斜していることを特徴とする請求項3記載の薄膜配線板。
  5. 請求項1記載の薄膜配線板と、
    上面を有しており、該上面に前記薄膜配線板が積層されたセラミック基板とを備えており、
    前記薄膜導体層の一部が、最上層の前記樹脂絶縁層の上面に露出していることを特徴とする多層配線基板。
  6. 請求項5記載の多層配線基板と、
    前記最上層の樹脂絶縁層の前記上面に露出している前記薄膜導体層に接続されたプローブとを備えることを特徴とするプローブカード用基板。
JP2012236958A 2012-10-26 2012-10-26 薄膜配線板、多層配線基板およびプローブカード用基板 Pending JP2014086679A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012236958A JP2014086679A (ja) 2012-10-26 2012-10-26 薄膜配線板、多層配線基板およびプローブカード用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012236958A JP2014086679A (ja) 2012-10-26 2012-10-26 薄膜配線板、多層配線基板およびプローブカード用基板

Publications (1)

Publication Number Publication Date
JP2014086679A true JP2014086679A (ja) 2014-05-12

Family

ID=50789430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012236958A Pending JP2014086679A (ja) 2012-10-26 2012-10-26 薄膜配線板、多層配線基板およびプローブカード用基板

Country Status (1)

Country Link
JP (1) JP2014086679A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019044706A1 (ja) * 2017-08-29 2019-03-07 京セラ株式会社 電子部品搭載用基板、電子装置および電子モジュール

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252459A (ja) * 2001-02-26 2002-09-06 Kyocera Corp 多層配線基板及びその製造方法
JP2003298240A (ja) * 2002-04-05 2003-10-17 Sohwa Corporation 多層回路基板
JP2008270346A (ja) * 2007-04-17 2008-11-06 Shinko Electric Ind Co Ltd 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP2010078541A (ja) * 2008-09-29 2010-04-08 Kyocera Corp 配線基板、この配線基板の製造方法、多層配線基板及びプローブカード
JP2011108959A (ja) * 2009-11-20 2011-06-02 Kyocera Corp 配線基板およびプローブカードならびに電子装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252459A (ja) * 2001-02-26 2002-09-06 Kyocera Corp 多層配線基板及びその製造方法
JP2003298240A (ja) * 2002-04-05 2003-10-17 Sohwa Corporation 多層回路基板
JP2008270346A (ja) * 2007-04-17 2008-11-06 Shinko Electric Ind Co Ltd 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP2010078541A (ja) * 2008-09-29 2010-04-08 Kyocera Corp 配線基板、この配線基板の製造方法、多層配線基板及びプローブカード
JP2011108959A (ja) * 2009-11-20 2011-06-02 Kyocera Corp 配線基板およびプローブカードならびに電子装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019044706A1 (ja) * 2017-08-29 2019-03-07 京セラ株式会社 電子部品搭載用基板、電子装置および電子モジュール
CN111033771A (zh) * 2017-08-29 2020-04-17 京瓷株式会社 电子部件搭载用基板、电子装置及电子模块
JPWO2019044706A1 (ja) * 2017-08-29 2020-09-24 京セラ株式会社 電子部品搭載用基板、電子装置および電子モジュール
US11004781B2 (en) 2017-08-29 2021-05-11 Kyocera Corporation Electronic component mounting substrate, electronic device, and electronic module
EP3678196A4 (en) * 2017-08-29 2021-05-19 KYOCERA Corporation SUBSTRATE FOR ASSEMBLY OF ELECTRONIC COMPONENTS, ELECTRONIC DEVICE, AND ELECTRONIC MODULE
CN111033771B (zh) * 2017-08-29 2023-10-20 京瓷株式会社 电子部件搭载用基板、电子装置及电子模块

Similar Documents

Publication Publication Date Title
JP5550280B2 (ja) 多層配線基板
JP5744210B2 (ja) 薄膜配線基板およびプローブカード用基板
JP6699969B2 (ja) 電子部品検査用の多層配線基板
JP2015012013A (ja) 多層配線基板およびそれを備えたプローブカード用基板
JP6100617B2 (ja) 多層配線基板およびプローブカード用基板
JP2011151103A (ja) 電子部品相互の接続構造及び接続方法
JP3854160B2 (ja) 多層配線基板
JP5964658B2 (ja) 薄膜配線基板
JP6324669B2 (ja) 多層配線基板及びその製造方法
JP5574917B2 (ja) 多層配線基板
JP2014086679A (ja) 薄膜配線板、多層配線基板およびプローブカード用基板
JP2013207204A (ja) 配線母基板
JP5996971B2 (ja) 多層配線基板およびそれを用いたプローブカード
JP2004214586A (ja) 多層配線基板
JP5836751B2 (ja) 薄膜配線基板
JP6418918B2 (ja) プローブカード用回路基板およびそれを備えたプローブカード
JP2013191678A (ja) 多層配線基板
JP2015159242A (ja) 配線基板およびそれを備えた多層配線基板
JP2015225963A (ja) 配線基板、電子装置および電子モジュール
JP2014049588A (ja) 薄膜多層基板、プローブカード用基板および薄膜多層基板の製造方法
JP2009281962A (ja) 回路基板およびプローブ端子付き回路基板
JP2015012157A (ja) 配線基板および電子装置
JP2011228727A (ja) 配線基板、並びにその配線基板を備えた電子装置およびプローブカード
JP2011249593A (ja) 多数個取り配線基板
JP4467341B2 (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160119

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160705