JP2010078541A - 配線基板、この配線基板の製造方法、多層配線基板及びプローブカード - Google Patents

配線基板、この配線基板の製造方法、多層配線基板及びプローブカード Download PDF

Info

Publication number
JP2010078541A
JP2010078541A JP2008249771A JP2008249771A JP2010078541A JP 2010078541 A JP2010078541 A JP 2010078541A JP 2008249771 A JP2008249771 A JP 2008249771A JP 2008249771 A JP2008249771 A JP 2008249771A JP 2010078541 A JP2010078541 A JP 2010078541A
Authority
JP
Japan
Prior art keywords
insulating substrate
main surface
via hole
wiring board
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008249771A
Other languages
English (en)
Other versions
JP5361314B2 (ja
Inventor
Toshihiro Hashimoto
利弘 橋本
Tadashi Miyawaki
匡史 宮脇
Yoshinori Konishi
芳紀 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2008249771A priority Critical patent/JP5361314B2/ja
Publication of JP2010078541A publication Critical patent/JP2010078541A/ja
Application granted granted Critical
Publication of JP5361314B2 publication Critical patent/JP5361314B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】熱応力のように、導電部材から絶縁性基板に向かって応力が加わる場合、及び、外部からセラミック基板に応力が加わることにより、絶縁性基板から導電部材に向かって応力が加わる場合に、導体部とセラミック基板の界面の一部に応力が集中して、導体部がセラミック基板から剥離する可能性がある。
【解決手段】第1の絶縁性基板と、第1の絶縁性基板上に配設され、ビアホールを備えた第2の絶縁性基板と、ビアホールに充填された導電部材とを有する配線基板であって、第2の絶縁性基板を断面視した場合に、ビアホールを第2の絶縁性基板の主面側の上端部の径よりも第2の絶縁性基板の裏面側の開口部の径が大きく、表面が内側に凸となる曲線形状とする。
【選択図】図2

Description

本発明は、プローブカードに用いられる配線基板に関するものである。プローブカードは半導体ウェハに形成された半導体素子や半導体集積回路の電気的特性を測定する評価試験において利用される。
従来から、プローブカードに使用される配線基板としては、主面を備えた第1の絶縁性基板と、第1の絶縁性基板の主面上に配設され、主面と裏面と主面から裏面にかけて貫通するビアホールとを備えた第2の絶縁性基板と、ビアホール内に配設された導電部材とを有するものが用いられている。
このような配線基板を用いてプローブカードを作製した場合、プローブピンの実装工程のような加熱処理工程において、絶縁性基板と導電部材との間で熱膨張率に差があることから、導電部材から絶縁性基板に向かって熱応力が加わる。このとき、導電部材が柱状体であると、導電部材の中心から、第1の絶縁性基板の主面に対して平行な方向に放射状に熱応力が加わるので、配線基板の一部にクラックが生じる可能性があった。
そこで、特許文献1に記載のセラミック基板のように、略円錐台形状の導体部を用いることにより、基板の積層方向に熱応力を分散させることが堤案されている。特許文献1に記載のセラミック基板では、略円錐台形状の導体部を用いることにより、導電部材から絶縁性基板に向かって加わる熱応力を、第1のセラミック基板の主面又は裏面側に傾斜下方向にさせることができる。そのため、配線基板の一部にクラックが生じる可能性を小さくすることができる。
特開2007−324419号公報
特許文献1に記載のセラミック基板は、セラミック基板の主面に対して垂直な断面において導体部とセラミック基板の界面が直線状となっている。そのため、上記の熱応力のように、導電部材から絶縁性基板に向かって応力が加わる場合、及び、外部からセラミック基板に応力が加わることにより、絶縁性基板から導電部材に向かって応力が加わる場合に、導体部とセラミック基板の界面の一部に応力が集中して、導体部がセラミック基板から剥離する可能性がある。
近年、半導体ウェハの大型化が進む中で、半導体素子の狭ピッチ、微細配線化が進んでいる。また、これに伴い、プローブカード及びこれに用いられる配線基板においても、導体パターンの微細配線化が進んでいる。そのため、導電部材と絶縁性基板の接合面積が小さくなっているので、導電部材が絶縁性基板から剥離しやすくなっている。
本発明は、上記の課題に鑑みてなされたものであり、導電部材と絶縁性基板の接合性を高め、電気的な信頼性を高めた配線基板を提供することを目的とする。
本発明の配線基板は、主面を備えた第1の絶縁性基板と、該第1の絶縁性基板の主面上に配設され、主面と裏面と前記主面から前記裏面にかけて貫通するビアホールとを備えた第2の絶縁性基板と、前記ビアホール内に配設された導電部材とを有している。そして、前記第2の絶縁性基板の主面に対して垂直な断面において前記第2の絶縁性基板を断面視した場合に、前記ビアホールは、前記第2の絶縁性基板の主面側の上端部の径よりも前記第2の絶縁性基板の裏面側の下端部の径が大きく、前記ビアホールの表面が内側に凸となる曲線形状である。
本発明の配線基板によれば、第2の絶縁性基板の主面に対して垂直な断面において第2の絶縁性基板を断面視した場合に、ビアホールは、第2の絶縁性基板の主面側の上端部の径よりも第2の絶縁性基板の裏面側の下端部の径が大きく、ビアホールの表面が内側に凸となる曲線形状である。これにより、導電部材と絶縁性基板の接合面積が増加する。また、ビアホールの表面が内側に凸となる曲線形状であることから、導電部材から絶縁性基板に向かって応力が加わる場合、及び、絶縁性基板から導電部材に向かって応力が加わる場合においても、絶縁性基板及び導電部材が変形しにくくなる。結果として、導電部材と絶縁性基板の接合性が高められ、電気的な信頼性が高められる。
以下、本発明の配線基板について図面を用いて詳細に説明する。
図1、2に示すように、本発明の第1の実施形態にかかる配線基板1は、主面3aを備えた第1の絶縁性基板3と、第1の絶縁性基板3の主面3a上に配設され、主面5aと主面5aと反対側の裏面5bと主面5aから裏面5bにかけて貫通するビアホール7とを備えた第2の絶縁性基板5と、ビアホール7内に配設された導電部材9とを有している。そして、第2の絶縁性基板5の主面5aに対して垂直な断面において第2の絶縁性基板5を断面視した場合に、ビアホール7は、第2の絶縁性基板5の主面5a側の上端部の径R1よりも第2の絶縁性基板5の裏面5b側の下端部の径R2が大きく、ビアホール7の表面が内側に凸となる曲線形状である。
このように、本実施形態の配線基板1におけるビアホール7は、ビアホール7の表面が内側に凸となる曲線形状であることから、第2の絶縁性基板5と導電部材9との接合面に大きな応力が加わった場合であっても、第2の絶縁性基板5と導電部材9の接合面の広範囲に応力を分散させるとともに、第2の絶縁性基板5の主面5a側若しくは裏面5b側へ応力を逃がすことができる。そのため、絶縁性基板及び導電部材9が変形しにくくなるので、導電部材9と絶縁性基板の接合性が高められ、電気的な信頼性が高められる。
ビアホール7は、主面5a側の上端部及び裏面5b側の下端部の径よりも第2の絶縁性基板5の厚み方向の中央部分における径が小さい括れ形状であっても良いが、主面5a側の上端部から裏面5b側の下端部に向かって径が漸次増加することが好ましい。第2の絶縁性基板5と導電部材9との接合面に大きな応力が加わった場合であっても、第2の絶縁性基板5の厚み方向の中央部分に応力がこもることを抑制し、第2の絶縁性基板5の主面5a側若しくは裏面5b側へ応力を逃がすことができるからである。
本実施形態の第1の絶縁性基板3は、主面3aを備えている。第1の絶縁性基板3としては、絶縁性の良好な部材を用いればよい。具体的には、セラミックス部材及び樹脂を用いることができる。
本実施形態の第2の絶縁性基板5は、第1の絶縁性基板3の主面3a上に配設されている。また、本実施形態の第2の絶縁性基板5は、主面5aと主面5aと反対側の裏面5bと主面5aから裏面5bにかけて貫通するビアホール7とを備えている。第2の絶縁性基板5としては、第1の絶縁性基板3と同様に、絶縁性の良好な部材を用いればよい。具体的には、セラミックス部材及び樹脂を用いることができる。
第2の絶縁性基板5の主面5aが第1の絶縁性基板3の主面3aと接するように、第2の絶縁性基板5を第1の絶縁性基板3の主面3a上に配設しても良いが、本実施形態のように、第2の絶縁性基板5の裏面5bが第1の絶縁性基板3の主面3aと接するように、第2の絶縁性基板5を第1の絶縁性基板3の主面3a上に配設することが好ましい。これにより、第2の絶縁性基板5の上方から第2の絶縁性基板5に加わる応力を、第2の絶縁性基板5の下方の広範囲に分散させやすくなるからである。
本実施形態の配線基板1をプローブカード21に用いる場合には、被測定物である半導体素子への接触性を考慮して、第1の絶縁性基板3として剛性の高いセラミックス部材を用いるとともに第2の絶縁性基板5としてピッチ精度を高めやすい樹脂を用いることが好ましい。
本実施形態の導電部材9は、第2の絶縁性基板5のビアホール7内に配設されている。導電部材9は、ビアホール7全体に充填されていてもよいが、ビアホール7表面と接するとともに空隙又は凹部を有することが好ましい。空隙や凹部を有している場合には、これらの部分で応力を吸収することができるので、導電部材9と第2の絶縁性基板5の接合性を向上させることができるからである。導電部材9としては、電気伝導性の良好な部材を用いればよい。具体的には、Sn,Ag,Au及びCuのような金属導体を用いることができる。特にW,Mo及びMnのような融点の高い金属導体を用いることが好ましい。
次に、本発明の第2の実施形態にかかる配線基板1について説明する。
図3に示すように、本実施形態にかかる配線基板1は、第1の実施形態にかかる配線基板1と比較して、第2の絶縁性基板5の主面5aに対して垂直な断面において、ビアホール7の主面5a側の上端部の中心がビアホール7の裏面5b側の下端部の中心よりも第2の絶縁性基板5の側面に近い形状である。これにより、配線基板1の側面側に応力を分散させる効果も高めることができる。
次に、本発明の一実施形態にかかる多層配線基板について説明する。
図4、5に示すように、本実施形態の多層配線基板11は、上記の実施形態に代表される配線基板1と、第2の絶縁性基板5の主面5a上に配設され、主面13aと裏面13bと主面13aから裏面13bにかけて貫通する第2のビアホール15とを備えた第3の絶縁性基板13とを備えている。また、第3の絶縁性基板13の主面13aに対して垂直な断面において第3の絶縁性基板13を断面視した場合に、第2のビアホール15は、第3の絶縁性基板13の主面13a側の上端部の径よりも第3の絶縁性基板13の裏面13b側の下端部の径が大きく、第2のビアホール15の表面が内側に凸となる曲線形状である。そして、第2の絶縁性基板5における第1のビアホール7の曲率半径が、第2のビアホール15の曲率半径よりも大きい。
第1のビアホール7及び第2のビアホール15が上記のように形成されていることにより、導電部材9と絶縁性基板の接合性が高められ、電気的な信頼性が高められる。第1のビアホール7は、第2の絶縁性基板5の主面5a側の上端部の径よりも第2の絶縁性基板5の裏面5b側の下端部の径が大きい形状であることから、第2の絶縁性基板5の主面5a側から第2の絶縁性基板5に加わる応力により、第2の絶縁性基板5と導電部材9との界面に加わる応力を第2の絶縁性基板5と導電部材9との界面の広範囲に分散させることができる。
また、第2のビアホール15は、第3の絶縁性基板13の主面13a側の上端部の径よりも第3の絶縁性基板13の裏面13b側の下端部の径が大きい形状であることから、第3の絶縁性基板13の主面13a側から第3の絶縁性基板13に加わる応力により、第3の絶縁性基板13と導電部材9との界面に加わる応力を第3の絶縁性基板13と導電部材9との界面の広範囲に分散させることができる。
このとき、第3の絶縁性基板13が第2の絶縁性基板5の主面5a上に配設されていることから、第2の絶縁性基板5よりも第3の絶縁性基板13に局所的に大きな応力が加わりやすい。しかしながら、本実施形態にかかる配線基板1では、第2の絶縁性基板5における第1のビアホール7の曲率半径が、第2のビアホール15の曲率半径よりも大きいことから、第3の絶縁性基板13と導電部材9との界面に局所的に加わる大きな応力を第3の絶縁性基板13と導電部材9との界面の広範囲に分散させるとともに、第2の絶縁性基板5と導電部材9との界面に加わる応力を第2の絶縁性基板5と導電部材9との界面のさらに広範囲に分散させることができる。言い換えれば、局所的に加わる強い応力を段階的に分散させることができる。そのため、多層配線基板11全体の耐久性を向上させることができる。
また、第2の絶縁性基板5と第3の絶縁性基板13との間に接着材層を介在させることが好ましい。これにより、第2の絶縁性基板5と第3の絶縁性基板13の接合性を高めることができるので、多層配線基板11の耐久性を向上させることができるからである。
次に、本発明の配線基板の製造方法について説明する。
図6、7に示すように、本発明の第1の実施形態にかかる配線基板1の製造方法は、主面3aを備えた第1の絶縁性基板3と、主面5aと裏面5bとを備えた第2の絶縁性基板5とを準備する工程(第1の工程)と、第2の絶縁性基板5に主面5aから裏面5bにかけて貫通するビアホール7を形成し、ビアホール7内に導電部材9を配設する工程(第2の工程)と、第1の絶縁性基板3の主面3a上に、第2の絶縁性基板5を配設する工程(第3の工程)と、第1の押圧部材17を用いて第2の絶縁性基板5の主面5a側から裏面5b側に向かって第2の絶縁性基板5を押圧する工程(第4の工程)と、第1の押圧部材17よりも硬度の小さい第2の押圧部材19を用いて第2の絶縁性基板5の主面5a側から裏面5b側に向かって第2の絶縁性基板5を押圧する工程(第5の工程)と、を有している。
このように、本実施形態にかかる配線基板1の製造方法は、第4の工程及び第5の工程という2つの第2の絶縁性基板5を押圧する工程を備えている。第4の工程において、第1の絶縁性基板3と第2の絶縁性基板5の位置決めを図ることができる。そして、第5の工程において、第1の押圧部材17よりも硬度の小さい第2の押圧部材19を用いていることにより、第2の押圧部材19が第2の絶縁性基板5に密着するので、第1の絶縁性基板3と第2の絶縁性基板5との接合性を高めることができる。
第2の絶縁性基板5を押圧する工程が第5の工程のみである場合、第1の絶縁性基板3と第2の絶縁性基板5との間で位置ずれが生じる可能性があるが、本実施形態のように、第4の工程及び第5の工程を備えていることにより、第1の絶縁性基板3と第2の絶縁性基板5との間での位置ずれの発生を抑制できる。
さらに、第2の押圧部材19が第2の絶縁性基板5に密着することにより、第2の絶縁性基板5の広範囲にばらつきの小さな押圧力を加えることができる。そのため、第2の絶縁性基板5に加わる応力が、第2の絶縁性基板5の下方に位置する第1の絶縁性基板3だけでなく、導電部材9にも加わりやすくなる。そのため、この第5の工程により、第2の絶縁性基板5の主面5a側の上端部の径よりも第2の絶縁性基板5の裏面5b側の下端部の径が大きく、表面が内側に凸となる曲線形状のビアホール7を容易に形成することができる。結果として、第2の絶縁性基板5と導電部材9の結合面をビアホール7の中心側に凸となる曲線形状とすることができるので、導電部材9と第2の絶縁性基板5の接合性が高められ、電気的な信頼性が高められる。
より具体的に説明すると、先ず第1の工程において、主面3aを備えた第1の絶縁性基板3と、主面5aと裏面5bとを備えた第2の絶縁性基板5とを準備する。そして、第2の工程において、第2の絶縁性基板5に主面5aから裏面5bにかけて貫通するビアホール7を形成し、ビアホール7内に導電部材9を配設する。さらに、第3の工程として、第1の絶縁性基板3の主面3a上に、第2の絶縁性基板5を配設する。
このとき、第2の工程の後、第3の工程を行ってもよく、第3の工程の後、第2の工程を行ってもよい。つまり、第1の絶縁性基板3の主面3a上に第2の絶縁性基板5を配設したのち、第2の絶縁性基板5にビアホール7を形成し、ビアホール7内に導電部材9を配設してもよく、また、第2の絶縁性基板5にビアホール7を形成し、ビアホール7内に導電部材9を配設したのち、第1の絶縁性基板3の主面3a上に第2の絶縁性基板5を配設してもよい。
さらに、第4の工程として、図6に示すように、第1の押圧部材17を用いて第2の絶縁性基板5の主面5a側から裏面5b側に向かって第2の絶縁性基板5を押圧する。第1の押圧部材17としては、第2の押圧部材19と比較して相対的に硬度の大きい部材を用いればよく、具体的には、ガラス板又は金属板を用いることができる。
最後に、第5の工程として、図7に示すように、第1の押圧部材17よりも硬度の小さい第2の押圧部材19を用いて第2の絶縁性基板5の主面5a側から裏面5b側に向かって第2の絶縁性基板5を押圧する。第2の押圧部材19としては、第1の押圧部材17と比較して相対的に硬度の小さい部材を用いればよく、具体的には、樹脂性シートなどの軟質部材を用いることができる。
ビアホール7を形成する工程において、第2の絶縁性基板5の主面5a側の上端部の径よりも第2の絶縁性基板5の裏面5b側の開口部の径が大きいビアホール7を形成することが好ましい。これにより、第2の絶縁性基板5と導電部材9との接合面に第5の工程における押圧力が伝わりやすくなるので、第2の絶縁性基板5と導電部材9の結合面をビアホール7の中心側に凸となる曲線形状により形成しやすくなるからである。
また、第2の押圧部材19は、導電部材9よりも硬度が小さく、第2の絶縁性基板5よりも硬度が大きいことが好ましい。これにより、導電部材9の厚み方向の変形を抑えつつ第2の絶縁性基板5の厚み方向の変形を促進させることができるので、第2の絶縁性基板5と導電部材9の接合面をビアホール7の中心側に凸となる曲線形状に変形させ易くなるからである。
次に、本発明の一実施形態にかかるプローブカードについて説明する。
図8に示すように、本実施形態のプローブカード21は、上記の実施形態に代表される配線基板1を具備し、主面及び裏面を有する測定用配線基板23と、測定用配線基板23の主面上に配設された測定端子25と、測定用配線基板23の裏面上に配設された接続端子27と、を備えている。
本実施形態において、測定端子25は、測定用配線基板23の主面上に配設された配線導体29を介して導電部材9と電気的に接続されている。また、接続端子27は、第1の絶縁性基板3を貫通する貫通導体31を介して導電部材9と電気的に接続されている。
本実施形態のプローブカード21においては、被測定物である半導体素子の端子をプローブカード21の測定端子25に電気的に接続し、半導体素子に通電する。ここで、通電するとは、単に電圧を印加する場合だけでなく、半導体素子に信号を入力することも意図している。そして、接続端子27を介して取り出した出力を測定して期待値と比較することで半導体素子の良否を判定することができる。
なお、本発明は、上記の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を行うことは何ら差し支えない。
本発明の第1の実施形態における配線基板を示す斜視図である。 図1に示す配線基板の断面図である。 本発明の第2の実施形態における配線基板を示す断面図である。 本発明の一実施形態にかかる多層配線基板を示す斜視図である。 図4に示す多層配線基板の断面図である。 本発明の一実施形態にかかる配線基板の製造方法を示す断面図である。 本発明の一実施形態にかかる配線基板の製造方法を示す断面図である。 本発明の一実施形態にかかるプローブカードを示す断面図である。
符号の説明
1・・・配線基板
3・・・第1の絶縁性基板
3a・・・主面
5・・・第2の絶縁性基板
5a・・・主面
5b・・・裏面
7・・・ビアホール(第1のビアホール)
9・・・導電部材
11・・・多層配線基板
13・・・第3の絶縁性基板
13a・・・主面
13b・・・裏面
15・・・第2のビアホール
17・・・第1の押圧部材
19・・・第2の押圧部材
21・・・プローブカード
23・・・測定用配線基板
25・・・測定端子
27・・・接続端子
29・・・配線導体
31・・・貫通導体

Claims (8)

  1. 主面を備えた第1の絶縁性基板と、該第1の絶縁性基板の主面上に配設され、主面と裏面と前記主面から前記裏面にかけて貫通するビアホールとを備えた第2の絶縁性基板と、前記ビアホール内に配設された導電部材とを有する配線基板であって、
    前記第2の絶縁性基板の主面に対して垂直な断面において前記第2の絶縁性基板を断面視した場合に、前記ビアホールは、前記第2の絶縁性基板の主面側の上端部の径よりも前記第2の絶縁性基板の裏面側の下端部の径が大きく、前記ビアホールの表面が内側に凸となる曲線形状であることを特徴とする配線基板。
  2. 前記第2の絶縁性基板の主面に対して垂直な断面において、前記ビアホールは、前記ビアホールの前記主面側の上端部の中心が前記ビアホールの前記裏面側の下端部の中心よりも前記第2の絶縁性基板の側面に近い形状であることを特徴とする請求項1に記載の配線基板。
  3. 前記ビアホールは、前記主面側の上端部から前記裏面側の下端部に向かって径が漸次増加することを特徴とする請求項1に記載の配線基板。
  4. 請求項1に記載の配線基板と、前記第2の絶縁性基板の主面上に配設され、主面と裏面と前記主面から前記裏面にかけて貫通する第2のビアホールとを備えた第3の絶縁性基板とを備えた多層配線基板であって、
    前記第3の絶縁性基板の主面に対して垂直な断面において前記第3の絶縁性基板を断面視した場合に、前記第2のビアホールは、前記第3の絶縁性基板の主面側の上端部の径よりも前記第3の絶縁性基板の裏面側の下端部の径が大きく、前記第2のビアホールの表面が内側に凸となる曲線形状であって、
    前記第2の絶縁性基板のビアホールを第1のビアホールとした場合に、該第1のビアホールの曲率半径が、前記第2のビアホールの曲率半径よりも大きいことを特徴とする多層配線基板。
  5. 主面を備えた第1の絶縁性基板と、主面と裏面とを備えた第2の絶縁性基板とを準備する工程と、
    前記第2の絶縁性基板に前記主面から前記裏面にかけて貫通するビアホールを形成し、該ビアホール内に導電部材を配設する工程と、
    前記第1の絶縁性基板の主面上に、前記第2の絶縁性基板を配設する工程と、
    第1の押圧部材を用いて前記第2の絶縁性基板の主面側から裏面側に向かって前記第2の絶縁性基板を押圧する工程と、
    前記第1の押圧部材よりも硬度の小さい第2の押圧部材を用いて前記第2の絶縁性基板の主面側から裏面側に向かって前記第2の絶縁性基板を押圧する工程と、を有する配線基板の製造方法。
  6. 前記ビアホールを形成する工程において、前記第2の絶縁性基板の主面側の上端部の径よりも前記第2の絶縁性基板の裏面側の下端部の径が大きいビアホールを形成することを特徴とする請求項5に記載の配線基板の製造方法。
  7. 前記第2の押圧部材は、前記導電部材よりも硬度が小さく、前記第2の絶縁性基板よりも硬度が大きいことを特徴とする請求項5に記載の配線基板の製造方法。
  8. 請求項1に記載の配線基板を具備し、主面及び裏面を有する測定用配線基板と、該測定用配線基板の主面上に配設された測定端子と、前記測定用配線基板の主面上に配設された接続端子と、を備えたプローブカード。
JP2008249771A 2008-09-29 2008-09-29 多層配線基板及びプローブカード Active JP5361314B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008249771A JP5361314B2 (ja) 2008-09-29 2008-09-29 多層配線基板及びプローブカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008249771A JP5361314B2 (ja) 2008-09-29 2008-09-29 多層配線基板及びプローブカード

Publications (2)

Publication Number Publication Date
JP2010078541A true JP2010078541A (ja) 2010-04-08
JP5361314B2 JP5361314B2 (ja) 2013-12-04

Family

ID=42209151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008249771A Active JP5361314B2 (ja) 2008-09-29 2008-09-29 多層配線基板及びプローブカード

Country Status (1)

Country Link
JP (1) JP5361314B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014086679A (ja) * 2012-10-26 2014-05-12 Kyocera Corp 薄膜配線板、多層配線基板およびプローブカード用基板
JP2019033179A (ja) * 2017-08-08 2019-02-28 Tdk株式会社 コイル部品
JP2020191388A (ja) * 2019-05-22 2020-11-26 新光電気工業株式会社 配線基板、及び配線基板の製造方法
KR20220042712A (ko) * 2020-09-28 2022-04-05 주식회사 디아이티 프레임과의 결합수단을 구비한 다층 세라믹 기판 및 그의 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03227590A (ja) * 1990-02-01 1991-10-08 Fujitsu Ltd ビアの形成方法
JPH118473A (ja) * 1997-06-18 1999-01-12 Ngk Spark Plug Co Ltd プリント配線板
JP2000216514A (ja) * 1999-01-27 2000-08-04 Matsushita Electric Ind Co Ltd 配線基板とその製造方法
JP2003008224A (ja) * 2001-06-25 2003-01-10 Kyocera Corp 多層基板
JP2003203954A (ja) * 1999-11-18 2003-07-18 Ibiden Co Ltd 検査装置およびプローブカード
JP2004363428A (ja) * 2003-06-06 2004-12-24 Ngk Spark Plug Co Ltd 積層電子部品の製造方法および積層電子部品の製造装置
JP2007324419A (ja) * 2006-06-01 2007-12-13 Tdk Corp セラミック基板及び複合配線基板、並びにそれらの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03227590A (ja) * 1990-02-01 1991-10-08 Fujitsu Ltd ビアの形成方法
JPH118473A (ja) * 1997-06-18 1999-01-12 Ngk Spark Plug Co Ltd プリント配線板
JP2000216514A (ja) * 1999-01-27 2000-08-04 Matsushita Electric Ind Co Ltd 配線基板とその製造方法
JP2003203954A (ja) * 1999-11-18 2003-07-18 Ibiden Co Ltd 検査装置およびプローブカード
JP2003008224A (ja) * 2001-06-25 2003-01-10 Kyocera Corp 多層基板
JP2004363428A (ja) * 2003-06-06 2004-12-24 Ngk Spark Plug Co Ltd 積層電子部品の製造方法および積層電子部品の製造装置
JP2007324419A (ja) * 2006-06-01 2007-12-13 Tdk Corp セラミック基板及び複合配線基板、並びにそれらの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014086679A (ja) * 2012-10-26 2014-05-12 Kyocera Corp 薄膜配線板、多層配線基板およびプローブカード用基板
JP2019033179A (ja) * 2017-08-08 2019-02-28 Tdk株式会社 コイル部品
JP2020191388A (ja) * 2019-05-22 2020-11-26 新光電気工業株式会社 配線基板、及び配線基板の製造方法
KR20220042712A (ko) * 2020-09-28 2022-04-05 주식회사 디아이티 프레임과의 결합수단을 구비한 다층 세라믹 기판 및 그의 제조 방법
KR102466911B1 (ko) 2020-09-28 2022-11-14 주식회사 디아이티 프레임과의 결합수단을 구비한 다층 세라믹 기판 및 그의 제조 방법

Also Published As

Publication number Publication date
JP5361314B2 (ja) 2013-12-04

Similar Documents

Publication Publication Date Title
JP5500870B2 (ja) 接続端子付き基板及び電子部品のソケット等
US8449339B2 (en) Connector assembly and method of manufacture
JP4903723B2 (ja) 配線基板、および電子装置
TWI344323B (ja)
JP2006332545A (ja) 配線基板、半導体装置および表示モジュール
EP1653508A3 (en) Semiconductor device and manufacturing method of the same
JP2011014451A (ja) 接続端子付き基板
JP2007218890A5 (ja)
JP5361314B2 (ja) 多層配線基板及びプローブカード
KR101019554B1 (ko) 프로브 및 그의 제조방법
JP5408602B2 (ja) 多層配線基板
JP2013093366A (ja) フレキシブル配線基板およびその製造方法
JP2009004813A (ja) 半導体搭載用配線基板
JP2008166432A (ja) クラックを生じにくい半田接合部、該半田接続部を備える回路基板などの電子部品、半導体装置、及び電子部品の製造方法
JP5486848B2 (ja) 半導体装置およびその製造方法
JP4821995B2 (ja) 半導体装置の製造方法
JP2008070271A (ja) シート状プローブおよびその製造方法ならびにその応用
JP2006269796A (ja) 配線基板のピン構造
JP2009281962A (ja) 回路基板およびプローブ端子付き回路基板
JP5482647B2 (ja) 基板の試験方法
JP2018152433A (ja) 配線基板
JP4429280B2 (ja) 半導体搭載用配線基板の製造方法、及び半導体装置の製造方法
JP2014086679A (ja) 薄膜配線板、多層配線基板およびプローブカード用基板
US20080210457A1 (en) Tape carrier for semiconductor device and method for making same
JP5334545B2 (ja) 配線基板及びこれを用いたプローブカード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130903

R150 Certificate of patent or registration of utility model

Ref document number: 5361314

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150