JP2007324419A - セラミック基板及び複合配線基板、並びにそれらの製造方法 - Google Patents
セラミック基板及び複合配線基板、並びにそれらの製造方法 Download PDFInfo
- Publication number
- JP2007324419A JP2007324419A JP2006153841A JP2006153841A JP2007324419A JP 2007324419 A JP2007324419 A JP 2007324419A JP 2006153841 A JP2006153841 A JP 2006153841A JP 2006153841 A JP2006153841 A JP 2006153841A JP 2007324419 A JP2007324419 A JP 2007324419A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- ceramic substrate
- resin layer
- wiring board
- composite wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】 セラミック基板本体と、前記セラミック基板本体表面に形成された樹脂層を含む樹脂層部と、前記セラミック基板本体の表面に突出形成された焼結金属からなる柱状導体とを備え、前記柱状導体の少なくとも一部は、所定形状の導体部が複数重なり合った多段構造を有する。前記各導体部は略円錐台形状とされている。樹脂層部は、複数の前記樹脂層と配線層とが交互に積層されてなり、樹脂層の厚さが当該樹脂層を貫通する導体部の高さと略等しくされている。
【選択図】 図1
Description
本発明を適用した複合配線基板の一例を、図1に示す。図1に示す複合配線基板1は、セラミック基板本体2と、セラミック基板本体2の表面に形成された樹脂層部3と、セラミック基板本体2の表面を基点とし、樹脂層部3側に突出形成された柱状導体4とを備えている。
本実施形態は、第1の実施形態の複合配線基板を製造するに際して樹脂層毎に硬化処理及び表面粗化処理を行う例である。なお、これより以下の説明では、先の説明と重複する説明は省略する。
本実施形態に係る複合配線基板は、樹脂層部内に電子部品が埋め込まれた部品内蔵複合配線基板である。
図12に示すように、本実施形態に係る部品内蔵複合配線基板71は、樹脂層8の間に配線層9が形成されている点で前記第3の実施形態と相違している。
本実施形態は部品内蔵複合配線の他の例であり、第3の実施形態においてセラミック基板本体2と電子部品62との間に充填したアンダーフィル65を、プリプレグを硬化してなる樹脂層8eで代替した例である。
図16に示すように、本実施形態の部品内蔵複合配線基板91は、樹脂層8の間に配線層9が形成されている点で前記第5の実施形態と相違している。
図18は、本実施形態の部品内蔵複合配線基板101を示す図である。本実施形態の部品内蔵複合配線基板101は、セラミック基板本体2にキャビティ2aが設けられ、電子部品102がキャビティ2a内に収容された状態で樹脂層部3内に埋め込まれている点で、第3の実施形態の部品内蔵複合配線基板61と相違している。なお、キャビティ2a内に収容される電子部品102は、能動部品、受動部品のいずれであってもよいが、ここではチップコンデンサを示している。
図20に示すように、本実施形態の部品内蔵複合配線基板111は、樹脂層8の間に配線層9が形成されている点で前記第7の実施形態と相違している。
以下、樹脂層の最表面の配線層をセミアディティブ法により形成する方法について詳細に説明する。本実施形態では、第7の実施形態の部品内蔵複合配線基板を例に挙げて説明するが、第1の実施形態から第6の実施形態、及び第8の実施形態に係る複合配線基板又は部品内蔵複合配線基板の最表面の配線層を形成する場合にも適用可能である。
以下、樹脂層の最表面の配線層をサブトラクティブ法により形成する方法について説明する。本実施形態では、第7の実施形態の部品内蔵複合配線基板を例に挙げて説明するが、第1の実施形態から第6の実施形態、及び第8の実施形態に係る複合配線基板又は部品内蔵複合配線基板の最表面の配線層を形成する場合にも適用可能である。
本実施例は、第1の実施形態の複合配線基板及びその製造方法に対応している。
LTCC基板の作製
アルミナ−ガラス系の基板用グリーンシートを複数枚用意した。また、炭酸カルシウムを含むシート(厚み80μm)に貫通孔を設け、貫通孔に導電ペーストを充填することにより、導体形成用シートを作製した。導電ペーストは、Ag粒子(粒径1μm)とSi系ガラスとTiO2とを含むものである。さらに、縮率調整用にトリジマイトシート(厚み125μm)を用意した。トリジマイトシートは、焼成により焼結するトリジマイトと焼成により焼結しない酸化物(石英)とを含むものである。
プリプレグは、厚み60μm、補強材に低線膨張係数を示すフィラー入りの熱硬化性エポキシ樹脂が含浸されたものであり、支持体としてのポリエチレンテレフタレートフィルム上に形成されている。図7に示すように、プリプレグ及び支持体には、柱状導体の高さに対応した深さの凹部又は貫通孔を設けた。支持体及びプリプレグの両方を貫通する貫通孔はパンチングにより形成し、プリプレグのみ貫通する貫通孔は炭酸ガスレーザーにより形成した。
銅箔は、支持体としてのポリエチレンテレフタレートフィルム上に形成されており、プリント基板工程で一般的なサブトラクティブ法によりパターニングした。
先ず、配線層との接続を行う柱状導体頭部に接着性導電性ペーストを塗布した。次に、位置決め用柱状導体を利用しながら仮スタックを行い、ラミネート法により仮圧着を行った。具体的には、プリプレグの仮圧着(90℃、10秒間減圧、0.2MPaで10秒間プレス)→支持PETの剥離→銅箔層の仮圧着(30秒間減圧、0.4MPaで30秒間プレス)→支持PETの剥離を繰り返し、仮積層体を得た。仮積層体の完成後、ラミネート法により本プレスを行った(30秒間減圧、0.4〜0.8MPaで30秒間プレス)。仮圧着及び本プレスともに、位置決め用柱状導体を利用したことで、配線層の位置ずれを防ぐことができた。本プレス後、オートクレーブ装置を用いて180℃、1時間、本硬化を行った。
本実施例では、セミアディティブ法により樹脂層に表層配線を形成した。
先ず、樹脂層表面にブラスト処理、次にグラインダー研磨処理を行い、樹脂層表面の平坦化及び柱状導体の頭出しを行った。
本実施例は、第2の実施形態の複合配線基板の製造方法に対応している。なお、LTCC基板、プリプレグ、及び銅箔層(配線層)は、実施例1と同じものを用いた。
先ず、配線層との接続を行う柱状導体頭部に接着性導電性ペーストを塗布した。次に、位置決め用柱状導体を利用しながら仮スタックを行い、ラミネート法により仮圧着又は本圧着を行った。具体的には、プリプレグの仮圧着→支持PETの剥離→銅箔層の本圧着→支持PETの剥離を行った。本プレスは銅箔層形成時に行った。仮圧着及び本プレスの条件は、実施例1と同じである。本プレスの後、オートクレーブ装置を用いて180℃、1時間の本硬化を行った。
実施例1と同様にして、セミアディティブ法により樹脂層に表層配線を形成した。以上の工程を経ることにより、図1に示すような複合配線基板が完成した。
本実施例は、第3の実施形態の部品内蔵複合配線基板に対応している。なお、LTCC基板、プリプレグ、及び銅箔層(配線層)は、実施例1と同じものを用いた。
先ず、LTCC基板の部品実装箇所に導電ペーストを塗布した。次に、ICチップを配置し、160℃、30分の条件で導電ペーストを硬化させた。ICチップは、グラインダー研磨によって厚み80μmとしている。ICチップとLTCC基板のギャップにキャピラリーフロー方式でアンダーフィル材を充填し、150℃にて硬化させた。次に、厚み60μmの前記プリプレグを2枚重ねて厚み120μmとし、ICチップ上を覆うようにラミネート法により仮圧着した(90℃、30秒間減圧、0.5MPaで60秒間プレス)。その後、オートクレーブ装置を用いて180℃、1時間の本硬化を行った。
実施例1と同様にして、セミアディティブ法により樹脂層に表層配線を形成した。以上の工程を経ることにより、図10に示すような複合配線基板が完成した。
本実施例は、第5の実施形態の部品内蔵複合配線基板に対応している。銅箔層(配線層)は、実施例1と同じものを用いた。
本実施形態では、厚み25μmの炭酸カルシウムを含むシートを用いた第1の導体形成用シートと、厚み125μmの炭酸カルシウムを含むシートを用いた第2の導体形成用シートとの2種類の導体形成用シートを用意した。基板用グリーンシート及び縮率調整用のトリジマイトシートは、実施例1と同じものを用いた。
セラミック基板本体に接する下層樹脂層を形成するために、厚み20μmのプリプレグを用意した。下層樹脂層形成用のプリプレグの材料及び孔加工方法は、実施例1で用いたプリプレグ(厚み60μm)と同じである。また、上層樹脂層の形成用に、実施例1で用いたプリプレグ(厚み60μm)を用意した。
先ず、LTCC基板表面に下層樹脂層となるプリプレグを配置するとともにICチップを実装した。
具体的には、LTCC基板の部品実装箇所に導電ペーストを塗布した。次に、LTCC基板に下層樹脂層形成用のプリプレグ(厚み20μm)を仮圧着(90℃、10秒間減圧、0.4MPaで10秒間プレス)し、支持PETを剥離した。次に、実施例3で用いたICチップを実装した。このとき、ICチップの底面をプリプレグの表面に接触させた。その後、オートクレーブ装置を用いて、180℃、1時間の本硬化を行い、下層樹脂層とした。
実施例1と同様にして、セミアディティブ法により樹脂層に表層配線を形成した。以上の工程を経ることにより、図14に示すような部品内蔵複合配線基板が完成した。
本実施例は、第6の実施形態の部品内蔵複合配線基板に対応している。銅箔層(配線層)は、実施例1と同じものを用いた。LTCC基板及びプリプレグは、実施例4と同じものを用いた。
先ず、LTCC基板表面に下層樹脂層となるプリプレグを配置するとともにICチップを実装した。
具体的には、LTCC基板の部品実装箇所に導電ペーストを塗布した。次に、セラミック基板本体に下層樹脂層形成用のプリプレグ(厚み20μm)を仮圧着(90℃、10秒間減圧、0.4MPaで10秒間プレス)し、支持PETを剥離した。次に、銅箔層を仮圧着(90℃、10秒間減圧、0.4MPaで10秒間プレス)し、支持PETを剥離した。次に、実施例3で用いたICチップを実装した。このとき、ICチップの底面をプリプレグの表面に接触させた。その後、オートクレーブ装置を用いて、180℃、1時間の本硬化を行った。
実施例1と同様にして、セミアディティブ法により樹脂層に表層配線を形成した。以上の工程を経ることにより、図16に示すような部品内蔵複合配線基板が完成した。
本実施例は、第7の実施形態の部品内蔵複合配線基板に対応しており、前記実施例3のセラミック基板本体に設けたキャビティ内に部品を実装する例である。プリプレグ及び銅箔層(配線層)は、実施例1と同じものを用いた。
本実施形態では、実施例と同じ基板用グリーンシート、導体形成用シート及び縮率調整用のトリジマイトシートを用い、実施例1と同じ条件でLTCC基板を作製した。収縮率は−0.5%、各導体部の高さは60μm〜65μmであった。
得られたLTCC基板の部品実装箇所に導電ペーストを塗布した。次に、LTCC基板の表面に実施例3で用いたICチップを配置した。また、LTCC基板のキャビティ内に0603形状のチップコンデンサを配置した。その後、160℃、30分の条件で導電ペーストを硬化させた。ICチップとLTCC基板のギャップ、及びキャビティとチップコンデンサとのギャップに、キャピラリーフロー方式でアンダーフィル材を充填し、150℃にて硬化させた。
実施例1と同様にして、セミアディティブ法により樹脂層に表層配線を形成した。以上の工程を経ることにより、図18に示すような部品内蔵複合配線基板が完成した。
本実施例は、第8の実施形態の部品内蔵複合配線基板に対応しており、前記実施例4のセラミック基板本体に設けたキャビティ内に部品を実装する例である。プリプレグ及び銅箔層(配線層)は、実施例1と同じものを用いた。LTCC基板は、実施例6と同じキャビティが形成されたものを用いた。
得られたLTCC基板のうち部品が実装される箇所に導電性ペーストを塗布した。次に、LTCC基板の表面に実施例3で用いたICチップを配置した。また、LTCC基板のキャビティ内に0603形状のチップコンデンサを配置した。その後、160℃、30分の条件で導電ペーストを硬化させた。ICチップとLTCC基板のギャップ及びキャビティとチップコンデンサとのギャップに、キャピラリーフロー方式でアンダーフィル材を充填し、150℃にて硬化させた。ここまでは前記実施例6と同様である。
実施例1と同様にして、セミアディティブ法により樹脂層に表層配線を形成した。以上の工程を経ることにより、図20に示すような部品内蔵複合配線基板が完成した。
Claims (27)
- セラミック基板本体と、前記セラミック基板本体の表面に突出形成された焼結金属からなる柱状導体とを備え、
前記柱状導体の少なくとも一部は、所定形状の導体部が複数重なり合った多段構造を有することを特徴とするセラミック基板。 - 前記各導体部は略円錐台形状とされていることを特徴とする請求項2記載のセラミック基板。
- 前記重なり合った導体部の数が異なる複数種類の柱状導体を有することを特徴とする請求項1又は2記載のセラミック基板。
- 1つの導体部のみにより形成される柱状導体を有することを特徴とする請求項1〜3のいずれか1項記載のセラミック基板。
- セラミック基板本体と、前記セラミック基板本体表面に形成された樹脂層を含む樹脂層部と、前記セラミック基板本体の表面に突出形成された焼結金属からなる柱状導体とを備え、
前記柱状導体の少なくとも一部は、所定形状の導体部が複数重なり合った多段構造を有することを特徴とする複合配線基板。 - 前記各導体部は略円錐台形状とされていることを特徴とする請求項5記載の複合配線基板。
- 前記重なり合った導体部の数が異なる複数種類の柱状導体を有することを特徴とする請求項5又は6記載の複合配線基板。
- 1つの導体部のみにより形成される柱状導体を有することを特徴とする請求項5〜7のいずれか1項記載の複合配線基板。
- 前記樹脂層部は、複数の前記樹脂層と配線層とが交互に積層されてなることを特徴とする請求項5〜8のいずれか1項記載の複合配線基板。
- 各樹脂層の厚さが当該樹脂層を貫通する導体部の高さと略等しく設定されていることを特徴とする請求項9記載の複合配線基板。
- 前記柱状導体が前記樹脂層部を貫通していることを特徴とする請求項5〜10のいずれか1項記載の複合配線基板。
- 前記樹脂層部に電子部品が埋め込まれていることを特徴とする請求項5〜11のいずれか1項記載の複合配線基板。
- 前記セラミック基板本体にキャビティが設けられ、前記キャビティに前記電子部品が搭載されていることを特徴とする請求項12記載の複合配線基板。
- 収縮抑制効果を有するシートに形成した貫通孔に導電ペーストを充填し、導体形成用シートを形成する工程と、
貫通孔に充填された前記導電ペーストの少なくとも一対が接するように重ね合わされた複数枚の導体形成用シートと、基板用グリーンシートとを重ね合わせて積層体を形成する工程と、
前記積層体を焼成する工程と、
前記焼成後の残渣を除去する工程とを有することを特徴とするセラミック基板の製造方法。 - 前記貫通孔を略円錐台形状に形成することを特徴とする請求項14記載のセラミック基板の製造方法。
- 収縮抑制効果を有するシートに形成した貫通孔に導電ペーストを充填し、導体形成用シートを形成する工程と、
貫通孔に充填された前記導電ペーストの少なくとも一対が接するように重ね合わされた複数枚の導体形成用シートと、基板用グリーンシートとを重ね合わせて積層体を形成する工程と、
前記積層体を焼成する工程と、
前記焼成後の残渣を除去することにより、セラミック基板本体と、前記セラミック基板本体の表面に突出形成され、焼結金属からなり、且つ所定形状の導体部が複数重なり合った多段構造を有する柱状導体とを備えるセラミック基板を得る工程と、
前記セラミック基板本体の表面に、樹脂層を含む樹脂層部を形成する工程とを有することを特徴とする複合配線基板の製造方法。 - 前記貫通孔を略円錐台形状に形成することを特徴とする請求項16記載の複合配線基板の製造方法。
- 前記柱状導体として、重なり合う導体部の数が異なる複数種類の柱状導体を形成することを特徴とする請求項16又は17記載の複合配線基板の製造方法。
- 前記柱状導体として、1つの導体部のみからなる柱状導体を形成することを特徴とする請求項16〜18のいずれか1項記載の複合配線基板の製造方法。
- 前記樹脂層は、支持フィルム上にプリプレグが保持された積層シートを圧着し、前記支持フィルムの剥離を行った後、前記プリプレグを硬化することにより形成され、
前記積層シートは、前記柱状導体に対応した位置に凹部又は貫通孔を有するとともに、前記柱状導体の高さに応じて前記凹部又は貫通孔の深さが設定されていることを特徴とする請求項16〜19のいずれか1項記載の複合配線基板の製造方法。 - 前記セラミック基板の外周に沿って多段構造の柱状導体を複数形成することを特徴とする請求項20記載の複合配線基板の製造方法。
- 前記樹脂層は熱硬化性樹脂を含有することを特徴とする請求項20又は21記載の複合配線基板の製造方法。
- 前記樹脂層部は、複数の前記樹脂層と配線層とを交互に積層した構造を有することを特徴とする請求項16〜22のいずれか1項記載の複合配線基板の製造方法。
- 各樹脂層の厚さを当該樹脂層を貫通する導体部の高さと略等しく設定することを特徴とする請求項23記載の複合配線基板の製造方法。
- 前記柱状導体の頂面に導電ペーストを配置した後、前記樹脂層部を形成することを特徴とする請求項23又は24記載の複合配線基板の製造方法。
- 前記樹脂層部に電子部品を埋め込むことを特徴とする請求項16〜25のいずれか1項記載の複合配線基板の製造方法。
- 前記セラミック基板本体にキャビティを設け、前記キャビティに前記電子部品を搭載することを特徴とする請求項26記載の複合配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006153841A JP4706929B2 (ja) | 2006-06-01 | 2006-06-01 | 複合配線基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006153841A JP4706929B2 (ja) | 2006-06-01 | 2006-06-01 | 複合配線基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007324419A true JP2007324419A (ja) | 2007-12-13 |
JP4706929B2 JP4706929B2 (ja) | 2011-06-22 |
Family
ID=38856933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006153841A Expired - Fee Related JP4706929B2 (ja) | 2006-06-01 | 2006-06-01 | 複合配線基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4706929B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010078541A (ja) * | 2008-09-29 | 2010-04-08 | Kyocera Corp | 配線基板、この配線基板の製造方法、多層配線基板及びプローブカード |
JP2010123632A (ja) * | 2008-11-17 | 2010-06-03 | Shinko Electric Ind Co Ltd | 電子部品内蔵配線基板の製造方法 |
JP2010267895A (ja) * | 2009-05-18 | 2010-11-25 | Panasonic Corp | 部品内蔵配線基板の製造方法 |
WO2011114766A1 (ja) * | 2010-03-16 | 2011-09-22 | 日本電気株式会社 | 機能素子内蔵基板 |
WO2012056883A1 (ja) * | 2010-10-26 | 2012-05-03 | 株式会社村田製作所 | 複合基板、モジュール、複合基板の製造方法 |
KR20140125417A (ko) * | 2012-02-08 | 2014-10-28 | 크레인 일렉트로닉스, 아이엔씨. | 다층 전자기기 어셈블리 및 3차원 모듈 내에 전기 회로 부품들을 내장시키기 위한 방법 |
WO2017150611A1 (ja) * | 2016-03-02 | 2017-09-08 | 株式会社村田製作所 | モジュール部品、モジュール部品の製造方法、及び多層基板 |
WO2018186049A1 (ja) * | 2017-04-06 | 2018-10-11 | 株式会社村田製作所 | 複合多層基板 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020045528A1 (ja) | 2018-08-31 | 2020-03-05 | 株式会社村田製作所 | 配線基板およびモジュール |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0983141A (ja) * | 1995-09-08 | 1997-03-28 | Matsushita Electric Ind Co Ltd | セラミック多層基板の製造方法 |
JP2000332057A (ja) * | 1999-05-18 | 2000-11-30 | Ngk Spark Plug Co Ltd | 配線基板及び電子部品を搭載した配線基板の製造方法 |
JP2002344131A (ja) * | 2001-05-14 | 2002-11-29 | Nitto Denko Corp | ビアホール形成方法及び高密度配線基板の製造方法 |
JP2005101377A (ja) * | 2003-09-25 | 2005-04-14 | Kyocera Corp | 多層配線基板 |
JP2005332887A (ja) * | 2004-05-18 | 2005-12-02 | Shinko Electric Ind Co Ltd | 多層配線の形成方法および多層配線基板の製造方法 |
JP2006012921A (ja) * | 2004-06-22 | 2006-01-12 | Kyocera Corp | 多層配線基板 |
JP2006014009A (ja) * | 2004-06-28 | 2006-01-12 | Matsushita Electric Ind Co Ltd | 配線基板およびその製造方法 |
-
2006
- 2006-06-01 JP JP2006153841A patent/JP4706929B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0983141A (ja) * | 1995-09-08 | 1997-03-28 | Matsushita Electric Ind Co Ltd | セラミック多層基板の製造方法 |
JP2000332057A (ja) * | 1999-05-18 | 2000-11-30 | Ngk Spark Plug Co Ltd | 配線基板及び電子部品を搭載した配線基板の製造方法 |
JP2002344131A (ja) * | 2001-05-14 | 2002-11-29 | Nitto Denko Corp | ビアホール形成方法及び高密度配線基板の製造方法 |
JP2005101377A (ja) * | 2003-09-25 | 2005-04-14 | Kyocera Corp | 多層配線基板 |
JP2005332887A (ja) * | 2004-05-18 | 2005-12-02 | Shinko Electric Ind Co Ltd | 多層配線の形成方法および多層配線基板の製造方法 |
JP2006012921A (ja) * | 2004-06-22 | 2006-01-12 | Kyocera Corp | 多層配線基板 |
JP2006014009A (ja) * | 2004-06-28 | 2006-01-12 | Matsushita Electric Ind Co Ltd | 配線基板およびその製造方法 |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010078541A (ja) * | 2008-09-29 | 2010-04-08 | Kyocera Corp | 配線基板、この配線基板の製造方法、多層配線基板及びプローブカード |
JP2010123632A (ja) * | 2008-11-17 | 2010-06-03 | Shinko Electric Ind Co Ltd | 電子部品内蔵配線基板の製造方法 |
JP2010267895A (ja) * | 2009-05-18 | 2010-11-25 | Panasonic Corp | 部品内蔵配線基板の製造方法 |
WO2011114766A1 (ja) * | 2010-03-16 | 2011-09-22 | 日本電気株式会社 | 機能素子内蔵基板 |
JPWO2012056883A1 (ja) * | 2010-10-26 | 2014-03-20 | 株式会社村田製作所 | 複合基板、モジュール、複合基板の製造方法 |
CN103181246A (zh) * | 2010-10-26 | 2013-06-26 | 株式会社村田制作所 | 复合基板、模块、复合基板的制造方法 |
WO2012056883A1 (ja) * | 2010-10-26 | 2012-05-03 | 株式会社村田製作所 | 複合基板、モジュール、複合基板の製造方法 |
KR20140125417A (ko) * | 2012-02-08 | 2014-10-28 | 크레인 일렉트로닉스, 아이엔씨. | 다층 전자기기 어셈블리 및 3차원 모듈 내에 전기 회로 부품들을 내장시키기 위한 방법 |
JP2015508235A (ja) * | 2012-02-08 | 2015-03-16 | クレーン エレクトロニクス、インコーポレーテッド | 多層電子機器アセンブリおよび3次元モジュールに電気回路素子を埋設する方法 |
US9888568B2 (en) | 2012-02-08 | 2018-02-06 | Crane Electronics, Inc. | Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module |
KR102103196B1 (ko) | 2012-02-08 | 2020-04-22 | 크레인 일렉트로닉스, 아이엔씨. | 다층 전자기기 어셈블리 및 3차원 모듈 내에 전기 회로 부품들을 내장시키기 위한 방법 |
US11172572B2 (en) | 2012-02-08 | 2021-11-09 | Crane Electronics, Inc. | Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module |
WO2017150611A1 (ja) * | 2016-03-02 | 2017-09-08 | 株式会社村田製作所 | モジュール部品、モジュール部品の製造方法、及び多層基板 |
JPWO2017150611A1 (ja) * | 2016-03-02 | 2018-09-06 | 株式会社村田製作所 | モジュール部品、モジュール部品の製造方法、及び多層基板 |
WO2018186049A1 (ja) * | 2017-04-06 | 2018-10-11 | 株式会社村田製作所 | 複合多層基板 |
Also Published As
Publication number | Publication date |
---|---|
JP4706929B2 (ja) | 2011-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4706929B2 (ja) | 複合配線基板及びその製造方法 | |
KR100875625B1 (ko) | 복합 배선 기판 및 그 제조 방법 | |
JP4392157B2 (ja) | 配線板用シート材及びその製造方法、並びに多層板及びその製造方法 | |
JP5029699B2 (ja) | セラミック複合多層基板及びその製造方法並びに電子部品 | |
WO2007126090A1 (ja) | 回路基板、電子デバイス装置及び回路基板の製造方法 | |
KR100605454B1 (ko) | 전사재 및 그 제조방법 및 이것을 이용하여 제조된 배선기판 | |
JP2005045013A (ja) | 回路モジュールとその製造方法 | |
JP4613878B2 (ja) | 積層基板及びその製造方法 | |
JP2005072328A (ja) | 多層配線基板 | |
JP3441368B2 (ja) | 多層配線基板およびその製造方法 | |
JP2010087266A (ja) | 複合基板及びその製造方法 | |
JP4432517B2 (ja) | 複合多層基板 | |
WO2010067508A1 (ja) | 多層基板およびその製造方法 | |
JP4697600B2 (ja) | 複合配線基板の製造方法 | |
JP3733419B2 (ja) | 電子部品内蔵型多層基板とその製造方法及びそれに使用するメタルコア基板 | |
JP2007227881A (ja) | 複合配線基板及びその製造方法 | |
JP2010278379A (ja) | 配線基板およびその製造方法 | |
JP2007317712A (ja) | 部品内蔵複合配線基板及びその製造方法 | |
JP4825103B2 (ja) | 誘電体積層構造体及び配線基板 | |
JP2015018988A (ja) | キャパシタ内蔵基板及びその製造方法、キャパシタ内蔵基板を用いた半導体装置 | |
JP4048974B2 (ja) | 多層セラミック基板を備える電子部品の製造方法 | |
JP4089356B2 (ja) | 多層セラミック基板の製造方法 | |
JP2007081423A (ja) | 配線板用シート材及びその製造方法、並びに多層板及びその製造方法 | |
JP3922350B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
JP2003101197A (ja) | 配線基板および多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100326 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100921 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101119 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110302 |
|
LAPS | Cancellation because of no payment of annual fees |