JP2010267895A - 部品内蔵配線基板の製造方法 - Google Patents

部品内蔵配線基板の製造方法 Download PDF

Info

Publication number
JP2010267895A
JP2010267895A JP2009119507A JP2009119507A JP2010267895A JP 2010267895 A JP2010267895 A JP 2010267895A JP 2009119507 A JP2009119507 A JP 2009119507A JP 2009119507 A JP2009119507 A JP 2009119507A JP 2010267895 A JP2010267895 A JP 2010267895A
Authority
JP
Japan
Prior art keywords
core layer
component
layer
wiring
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009119507A
Other languages
English (en)
Inventor
Takashi Nakamura
崇 中村
Tatsuhiro Mizukami
達弘 水上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009119507A priority Critical patent/JP2010267895A/ja
Publication of JP2010267895A publication Critical patent/JP2010267895A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Abstract

【課題】フリップチップ実装後のウェット洗浄を排して、バンプの接合性などの実装品質を確保することができる部品内蔵配線基板の製造方法を提供する。
【解決手段】複数の配線層を積層して構成されコア層1にバンプ付きの電子部品7が実装された部品内蔵配線基板の製造において、部品搭載後のコア層1において電子部品7との隙間に樹脂を注入して硬化させて封止する樹脂封止工程後において、電子部品7が実装された実装面側をプラズマ処理することによって実装面側に形成された配線回路3の表面3bに生成した酸化膜3cを除去する方法を採用する。これにより、フリップチップ実装後のウェット洗浄を排することができ、ウエット洗浄に起因するバンプの接合性低下などの不良を防止して実装品質を確保することができる。
【選択図】図2

Description

本発明は、複数の配線層を積層して構成されコア層に電子部品が実装された部品内蔵配線基板を製造する部品内蔵配線基板の製造方法に関するものである。
近年電子機器の高機能化・小型化の進展に伴い、電子部品が実装された実装基板において実装密度の更なる高度化が求められる傾向にある。このため、電子部品の実装に用いられるプリント配線基板として、複数積層された配線層の内部のコア層に電子部品を実装したいわゆる部品内蔵型のものが用いられるようになっている(例えば特許文献1参照)。この特許文献例においては、プリント配線基板に複数層設けられた配線層のうち、コア層にチップコンデンサ等のチップ部品を実装する例が示されている。これにより、プリント配線基板の外層に実装される電子部品の一部を内部に取り込むことができ、高密度の実装が実現されるという利点がある。
特開2005−183430号公報 特開2007−234930号公報
しかしながら上述の特許文献例を含め、実装密度の高密度化を促進する目的で採用される配線基板のコア層への部品内蔵においては、従来より次のような問題点がある。まず従来は、内蔵の対象となる部品の種類は主にコンデンサや抵抗などの受動部品に限定される場合が多く、フリップチップ型の半導体部品などの能動部品を含めた基板全体の実装密度の高度化には限界があった。
またこのような半導体部品の実装においては、フリップチップのバンプ接合に伴う加熱によって内層表面の銅箔などの金属膜に酸化膜が形成される。この酸化膜は内層を覆って形成される封止樹脂層との密着性を阻害するため、封止樹脂層の形成に先立って除去する必要がある。この酸化膜の除去には、従来より強酸やアルカリなどの処理液中に浸漬することによるウェット洗浄が用いられている。
しかしながら、ウェット洗浄においてはフリップチップのバンプ接合部を封止する封止樹脂層に微細なクラックが存在する場合には、このクラックの内部に処理液が侵入して、次工程の封止工程における加熱によって気化・膨脹し、クラックを拡大させてバンプの接合性を損ねるおそれがある。このように、従来技術による部品内蔵配線基板の製造方法においては、フリップチップ実装後のウェット洗浄に起因して、バンプの接合性などの実装品質を低下させるおそれがあるという課題があった。
そこで本発明は、フリップチップ実装後のウェット洗浄を排して、バンプの接合性などの実装品質を確保することができる部品内蔵配線基板の製造方法を提供することを目的とする。
請求項1に記載の部品内蔵配線基板の製造方法は、コア層を含む複数の配線層を積層して構成され前記コア層にバンプ付きの電子部品が実装された部品内蔵配線基板を製造する
部品内蔵配線基板の製造方法であって、前記コア層に前記電子部品を搭載して、前記コア層の少なくとも一方の面に形成された配線回路を構成する接続用の電極に前記バンプを接合する部品搭載工程と、前記部品搭載後の前記コア層において、前記電子部品との隙間に樹脂を注入して硬化させ、前記隙間を封止して前記バンプを周囲から補強する封止樹脂部を形成する樹脂封止工程と、前記樹脂封止工程後の前記コア層において、前記バンプ付きの電子部品が実装された実装面側をプラズマ処理することにより、前記実装面側に形成された金属膜の表面に生成した酸化膜を除去するプラズマ処理工程と、前記プラズマ処理工程後のコア層において、前記電子部品を周囲から囲んで固定する部品固定層を形成するためのプリプレグおよび前記部品固定層の表面に形成される表面層を少なくとも含む配線層を前記コア層と貼り合わせて積層する積層工程と、前記積層工程において形成された積層体を加熱加圧することにより、前記部品固定層を形成するとともに前記コア層と前記配線層とを固着させるプレス工程とを含む。
請求項2に記載の部品内蔵配線基板の製造方法は、コア層を含む複数の配線層を積層して構成され前記コア層にバンプ付きの電子部品が実装された部品内蔵配線基板を製造する部品内蔵配線基板の製造方法であって、前記コア層の少なくとも一方の面に形成された配線回路を構成する接続用の電極を覆って、酸化膜を除去する活性作用を有する熱硬化性樹脂を供給する樹脂供給工程と、前記樹脂供給工程後の前記コア層に前記電子部品を搭載して、前記配線回路を構成する接続用の電極に前記バンプを着地させる部品搭載工程と、前記バンプと前記電極とを接合するとともに、前記電子部品とコア層との隙間を前記熱硬化性樹脂が硬化した樹脂によって封止する接合・樹脂封止工程と、前記接合・樹脂封止工程後の前記コア層において、前記バンプ付きの電子部品が実装された実装面側をプラズマ処理することにより、前記実装面側に形成された金属膜の表面に生成した酸化膜を除去するプラズマ処理工程と、前記プラズマ処理工程後のコア層において、前記電子部品を周囲から囲んで固定する部品固定層を形成するためのプリプレグおよび前記部品固定層の表面に形成される表面層を少なくとも含む配線層を前記コア層と貼り合わせて積層する積層工程と、前記積層工程において形成された積層体を加熱加圧することにより、前記部品固定層を形成するとともに前記コア層と前記配線層とを固着させるプレス工程とを含む。
本発明によれば、複数の配線層を積層して構成されコア層にバンプ付きの電子部品が実装された部品内蔵配線基板の製造において、部品搭載後のコア層において電子部品との隙間に樹脂を注入して硬化させて封止する樹脂封止工程後、またはバンプと電極とを接合するとともに電子部品とコア層との隙間を熱硬化性樹脂が硬化した樹脂によって封止する接合・樹脂封止工程後のコア層において、電子部品が実装された実装面側をプラズマ処理することによって実装面側に形成された金属膜の表面に生成した酸化膜を除去する方法を採用することにより、フリップチップ実装後のウェット洗浄を排することができ、ウエット洗浄に起因するバンプの接合性低下などの不良を防止して実装品質を確保することができる。
本発明の実施の形態1の部品内蔵配線基板の製造方法を示す工程説明図 本発明の実施の形態1の部品内蔵配線基板の製造方法におけるプラズマ処理工程の説明図 本発明の実施の形態1の部品内蔵配線基板の製造方法を示す工程説明図 本発明の実施の形態1の部品内蔵配線基板の製造方法における部品搭載工程の説明図 本発明の実施の形態1の部品内蔵配線基板の製造方法におけるプラズマ処理工程の説明図 本発明の実施の形態2の部品内蔵配線基板の製造方法を示す工程説明図
(実施の形態1)
まず部品内蔵配線基板の製造方法について図1、図2を参照して説明する。図1、図2、図3は、コア層を含む複数の配線層を積層して構成され、コア層にバンプ付きの電子部品が実装された部品内蔵配線基板を製造する方法を、工程順に示すものである。ここでは、バンプとして半田を材質として形成された半田バンプを用いる例を示している。図1(a)において、コア層1は絶縁性の樹脂基板2の上面2a、下面2bにそれぞれ金属膜である銅箔よりなる配線回路3および配線回路5を形成した構成となっている。配線回路3の一部は、電子部品の半田バンプを接続するための電極3aとなっている。すなわち電極3aは、コア層1の少なくとも一方の面(上面2a)に形成された配線回路3を構成する形態となっている。
コア層1において樹脂基板2の上面2aには、電極3aを個別に囲む配置でソルダレジスト4が形成されている。ソルダレジスト4は、電子部品7の半田バンプ6が溶融した半田が電極3aの範囲外へ流動するのを規制する機能を有している。個別のソルダレジスト4の形状としては、円環状のソルダレジスト4が電極3aの外縁部の上面を部分的に覆う形態でもよく、また円環状のソルダレジスト4が電極3aを外側から取り囲んで外輪を形成する形態でもよい。なお電極3aのピッチが比較的大きく、半田の幾分かの流動が許容される場合には、ソルダレジスト4は必須ではない。
まずコア層1に、図1(b)に示すように、下面に半田バンプ6が設けられた電子部品7を搭載し、コア層1の接続用の電極3aに半田バンプ6を着地させる(部品搭載工程)。ここでは、電極3aにおいてソルダレジスト4が形成されていない露呈範囲に半田バンプ6の下端部を接触させる。なお部品搭載に先立って、電極3aまたは半田バンプ6のいずれかに、半田接合用のフラックスが塗布される。これにより、フラックス中の活性剤成分によって半田バンプ6の表面や、電極3aの表面の酸化膜が除去される。
この後、電子部品7が搭載されたコア層1はリフロー装置に送られ、半田接合のための加熱が行われる。これにより、図1(c)に示すように、半田バンプ6が溶融固化することによって、電極3aに半田接合された半田部6*が形成される。すなわちここでは、部品搭載後のコア層1を加熱することにより、半田バンプ6が溶融固化した半田部6*を介して電子部品7と電極3aとを半田接合する(半田接合工程)。このとき、コア層1に電極3aを個別に囲む配置で形成されたソルダレジスト4によって、半田部6*が電極3aの範囲外へ拡大するのを規制する。すなわちリフロー過程において溶融状態の半田が過度に濡れ拡がることによる流動がソルダレジスト4によってせき止められ、適正な形状の半田部6*が形成される。
この後、半田接合工程後のコア層1は洗浄装置に送られる。すなわち図1(d)に示すように、コア層1を洗浄槽の洗浄剤8内に浸漬した状態で超音波振動を作用させることにより、電極3aと電子部品7とを接合する半田部6*を洗浄して半田部6*の周囲に残留したフラックス成分などの半田接合残渣を除去する(洗浄工程)。
これにより、後工程において部品内蔵配線基板にさらに電子部品を実装する際に実行されるリフローでの加熱によって半田部6*が再溶融した場合にあっても、半田接合残渣が除去されていることから、フラックス成分が残留することによる不具合を防止することができる。すなわち、残留したフラックス成分によって溶融半田が流動して、半田部6*の形状が崩れることによる不具合を防止することができる。なお洗浄方法としては、洗浄剤8内にコア層1を浸漬する洗浄方法以外にも、洗浄剤を洗浄対象部位に噴射するシャワー洗浄など、各種の方法を用いることができる。
次いで洗浄工程後のコア層1に対して樹脂封止が行われる。すなわち図1(e)に示すように、コア層1において、電子部品7の周囲にディスペンサ10などによってエポキシ樹脂などの樹脂を吐出して、コア層1と電子部品7との隙間内に樹脂を注入し、次いで樹脂を硬化させる。これにより、洗浄工程後のコア層1において、電子部品7との隙間を封止して半田バンプ6が溶融固化した半田部6*を周囲から補強する封止樹脂部9を形成する(樹脂封止工程)。
この後、樹脂封止工程後のコア層1において、電子部品7が実装された実装面側をプラズマ処理することにより、実装面側に形成された金属膜である配線回路3の表面3bに生成した酸化膜3c(図2(b))を除去する(プラズマ処理工程)。このプラズマ処理について、図2を参照して説明する。図2(a)において、プラズマ処理装置11は、ベース部12の上面側に蓋部13を接離自在に配設した構成となっている。ベース部12に設けられた開口部12aには下方から電極部15が絶縁部材16を介して装着されており、電極部15の上面は誘電体よりなる被覆部材14で被覆されており、処理対象のコア層1は被覆部材14上に載置される。蓋部13とベース部12および電極部15によって閉囲された密閉空間は、プラズマ処理のための処理室13aを構成する。
電極部15には高周波電源部17が電気的に接続されており、処理室13aには、配管部18A、18Bを介してそれぞれ真空排気部19、ガス供給部20が接続されている。真空排気部19を駆動することにより処理室13a内は真空排気されプラズマ処理のための所定圧力まで減圧される。ガス供給部20を作動させることにより、処理室13a内にはプラズマを発生させるためのプラズマ発生用ガスが供給される。ここでは、プラズマ発生用ガスとして、アルゴンガスや水素ガスなど、配線回路3の表面3bに生成した酸化膜3cを除去するのに適したガス種が選択される。
プラズマ処理に際しては、処理室13a内を真空排気した状態でプラズマ発生用ガスを供給し、次いで高周波電源部17を駆動して蓋部13と電極部15との間に高周波電圧を印加する。これにより、処理室13a内においてアルゴンガスや水素ガスなどのプラズマが発生し、図2(b)に示すように、プラズマPは電子部品7が実装された実装面側に作用する。これにより、配線回路3の表面3bに生成した酸化膜3cがプラズマPの作用により除去されとともに、表面3bにはプラズマのエッチング作用により微細なアンカーパターンが形成される。
この後、コア層1には電子部品7を固定するための部品固定層および複数の配線層が積層される。すなわち、図3(a)に示すように、電子部品7の位置に対応して開口部22aが設けられたプリプレグ22およびプリプレグ24の上面側に銅箔25を貼着した構成の配線層23を、コア層1の上面側(電子部品7側)に順次重ね合わせるとともに、プリプレグ27の下面側に銅箔28を貼着した構成の配線層26をコア層1の下面側に重ね合わせる。すなわちこの工程においては、黒化処理工程後のコア層1において、電子部品7を周囲から囲んで固定する部品固定層を形成するためのプリプレグ22および部品固定層の表面に形成される配線層23を少なくとも含む複数の配線層23、26をコア層1と貼り合わせて積層し、積層体29を形成する(積層工程)。
次いで、図3(b)に示すように、配線層26、コア層1、プリプレグ22および配線層23より成る積層体29をプレス装置によって30kg/cm2程度の圧力で加圧しながら、150℃〜200℃程度の温度で加熱する。これにより、プリプレグ24、22、27の各層に含浸された樹脂が軟化して相接する界面が相互に融着するとともに、表面3bおよび表面5aにプリプレグ24、22、27がそれぞれ密着する。このとき、プラズマ処理工程において表面3bおよび表面5aからは密着性を阻害する酸化膜が除去され、
さらにこれらの表面にはプラズマのエッチング作用により微細なアンカーパターンが形成されていることから、良好な密着性が確保される。
さらにプリプレグ24、22中に含浸された樹脂が、加圧・加熱により開口部22a内において電子部品7との隙間部分を充填し、電子部品7や封止樹脂部9を周囲から固定する部品固定層22*を形成する。すなわちここでは、積層工程において形成された積層体29を加熱・加圧することにより、電子部品7を周囲から囲んで固定する部品固定層22*を形成するとともに、コア層1と複数の配線層23、26とを固着させる(プレス工程)。この加熱・加圧により、プリプレグ24、27は融着状態で熱硬化して、配線層23、26における絶縁層を形成する。
次いで図3(c)に示すように、積層体29を貫通するスルーホールの内面にメッキ層を形成することにより、コア層1の配線回路3と配線層23、26の銅箔25、28とを接続する層間配線部30を形成し(層間配線工程)、さらに配線層23、26の銅箔25、28にパターニングを施すことにより、配線回路25a、28aを形成する(回路形成工程)。
これにより、図3(c)に示すように、コア層1を含む複数の配線層(コア層1,配線層23、26)を積層して構成され、コア層1に半田バンプ6が設けられた半田バンプ付きの電子部品7が実装された部品内蔵配線基板31が完成する。この部品内蔵配線基板31においては、電子部品7はコア層1の少なくとも一方の面に形成された配線回路3を構成する接続用の電極3aに半田バンプ6が溶融固化した半田部6*を介して半田接合されており、また配線層23、26はプリプレグ24、27が固化した絶縁層に配線回路25a、28aを形成して構成された形態となっている。さらに部品内蔵配線基板31は、コア層1において電子部品7の下面との間の隙間に注入された樹脂が硬化することにより形成され、前記隙間を封止して半田バンプ6が溶融固化した半田部6*を周囲から補強する封止樹脂部9と、コア層1の上面2a(一方の面)に積層されたプリプレグ22を固化させることにより形成され、電子部品7および封止樹脂部9を周囲から固定する部品固定層22*とを備えた構成となっている。
このようにして製造された部品内蔵配線基板31はさらに部品実装の対象となり、表面層の配線層23、さらに必要に応じて下面層の配線層26に電子部品が実装されて実装基板が完成する。実装基板の製造過程において本実施の形態に示すように多層配線基板のコア層に電子部品を実装することにより、実装密度を高度化して基板面積を減少させ、基板の製造コストを大幅に低減することが可能となっている。
なお上述の実施例においては、半田バンプ6を加熱して半田接合するためにリフロー方式を採用した例を示しているが、本発明はリフロー方式に限定されるものではなく、例えば図4に示すように、加熱部33を備えた搭載ツール32によって半田バンプ6を加熱するようにしてもよい。すなわち、図4(a)に示すように、下面に半田バンプ6が形成された電子部品7を搭載ツール32によって保持し、半田バンプ6をそれぞれの電極3aに位置合わせした状態で、搭載ツール32をコア層1に対して下降させる。このとき、加熱部33を作動させて、電子部品7を予め加熱しておく。次いで図4(b)に示すように、搭載ツール32を下降させて半田バンプ6を電極3aに当接させ、搭載ツール32によって電子部品7を凹圧しながら電子部品7を介して半田バンプ6を加熱する。そしてこの加熱により半田バンプ6を溶融させ、半田バンプ6が溶融固化して電子部品7を電極3aに半田接合する半田部6*を形成する。
また、上述の実施例においては、配線回路3として銅膜そのものを表面保護処理を施すことなく用いる例を示しているが、配線回路3として防錆処理、プリフラックス処理など
を目的として有機膜が被覆された状態のものを用いる場合にあっても本発明を適用することができる。このような場合には、図5に示すようなプラズマ処理装置11Aを用いて、プラズマ処理を2段階で行うようにする。すなわち、図5(a)において、プラズマ処理装置11Aは、図2(a)に示すプラズマ処理装置11において、単一ガス種のプラズマ発生用ガスを供給するガス供給部20を、それぞれ異なるガス種のプラズマ発生用ガスを供給する第1ガス供給部20A、第2ガス供給部20Bに置き換え、切替弁21によってガス種の切替を可能とした構成となっている。第1ガス供給部20Aは、プラズマ処理装置11に示すガス供給部20と同様に、アルゴンガスや水素ガスなど、配線回路3の表面3bに生成された酸化膜3cを除去するためのプラズマ発生用ガスを供給する。第2ガス供給部20Bは、酸素ガスなど、配線回路3に形成された有機膜をアッシングによって除去するためのプラズマ発生用ガスを供給する。
プラズマ処理装置11Aによるプラズマ処理においては、まず第2ガス供給部20Bによって処理室13aに酸素ガスをプラズマ発生用ガスとして供給した状態でプラズマ処理を行う。これにより、図5(b)に示すように、酸素ガスによるプラズマP1がコア層1において電子部品7が実装された実装面側に作用し、プラズマP1のアッシング作用によって配線回路3に形成された有機膜が除去される。
次いで切替弁21を切り替えて、処理室13a内に第1ガス供給部20Aによってアルゴンガスや水素ガスをプラズマ発生用ガスとして供給した状態でプラズマ処理を行う。これにより、図5(c)に示すように、アルゴンガスや水素ガスによるプラズマP2がコア層1において電子部品7が実装された実装面側に作用し、プラズマP2のアッシング作用によって配線回路3の表面3bに生成した酸化膜が除去される。
さらに上述の実施例においては、電子部品7に形成されたバンプとして半田によって形成された半田バンプ6を用いた例を示したが、バンプの種類としては半田バンプに限定されるものではなく、金(Au)などの金属で形成された金属バンプを用いた構成においても、本発明を適用することができる。この場合には、コア層1に金属バンプが形成された電子部品を搭載して、コア層1の少なくとも一方の面に形成された配線回路3を構成する接続用の電極3aに金属バンプを金属接合により接合し(部品搭載工程)、部品搭載後のコア層1において、電子部品との隙間に樹脂を注入して硬化させ、この隙間を封止して金属バンプを周囲から補強する封止樹脂部を形成する(樹脂封止工程)。
(実施の形態2)
本実施の形態2は、実施の形態1において半田接合後に樹脂を供給して封止樹脂部9を形成するプロセスに変えて、電子部品7の搭載前にコア層1に予め樹脂を塗布しておくいわゆる「樹脂先塗り」の工法を採用した形態となっている。
図6(a)において、コア層1は図1(a)に示すコア層1と同様であり、ここでは部品搭載に先立ってコア層1の上面2aに、電極3aを覆って熱硬化性樹脂9Aを供給する(樹脂供給工程)。電極3aは、実施の形態1と同様に配線回路3の一部を構成する。熱硬化性樹脂9Aは半田の酸化膜を除去する活性作用を有するものであり、エポキシ樹脂などの熱硬化性樹脂に有機酸などの活性剤を配合することにより活性作用を付与している。なお熱硬化性樹脂9A中に半田粒子を含有させたものを用いてもよい。
次いで図6(b)に示すように、樹脂供給工程後のコア層1に実施の形態1に示すものと同様のバンプ付きの電子部品7を搭載して、配線回路3を構成する接続用の電極3aに半田バンプ6を着地させる(部品搭載工程)。この後、コア層1はリフロー装置に送られ、図6(c)に示すように、部品搭載工程後のコア層1を加熱することにより、半田バンプ6が溶融固化した半田部6*を介して電子部品7と電極3aとを半田接合するとともに
、この半田接合における加熱によって熱硬化性樹脂9Aを熱硬化させ、電子部品7とコア層1との隙間を熱硬化性樹脂9Aが硬化した封止樹脂部9A*によって封止する(半田接合・樹脂封止工程)。
ここで熱硬化性樹脂9A中に含有されている活性剤成分は、半田接合後においては熱硬化性樹脂9Aが硬化した封止樹脂部9A*内に固溶した状態で存在していることから、活性剤成分が半田部6*に接触した状態で残留することによる悪影響が無い。したがって実施の形態1において必須とされた半田接合後の洗浄工程が不要となり、工程負荷の高い洗浄工程を排して工程簡略化を図ることが可能となっている。
この半田接合・樹脂封止工程の後は、実施の形態1と同様の工程を経る。すなわち、半田接合・樹脂封止工程後のコア層1をプラズマ処理することにより、配線回路3の表面3bの酸化膜を除去するプラズマ処理工程(図2)と、プラズマ処理工程後のコア層1において、電子部品7を周囲から囲んで固定する部品固定層を形成するためのプリプレグ22および部品固定層の表面に形成される表面層を少なくとも含む複数の配線層23、26をコア層1と貼り合わせて積層する積層工程(図3(a))と、積層工程において形成された積層体29を加熱加圧することにより、電子部品7を周囲から囲んで固定する部品固定層22*を形成するとともに、コア層1と複数の配線層23、26とを固着させるプレス工程(図3(b))と、コア層1の配線回路3と配線層23、26とを接続する層間配線部30を形成する層間配線工程と、配線層23、26に配線回路25a、28aを形成する回路形成工程が順次実行される。
そしてこれにより、図3(c)に示す部品内蔵配線基板31と同様構成の部品内蔵配線基板31が完成する。但し本実施の形態2においては、電子部品7とコア層1との隙間を封止する封止樹脂部として、実施の形態1に示す注入された樹脂による封止樹脂部9の替わりに、熱硬化性樹脂9Aが熱硬化した封止樹脂部9A*が形成された構成となっている。
本発明の部品内蔵配線基板および部品内蔵配線基板の製造方法は、簡便な工程で効率よく部品内蔵配線基板を製造することができるという利点を有し、複数の配線層を積層して構成された部品内蔵配線基板の製造分野に有用である。
1 コア層
2 樹脂基板
3 配線回路(金属膜)
3a 電極
4 ソルダレジスト
6 半田バンプ
6* 半田部
7 電子部品
9 封止樹脂部
22、24、27 プリプレグ
23、26 配線層
25、28 銅箔
25a、28a 配線回路
29 積層体
30 層間配線部
31 部品内蔵配線基板

Claims (2)

  1. コア層を含む複数の配線層を積層して構成され前記コア層にバンプ付きの電子部品が実装された部品内蔵配線基板を製造する部品内蔵配線基板の製造方法であって、
    前記コア層に前記電子部品を搭載して、前記コア層の少なくとも一方の面に形成された配線回路を構成する接続用の電極に前記バンプを接合する部品搭載工程と、前記部品搭載後の前記コア層において、前記電子部品との隙間に樹脂を注入して硬化させ、前記隙間を封止して前記バンプを周囲から補強する封止樹脂部を形成する樹脂封止工程と、前記樹脂封止工程後の前記コア層において、前記バンプ付きの電子部品が実装された実装面側をプラズマ処理することにより、前記実装面側に形成された金属膜の表面に生成した酸化膜を除去するプラズマ処理工程と、前記プラズマ処理工程後のコア層において、前記電子部品を周囲から囲んで固定する部品固定層を形成するためのプリプレグおよび前記部品固定層の表面に形成される表面層を少なくとも含む配線層を前記コア層と貼り合わせて積層する積層工程と、前記積層工程において形成された積層体を加熱加圧することにより、前記部品固定層を形成するとともに前記コア層と前記配線層とを固着させるプレス工程とを含むことを特徴とする部品内蔵配線基板の製造方法。
  2. コア層を含む複数の配線層を積層して構成され前記コア層にバンプ付きの電子部品が実装された部品内蔵配線基板を製造する部品内蔵配線基板の製造方法であって、
    前記コア層の少なくとも一方の面に形成された配線回路を構成する接続用の電極を覆って、酸化膜を除去する活性作用を有する熱硬化性樹脂を供給する樹脂供給工程と、前記樹脂供給工程後の前記コア層に前記電子部品を搭載して、前記配線回路を構成する接続用の電極に前記バンプを着地させる部品搭載工程と、前記バンプと前記電極とを接合するとともに、前記電子部品とコア層との隙間を前記熱硬化性樹脂が硬化した樹脂によって封止する接合・樹脂封止工程と、前記接合・樹脂封止工程後の前記コア層において、前記バンプ付きの電子部品が実装された実装面側をプラズマ処理することにより、前記実装面側に形成された金属膜の表面に生成した酸化膜を除去するプラズマ処理工程と、前記プラズマ処理工程後のコア層において、前記電子部品を周囲から囲んで固定する部品固定層を形成するためのプリプレグおよび前記部品固定層の表面に形成される表面層を少なくとも含む配線層を前記コア層と貼り合わせて積層する積層工程と、前記積層工程において形成された積層体を加熱加圧することにより、前記部品固定層を形成するとともに前記コア層と前記配線層とを固着させるプレス工程とを含むことを特徴とする部品内蔵配線基板の製造方法。
JP2009119507A 2009-05-18 2009-05-18 部品内蔵配線基板の製造方法 Pending JP2010267895A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009119507A JP2010267895A (ja) 2009-05-18 2009-05-18 部品内蔵配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009119507A JP2010267895A (ja) 2009-05-18 2009-05-18 部品内蔵配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2010267895A true JP2010267895A (ja) 2010-11-25

Family

ID=43364603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009119507A Pending JP2010267895A (ja) 2009-05-18 2009-05-18 部品内蔵配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP2010267895A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013206980A (ja) * 2012-03-27 2013-10-07 Fujitsu Ltd 部品搭載方法及び部品搭載装置
JP5657761B1 (ja) * 2013-08-30 2015-01-21 株式会社タムラ製作所 半導体用基板の表面処理方法、半導体パッケージの製造方法、およびこれらの方法に用いる水溶性プリフラックス
KR20160065749A (ko) * 2014-12-01 2016-06-09 로베르트 보쉬 게엠베하 칩 실장 방법 및 칩 실장체
KR20190122574A (ko) * 2018-04-20 2019-10-30 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 사전 탈산화 공정을 사용한 본딩 및 이를 수행하기 위한 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09235686A (ja) * 1996-02-29 1997-09-09 Kazuo Sugiyama はんだ接合用表面の清浄方法及び改質方法並びにはんだ付け方法
JPH09307219A (ja) * 1996-05-14 1997-11-28 Tamura Seisakusho Co Ltd はんだ付け用処理方法
JP2001262378A (ja) * 2000-03-16 2001-09-26 Matsushita Electric Ind Co Ltd プラズマ処理方法
JP2004152903A (ja) * 2002-10-29 2004-05-27 Kyocera Corp 多層配線基板の製造方法
JP2007324419A (ja) * 2006-06-01 2007-12-13 Tdk Corp セラミック基板及び複合配線基板、並びにそれらの製造方法
JP2009105302A (ja) * 2007-10-25 2009-05-14 Panasonic Corp 部品内蔵プリント配線基板および部品内蔵プリント配線基板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09235686A (ja) * 1996-02-29 1997-09-09 Kazuo Sugiyama はんだ接合用表面の清浄方法及び改質方法並びにはんだ付け方法
JPH09307219A (ja) * 1996-05-14 1997-11-28 Tamura Seisakusho Co Ltd はんだ付け用処理方法
JP2001262378A (ja) * 2000-03-16 2001-09-26 Matsushita Electric Ind Co Ltd プラズマ処理方法
JP2004152903A (ja) * 2002-10-29 2004-05-27 Kyocera Corp 多層配線基板の製造方法
JP2007324419A (ja) * 2006-06-01 2007-12-13 Tdk Corp セラミック基板及び複合配線基板、並びにそれらの製造方法
JP2009105302A (ja) * 2007-10-25 2009-05-14 Panasonic Corp 部品内蔵プリント配線基板および部品内蔵プリント配線基板の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013206980A (ja) * 2012-03-27 2013-10-07 Fujitsu Ltd 部品搭載方法及び部品搭載装置
JP5657761B1 (ja) * 2013-08-30 2015-01-21 株式会社タムラ製作所 半導体用基板の表面処理方法、半導体パッケージの製造方法、およびこれらの方法に用いる水溶性プリフラックス
KR20150026842A (ko) * 2013-08-30 2015-03-11 가부시키가이샤 다무라 세이사쿠쇼 반도체용 기판의 표면 처리 방법, 반도체 패키지의 제조 방법, 및 이들의 방법에 사용하는 수용성 프리플럭스
KR102217484B1 (ko) 2013-08-30 2021-02-19 가부시키가이샤 다무라 세이사쿠쇼 반도체용 기판의 표면 처리 방법, 반도체 패키지의 제조 방법, 및 이들의 방법에 사용하는 수용성 프리플럭스
KR20160065749A (ko) * 2014-12-01 2016-06-09 로베르트 보쉬 게엠베하 칩 실장 방법 및 칩 실장체
KR102447203B1 (ko) * 2014-12-01 2022-09-26 로베르트 보쉬 게엠베하 칩 실장 방법 및 칩 실장체
KR20190122574A (ko) * 2018-04-20 2019-10-30 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 사전 탈산화 공정을 사용한 본딩 및 이를 수행하기 위한 장치
KR102338620B1 (ko) * 2018-04-20 2021-12-15 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 사전 탈산화 공정을 사용한 본딩 및 이를 수행하기 위한 장치
US11342302B2 (en) 2018-04-20 2022-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding with pre-deoxide process and apparatus for performing the same

Similar Documents

Publication Publication Date Title
JP4784586B2 (ja) 部品内蔵プリント配線基板および部品内蔵プリント配線基板の製造方法
JP5013973B2 (ja) プリント配線板及びその製造方法、並びに、このプリント配線板を用いた電子部品収容基板及びその製造方法
US8324740B2 (en) Semiconductor device, and method of manufacturing multilayer wiring board and semiconductor device
TW591765B (en) Method of making electronic element-mounted substrate
JP2010251688A (ja) 部品内蔵印刷配線板及びその製造方法
JP5172275B2 (ja) 部品内蔵プリント配線基板および部品内蔵プリント配線基板の製造方法
JP2011060875A (ja) 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置
JP2010267895A (ja) 部品内蔵配線基板の製造方法
JP2012044123A (ja) 配線基板の製造方法
WO2009107342A1 (ja) 電子部品モジュールの製造方法
JPWO2003077307A1 (ja) 電子回路装置およびその製造方法
WO2011135926A1 (ja) 電子部品内蔵基板、および複合モジュール
JP2006351778A (ja) 配線基板の製造方法
JP4788754B2 (ja) 部品内蔵配線基板および部品内蔵配線基板の製造方法
KR100699237B1 (ko) 임베디드 인쇄회로기판 제조방법
JP2013191620A (ja) 部品内蔵基板の製造方法および部品内蔵基板
JP5003528B2 (ja) 電子部品モジュールの製造方法
JP5766387B2 (ja) 電子部品内蔵型の2層配線基板の製造方法及び電子部品内蔵型の2層配線基板
JP2009117753A (ja) 部品内蔵印刷配線板及びその製造方法
JP2004103798A (ja) 2メタルテープの製造方法および配線基板の製造方法
JP2010263200A (ja) 半導体装置の製造方法およびこの方法に用いる圧力容器
WO2013046500A1 (ja) 電子部品モジュールの製造方法
JP2007306021A (ja) 電子回路装置およびその製造方法
JP2009302437A (ja) 部品内蔵印刷配線板及びその製造方法
JP5575383B2 (ja) 電子部品実装配線板の製造方法及び電子部品実装配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120731

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20121217

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130604