JP5657761B1 - 半導体用基板の表面処理方法、半導体パッケージの製造方法、およびこれらの方法に用いる水溶性プリフラックス - Google Patents

半導体用基板の表面処理方法、半導体パッケージの製造方法、およびこれらの方法に用いる水溶性プリフラックス Download PDF

Info

Publication number
JP5657761B1
JP5657761B1 JP2013180134A JP2013180134A JP5657761B1 JP 5657761 B1 JP5657761 B1 JP 5657761B1 JP 2013180134 A JP2013180134 A JP 2013180134A JP 2013180134 A JP2013180134 A JP 2013180134A JP 5657761 B1 JP5657761 B1 JP 5657761B1
Authority
JP
Japan
Prior art keywords
group
water
substrate
semiconductor substrate
halogen atom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013180134A
Other languages
English (en)
Other versions
JP2015048502A (ja
Inventor
赤池　信一
信一 赤池
一貴 中波
一貴 中波
章一郎 成瀬
章一郎 成瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Corp
Original Assignee
Tamura Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Corp filed Critical Tamura Corp
Priority to JP2013180134A priority Critical patent/JP5657761B1/ja
Priority to KR1020140106819A priority patent/KR102217484B1/ko
Priority to TW103128483A priority patent/TWI622644B/zh
Application granted granted Critical
Publication of JP5657761B1 publication Critical patent/JP5657761B1/ja
Publication of JP2015048502A publication Critical patent/JP2015048502A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Chemical Treatment Of Metals (AREA)
  • Detergent Compositions (AREA)

Abstract

【課題】保護被膜の形成後にフラックス洗浄剤により半導体用基板を洗浄する場合においても、電極パッドの表面の酸化を十分に抑制できる半導体用基板の表面処理方法を提供すること。【解決手段】下記一般式（１）で表される化合物を含有する水溶性プリフラックスを用いて、半導体用基板の電極パッド上に保護被膜を形成する水溶性プリフラックス処理工程と、フラックス洗浄工程と、を備えることを特徴とする方法である。（一般式（１）中、ＸおよびＹは、それぞれ同一でも異なっていてもよく、炭素数１〜７の直鎖または分岐鎖のアルキル基、ハロゲン原子などを表し、ｎは０〜４の整数を表し、ｍは０〜１０の整数を表し、ｐは０〜４の整数を表し、かつ、ＸおよびＹのうちの少なくとも１つは、ハロゲン原子であり、該ハロゲン原子は、塩素原子、臭素原子またはヨウ素原子である。）【選択図】なし

Description

本発明は、半導体用基板の表面処理方法、半導体パッケージの製造方法、およびこれらの方法に用いる水溶性プリフラックスに関する。
半導体パッケージ用途のインターポーザ基板（場合により、半導体用基板ともいう）の電極パッドには、通常、電極パッドの表面の酸化を防止するために、電極パッドの表面に金メッキ処理が施されている。しかしながら、金メッキ処理には貴金属を使用するためにコストが高くなるという問題がある。そこで、通常のプリント配線基板においては、金メッキ処理に代えて、水溶性プリフラックスにより配線の表面に保護被膜を形成する方法が採用されている（例えば、特許文献１）。
特開平６−３２２５５１号公報
インターポーザ基板において、金メッキ処理に代えて、特許文献１に記載のような水溶性プリフラックスにより電極パッドの表面に保護被膜を形成する場合、次のような問題がある。すなわち、半導体パッケージを作製する場合には、インターポーザ基板にチップを接着し、その後封止する。この場合、インターポーザ基板には、一方の面に、はんだバンプが形成され、このはんだバンプによりチップが接着される。チップが接着された後には、はんだバンプを形成した際に生じたフラックス残さをフラックス洗浄剤により除去する。このときに、インターポーザ基板の他方の面（電極パッドの表面の酸化を抑制したい面）に形成された保護被膜も、フラックス洗浄剤により除去されてしまう。その結果、水溶性プリフラックスにより電極パッドの表面に保護被膜を形成しても、インターポーザ基板の電極パッドの表面の酸化を十分に抑制できず、電極パッドのはんだぬれ性および接合強度が低下してしまうという問題がある。
そこで、本発明は、保護被膜の形成後にフラックス洗浄剤により半導体用基板を洗浄する場合においても、電極パッドの表面の酸化を十分に抑制できる半導体用基板の表面処理方法、半導体パッケージの製造方法、並びに、これらの方法に用いる水溶性プリフラックスを提供することを目的とする。
本発明者らは、上記目的を達成すべく鋭意研究を重ねた結果、次の知見を見出した。すなわち、水溶性プリフラックスの構成成分となるイミダゾール系化合物は数多あるが、このように数多あるイミダゾール系化合物の中でも、特定の化学構造を有しかつハロゲン原子を有するイミダゾール系化合物を含有する水溶性プリフラックスを用いた場合には、驚くべきことに、保護被膜の形成後にフラックス洗浄剤により半導体用基板を洗浄する場合においても、電極パッドの表面の酸化を十分に抑制できることを見出し、本発明を完成するに至った。
すなわち、本発明の半導体用基板の表面処理方法は、水溶性プリフラックスを用いて、半導体用基板の電極パッド上に保護被膜を形成する水溶性プリフラックス処理工程と、前記基板の一方の面の電極パッド上にソルダペーストを塗布し、リフロー処理を行ってはんだバンプを形成するはんだバンプ形成工程と、はんだバンプ上にチップを配置し、リフロー処理を行って前記チップを前記基板に接着するチップ接着工程と、前記基板をフラックス洗浄剤にて洗浄するフラックス洗浄工程と、を備える半導体パッケージの製造方法における半導体用基板の表面処理方法であって、前記水溶性プリフラックス処理工程では、下記一般式（１）で表される化合物を含有する水溶性プリフラックスを用い、かつ、前記基板の他方の面には、前記水溶性プリフラックス処理工程および前記フラックス洗浄工程の両方が施されることを特徴とする方法である。
（一般式（１）中、ＸおよびＹは、それぞれ同一でも異なっていてもよく、炭素数１〜７の直鎖または分岐鎖のアルキル基、ハロゲン原子、アミノ基、ジ低級アルキルアミノ基、ヒドロキシ基、低級アルコキシ基、シアノ基、アセチル基、ベンゾイル基、カルバモイル基、ホルミル基、カルボキシル基、低級アルコキシカルボニル基およびニトロ基からなる群から選択される少なくとも一つを表し、ｎは０〜４の整数を表し、ｍは０〜１０の整数を表し、ｐは０〜４の整数を表し、かつ、ＸおよびＹのうちの少なくとも１つは、ハロゲン原子であり、該ハロゲン原子は、塩素原子、臭素原子またはヨウ素原子である。）
本発明の半導体用基板の表面処理方法においては、前記一般式（１）におけるＸおよびＹのうちの１つまたは２つは、ハロゲン原子であることが好ましい。
本発明の半導体用基板の表面処理方法においては、前記一般式（１）におけるＹのうちの少なくとも１つは、ハロゲン原子であることが好ましい。
本発明の半導体用基板の表面処理方法においては、前記一般式（１）におけるＸおよびＹのハロゲン原子は、塩素原子であることが好ましい。
本発明の半導体パッケージの製造方法は、水溶性プリフラックスを用いて、半導体用基板の電極パッド上に保護被膜を形成する水溶性プリフラックス処理工程と、前記基板の一方の面の電極パッド上にソルダペーストを塗布し、リフロー処理を行ってはんだバンプを形成するはんだバンプ形成工程と、はんだバンプ上にチップを配置し、リフロー処理を行って前記チップを前記基板に接着するチップ接着工程と、前記基板をフラックス洗浄剤にて洗浄するフラックス洗浄工程と、を備え、前記水溶性プリフラックス処理工程では、下記一般式（１）で表される化合物を含有する水溶性プリフラックスを用いることを特徴とする方法である。
本発明の水溶性プリフラックスは、前記半導体用基板の表面処理方法または前記半導体パッケージの製造方法に用いる水溶性プリフラックスであって、前記一般式（１）で表される化合物を含有することを特徴とするものである。
本発明によれば、保護被膜の形成後にフラックス洗浄剤により半導体用基板を洗浄する場合においても、電極パッドの表面の酸化を十分に抑制できる半導体用基板の表面処理方法、半導体パッケージの製造方法、並びに、これらの方法に用いる水溶性プリフラックスを提供できる。
本発明の半導体パッケージの製造方法を説明するための説明図である。
本発明の半導体用基板の表面処理方法は、以下説明する水溶性プリフラックスを用いて、半導体用基板の電極パッド上に保護被膜を形成する水溶性プリフラックス処理工程と、前記基板をフラックス洗浄剤にて洗浄するフラックス洗浄工程と、を備える方法である。
また、本発明の半導体パッケージの製造方法は、以下説明する水溶性プリフラックスを用いて、半導体用基板の電極パッド上に保護被膜を形成する水溶性プリフラックス処理工程と、前記基板の一方の面の電極パッド上にソルダペーストを塗布し、リフロー処理を行ってはんだバンプを形成するはんだバンプ形成工程と、はんだバンプ上にチップを配置し、リフロー処理を行って前記チップを前記基板に接着するチップ接着工程と、前記基板をフラックス洗浄剤にて洗浄するフラックス洗浄工程と、を備える方法である。
［水溶性プリフラックス］
まず、本発明の半導体用基板の表面処理方法または半導体パッケージの製造方法に用いる本発明の水溶性プリフラックスについて説明する。
本発明の水溶性プリフラックスは、下記一般式（１）で表される化合物を含有するものである。
前記一般式（１）において、ＸおよびＹは、それぞれ同一でも異なっていてもよく、炭素数１〜７の直鎖または分岐鎖のアルキル基、ハロゲン原子、アミノ基、ジ低級アルキルアミノ基、ヒドロキシ基、低級アルコキシ基、シアノ基、アセチル基、ベンゾイル基、カルバモイル基、ホルミル基、カルボキシル基、低級アルコキシカルボニル基およびニトロ基からなる群から選択される少なくとも一つを表す。また、ｎは０〜４の整数を表し、ｍは０〜１０の整数を表し、ｐは０〜４の整数を表す。
そして、本発明においては、ＸおよびＹのうちの少なくとも１つは、ハロゲン原子であり、このハロゲン原子は、塩素原子、臭素原子またはヨウ素原子であることが必要である。ＸおよびＹのうちにこれらのハロゲン原子が存在しない場合には、保護被膜のフラックス洗浄液に対する耐性が不十分となり、電極パッドの表面の酸化を抑制できない。また、電極パッドのはんだぬれ性の観点から、ハロゲン原子は、塩素原子であることがより好ましい。
前記一般式（１）において、ＸおよびＹのうちの１つまたは２つは、ハロゲン原子であることが好ましい。ＸおよびＹのうちの３つ以上がハロゲン原子である場合には、化合物の溶解性が低下する傾向にあり、水溶性プリフラックスの安定性が低下する傾向にある。
また、前記一般式（１）において、Ｙのうちの少なくとも１つは、ハロゲン原子であることが好ましい。前記一般式（１）におけるＹの方に、ハロゲン原子が存在する方が、電極パッドのはんだぬれ性が向上する傾向にある。
前記一般式（１）で表される化合物としては、２−（３−クロロ）ベンジルベンズイミダゾール、２−（３，４−ジクロロ）ベンジルベンズイミダゾール、４−クロロ−２−（３−フェニルプロピル）ベンズイミダゾール、６−クロロ−２−｛（２−ニトロフェニル）エチル｝ベンズイミダゾール、および６−カルボエトキシ−２−（３−ブロモベンジル）ベンズイミダゾールなどが挙げられる。これらの中でも、電極パッドの表面の酸化抑制の観点から、２−（３−クロロ）ベンジルベンズイミダゾール、２−（３，４−ジクロロ）ベンジルベンズイミダゾール、４−クロロ−２−（３−フェニルプロピル）ベンズイミダゾールがより好ましい。
前記一般式（１）で表される化合物の含有量は、前記水溶性プリフラックス１００質量％に対して、０．０１質量％以上１０質量％以下であることが好ましく、０．０５質量％以上５質量％以下であることがより好ましい。含有量が前記下限以上とすることによって、防錆膜などの塗膜を形成しやすくなる。また、含有量が前記上限を超えると、不溶解分が多くなり易くなる傾向にあり、経済的にも好ましくない。
前記水溶性プリフラックスでは、前記一般式（１）で表される化合物が中性の水に対しては難溶性であるため、有機酸や水溶性の有機溶剤を用いて水溶化させることが好ましい。前記有機酸および前記有機溶剤は、それぞれ単独で用いてもよいが、併用してもよい。なお、前記水溶性プリフラックスにおいて、前記一般式（１）で表される化合物や、以下説明する他の成分以外の残部は水である。
前記有機酸としては、ギ酸、酢酸、プロピオン酸、ブタン酸、グリコール酸、酒石酸、乳酸、クロロ酢酸、ジクロロ酢酸、トリクロロ酢酸、ブロモ酢酸、およびメトキシ酢酸などが挙げられる。これらの中でも、ギ酸、酢酸を用いることが好ましい。また、これらの有機酸は、１種を単独で用いてもよく、２種以上を混合して用いてもよい。
前記有機酸の含有量は、前記水溶性プリフラックス１００質量％に対して、１質量％以上４０質量％以下であることが好ましい。
前記有機溶剤としては、メタノール、エタノール、およびアセトンなどが挙げられる。これらの有機溶剤は、１種を単独で用いてもよく、２種以上を混合して用いてもよい。
前記有機溶剤の含有量は、前記水溶性プリフラックス１００質量％に対して、１質量％以上４０質量％以下であることが好ましい。
前記水溶性プリフラックスは、さらに、銅との錯体被膜形成助剤を含有してもよい。ただし、銅との錯体被膜形成助剤を添加すると条件によっては、基板の金めっき上にも被膜を形成し、金めっきの変色が発生することがあるので注意が必要である。
前記錯体被膜形成助剤としては、ギ酸銅、塩化第一銅、塩化第二銅、シュウ酸銅、酢酸銅、水酸化銅、炭酸銅、リン酸銅、硫酸銅、ギ酸マンガン、塩化マンガン、シュウ酸マンガン、硫酸マンガン、酢酸亜鉛、酢酸鉛、酢酸ニッケル、酢酸バリウム、水素化亜鉛、塩化第一鉄、塩化第二鉄、酸化第一鉄、酸化第二鉄、ヨウ化銅、臭化第一銅、および臭化第二銅などの金属化合物が挙げられる。これらの錯体被膜形成助剤は、１種を単独で用いてもよく、２種以上を混合して用いてもよい。
前記錯体被膜形成助剤の含有量は、前記水溶性プリフラックス１００質量％に対して、０．０１質量％以上１０質量％以下であることが好ましく、０．０５質量％以上５質量％以下であることがより好ましい。
前記水溶性プリフラックスには、さらに、前記金属化合物から分離する金属イオンに対する塩基を含有する緩衝液を併用してもよい。
前記緩衝液中の塩基としては、アンモニア、ジエチルアミン、トリエチルアミン、ジエタノールアミン、トリエタノールアミン、モノエタノールアミン、ジメチルエタノールアミン、ジエチルエタノールアミン、イソプロピルエタノールアミン、水酸化ナトリウム、および水酸化カリウムなどが挙げられる。
前記水溶性プリフラックスは、はんだ付特性を向上させるという観点から、さらに、ハロゲン化合物を含有してもよい。
前記ハロゲン化合物としては、ヨウ化カリウム、臭化カリウム、よう化亜鉛、臭化亜鉛、臭化プロピオン酸、およびヨードプロピオン酸などが挙げられる。これらのハロゲン化合物は、１種を単独で用いてもよく、２種以上を混合して用いてもよい。
前記ハロゲン化合物の含有量は、前記水溶性プリフラックス１００質量％に対して、０．０１質量％以上１０質量％以下であることが好ましく、０．０５質量％以上５質量％以下であることがより好ましい。
［半導体用基板の表面処理方法および半導体パッケージの製造方法］
次に、本発明の半導体用基板の表面処理方法および半導体パッケージの製造方法について説明する。
本発明の半導体用基板の表面処理方法は、水溶性プリフラックス処理工程と、フラックス洗浄工程と、を備える方法である。
本発明の半導体パッケージの製造方法は、水溶性プリフラックス処理工程と、はんだバンプ形成工程と、チップ接着工程と、フラックス洗浄工程と、を備える方法である。
なお、ここでは、本発明の半導体パッケージの製造方法の一つの実施形態を例に挙げて、図面に基づいて説明する。図１は、本発明の半導体パッケージの製造方法を説明するための図である。なお、以下説明するのは、半導体パッケージの製造方法の一つの実施形態であって、本発明の半導体用基板の表面処理方法や、本発明の半導体パッケージの製造方法がこれに限定されるわけではない。
前記実施形態は、（i）水溶性プリフラックス処理工程と、（ii）はんだバンプ形成工程と、（iii）第一フラックス洗浄工程と、（iv）チップ接着工程と、（v）第二フラックス洗浄工程と、（vi）アンダーフィル工程と、（vii）モールド工程と、（viii）はんだボール形成工程とをこの順で行う方法である。
前記（i）水溶性プリフラックス処理工程においては、図１（Ａ）に示すように、半導体用基板１の電極パッド１１Ａ，１１Ｂ上に保護被膜を形成する。
保護被膜の形成方法としては、例えば、処理対象の半導体用基板１の電極パッド１１Ａ，１１Ｂの表面を脱脂、化学研磨（ソフトエッチング）、酸洗、水洗する前処理工程を施した後、前記水溶性プリフラックスに、１０〜６０℃で１秒間〜１００分間（好ましくは２０〜５０℃で、５秒間〜６０分間、より好ましくは２０〜５０℃で、１０秒間〜１０分間）半導体用基板１を浸漬する方法を採用できる。このようにして前記一般式（１）で表される化合物は電極パッドの表面に付着するが、その付着量は処理温度を高く、処理時間を長くする程多くなる。このときに、超音波を利用するとより好ましい。なお、他の塗布手段、例えば噴霧法、刷毛塗り、ローラー塗りなどで保護被膜を形成してもよい。このようにして得られた保護被膜により、電極パッドの表面が高温加熱されて劣化することを抑制できる。そのため、電極パッドの表面が高温に曝されても、十分なはんだぬれ性を維持できる。
前記（ii）はんだバンプ形成工程においては、図１（Ｂ）に示すように、保護被膜を形成後の基板１の一方の面の電極パッド１１Ａ上にソルダペーストを塗布し、リフロー処理を行ってはんだバンプ２を形成する。
ソルダペーストの塗布方法としては、メタルマスク印刷機を用いた方法など、適宜公知の方法を採用できる。
リフロー処理の条件としては、はんだバンプ２のはんだ合金組成に応じて、適宜設定することができる。例えばスズ、銀および銅を含有する鉛フリーはんだ合金（ＳＡＣ系）のソルダペーストを用いる場合には、特に限定されないが、プリヒート温度１５０〜１８０℃を９０秒間とし、ピーク温度を２４０℃とし、２００℃以上のキープ時間を６０秒間とすればよい。
前記（iii）第一フラックス洗浄工程においては、半導体用基板１をフラックス洗浄剤にて洗浄する。半導体用基板１では、はんだバンプ２を形成した際に生じたフラックス残さをフラックス洗浄剤により除去しなければならない。そのために、この第一フラックス洗浄工程が必要になる。
フラックス洗浄剤としては、公知のフラックス洗浄剤（好ましくは、水系のフラックス洗浄剤）を用いることができる。このフラックス洗浄剤としては、花王製のクリンスルー７５０ＨＳ、クリンスルー７５０Ｋ、荒川化学工業社製のパインアルファＳＴ−１００Ｓなどが挙げられる。
半導体用基板を洗浄する際の洗浄条件は特に限定されない。例えば、洗浄剤温度３０〜５０℃で、１〜５分間（好ましくは４０℃で３分間）半導体用基板を洗浄すればよい。
前記（iv）チップ接着工程においては、図１（Ｃ）に示すように、はんだバンプ２を形成後の基板１のはんだバンプ２上にチップ３を配置し、リフロー処理を行ってチップ３を基板１に接着する。
リフロー処理の条件としては、はんだバンプ２のはんだ合金組成に応じて、適宜設定することができる。
前記（v）第二フラックス洗浄工程においては、チップ３を接着後の基板１をフラックス洗浄剤にて再度洗浄する。
フラックス洗浄剤や洗浄条件としては、前記第一フラックス洗浄剤と同様のものや同様の洗浄条件を採用できる。
前記（vi）アンダーフィル工程においては、図１（Ｄ）に示すように、フラックス洗浄後の基板１における基板１とチップ３との隙間にアンダーフィル４を充填する。
アンダーフィル４としては、適宜公知のアンダーフィル材料を用いることができる。
アンダーフィル４の硬化条件としては、アンダーフィル材料の種類に応じて、適宜設定することができる。例えば、温度１２０〜１８０℃で１〜３時間加熱すればよい。
なお、アンダーフィル４が充填される前には、温度１００〜１５０℃で１〜３時間の予備加熱処理が施されることが好ましい。
前記（vii）モールド工程においては、図１（Ｅ）に示すように、アンダーフィル４を充填後の基板１におけるチップ３をモールド５で封止する。
モールド５としては、適宜公知のモールド材料を用いることができる。
モールド５の硬化条件としては、モールド材料の種類に応じて、適宜設定することができる。例えば、温度１５０〜２００℃で２〜６時間（好ましくは、１７０〜１８０℃で３〜５時間）加熱すればよい。
前記（viii）はんだボール形成工程においては、図１（Ｆ）に示すように、モールド５で封止後の基板１における電極パッド１１Ｂ上にはんだボールを配置し、リフロー処理を行ってはんだボール６を形成する。
はんだボールの配置方法としては、適宜公知のはんだボールの搭載方法を採用できる。また、ソルダペーストを用いてはんだボールを形成してもよい。この場合、ソルダペーストの塗布方法としては、メタルマスク印刷機を用いた方法など、適宜公知の方法を採用できる。
リフロー処理の条件としては、はんだボール６のはんだ合金組成に応じて、適宜設定することができる。
本発明の半導体パッケージの製造方法においては、以上にように、前記水溶性プリフラックス処理工程の後で、前記第一および第二のフラックス洗浄工程を行うことから、基板１の電極パッド１１Ｂ上の保護被膜がフラックス洗浄剤で洗浄されてしまう。また、前記フラックス洗浄工程から前記はんだボール形成工程の前までに、前記モールド工程などの加熱を行うことから、電極パッド１１Ｂの表面が高温長時間に曝されることになる。このように、電極パッド１１Ｂの表面が劣化しやすい状況においても、本発明によれば、電極パッドの表面の酸化を十分に抑制できる。
次に、本発明を実施例および比較例によりさらに詳細に説明するが、本発明はこれらの例によってなんら限定されるものではない。なお、実施例および比較例にて用いた材料を以下に示す。
イミダゾール系化合物Ａ：２−（３−クロロ）ベンジルベンズイミダゾール
イミダゾール系化合物Ｂ：２−（３，４−ジクロロ）ベンジルベンズイミダゾール
イミダゾール系化合物Ｃ：４−クロロ−２−（３−フェニルプロピル）ベンズイミダゾール
イミダゾール系化合物Ｄ：６−クロロ−２−｛（２−ニトロフェニル）エチル｝ベンズイミダゾール
イミダゾール系化合物Ｅ：６−カルボエトキシ−２−（３−ブロモベンジル）ベンズイミダゾール
イミダゾール系化合物Ｆ：４−メチル−２−ウンデシルイミダゾール、
イミダゾール系化合物Ｇ：４，５−ジエチル−２−ヘキシルベンズイミダゾール
イミダゾール系化合物Ｈ：２−オクチルベンズイミダゾール
有機酸Ａ：酢酸
有機酸Ｂ：酒石酸
有機酸Ｃ：ギ酸
有機溶剤：エタノール
錯体被膜形成助剤Ａ：塩化亜鉛
錯体被膜形成助剤Ｂ：酢酸亜鉛
錯体被膜形成助剤Ｃ：酢酸ニッケル
錯体被膜形成助剤Ｄ：酢酸バリウム
錯体被膜形成助剤Ｅ：ギ酸マンガン
水：純水
［実施例１］
水９９．３質量％に対し、イミダゾール系化合物Ａ０．１質量％、有機酸Ａ０．１質量％および錯体被膜形成助剤Ａ０．５質量％を溶解させて、水溶性プリフラックスを得た。なお、得られた水溶性プリフラックスは、緩衝液として２５質量％アンモニア水でｐＨ調整し、被膜を形成可能な処理液とした。
［実施例２〜１１］
表１に示す組成に従い各材料を配合した以外は実施例１と同様にして水溶性プリフラックスを得た。
［実施例１２〜１６］
表２に示す組成に従い各材料を配合した以外は実施例１と同様にして水溶性プリフラックスを得た。
［比較例１〜６］
表３に示す組成に従い各材料を配合した以外は実施例１と同様にして水溶性プリフラックスを得た。
＜水溶性プリフラックスによる保護被膜の評価＞
水溶性プリフラックスによる保護被膜の性能（洗浄後の被膜残留率、はんだボールの接合強度、はんだぬれ時間、はんだ広がり率）を以下のような方法で評価または測定した。得られた結果を表１〜表３に示す。
（１）洗浄後の被膜残留率
両面銅張積層板（大きさ：５０ｍｍ×５０ｍｍ、厚み：１．６ｍｍ、ＦＲ−４基材）を脱脂し、ソフトエッチングし、水洗して表面を清浄にした。その後、得られた水溶性プリフラックスに４０℃で２分間浸漬して、銅箔表面に被膜形成して、水洗し、温風乾燥して試験基板を得た。
得られた試験基板に下記リフロー条件で２回リフロー処理を行い、その後、フラックス洗浄剤（花王社製の「クリンスルー７５０ＨＳ」）を用いて下記フラックス洗浄条件にて洗浄処理を行い、洗浄処理後の試験基板を得た。
洗浄処理前後の試験基板について、表面積２５ｃｍ２の試験基板上の被膜を０．５％塩酸５０ｍＬに抽出した後、抽出液中の被膜有効成分に起因する極大吸光度を測定した。そして、洗浄処理後の試験基板の吸光度（Ａ１）の洗浄処理前の試験基板の吸光度（Ａ０）に対する比率（Ａ１／Ａ０×１００）を算出し、洗浄後の被膜残留率（単位：％）とした。
（リフロー条件）
酸素濃度：２０００ｐｐｍ以下
プリヒート：１５０〜１８０℃にて８０秒間
ピーク温度：２４０℃（２００℃以上の時間６０秒間）
（フラックス洗浄条件）
洗浄液温度：４０℃
洗浄時間：３分間
その他：浸漬揺動および超音波有り
（２）はんだボールの接合強度
両面銅張積層板（大きさ：３０ｍｍ×３０ｍｍ、厚み：１．６ｍｍ、ＦＲ−４基材）を用いた以外は（１）洗浄後の被膜残留率の試験基板と同様にして、洗浄処理後の試験基板を得た。得られた洗浄処理後の試験基板に１７０℃にて５時間の加熱処理を行って、加熱処理後の試験基板を得た。
得られた加熱処理後の試験基板にポストフラックス（ＷＷロジン２５質量％含有）を塗布した後、はんだボール（大きさ：６５０μｍφ、合金組成：Ｓｎ／３．０Ａｇ／０．５Ｃｕ）を搭載する。その後、エアーリフローにてはんだボールを溶融し、試験基板とはんだボールを接合して、はんだボール接合後の試験基板を得た。
はんだボール接合後の試験基板について、プル強度試験機（Ｄａｇｅ社製の「Ｄａｇｅ４０００」）を用いて、プル強度（接合強度、単位：ｍＮ）を測定した。
（３）はんだぬれ時間
銅板（大きさ：３０ｍｍ×７．５ｍｍ、厚み：０．３ｍｍ）を用いた以外は（１）洗浄後の被膜残留率の試験基板と同様にして、洗浄処理後の試験基板を得た。得られた洗浄処理後の試験基板に空気循環式オーブンを用い２００℃で２０分間の加熱処理を行って、加熱処理後の試験基板を得た。
得られた加熱処理後の試験基板にポストフラックス（ＷＷロジン２５質量％含有）を塗布した後、ＪＩＳ Ｚ ３１９７のはんだ濡れ試験方法（メニスコグラフ法）の記載に準拠して、はんだぬれ時間（単位：秒）を測定した。
（４）はんだ広がり率
銅板（大きさ：５０ｍｍ×５０ｍｍ、厚み：０．５ｍｍ）を用いた以外は（１）洗浄後の被膜残留率の試験基板と同様にして、洗浄処理後の試験基板を得た。得られた洗浄処理後の試験基板に空気循環式オーブンを用い２００℃で２０分間の加熱処理を行って、加熱処理後の試験基板を得た。
ＪＩＳ Ｚ ３１９７のはんだ広がり試験の記載に準拠して、はんだ広がり率（単位：％）を測定した。
表１〜表３に示す結果からも明らかなように、本発明の水溶性プリフラックスを用いて半導体用基板に保護被膜を形成した場合（実施例１〜１６）には、洗浄後の被膜残留率、はんだボールの接合強度、はんだぬれ時間およびはんだ広がり率の全てにおいて十分な結果が得られた。そのため、本発明によれば、保護被膜の形成後にフラックス洗浄剤により半導体用基板を洗浄する場合においても、電極パッドの表面の酸化を十分に抑制できることが確認された。
一方で、前記一般式（１）で表される化合物以外のイミダゾール系化合物を用いた水溶性プリフラックスを用いて半導体用基板に保護被膜を形成した場合（比較例１〜６）には、特に被膜残留率が低くなり、電極パッドの表面の酸化を十分に抑制できないことが分かった。
本発明の半導体用基板の表面処理方法は、半導体パッケージの製造技術として有用である。
１…基板
１１Ａ…電極パッド
１１Ｂ…電極パッド
２…はんだバンプ
３…チップ
４…アンダーフィル
５…モールド
６…はんだボール

Claims (6)

  1. 水溶性プリフラックスを用いて、半導体用基板の電極パッド上に保護被膜を形成する水溶性プリフラックス処理工程と、
    前記基板の一方の面の電極パッド上にソルダペーストを塗布し、リフロー処理を行ってはんだバンプを形成するはんだバンプ形成工程と、
    はんだバンプ上にチップを配置し、リフロー処理を行って前記チップを前記基板に接着するチップ接着工程と、
    前記基板をフラックス洗浄剤にて洗浄するフラックス洗浄工程と、
    を備える半導体パッケージの製造方法における半導体用基板の表面処理方法であって、
    前記水溶性プリフラックス処理工程では、下記一般式（１）で表される化合物を含有する水溶性プリフラックスを用い、かつ、
    前記基板の他方の面には、前記水溶性プリフラックス処理工程および前記フラックス洗浄工程の両方が施される
    ことを特徴とする半導体用基板の表面処理方法。
    （一般式（１）中、ＸおよびＹは、それぞれ同一でも異なっていてもよく、炭素数１〜７の直鎖または分岐鎖のアルキル基、ハロゲン原子、アミノ基、ジ低級アルキルアミノ基、ヒドロキシ基、低級アルコキシ基、シアノ基、アセチル基、ベンゾイル基、カルバモイル基、ホルミル基、カルボキシル基、低級アルコキシカルボニル基およびニトロ基からなる群から選択される少なくとも一つを表し、ｎは０〜４の整数を表し、ｍは０〜１０の整数を表し、ｐは０〜４の整数を表し、かつ、ＸおよびＹのうちの少なくとも１つは、ハロゲン原子であり、該ハロゲン原子は、塩素原子、臭素原子またはヨウ素原子である。）
  2. 請求項１に記載の半導体用基板の表面処理方法において、
    前記一般式（１）におけるＸおよびＹのうちの１つまたは２つは、ハロゲン原子である
    ことを特徴とする半導体用基板の表面処理方法。
  3. 請求項１または請求項２に記載の半導体用基板の表面処理方法において、
    前記一般式（１）におけるＹのうちの少なくとも１つは、ハロゲン原子である
    ことを特徴とする半導体用基板の表面処理方法。
  4. 請求項１〜請求項３のいずれか１項に記載の半導体用基板の表面処理方法において、
    前記一般式（１）におけるＸおよびＹのハロゲン原子は、塩素原子である
    ことを特徴とする半導体用基板の表面処理方法。
  5. 水溶性プリフラックスを用いて、半導体用基板の電極パッド上に保護被膜を形成する水溶性プリフラックス処理工程と、
    前記基板の一方の面の電極パッド上にソルダペーストを塗布し、リフロー処理を行ってはんだバンプを形成するはんだバンプ形成工程と、
    はんだバンプ上にチップを配置し、リフロー処理を行って前記チップを前記基板に接着するチップ接着工程と、
    前記基板をフラックス洗浄剤にて洗浄するフラックス洗浄工程と、
    を備え、
    前記水溶性プリフラックス処理工程では、下記一般式（１）で表される化合物を含有する水溶性プリフラックスを用いる
    ことを特徴とする半導体パッケージの製造方法。
    （一般式（１）中、ＸおよびＹは、それぞれ同一でも異なっていてもよく、炭素数１〜７の直鎖または分岐鎖のアルキル基、ハロゲン原子、アミノ基、ジ低級アルキルアミノ基、ヒドロキシ基、低級アルコキシ基、シアノ基、アセチル基、ベンゾイル基、カルバモイル基、ホルミル基、カルボキシル基、低級アルコキシカルボニル基およびニトロ基からなる群から選択される少なくとも一つを表し、ｎは０〜４の整数を表し、ｍは０〜１０の整数を表し、ｐは０〜４の整数を表し、かつ、ＸおよびＹのうちの少なくとも１つは、ハロゲン原子であり、該ハロゲン原子は、塩素原子、臭素原子またはヨウ素原子である。）
  6. 請求項１〜請求項４のいずれか１項に記載の半導体用基板の表面処理方法または請求項５に記載の半導体パッケージの製造方法に用いる水溶性プリフラックスであって、
    下記一般式（１）で表される化合物を含有することを特徴とする水溶性プリフラックス。
    （一般式（１）中、ＸおよびＹは、それぞれ同一でも異なっていてもよく、炭素数１〜７の直鎖または分岐鎖のアルキル基、ハロゲン原子、アミノ基、ジ低級アルキルアミノ基、ヒドロキシ基、低級アルコキシ基、シアノ基、アセチル基、ベンゾイル基、カルバモイル基、ホルミル基、カルボキシル基、低級アルコキシカルボニル基およびニトロ基からなる群から選択される少なくとも一つを表し、ｎは０〜４の整数を表し、ｍは０〜１０の整数を表し、ｐは０〜４の整数を表し、かつ、ＸおよびＹのうちの少なくとも１つは、ハロゲン原子であり、該ハロゲン原子は、塩素原子、臭素原子またはヨウ素原子である。）
JP2013180134A 2013-08-30 2013-08-30 半導体用基板の表面処理方法、半導体パッケージの製造方法、およびこれらの方法に用いる水溶性プリフラックス Active JP5657761B1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013180134A JP5657761B1 (ja) 2013-08-30 2013-08-30 半導体用基板の表面処理方法、半導体パッケージの製造方法、およびこれらの方法に用いる水溶性プリフラックス
KR1020140106819A KR102217484B1 (ko) 2013-08-30 2014-08-18 반도체용 기판의 표면 처리 방법, 반도체 패키지의 제조 방법, 및 이들의 방법에 사용하는 수용성 프리플럭스
TW103128483A TWI622644B (zh) 2013-08-30 2014-08-19 Surface treatment method for semiconductor substrate, method for manufacturing semiconductor package, and water-soluble preflux for use in such methods

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013180134A JP5657761B1 (ja) 2013-08-30 2013-08-30 半導体用基板の表面処理方法、半導体パッケージの製造方法、およびこれらの方法に用いる水溶性プリフラックス

Publications (2)

Publication Number Publication Date
JP5657761B1 true JP5657761B1 (ja) 2015-01-21
JP2015048502A JP2015048502A (ja) 2015-03-16

Family

ID=52437433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013180134A Active JP5657761B1 (ja) 2013-08-30 2013-08-30 半導体用基板の表面処理方法、半導体パッケージの製造方法、およびこれらの方法に用いる水溶性プリフラックス

Country Status (3)

Country Link
JP (1) JP5657761B1 (ja)
KR (1) KR102217484B1 (ja)
TW (1) TWI622644B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111180312A (zh) * 2019-12-31 2020-05-19 贵州振华风光半导体有限公司 一种适用于集成电路的回流焊清洗方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017023677A1 (en) * 2015-08-03 2017-02-09 Fujifilm Electronic Materials U.S.A., Inc. Cleaning composition
JP6402134B2 (ja) 2016-05-12 2018-10-10 株式会社タムラ製作所 水溶性プリフラックス、それを用いた表面処理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05186888A (ja) * 1991-09-12 1993-07-27 Tamura Kaken Kk プリント配線板用表面保護剤
JP2010267895A (ja) * 2009-05-18 2010-11-25 Panasonic Corp 部品内蔵配線基板の製造方法
JP2012114429A (ja) * 2007-02-26 2012-06-14 Senju Metal Ind Co Ltd 粘着性と濡れ性を有するはんだ付け用回路基板とその処理方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3873575B2 (ja) * 2000-05-17 2007-01-24 タムラ化研株式会社 水溶性プリフラックス、プリント回路基板及びプリント回路基板の金属の表面処理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05186888A (ja) * 1991-09-12 1993-07-27 Tamura Kaken Kk プリント配線板用表面保護剤
JP2012114429A (ja) * 2007-02-26 2012-06-14 Senju Metal Ind Co Ltd 粘着性と濡れ性を有するはんだ付け用回路基板とその処理方法
JP2010267895A (ja) * 2009-05-18 2010-11-25 Panasonic Corp 部品内蔵配線基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111180312A (zh) * 2019-12-31 2020-05-19 贵州振华风光半导体有限公司 一种适用于集成电路的回流焊清洗方法
CN111180312B (zh) * 2019-12-31 2023-08-11 贵州振华风光半导体股份有限公司 一种适用于集成电路的回流焊清洗方法

Also Published As

Publication number Publication date
TWI622644B (zh) 2018-05-01
KR102217484B1 (ko) 2021-02-19
KR20150026842A (ko) 2015-03-11
JP2015048502A (ja) 2015-03-16
TW201510215A (zh) 2015-03-16

Similar Documents

Publication Publication Date Title
TWI647304B (zh) 固化焊劑之電路基板之製造方法、搭載電子零件之電路基板之製造方法、及助焊劑用洗淨劑組合物
JP6338232B1 (ja) 銅表面の粗化方法および配線基板の製造方法
KR101808896B1 (ko) 구리 및 구리 합금용 표면 처리 조성물 및 그의 활용
JP6027426B2 (ja) ソルダペースト及びはんだ付け実装方法
JP4694251B2 (ja) 無鉛半田付け用の銅または銅合金の表面処理剤及びその利用
JP5615227B2 (ja) 銅または銅合金の表面処理剤及びその利用
US7740713B2 (en) Flux composition and techniques for use thereof
EP1753728B1 (en) Phenylnaphthylimidazoles for use on copper surfaces during soldering
JP5657761B1 (ja) 半導体用基板の表面処理方法、半導体パッケージの製造方法、およびこれらの方法に用いる水溶性プリフラックス
JP5238598B2 (ja) 回路基板の製造方法
JP4213642B2 (ja) はんだ付け用フラックス、はんだ付け方法およびプリント基板
JP4546163B2 (ja) 銅または銅合金の表面処理剤及び半田付け方法
JP2005169495A (ja) プリフラックス、フラックス、ソルダーペースト及び鉛フリーはんだ付け体の製造方法
JP5649139B2 (ja) 銅表面の表面皮膜層構造
JP5301218B2 (ja) 銅または銅合金の表面処理剤及びその利用
JP2009046761A (ja) 表面処理剤
JP7336491B2 (ja) プリント配線基板の表面処理方法、およびプリント配線基板の製造方法
JP5321878B2 (ja) 銅または銅合金の表面処理剤及びその利用
JP4287299B2 (ja) 銅または銅合金の表面処理剤及び半田付け方法
JP6598917B2 (ja) 銅のマイクロエッチング剤
JP2004156094A (ja) Ｓｎ又はＳｎ合金に対する表面処理剤及び表面処理方法
TW593768B (en) Aqueous solution of organic solderability preservative containing soldering promotion agent

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141126

R150 Certificate of patent or registration of utility model

Ref document number: 5657761

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150