JP2005072328A - 多層配線基板 - Google Patents
多層配線基板 Download PDFInfo
- Publication number
- JP2005072328A JP2005072328A JP2003301193A JP2003301193A JP2005072328A JP 2005072328 A JP2005072328 A JP 2005072328A JP 2003301193 A JP2003301193 A JP 2003301193A JP 2003301193 A JP2003301193 A JP 2003301193A JP 2005072328 A JP2005072328 A JP 2005072328A
- Authority
- JP
- Japan
- Prior art keywords
- diameter
- multilayer wiring
- wiring board
- layer
- via conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】配線密度の高密度化に伴うビア径の微細化に対してもビア導体を介した高い接続信頼性を有する多層配線基板を提供する。
【解決手段】複数の絶縁層11を積層してなる絶縁基板と、絶縁基板の表面および内部に形成された配線回路層12と、絶縁層を挟んで上下に位置する配線回路層間を貫通して形成されたビア導体13とを具備するとともに、表面に電気素子接続用パッド15および裏面に外部回路に接続するための端子パッド17がそれぞれ設けられた多層配線基板において、電気素子接続用パッドに接続するビア導体の径を端子パッドに接続するビア導体の径よりも小さくする。特に電気素子接続用パッドと接続するビア導体の径が100μm以下、端子パッドと接続するビア導体の径が80μm以上、複数のビア導体の径が、端子パッド側から電気素子接続用パッド側にかけて徐々に小さく、配線回路層の少なくとも一部が、絶縁層に埋設されていることが望ましい。
【選択図】図1
【解決手段】複数の絶縁層11を積層してなる絶縁基板と、絶縁基板の表面および内部に形成された配線回路層12と、絶縁層を挟んで上下に位置する配線回路層間を貫通して形成されたビア導体13とを具備するとともに、表面に電気素子接続用パッド15および裏面に外部回路に接続するための端子パッド17がそれぞれ設けられた多層配線基板において、電気素子接続用パッドに接続するビア導体の径を端子パッドに接続するビア導体の径よりも小さくする。特に電気素子接続用パッドと接続するビア導体の径が100μm以下、端子パッドと接続するビア導体の径が80μm以上、複数のビア導体の径が、端子パッド側から電気素子接続用パッド側にかけて徐々に小さく、配線回路層の少なくとも一部が、絶縁層に埋設されていることが望ましい。
【選択図】図1
Description
本発明は、各種AV機器や家電機器・通信機器・コンピュータやその周辺機器等の電気機器に使用される多層配線基板に関するものである。
従来、半導体素子等の能動部品や容量素子・抵抗素子等の受動部品を多数搭載して所定の電子回路を構成した混成集積回路を形成するための配線基板は、通常、ガラスクロスにエポキシ樹脂を含浸させて成る絶縁層にドリルによって上下に貫通孔を形成し、この貫通孔内部および絶縁層表面に複数の配線回路層を形成した配線基板を、多数層積層することによって形成されている。
一般に、現在の電子機器は、移動体通信機器に代表されるように小型・薄型・軽量・高性能・高機能・高品質・高信頼性が要求されており、このような電子機器に搭載される混成集積回路等の電子部品も小型・高密度化が要求されるようになってきており、このような高密度化の要求に応えるために、電子部品を構成する多層配線基板も、配線回路層の微細化や絶縁層の薄層化・貫通孔の微細化が必要となってきている。
このような問題点を解決するために、下記の特許文献1では任意の配線層の、任意の位置にレーザ加工によって100μm以下の貫通孔を形成し、導電ペーストを充填したインナービアを形成する方法が提案されている。
例えば、図4に従来の配線基板40の構造を示す。この配線基板40によれば、複数の絶縁層41が積層され、その絶縁層40には、それぞれ配線回路層42やビア導体43が形成されている。配線回路層42のうち、表面には、LSIなどの電気素子と接続するための接続用パッド44が、また裏面にはマザーボードなどの外部回路と接続するための端子パッド45が設けられている。なお、ここで形成されるビア導体43は実質的にすべて同じ大きさからなる。
また、従来の他の配線基板として、図5に示すように、コア基板50の両面に、絶縁層51と、配線回路層52およびビア導体53を具備する多層配線層54を積層した多層配線基板も知られている。また、多層配線基板における表面側には電気素子と接続するための接続用パッド55が、また裏面には外部回路と接続するための端子パッド56が形成されている。なお、多層配線層54中のビア導体53も実質的にすべて同じ大きさからなる。
特開2000−77800号公報
しかしながら、図4、5のように、ビア導体43、53の径が同一である場合、配線密度の高密度化によってビア導体43、53のビア径が微細化した場合、熱プレス等による積層位置あわせ時にビア導体43の位置ずれが起きると、ビア導体43、53に十分な圧力が加わりにくくなり、ビア導体間やビア導体と配線導体層との接続が不十分となったり、位置ずれによって十分な導通路が確保されない場合がある。
その結果、電気素子の接続用パッド45と端子パッド47間、あるいはコア基板50を介した接続用パッド55と端子パッド56間において、初期接続抵抗値が高くなるとともに、高温放置試験や温度サイクル試験等の信頼性試験により接続抵抗値が変動するという問題点を有していた。
しかも、多層配線基板に搭載する電気素子が入出力電極数が2000ピンを越えるような半導体素子では、多ピン化によりシグナル数も増加しており、これを信号配線で展開するため、電気素子が搭載される多層配線層51側では、積層数が増加するとともに多層接続用パッド55の微小化が必要となる。しかしながら、コア基板下側に形成した多層配線層のビア導体の大きさも電気素子側と同じにすると、ビア導体間の接続信頼性が下がる可能性があった。
従って、本発明は、かかる従来技術の問題点に鑑み案出されたものであり、その目的は、配線密度の高密度化に伴うビア径の微細化に対しても、ビア導体の低抵抗化を図り、高い接続信頼性を有する多層配線基板を提供することを目的とするものである。
本発明の多層配線基板は、複数の絶縁層を積層してなる絶縁基板と、該絶縁基板の表面および内部に形成された配線回路層と、前記絶縁層を挟んで上下に位置する前記配線回路層間を貫通して形成されたビア導体とを具備するとともに、表面に電気素子接続用パッドおよび裏面に外部回路に接続するための端子パッドがそれぞれ設けられた多層配線基板において、前記電気素子接続用パッドに接続するビア導体の径が、前記端子パッドに接続するビア導体の径よりも小さいことを特徴とするものである。
また、本発明の他の多層配線基板は、コア絶縁基材の両面にコア配線層が被着形成されてなるとともに前記コア絶縁基材内にビア導体が形成されたコア基板と、該コア基板の両面に、複数の絶縁層を積層してなる多層絶縁層の内部および表面に配線回路層が形成され、且つ前記配線回路層とを接続すべく前記絶縁層を貫通して形成されたビア導体とを具備する多層配線層を形成してなり、表面側に電気素子接続用パッドが形成され、裏面側に外部回路に接続するための端子パッドが設けられた多層配線基板において、前記電気素子の接続用パッドに接続するビア導体の径が、前記端子パッドに接続するビア導体の径よりも小さいことを特徴とするものである。
さらに、本発明の他の多層配線基板は、コア絶縁基材の両面にコア配線層が被着形成されてなるとともに前記コア絶縁基材内にビア導体が形成されたコア基板と、該コア基板の少なくとも一方の表面に、複数の絶縁層を積層してなる多層絶縁層の内部および表面に配線回路層が形成され、且つ前記配線回路層とを接続すべく前記絶縁層を貫通して形成されたビア導体とを具備する多層配線層を形成してなり、前記多層配線層の表面に電気素子接続用パッドを形成してなる多層配線基板において、前記多層配線層における前記コア基板表面のコア配線層と接続するビア導体の径が、前記電気素子接続用パッドに接続するビア導体の径よりも大きいことを特徴とする。
上記の本発明の多層配線基板によれば、前記電気素子接続用パッドと接続するビア導体の径が100μm以下であること、前記端子パッドと接続するビア導体の径が80μm以上であること、前記端子パッドと前記電気素子接続用パッドとが、複数のビア導体を経由して電気的に接続されていること、前記複数のビア導体の径が、端子パッド側から電気素子接続用パッド側にかけて徐々に小さいこと、前記配線回路層の少なくとも一部が、前記絶縁層に埋設されていること、または前記電気素子接続用パッドの径が、前記端子パッドの径よりも小さいことが望ましい。
上記の本発明の構成によれば、絶縁層間の積層位置あわせ時に上下のビア導体の配置位置が多少ずれたとしても、熱プレス工程においてビア径の大きいビア導体によってビア径の小さいビア導体が圧縮される。その結果、接続用パッドと端子パッド間の接続抵抗を低くすることが可能となる。また、ビア径の大きいビア導体は断面積が大きいため、圧縮が十分でなくてもビア径の小さいビア導体よりも低抵抗である。このことにより、接続抵抗値の低い、高信頼性な多層配線基板とすることができる。
また、一般的にビア導体上に形成されるランドの径は、ビア径の2〜3倍あり、このランドをよけて配線する必要があるが、ビア導体の径を100μm以下にしたことにより、配線密度も上がり高密度実装に対応することができるとともに、ビア間で短絡してしまうことも防止できる。さらに、端子パッドと接続するビア導体の径を80μm以上とし、さらには電気素子接続用パッドの径が、前記端子パッドの径よりも小さいことを特徴とすることによって、ビア導体電気素子接続用パッドから端子パッドまでのビア導体の接続信頼性を高めることができる。特に、前記複数のビア導体の径を端子パッド側から電気素子接続用パッド側にかけて徐々に小さくすることで、上下のビア導体の配置位置が多少ずれた場合においても、熱プレス時に隣接するビア導体同士の圧力を均一に加えることができるために、ビア導体間の接続抵抗を低下させることができる。
本発明の多層配線基板は、前記絶縁層の組成がすべて同一であることが望ましい。絶縁層の組成を同一にすることで、基板の物理的特性が上下対称の構成になるため、多層配線基板の反りを防止することが可能となる。
また、配線回路層の少なくとも一部が、前記絶縁層に埋設されていることによってビア導体に十分な圧力をかけることができるために、ビア導体の低抵抗化と配線回路層との接続信頼性を高めることができる。
また、コア基板および多層配線層を具備する多層配線基板においても、多層配線層の絶縁層をコア基板表面上に積層する際に、前記絶縁層に形成したビア導体は、コア基板に押しつけられる。その結果、前記ビア導体に十分な圧力を加える事が可能となり、初期接続抵抗値を低くすることができる。
本発明の多層配線基板を添付の図面に基づいて詳細に説明する。
図1は、本発明の多層配線基板の一実施例を示す断面図である。図1の多層配線基板Xは、複数の絶縁層11を積層してなる絶縁基板11と、絶縁基板11の表面および内部に形成された配線回路層12と、絶縁層11a〜11dを挟んで上下に位置する配線回路層12間を接続すべく絶縁層を貫通して形成されたビア導体13と、を具備する。また、前記絶縁基板11の上面には電気素子接続用パッド15および下面には外部回路に接続するための端子パッド17がそれぞれ設けられている。そして、この電気素子接続用パッド15および端子パッド17には、半田などからなる電極dが設けられており、必要に応じ、その基板表面にソルダーレジストsが設けられている。
本発明によれば、電気素子接続用パッド15に接続するビア導体13aの径Aが、端子パッド17に接続するビア導体13dの径Bよりも小さい(B>A)ことが重要である。電気素子接続用パッド15に接続するビア導体13aの径Aと、端子パッド17に接続するビア導体13dの径Bとの関係は、特にビア導体13a〜13dの間での位置ずれがあっても熱プレス工程によりビア導体を十分圧縮させるという観点から、B/A>2の関係にあることが望ましい。
B≦Aでは、配線基板の高密度化が進み電気素子接続用パッド15の高密度化とともにこれに接続するビア導体13aのビア径が小さくなったとき、積層位置あわせ工程で上下に位置するビア導体のわずかなずれによって、ビアが圧縮されないだけでなく、断線する可能性があるため接続信頼性を低下させる恐れがある。
また、すべてのビア導体の接続抵抗を安定化させるという観点からは、絶縁層11a〜11dに形成されたビア導体13a〜13dは、断面がいずれも台形形状であって、その最大径が、電気素子用接続用パッド15から端子パッド17に近づくにつれ漸次大きくなることが好ましい。また、例えば、電気素子接続用パッド側から端子パッド側に2つのビア導体順次接続されたビア導体13aと13bにおいて、ビア導体13bの電気素子接続用パッド側端部の径が、ビア導体13aの端子パッド側端部の径よりも大きいことが望ましい。これによってビア導体13a,13b間の圧力を十分に付与できるとともに、隣接するビア導体間の接続信頼性を高めることができる。
さらに、多層配線基板19において、電気素子用接続用パッド15と接続されるビア導体13aの径Aを100μm以下、特に80μm以下にすることにより、基板表面側の配線密度を上げ高密度実装に対応することができる。
一方、端子パッド17と接続されるビア導体13dの最大径Bは、その上のビア導体13cの最大径よりも大きく、特に80μm以上であることが望ましい。
本発明におけるビア導体13は、金属粉末を含有する導体ペーストを絶縁層11に形成した貫通孔内に充填して形成されたものである。こ導体ペーストは、平均粒径が3〜5μmの金属粉末に、エポキシ樹脂、アクリル樹脂、シアネート樹脂、フェノール樹脂、メラミン樹脂、アルキド樹脂、ウレタン樹脂、イミド樹脂の群から選ばれる少なくとも1種の樹脂などの結合材を添加混合したものが好適に用いられる。金属粉末としては、銅、銀の他に、半田などを適量添加することもできる。
また、ビア導体13は、図1に示すように、いずれもビア中心を通る断面の形状が台形形状であることが望ましい。これによって、スクリーン印刷時のビアペーストの充填密度を高めることができる。このような形状のビアは、例えば、絶縁層11に対してレーザー光の照射によって貫通孔を形成する場合に、レーザ光の入射側の孔径が出射側の穴径より大きくなる。
なお、前記絶縁層11を積層する際は、ビア導体13の孔径の小さい側を向き合わせた配置でも、孔径の小さい側と大きい側を向き合わせた積層配置でも良いが、熱膨張差によるストレスが発生しやすい箇所では、ビア導体13と配線回路層12の剥がれによる断線が発生する可能性がある。特に断線を防止するという観点からは、前記電気素子接続用パッド15に接続するビア導体13aと前記端子パッド17に接続するビア導体13dは、図1に示すように、各パッドに接続する側にビア径の大きい側を設けることが望ましい。
本発明の多層配線基板において、絶縁層11a〜11dは、エポキシ樹脂、シアネート樹脂、ポリフェニレンエーテルに種々の官能基が結合した樹脂の群から選ばれる少なくとも1種の熱硬化性樹脂や、ポリイミド樹脂、ポリフェニレンエーテル樹脂、ポリエーテルエーテルケトンの群から選ばれる少なくとも1種の熱可塑性樹脂、あるいは熱可塑性樹脂と熱硬化性樹脂とを混合した複合組成物などが用いられ、さらにはこの樹脂に繊維やガラスクロス等を加えた複合物などを用いることができる。
さらに、絶縁層11は、弾性率を調整するためのゴム成分や熱安定性を改善するための酸化防止剤、耐光性を改善するための紫外線吸収剤等の光安定剤、難燃性を改善するためのハロゲン系もしくはリン酸系の難燃性剤、アンチモン系化合物やホウ酸亜鉛、メタホウ酸バリウム、酸化ジルコニウム等の難燃助剤、潤滑性を改善するための高級脂肪酸や高級脂肪酸エステルや高級脂肪酸金属塩、フルオロカーボン系界面活性剤等の滑剤などを含んでいても良い。
さらには、熱膨張係数を調整したり、機械的強度を向上するための酸化アルミニウムや酸化珪素、酸化チタン、化バリウム、酸化ストロンチウム、酸化ジルコニウム、酸化カルシウム、ゼオライト、窒化珪素、窒化アルミニウム、炭化珪素、チタン酸カリウム、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、ホウ酸アルミニウム、スズ酸バリウム、ジルコン酸バリウム、ジルコン酸ストロンチウム等の充填材、あるいは、充填材との親和性を高めこれらの接合性向上と機械的強度を高めるためのシラン系カップリング剤やチタネート系カップリング剤等のカップリング剤を含有してもよい。
絶縁層11a〜11dの厚みは、100μm以下であることが好ましい。100μm以下の厚みにすることで、熱プレス時のビア導体の十分な圧縮効果が望めるばかりでなく、ビア孔に導電性ペーストをスクリーン印刷法により埋め込む際の、充填不良の発生も防止できる。
また、各絶縁層11表面に形成された配線回路層12は、銅、金等の良導電性の金属箔から成ることが好ましく、配線基板17に搭載される電気素子を外部電気回路(図示せず)に電気的に接続する機能を有する。この配線回路層12の厚みは2〜30μmが適当である。
本発明の多層配線基板は、前記配線回路層の少なくとも一部が、前記多層絶縁層に埋設されていることが好ましく、これによりビア導体13と配線回路層との接続性を高めるとともに、ビア導体への圧縮によってビア導体の低抵抗化を図ることができる。
絶縁層11表面に配設された配線回路層12は、その断面が絶縁層11側の底辺の長さが対向する底辺の長さよりも短い台形状とするとともに、絶縁層11側の底辺と側辺との成す角度を95〜150°とすることが好ましい。このような形状とすることにより、配線回路層12の一部を絶縁層11に容易に埋設することができる。
上記の多層配線基板19は、例えば、以下のようにして作製することができる。まず、絶縁層11の前駆体シートを作製する。例えばガラス繊維含浸プリプレグを形成する場合、前述した樹脂に、トルエン、酢酸ブチル、メチルエチルケトン等の溶媒を添加して粘度調整を行った有機樹脂スラリーを作製する。作製した有機樹脂スラリーに、例えばEガラスやSガラスの織布または不織布を浸し、ガラスに有機樹脂を含浸させる。その後40〜100℃で0.5〜5時間加熱乾燥して前駆体シートを作製する。
また、無機フィラーを含む有機樹脂シートでプリプレグを作製する場合、有機樹脂または有機樹脂と無機フィラーからなる組成物を混錬機や3本ロールなどの手段によって充分に混合し、これを圧延法、押し出し法、射出法、ドクターブレード法などによってシート状に成型した後、樹脂を半硬化して前駆体シートを作製する。半硬化には有機樹脂が熱可塑性の場合には、加熱下で混合したものを冷却し、熱硬化性樹脂の場合には、完全硬化するに充分な温度よりも低い温度にすればよい。
次に、上述したような方法で製作した絶縁層11と成る前駆体シートの所望の位置に前述したような関係となるように、所定の大きさのビア導体13を形成する。ビア導体13は、レーザにより前駆体シートに対して穿設加工を施し貫通孔を形成した後、この貫通孔に銅、銀、金、半田の群から選ばれる少なくとも1種の金属粉末に結合材を添加混合した導体ペーストをスクリーン印刷法により埋め込むことにより形成される。
このようなビア導体13となる貫通孔を形成するレーザー光としては、炭酸ガスレーザ、YAGレーザ、あるいはエキシマレーザなどの公知のレーザが使用できる。レーザ光を照射して孔を形成する場合、レーザ光の光径を制御することにより、その径を任意に調整できる点で、微細なビア導体の形成には有利である。
次に、ビア導体を形成した前駆体シート表面に配線回路層12を形成する。この配線回路層は、公知のフォトレジストを用いたサブトラクティブ法によりパターン形成した例えば銅から成る金属箔を被着形成して配線回路層12を形成する。具体的には、支持体と成るフィルム上に銅などの金属箔を接着剤を介して接着した金属箔転写用フィルムを用意し、次に、フィルム上の金属箔を公知のフォトレジストを用いたサブトラクティブ法を使用してパターン状にエッチングする。そして、配線回路層12が形成されたフィルムを前駆体シートに積層し、温度が100〜200℃で圧力が0.5〜10MPaの条件で10分〜1時間ホットプレスした後、支持体と成るフィルムを剥離除去して配線回路層12を転写、形成することができる。このとき、配線回路層12は前駆体シートとの密着性を高めるために、配線回路層12はバフ研磨、ブラスト研磨、ブラシ研磨、薬品処理等の処理で表面を粗化しておくことが好ましい。
なお、上記配線回路層12の形成と、ビア導体13の形成は順序を逆にしてもよい。
このようにしてビア導体13および配線回路層12が形成された前駆体シートを積層した後、最終的に前駆体シート中の熱硬化性樹脂の熱硬化温度、たとえば190〜300℃、圧力0.5〜10MPaの条件で30分〜24時間ホットプレスすることによって多層配線基板19を作製することができる。
図2は、本発明の多層配線基板の第2の実施例を示す断面図である。本発明の多層配線基板Yは、コア絶縁基材20の両面にコア配線層21が被着形成されてなるとともに、コア配線層21を接続すべくコア絶縁基材20内にビア導体22が形成されたコア基板23を具備する。また、このコア基板23の両面には、複数の絶縁層24を積層してなる多層絶縁層の内部および表面に配線回路層25が形成され、且つ上下の配線回路層25間を接続すべく絶縁層24を貫通して形成されたビア導体26とを具備する多層配線層27を形成してなり、表面側に電気素子接続用パッド28が形成され、裏面側に外部回路に接続するための端子パッド29が設けられている。
かかる多層配線基板Yによれば、電気素子の接続用パッド28に接続するビア導体26aの径Cが、前記端子パッド29に接続するビア導体26bの径Dよりも小さいことが重要である。特に、コア基板23の一方の表面側に形成した多層配線層27aにおけるビア導体26の径よりも、多層配線層27bに形成されるビア導体26の径を大きくすることが望ましい。
かかる構成によって、多層配線層27a,27bのすべてのビア導体26の径がすべて同じである場合に比較して、電気素子用接続用パッド28から多層配線層27a、コア基板23および多層配線層27bを経由して端子パッド29にいたるまでの電気抵抗を低減することができるとともに、接続信頼性を高めることができる。
かかる多層配線基板Yにおいても、電気素子接続用パッド28に接続するビア導体26の径Cは100μm以下、特に70μm以下であることが高密度化を図る上で望ましい。
この多層配線基板Yにおける多層配線層27a、27bは前述した第1の多層配線基板Xと実質的には、同じ構造からなることが望ましい。
前記コア基板23におけるコア絶縁基材20は、セラミック材料、有機樹脂材料のいずれでもよいが、多層配線層27a,27bに形成したビア導体26を、コア基板23に押しつけて圧縮させる上で、コア基板の剛性を、多層配線層27a,27bよりも高くすることが好ましい。
例えば、コア絶縁基材20をセラミック材料などで構成することにより、剛性を高めることができるが、多層配線層27a,27bとの熱膨張率差に起因する熱ストレスにより、界面で剥離が起きる可能性があることから、コア絶縁基材20に樹脂を含有する絶縁材料を使用して、コア基板21と、多層配線層27との熱膨張差を少なくし、絶縁層28にかかるストレスを小さくすることで、部材間の密着信頼性を向上させることが好ましい。望ましくは、ガラス繊維やアラミド繊維とエポキシ樹脂などの熱硬化性樹脂との複合体からなることが望ましい。
なお、コア基板23の両面に形成された多層配線層27a、27bの絶縁層24はいずれも同じ材質からなることがコア基板23との密着性を高めるとともに、反りを防止する上で望ましい。
さらに、この多層配線基板Yにおいても、多層配線層27a、27bの配線回路層26の少なくとも一部が、絶縁層24に埋設されていることが好ましい。絶縁層24に配設された配線回路層25の幅方向の断面形状を、絶縁層24側の底辺の長さが対向する底辺の長さよりも短い台形状とするとともに、絶縁層24側の底辺と側辺との成す角度を95〜150°とすることが好ましい。
このような多層配線基板Yは次のように作製される。まず、所定層の絶縁層と配線層を有するコア基板として、例えば、ガラスエポキシ基材20を準備する。この基材20にドリルなどによって貫通穴を形成し、貫通穴内壁に金属メッキ膜を形成してビア導体22を形成するとともに、表面に形成された金属箔をエッチング処理してコア配線層21を形成してコア基板23を作製する。
一方、前述した多層配線基板Xと同様な作製方法に従って、例えば無機フィラーを含有するエポキシ樹脂フィルムからなる複数の絶縁層24を積層してなる多層絶縁層と、該多層絶縁層内および表面に形成された配線回路層25と、前記絶縁層24を挟んで上下に位置する配線回路層25間を貫通して形成されたビア導体26とからなる多層配線層27a,27bを作製する。そしてこの多層配線層27a,27bを未硬化の状態で前記コア基板23の両面に積層し、200〜240℃で、2〜4MPaの圧力を印加しながら完全に熱硬化させる。このとき、コア基板23の表面は、多層配線層27a、27bとの密着性を高めるために、バフ研磨、ブラスト研磨、ブラシ研磨、薬品処理等の処理で表面を粗化しておくことが好ましい。
なお、多層配線層27a,27bに形成されたビア導体26の直径は、炭酸ガスレーザの光径を制御することにより、その径を容易に調整することができる。
また、多層配線層27a,27bは、上記の方法以外に周知のビルドアップ法によって、コア基板上に絶縁層を逐次積層して作製することも可能である。具体的には、コア基板23の表面に一方の表面に金属箔が接着された前駆体シートを貼り付けた後、エッチング加工して配線回路層を形成するとともに、レーザー光によって貫通穴を形成し導体ペーストを充填する。そして再度、前駆体シートを積層し、上記と同様な工程を繰り返す。なお、完全熱硬化処理は、各層を形成する毎、または最後に一括して熱硬化することもできる。
図3は、本発明の多層配線基板の第3の実施例を示す断面図である。この多層配線基板Zは、コア絶縁基材30の両面にコア配線層31が被着形成されてなるとともに、コア配線層31を接続すべくコア絶縁基材30内にビア導体32が形成されたコア基板33を具備する。また、このコア基板33の片面には、複数の絶縁層34を積層してなる多層絶縁層の内部および表面に配線回路層35が形成され、且つ上下の配線回路層35間を接続すべく絶縁層34を貫通して形成されたビア導体36とを具備する多層配線層37を形成してなり、多層配線層37表面側に電気素子接続用パッド38が形成され、コア基板33の裏面側に外部回路に接続するための端子パッド39が設けられている。
本発明の多層配線基板Zは、多層配線層37におけるコア基板33表面のコア配線層31と接続するビア導体32dの径Fが、電気素子接続用パッド38に接続するビア導体32aの径Eよりも大きく設定されている。
かかる多層配線基板Zにおいては、かかる多層配線層37内のビア導体32を上記のように設定することによって多層配線層37内におけるビア導体32による接続抵抗を低減するとともに、接続信頼性を高めることができる。
なお、この多層配線層37は、前記多層配線基板Xと実質的に同一の構造からなることが望ましく、F/E≧2の関係にあること、絶縁層34に形成されたビア導体36は、断面がいずれも台形形状であって、また、その最大径が、電気素子用接続用パッド38からコア配線層31に近づくにつれ漸次大きくなることが好ましい。また、例えば、電気素子接続用パッド38側からコア配線層31側に2つのビア導体順次接続されたビア導体36aと36bにおいて、ビア導体36bの電気素子接続用パッド側端部の径が、ビア導体36aの端子パッド側端部の径よりも大きいことが望ましい。これによってビア導体36a,36b間の圧力を十分に付与できるとともに、隣接するビア導体間の接続信頼性を高めることができる。
さらに、多層配線基板Zにおいて、電気素子用接続用パッド38と接続されるビア導体36aの径Eを100μm以下、特に80μm以下にすることにより、基板表面側の配線密度を上げ高密度実装に対応することができる。
なお、前記絶縁層34を積層する際は、ビア導体36の孔径の小さい側を向き合わせた配置でも、孔径の小さい側と大きい側を向き合わせた積層配置でも良いが、熱膨張差によるストレスが発生しやすい箇所では、ビア導体36と配線回路層35の剥がれによる断線が発生する可能性がある。特に断線を防止するという観点からは、ビア導体36a、ビア導体36dのそれぞれ前記電気素子接続用パッド38に接続する側、前記コア配線層31に接続する側の方に、ビア径の大きい側を設けることが望ましい。
一方、コア配線層31と接続されるビア導体36dの最大径Fは、その上のビア導体36cの最大径よりも大きく、特に80μm以上、特に100μm以上、さらには150μm以上であることが望ましい。
また、コア基板33におけるコア配線層31を接続するビア導体32は、ビア導体36dの径Fと同一かまたはそれ以上であることが望ましい。
このような多層配線基板Zは、図2の多層配線基板Yで説明した方法において、コア基板の片面に多層配線層を形成することを除いては、全く同じ方法で作製することができる。
次に本発明の多層配線基板を、以下のサンプルを製作して評価した。
まず図1の多層配線基板Xを作製した。絶縁層としてエポキシ樹脂を含むスラリーをガラス織布に含浸させた後、乾燥させて、ガラスエポキシ複合材料からなる前駆体シートを用意した。なお、含有比率はエポキシ樹脂50体積%、ガラスの織布50体積%とした。
さらに、この前駆体シートに、UV−YAGレーザによりその光径を制御することで表1の大きさの貫通孔を形成し、この貫通孔に銅粉末と有機バインダを含有する導体ペーストをスクリーン印刷により埋め込むことによりビア導体を形成した。
次に、回路状に形成した厚さ12μmの銅箔が付いた転写用支持フィルムと、貫通導体が形成された絶縁層となる前駆体シートとを位置合わせして真空積層機により3MPaの圧力で30秒加圧した後、転写用支持フィルムを剥離して配線導体を前駆体シート上に埋設、転写した。
最後に、この電気素子用接続用パッドを含む配線回路層体が形成された前駆体シートを4枚重ね合わせ、3MPaの圧力下で200℃の温度で5時間加熱処理して完全硬化させて多層配線基板を得た。なお、電気素子接続用パッドの径は、0.3mm、端子パッドの径は1mmとした。
表1からは、絶縁層に形成したビア導体の径が実質的に全て同一である場合、初期抵抗値のバラつきは10%以上であったのに対し、端子パッドに接続するビア導体の径Bが、電気素子接続用パッドに接続するビア導体の径Aよりも大きくA<Bの関係で構成された本発明の多層配線基板は、初期抵抗値のばらつきが10%以下であった。特に、ビア径を電気素子接続用パッド側から端子パッド側にかけて徐々に大きくすることによってさらにばらつきが低減できた。
次に、図2の多層配線基板を作製した。コア基板として、貫通穴に銅メッキが施された直径が300μmのビア導体を具備するエポキシ多層配線板を準備した。一方、絶縁層として、SiO2を50体積%、エポキシ樹脂を50体積%からなる複合材料を用いる以外は、実施例1と全く同様にして、複数の絶縁層を積層してなる多層絶縁層と、該多層絶縁層内および表面に形成された銅箔からなる配線回路層と、前記絶縁層を挟んで上下に位置する前記配線回路層間を貫通して形成された貫通穴内に銅ペーストを充填してビア導体が形成された前駆体シートを3枚重ねて、多層配線層を作製した。
そして、前記コア基板の上面側の多層配線層に形成した電気素子接続用パッドと接続するビア導体の直径Cと、前記コア基板の下面側の多層配線層に形成した端子パッドに接続するビア導体の径Dが、表2に示すような関係となるようにレーザー光の光径を調整して大きさを調整した。なお、各コア基板に対して一方側の多層配線層における 上記多層配線層とコア基板は、3MPaの圧力で200℃で3時間加熱処理して完全硬化して多層配線基板を作製した。なお、電気素子接続用パッドの径は、0.2mm、端子パッドの径は1mmとした。
表2からは、絶縁層に形成したビア導体の径が実質的に全て同一である場合、初期抵抗値のバラつきは10%以上であったのに対し、端子パッドに接続するビア導体の径Dが、電気素子接続用パッドに接続するビア導体の径Cよりも大きい本発明の多層配線基板は、初期抵抗値のばらつきが10%以下であり、接続信頼性に優れていることがわかった。
次に、図3の多層配線基板を作製した。コア基板および多層配線層としていずれも実施例2と全く同じものを使用して、コア基板の一方の面に多層配線層を形成した。なおコア基板におけるビア導体の直径は0.2mmとし、電気素子接続用パッドの径は、0.1mm、端子パッドの径は1mmとした。この際、前記コア基板のコア配線層に接続するビア導体の径Fと、電気素子接続用パッドに接続するビア導体35の径Eの関係が表3に示すような関係になるように形成した。作製した多層配線基板に対して、実施例1と同様にして評価を行なった。
表3からは、電気素子に接続するビア導体35の径Eとコア基板のコア配線層に接続するビア導体の径Fが実質的に全て同一である場合、初期抵抗値のバラつきは10%以上であり、ビア径が小さい程そのばらつきが大きくなったのに対し、前記コア基板のコア配線層に接続するビア導体の径Fが、電気素子に接続するビア導体35の径Eよりも大きい本発明の多層配線基板は、初期抵抗値のばらつきが10%以下であり、接続信頼性に優れており、特に、多層配線層のビア導体径を徐々に大きくした場合、そのばらつきは5%以下になった。
11 絶縁層
12 配線回路層
13 ビア導体
15 電気素子接続用パッド
17 端子パッド
19 配線基板
12 配線回路層
13 ビア導体
15 電気素子接続用パッド
17 端子パッド
19 配線基板
Claims (19)
- 複数の絶縁層を積層してなる絶縁基板と、該絶縁基板の表面および内部に形成された配線回路層と、前記絶縁層を挟んで上下に位置する前記配線回路層間を貫通して形成されたビア導体とを具備するとともに、表面に電気素子接続用パッドおよび裏面に外部回路に接続するための端子パッドがそれぞれ設けられた多層配線基板において、前記電気素子接続用パッドに接続するビア導体の径が、前記端子パッドに接続するビア導体の径よりも小さいことを特徴とする多層配線基板。
- 前記電気素子接続用パッドと接続するビア導体の径が100μm以下であることを特徴とする請求項1記載の多層配線基板。
- 前記端子パッドと接続するビア導体の径が80μm以上であることを特徴とする請求項1または請求項2記載の多層配線基板。
- 前記端子パッドと前記電気素子接続用パッドとが、複数のビア導体を経由して電気的に接続されていることを特徴とする請求項1乃至請求項3のいずれか記載の多層配線基板。
- 前記複数のビア導体の径が、端子パッド側から電気素子接続用パッド側にかけて徐々に小さいことを特徴とする請求項4記―載の多層配線基板。
- 前記配線回路層の少なくとも一部が、前記絶縁層に埋設されていることを特徴とする請求項1乃至請求項5のいずれか記載の多層配線基板。
- 前記端子パッドの径が、前記電気素子接続用パッドの径よりも大きいことを特徴とする請求項1乃至請求項6のいずれか記載の多層配線基板。
- コア絶縁基材の両面にコア配線層が被着形成されてなるとともに前記コア絶縁基材内にビア導体が形成されたコア基板と、該コア基板の両面に、複数の絶縁層を積層してなる多層絶縁層の内部および表面に配線回路層が形成され、且つ前記配線回路層とを接続すべく前記絶縁層を貫通して形成されたビア導体とを具備する多層配線層を形成してなり、表面側に電気素子接続用パッドが形成され、裏面側に外部回路に接続するための端子パッドが設けられた多層配線基板において、前記電気素子の接続用パッドに接続するビア導体の径が、前記端子パッドに接続するビア導体の径よりも小さいことを特徴とする多層配線基板。
- 前記電気素子接続用パッドと接続するビア導体の径が100μm以下であることを特徴とする請求項1記載の多層配線基板。
- 前記端子パッドと接続するビア導体の径が80μm以上であることを特徴とする請求項8または請求項9記載の多層配線基板。
- 前記端子パッドと前記電気素子接続用パッドとが、複数のビア導体を経由して電気的に接続されていることを特徴とする請求項8乃至請求項10のいずれか記載の多層配線基板。
- 前記配線回路層の少なくとも一部が、前記絶縁層に埋設されていることを特徴とする請求項8乃至請求項11のいずれか記載の多層配線基板。
- 前記端子パッドの径が、前記電気素子接続用パッドの径よりも大きいことを特徴とする請求項8乃至請求項12のいずれか記載の多層配線基板。
- コア絶縁基材の両面にコア配線層が被着形成されてなるとともに前記コア絶縁基材内にビア導体が形成されたコア基板と、該コア基板の少なくとも一方の表面に、複数の絶縁層を積層してなる多層絶縁層の内部および表面に配線回路層が形成され、且つ前記配線回路層とを接続すべく前記絶縁層を貫通して形成されたビア導体とを具備する多層配線層を形成してなり、前記多層配線層の表面に電気素子接続用パッドを形成してなる多層配線基板において、前記多層配線層における前記コア基板表面のコア配線層と接続するビア導体の径が、前記電気素子接続用パッドに接続するビア導体の径よりも大きいことを特徴とする多層配線基板。
- 前記電気素子接続用パッドと接続するビア導体の径が100μm以下であることを特徴とする請求項14記載の多層配線基板。
- 前記コア基板表面の前記コア配線層と接続するビア導体の径が80μm以上であることを特徴とする請求項1または請求高2記載の多層配線基板。
- 前記コア配線層と前記電気素子接続用パッドとが、複数のビア導体を経由して電気的に接続されていることを特徴とする請求項14乃至請求項16のいずれか記載の多層配線基板。
- 前記端子パッドの径が、前記電気素子接続用パッドの径よりも大きいことを特徴とする請求項17記載の多層配線基板。
- 前記配線回路層の少なくとも一部が、前記絶縁層に埋設されていることを特徴とする請求項14乃至請求項18のいずれか記載の多層配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003301193A JP2005072328A (ja) | 2003-08-26 | 2003-08-26 | 多層配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003301193A JP2005072328A (ja) | 2003-08-26 | 2003-08-26 | 多層配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005072328A true JP2005072328A (ja) | 2005-03-17 |
Family
ID=34405885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003301193A Pending JP2005072328A (ja) | 2003-08-26 | 2003-08-26 | 多層配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005072328A (ja) |
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006269692A (ja) * | 2005-03-23 | 2006-10-05 | Tdk Corp | 多層セラミック基板及びその製造方法 |
JP2006294692A (ja) * | 2005-04-06 | 2006-10-26 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2007173658A (ja) * | 2005-12-26 | 2007-07-05 | Kyocer Slc Technologies Corp | 配線基板の製造方法 |
JP2007258542A (ja) * | 2006-03-24 | 2007-10-04 | Ngk Spark Plug Co Ltd | 配線基板 |
EP1858308A1 (en) * | 2005-07-07 | 2007-11-21 | Ibiden Co., Ltd. | Multilayer printed wiring board |
WO2010010911A1 (ja) * | 2008-07-23 | 2010-01-28 | 日本電気株式会社 | 半導体装置及びその製造方法 |
WO2010010910A1 (ja) * | 2008-07-23 | 2010-01-28 | 日本電気株式会社 | コアレス配線基板、半導体装置及びそれらの製造方法 |
KR100986175B1 (ko) * | 2008-05-29 | 2010-10-07 | 앰코 테크놀로지 코리아 주식회사 | 반도체 장치 제조 방법 |
US7834273B2 (en) | 2005-07-07 | 2010-11-16 | Ibiden Co., Ltd. | Multilayer printed wiring board |
WO2011089936A1 (ja) * | 2010-01-22 | 2011-07-28 | 日本電気株式会社 | 機能素子内蔵基板及び配線基板 |
US8320135B2 (en) | 2005-12-16 | 2012-11-27 | Ibiden Co., Ltd. | Multilayer printed circuit board |
WO2013058351A1 (ja) * | 2011-10-21 | 2013-04-25 | 株式会社村田製作所 | 多層配線基板、プローブカード及び多層配線基板の製造方法 |
US8952270B2 (en) | 2009-12-25 | 2015-02-10 | Shinko Electric Industries, Co., Ltd | Multilayer wiring board having lands with tapered side surfaces |
US8973259B2 (en) | 2005-10-14 | 2015-03-10 | Ibiden Co., Ltd. | Method for manufacturing a multilayered circuit board |
JP2015162607A (ja) * | 2014-02-27 | 2015-09-07 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
JPWO2015151809A1 (ja) * | 2014-03-31 | 2017-04-13 | 株式会社村田製作所 | 積層配線基板およびこれを備えるプローブカード |
JP2018050077A (ja) * | 2017-12-14 | 2018-03-29 | ルネサスエレクトロニクス株式会社 | 電子装置 |
JP2018137474A (ja) * | 2018-04-16 | 2018-08-30 | ルネサスエレクトロニクス株式会社 | 電子装置 |
US10224318B2 (en) | 2006-10-02 | 2019-03-05 | Renesas Electronics Corporation | Electronic device |
US10893617B2 (en) | 2017-08-30 | 2021-01-12 | Murata Manufacturing Co., Ltd. | Multilayer substrate and antenna module |
-
2003
- 2003-08-26 JP JP2003301193A patent/JP2005072328A/ja active Pending
Cited By (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006269692A (ja) * | 2005-03-23 | 2006-10-05 | Tdk Corp | 多層セラミック基板及びその製造方法 |
JP4683269B2 (ja) * | 2005-03-23 | 2011-05-18 | Tdk株式会社 | 多層セラミック基板の製造方法 |
JP2006294692A (ja) * | 2005-04-06 | 2006-10-26 | Nec Electronics Corp | 半導体装置およびその製造方法 |
US7973249B2 (en) | 2005-07-07 | 2011-07-05 | Ibiden Co., Ltd. | Multilayer printed wiring board |
US8481424B2 (en) | 2005-07-07 | 2013-07-09 | Ibiden Co., Ltd. | Multilayer printed wiring board |
EP1858308A1 (en) * | 2005-07-07 | 2007-11-21 | Ibiden Co., Ltd. | Multilayer printed wiring board |
JP5172340B2 (ja) * | 2005-07-07 | 2013-03-27 | イビデン株式会社 | 多層プリント配線板 |
US8212363B2 (en) | 2005-07-07 | 2012-07-03 | Ibiden Co., Ltd. | Multilayer printed wiring board |
EP1858308A4 (en) * | 2005-07-07 | 2010-03-31 | Ibiden Co Ltd | MULTILAYER PRINTED CIRCUIT BOARD |
US7759582B2 (en) | 2005-07-07 | 2010-07-20 | Ibiden Co., Ltd. | Multilayer printed wiring board |
US8181341B2 (en) | 2005-07-07 | 2012-05-22 | Ibiden Co., Ltd. | Method of forming a multilayer printed wiring board having a bulged via |
US7834273B2 (en) | 2005-07-07 | 2010-11-16 | Ibiden Co., Ltd. | Multilayer printed wiring board |
US8973259B2 (en) | 2005-10-14 | 2015-03-10 | Ibiden Co., Ltd. | Method for manufacturing a multilayered circuit board |
US8320135B2 (en) | 2005-12-16 | 2012-11-27 | Ibiden Co., Ltd. | Multilayer printed circuit board |
US8705248B2 (en) | 2005-12-16 | 2014-04-22 | Ibiden Co., Ltd. | Multilayer printed circuit board |
JP2007173658A (ja) * | 2005-12-26 | 2007-07-05 | Kyocer Slc Technologies Corp | 配線基板の製造方法 |
JP2007258542A (ja) * | 2006-03-24 | 2007-10-04 | Ngk Spark Plug Co Ltd | 配線基板 |
US10879227B2 (en) | 2006-10-02 | 2020-12-29 | Renesas Electronics Corporation | Electronic device |
US10580763B2 (en) | 2006-10-02 | 2020-03-03 | Renesas Electronics Corporation | Electronic device |
US10224318B2 (en) | 2006-10-02 | 2019-03-05 | Renesas Electronics Corporation | Electronic device |
KR100986175B1 (ko) * | 2008-05-29 | 2010-10-07 | 앰코 테크놀로지 코리아 주식회사 | 반도체 장치 제조 방법 |
JP5510323B2 (ja) * | 2008-07-23 | 2014-06-04 | 日本電気株式会社 | コアレス配線基板、半導体装置及びそれらの製造方法 |
WO2010010911A1 (ja) * | 2008-07-23 | 2010-01-28 | 日本電気株式会社 | 半導体装置及びその製造方法 |
WO2010010910A1 (ja) * | 2008-07-23 | 2010-01-28 | 日本電気株式会社 | コアレス配線基板、半導体装置及びそれらの製造方法 |
JP2013236105A (ja) * | 2008-07-23 | 2013-11-21 | Nec Corp | コアレス配線基板、半導体装置及びそれらの製造方法 |
JP5378380B2 (ja) * | 2008-07-23 | 2013-12-25 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
CN102106198B (zh) * | 2008-07-23 | 2013-05-01 | 日本电气株式会社 | 半导体装置及其制造方法 |
TWI401000B (zh) * | 2008-07-23 | 2013-07-01 | Nec Corp | 無核心層配線基板、半導體裝置及其製造方法 |
US8304915B2 (en) | 2008-07-23 | 2012-11-06 | Nec Corporation | Semiconductor device and method for manufacturing the same |
US8952270B2 (en) | 2009-12-25 | 2015-02-10 | Shinko Electric Industries, Co., Ltd | Multilayer wiring board having lands with tapered side surfaces |
WO2011089936A1 (ja) * | 2010-01-22 | 2011-07-28 | 日本電気株式会社 | 機能素子内蔵基板及び配線基板 |
US8929090B2 (en) | 2010-01-22 | 2015-01-06 | Nec Corporation | Functional element built-in substrate and wiring substrate |
JPWO2011089936A1 (ja) * | 2010-01-22 | 2013-05-23 | 日本電気株式会社 | 機能素子内蔵基板及び配線基板 |
JPWO2013058351A1 (ja) * | 2011-10-21 | 2015-04-02 | 株式会社村田製作所 | 多層配線基板、プローブカード及び多層配線基板の製造方法 |
US9456494B2 (en) | 2011-10-21 | 2016-09-27 | Murata Manufacturing Co., Ltd. | Multilayer wiring substrate, probe card, and method for manufacturing multilayer wiring substrate |
WO2013058351A1 (ja) * | 2011-10-21 | 2013-04-25 | 株式会社村田製作所 | 多層配線基板、プローブカード及び多層配線基板の製造方法 |
JP2015162607A (ja) * | 2014-02-27 | 2015-09-07 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
JPWO2015151809A1 (ja) * | 2014-03-31 | 2017-04-13 | 株式会社村田製作所 | 積層配線基板およびこれを備えるプローブカード |
US10893617B2 (en) | 2017-08-30 | 2021-01-12 | Murata Manufacturing Co., Ltd. | Multilayer substrate and antenna module |
US11259418B2 (en) | 2017-08-30 | 2022-02-22 | Murata Manufacturing Co., Ltd. | Multilayer substrate and antenna module |
JP2018050077A (ja) * | 2017-12-14 | 2018-03-29 | ルネサスエレクトロニクス株式会社 | 電子装置 |
JP2018137474A (ja) * | 2018-04-16 | 2018-08-30 | ルネサスエレクトロニクス株式会社 | 電子装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4392157B2 (ja) | 配線板用シート材及びその製造方法、並びに多層板及びその製造方法 | |
JP2005072328A (ja) | 多層配線基板 | |
JP5598212B2 (ja) | ハイブリッドコア基板とその製造方法、半導体集積回路パッケージ、及びビルドアップ基板とその製造方法 | |
JPH1145955A (ja) | 素子内蔵多層配線基板およびその製造方法 | |
JP3441368B2 (ja) | 多層配線基板およびその製造方法 | |
JP5192865B2 (ja) | 部品内蔵配線基板の製造方法 | |
JP4903320B2 (ja) | 電子素子付配線基板の製造方法 | |
JP2002198654A (ja) | 電気素子内蔵配線基板およびその製造方法 | |
KR100704922B1 (ko) | 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법 | |
JP2006191145A (ja) | 多層配線基板 | |
JP4025695B2 (ja) | 保護フィルム付き絶縁層及び配線基板の製造方法 | |
JP2007081423A (ja) | 配線板用シート材及びその製造方法、並びに多層板及びその製造方法 | |
JP2001015872A (ja) | 配線基板用絶縁シートおよびそれを用いた配線基板の製造方法 | |
JP3872360B2 (ja) | 多層配線基板 | |
JP2002261453A (ja) | 多層配線基板 | |
JP4693258B2 (ja) | 多層配線基板の製造方法 | |
JP2004072124A (ja) | 電気素子内蔵配線基板 | |
JP2005243791A (ja) | 配線基板およびその製造方法 | |
JP2004356308A (ja) | 配線基板用絶縁層及びそれを用いた配線基板とその製造方法 | |
JP4959066B2 (ja) | 絶縁フィルムおよびこれを用いた多層配線基板 | |
JP4509147B2 (ja) | 電気素子内蔵配線基板 | |
JP2002141674A (ja) | 配線基板およびその製造方法 | |
JP2005050877A (ja) | 配線基板 | |
JPH1174641A (ja) | 多層配線基板 | |
JP2004322482A (ja) | 絶縁フィルムおよびこれを用いた多層配線基板 |