JPWO2015151809A1 - 積層配線基板およびこれを備えるプローブカード - Google Patents

積層配線基板およびこれを備えるプローブカード Download PDF

Info

Publication number
JPWO2015151809A1
JPWO2015151809A1 JP2016511521A JP2016511521A JPWO2015151809A1 JP WO2015151809 A1 JPWO2015151809 A1 JP WO2015151809A1 JP 2016511521 A JP2016511521 A JP 2016511521A JP 2016511521 A JP2016511521 A JP 2016511521A JP WO2015151809 A1 JPWO2015151809 A1 JP WO2015151809A1
Authority
JP
Japan
Prior art keywords
ceramic
resin
layer
laminate
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016511521A
Other languages
English (en)
Inventor
竹村 忠治
忠治 竹村
喜人 大坪
喜人 大坪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2015151809A1 publication Critical patent/JPWO2015151809A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/061Lamination of previously made multilayered subassemblies

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

セラミック積層体に樹脂積層体が積層されて成る積層配線基板において、セラミック積層体と樹脂積層体の界面剥離を低減する。積層配線基板1aは、複数のセラミック層3が積層されて成るセラミック積層体2と、複数の樹脂層4aが積層されて成り、セラミック積層体2に積層された樹脂積層体4と、最上層のセラミック層3に設けられ、その上端面がセラミック積層体2と樹脂積層体4の境界面に露出したビア導体9aと、最下層の樹脂層4aに設けられ、その下端面がセラミック積層体2と樹脂積層体4の境界面に露出して、最上層のセラミック層3のビア導体9aの上端面に直接接続されたビア導体9bとを備え、樹脂層4a側のビア導体9bの下端面が、平面視において、セラミック層3側のビア導体9aの上端面内に収まるように形成されている。

Description

本発明は、複数のセラミック層が積層されて成るセラミック積層体と、複数の樹脂層が積層されて成りセラミック積層体に積層された樹脂積層体とを備える積層配線基板およびこの積層配線基板を備えるプローブカードに関する。
近年の半導体素子の外部端子の高密度化に伴って、該半導体素子の電気検査に用いられるプローブカードの配線基板では、内部に形成される配線の高密度化および細線化が要求されている。また、この種の配線基板では、半導体素子の電気検査を確実かつ円滑に行うために、高い平坦性も要求されている。したがって、従来より、内部配線の高密度化や細線化を図りつつ、高い平坦性が得られる配線基板の開発が進められている。
例えば、図10に示した特許文献1の積層配線基板100では、複数のセラミック層101aが積層されて成るセラミック積層体101と、複数の樹脂層102a(例えば、ポリイミド)が積層されて成る樹脂積層体102とを備える。ここで、積層配線基板100の上面には、それぞれプローブピンと接続される複数の接続電極103が形成される。また、積層配線基板100の下面には、各接続電極103それぞれに対応するように設けられた複数の外部電極104が、各接続電極103のピッチよりも広いピッチで配置される。そして、対応する接続電極103と外部電極104同士が、積層配線基板100の内部に形成された配線電極105および層間接続導体106を介して接続されることで、積層配線基板100に再配線構造が形成されている。
このような再配線構造では、各接続電極103が形成される積層配線基板100の上部において、検査対象である半導体素子の端子間隔に合わせるために、各外部電極104が形成される下部よりも配線電極105や層間接続導体106の密度を高くする必要があるため、積層配線基板100の上部を、微細な電極パターンの形成が可能なポリイミド等の薄膜で形成された複数の樹脂層102aの積層体である樹脂積層体102で構成している。一方、配線電極105や層間接続導体106の高密度化が要求されない積層配線基板100の下部を、剛性が樹脂積層体102よりも高く、研磨等により平坦性を確保し易い複数のセラミック層101aの積層体であるセラミック積層体101で構成している。
特開2011−108959号公報(段落0017〜0020、段落0037〜0042、図1等参照)
この積層配線基板100では、上部(樹脂積層体103)がポリイミド等の樹脂、下部(セラミック積層体101)がセラミックという線膨張係数の異なる異種材料の積層構造となるため、周囲温度の変化等が生じた場合などに、セラミック積層体101と樹脂積層体102との熱収縮・膨張量の違いから、積層配線基板100の内部に応力が発生する。特に、セラミック積層体101を形成した後に樹脂層102aを積層して樹脂積層体102を形成する場合には、積層配線基板100の内部に、樹脂積層体102の熱硬化収縮による残留応力が発生する。
ところで、上記した積層配線基板100では、セラミック積層体101と樹脂積層体102の界面に、最上層のセラミック層101aに形成された層間接続導体106と最下層の樹脂層102aに形成された層間接続導体106とを接続する配線電極105(所謂、電極パッド)が設けられている。当該配線電極105は、その平面視での面積が最上層のセラミック層101aの層間接続導体106よりも大きく形成されているため、配線電極105を形成する分、セラミック積層体101と樹脂積層体102の界面で、セラミック層101aと樹脂層102aとの接触面積が減少する。
セラミック層101aと樹脂層102aとの接触面積が減少すると、両者の密着強度が弱くなるため、積層配線基板100の周囲温度が変化した際などに、上記したセラミック積層体101と樹脂積層体102の線膨張係数の違いに起因する応力により、両者の界面で剥離が生じるおそれがある。
本発明は、上記した課題に鑑みてなされたものであり、セラミック積層体に樹脂積層体が積層されて成る積層配線基板において、セラミック積層体と樹脂積層体の界面剥離を低減することを目的とする。
上記した目的を達成するために、本発明の積層配線基板は、複数のセラミック層が積層されて成るセラミック積層体と、複数の樹脂層が積層されて成り、前記セラミック積層体に積層された樹脂積層体と、最上層の前記セラミック層に設けられ、その上端面が前記セラミック積層体と前記樹脂積層体の境界面に露出した第1層間接続導体と、最下層の前記樹脂層に設けられ、その下端面が前記セラミック積層体と前記樹脂積層体の前記境界面に露出して、前記第1層間接続導体の前記上端面に直接接続された第2層間接続導体とを備え、前記第2層間接続導体の前記下端面が、平面視において、前記第1層間接続導体の前記上端面内に収まるように形成されていることを特徴としている。
この場合、セラミック積層体と樹脂積層体の境界面において、最上層のセラミック層に形成された第1層間接続導体の上端面と最下層の樹脂層に形成された第2層間接続導体の下端面とが直接されるとともに、第2層間接続導体の下端面が、平面視において、第1層間接続導体の上端面内に収まるように形成される。そのため、第1層間接続導体と第2層間接続導体の間に電極パッドを設ける従来の積層配線基板と比較して、前記境界面のセラミック層と樹脂層との接触面積を増やすことができる。この場合、セラミック積層体と樹脂積層体の密着強度が向上するため、積層配線基板にセラミック積層体と樹脂積層体の線膨張係数の違いに起因する内部応力等が発生した場合であっても、セラミック積層体と樹脂積層体の界面剥離を低減することができる。
また、前記各樹脂層間のいずれかに配置され、前記樹脂積層体の周縁部を除く領域と平面視で重なるように形成された面状の電極パターンを有する配線層を備えていてもよい。金属で形成された面状の電極パターンは、樹脂層の線膨張係数よりも小さいため、例えば、低温変化時に、樹脂積層体の収縮量を抑えることができる。また、樹脂積層体の収縮量が抑制されることで、セラミック積層体と樹脂積層体の境界面に作用する応力が減るため、セラミック積層体と樹脂積層体の界面剥離を低減することができる。
また、樹脂積層体の硬化収縮等によりセラミック積層体と樹脂積層体の境界面に作用する応力は、樹脂積層体の厚みに比例するが、樹脂積層体の樹脂層間のいずれかに面状の電極パターンを有する配線層を配置することで、当該電極パターン11aが、配線層の上側の樹脂層から前記境界面に対する応力に抗するように機能する。この場合、前記境界面に作用する応力が緩和されるため、両積層体の界面剥離を低減することができる。
また、前記最下層の前記樹脂層の厚みが、前記配線層の上側に位置する前記樹脂層の厚みよりも薄く形成されていてもよい。このようにすると、配線層の下側に位置する樹脂層の厚みを薄くすることができるため、セラミック積層体と樹脂積層体の境界面に作用する応力をさらに低減することができる。
また、前記第1層間接続導体の上端部の周側面と前記セラミック層との間に間隙が形成されており、前記最下層の前記樹脂層を形成する樹脂が、前記間隙に入り込んでいてもよい。この場合、最上層のセラミック層の第1層間接続導体の上端部の周側面との間の間隙に、最下層の樹脂層を形成する樹脂が入り込むことによるアンカー効果で、セラミック積層体と樹脂積層体の境界面での密着強度が向上するため、両者の界面剥離を低減することができる。
また、前記第2層間接続導体の上端面に接続された電極パッドを備え、前記第1層間接続導体の上端面が平面視で前記電極パッド内に収まるように、前記電極パッドの面積が、前記第1層間接続導体の上端面の面積よりも大きく形成されていてもよい。このようにすると、第1層間接続導体と第2層間接続導体の接続面が、平面視で電極パッドに収まることになる。そうすると、樹脂積層体が熱硬化収縮等した場合に、第1層間接続導体と第2層間接続導体の接続面に作用する応力が、接続面の真上に位置する電極パッドにより、緩和されるため、第1層間接続導体と第2層間接続導体の接続信頼性が向上する。
前記第2層間接続導体の前記下端面の最大幅が、前記最下層の前記樹脂層の厚みよりも大きく形成されていてもよい。樹脂積層体の熱硬化収縮等した場合の第1層間接続導体と第2層間接続導体の接続面に作用する応力は、第2層間接続導体の高さに比例して大きくなる。また、両層間接続導体の接続強度は、その接続面積に比例する。したがって、当該接続面積に対応する第1層間接続導体と第2層間接続導体の接続面の最大幅より、第2層間接続導体の高さが大きくなると、第1層間接続導体と第2層間接続導体の接続部で破断するリスクが高まる。そこで、第2層間接続導体の下端面の最大幅、つまり、第1層間接続導体と第2層間接続導体の接続面の最大幅を、第2層間接続導体の高さと略同じとなる最下層の樹脂層の厚みよりも大きく形成することで、第1、第2層間接続導体の接続部の破断のリスクを低減することができる。
また、前記第2層間接続導体の下端面の面積が、上端面よりも大きく形成されていてもよい。このようにすると、第1層間接続導体と第2層間接続導体の接続面積を増やすことができるため、セラミック積層体と樹脂積層体の界面剥離を低減しつつ、第1層間接続導体と第2層間接続導体の接続信頼性を向上することができる。
また、本発明のプローブカードは、上記した積層配線基板を備え、半導体素子の電気特性検査を行うことを特徴としている。この場合、外部端子が狭ピッチで配置された近年の半導体素子の電気特性検査に対応しつつ、積層配線基板をセラミック積層体と樹脂積層体で構成した場合の弊害である両積層体の界面剥離を低減することができる。
本発明によれば、第1層間接続導体と第2層間接続導体の間に電極パッドを設ける従来の積層配線基板と比較して、前記境界面のセラミック層と樹脂層との接触面積を増やすことができるため、セラミック積層体と樹脂積層体の密着強度が向上する。また、セラミック積層体と樹脂積層体の密着強度が向上することで、積層配線基板にセラミック積層体と樹脂積層体の線膨張係数の違いに起因する内部応力等が発生した場合であっても、両積層体の界面剥離を低減することができる。
本発明の第1実施形態にかかる積層配線基板の断面図である。 本発明の第2実施形態にかかる積層配線基板の断面図である。 本発明の第3実施形態にかかる積層配線基板の断面図である。 本発明の第4実施形態にかかる積層配線基板の断面図である。 図4の所定の配線層の平面図である。 本発明の第5実施形態にかかる積層配線基板の断面図である。 本発明の第6実施形態にかかる積層配線基板の部分断面図である。 本発明の第7実施形態にかかる積層配線基板の断面図である。 図8のセラミック積層体の製造方法を説明するための図である。 従来の積層配線基板の断面図である。
<第1実施形態>
本発明の第1実施形態にかかる積層配線基板1aについて、図1を参照して説明する。なお、図1は積層配線基板1aの断面図である。
この実施形態にかかる積層配線基板1aは、図1に示すように、複数のセラミック層3が積層されて成るセラミック積層体2と、複数の樹脂層4aが積層されて成り、セラミック積層体2に積層された樹脂積層体4とを備え、例えば、半導体子素子の電気特性検査を行うプローブカードの配線基板として使用される。
各セラミック層3は、ホウケイ酸系ガラス、アルミナ、シリカ等を主成分とする低温同時焼成セラミック(LTCC)で形成された基層3aと、該基層3aの主面方向の収縮を抑制する収縮抑制層3bでそれぞれ構成されている。この場合、セラミック積層体2を1000℃以下で焼成できるため、セラミック積層体2の内部に形成される各種配線電極やビア導体9aを形成する材料として、AgやCu等の低抵抗金属を使用することができる。なお、各基層3aを形成する材料として、高温焼成セラミック(HTCC)を用いてもかまわない。
各収縮抑制層3bは、基層3aを形成するセラミック材料の焼結温度(例えば、LTCCの場合は、800℃〜1000℃)では焼結しないセラミック材料(ガラス成分も含有)でそれぞれ形成されており、セラミック積層体2の焼成時に、各基層3aが主面方向に収縮するのを抑制する。このように、各セラミック層3に収縮抑制層3bを設けることで、セラミック積層体2の焼成時に、各セラミック層3の主面方向の収縮が抑制されるため、セラミック積層体2内に形成される各ビア導体9aの位置精度が向上する。そのため、従来のような大面積の電極パッドを設けずに、最上層のセラミック層3のビア導体9aと最下層の樹脂層4aのビア導体9bとの直接接続が容易になる。
樹脂積層体4の各樹脂層4aは、例えば、ポリイミド等の樹脂でそれぞれ形成されており、この実施形態では、セラミック積層体2の焼成後に、セラミック積層体2に積層される。
この積層配線基板1aでは、その上面である最上層の樹脂層4aの上面に、複数の上面電極5が形成されるとともに、その下面である最下層のセラミック層3aの下面に、各上面電極5に対応して設けられた複数の下面電極6が形成される。このとき、各上面電極5と各下面電極6それぞれの表面には、めっきによりNi/Au電極7が形成されている。そして、対応する上面電極5と下面電極6同士が、積層配線基板1aの内部に形成された各種配線電極やビア導体9a,9bにより接続される。ここで、各下面電極6のピッチが、各上面電極5よりも広く設定されており、積層配線基板1aの内部に再配線構造が形成されている。
具体的には、セラミック積層体2において、隣接するセラミック層3の間には、各種配線電極を有する配線層8aが形成される。また、各セラミック層3それぞれには、上下に隣接する所定の配線電極同士を接続する複数のビア導体9aが形成される。また、樹脂積層体4においても、同様に、隣接する樹脂層4aの間には、各種配線電極を有する配線層8bが形成されるとともに、各樹脂層4aそれぞれには、上下に隣接する所定の配線電極同士を接続する複数のビア導体9bが形成される。
また、最上層のセラミック層3の各ビア導体9aの上端面が、セラミック積層体2と樹脂積層体4の境界面にそれぞれ露出するとともに、最下層の樹脂層4aの各ビア導体9bの下端面が前記境界面にそれぞれ露出して設けられている。そして、両積層体2,4の境界面において、所定の最上層のセラミック層3に形成されたビア導体9aの上端面と最下層の樹脂層4aに形成されたビア導体9bの下端面同士が直接接続される。
さらに、最下層の樹脂層4aに形成されたビア導体9bの下端面が、平面視において、接続される最上層のセラミック層3のビア導体9aの上端面内に収まるように形成されている。このように、最上層のセラミック層3に形成された各ビア導体9aそれぞれが、本発明の「第1層間接続導体」に相当し、最下層の樹脂層4aに形成された各ビア導体9bそれぞれが、本発明の「第2層間接続導体」に相当する。なお、積層配線基板1aの内部に形成される各ビア導体9a,9bの代わりに、金属ピンやポスト電極等、層間を接続するものとして周知な導体を用いることができる。
なお、最下層の樹脂層4aに形成された各ビア導体9bの下端面の最大幅W1を、当該最下層の樹脂層4aの厚みW2よりも大きく形成するのが好ましい(W1>W2)。樹脂積層体4が熱硬化収縮等した際、最上層のセラミック層3に形成されたビア導体9aと最下層の樹脂層4aに形成されたビア導体9bの接続面に作用する応力は、樹脂層4a側のビア導体9bの高さに比例して大きくなる。また、両ビア導体9a,9bの接続強度は、接続面積に比例する。したがって、前記接続面積に対応する両ビア導体9a,9bの接続面の最大幅より、樹脂層4a側のビア導体9bの高さが大きくなると、両ビア導体9a,9bの接続部で破断するリスクが高まる。そこで、最下層の樹脂層4aに形成されたビア導体9bの下端面の最大幅W1、つまり、前記接続面の最大幅を、通常、最下層の樹脂層4aのビア導体9bの高さと略同じとなる最下層の樹脂層4aの厚みよりも大きく形成することで、前記接続部の破断のリスクを低減することができる。
また、本発明にかかるプローブカードは、上記した積層配線基板1aの各上面電極5それぞれに、プローブピンが実装されたものであり、各プローブピンを半導体素子の外部端子に接触させて、半導体素子の電気特性検査を行うものである。
(積層配線基板の製造方法)
次に、積層配線基板1aの製造方法について説明する。この積層配線基板1aは、各セラミック層3を積層したものを焼成してセラミック積層体2を形成した後に、樹脂積層体4を積層することにより得られる。
具体的には、まず、低温同時焼成セラミックで形成された複数のセラミックグリーンシート(基層3a)を用意し、該基層3a上にアルミナやジルコニアなどの難燃性粉末を主成分とするペースト状の収縮抑制層3bを、スクリーン印刷などにより塗布(積層)して乾燥させることにより、各セラミック層3それぞれを個別に準備する。
次に、各セラミック層3のビア導体9aを形成する箇所については、レーザなどを用いて貫通孔を形成し、周知の方法でビア導体9aを形成する。次に、AgやCuなどの金属を含有する導体ペーストを用いたスクリーン印刷などにより、各種配線電極を有する配線層8aを形成する。そして、準備された各セラミック層3を積層した後、加圧焼成して、セラミック積層体2を形成する。
次に、セラミック積層体2の上下面を研磨・研削する。各セラミック層3の積層体を加圧焼成した際、セラミック積層体2の上下面からビア導体9aが隆起する場合があり、このような場合には、最上層のセラミック層3のビア導体9aと最下層の樹脂層4aのビア導体9bとの接続信頼性が低下する。そのため、セラミック積層体2の両面を研磨・研削して、セラミック層3側のビア導体9aの隆起をなくすことで、樹脂層4a側のビア導体9bとの接続信頼性が向上する。また、研磨・研削により、セラミック積層体2の上面に露出した各ビア導体9aの上面の酸化膜を除去することができるため、前記接続信頼性がより向上する。さらに、セラミック積層体2の反りや、表面の平坦性を向上することができるため、セラミック積層体2上に積層される樹脂積層体4の平坦性も向上する。なお、セラミック積層体2の下面の研磨・研削は、必ずしもしなくてもよい。
次に、各配線層8aと同じ要領で、セラミック積層体2の下面に、各下面電極6を形成する。
次に、セラミック積層体2の上面に、ポリイミド等の樹脂をスピンコート等により塗布して最下層の樹脂層4aを形成する。次に、フォトリソグラフィ技術を用いて、各ビア導体9bと配線層8bの各配線電極を同時に形成する。このとき、各ビア導体9bおよび配線層8bの各配線電極は、スパッタ等により下地のTi膜を形成した後、同じくスパッタによりTi膜上にCu膜を成膜し、さらに、その上にレジストを形成した後、露光・現像し、Cu膜上にCu電極を電解めっきまたは無電解めっきにより形成することでそれぞれ得られる。また、各ビア導体9bの下端面が、平面視において、接続される最上層のセラミック層3のビア導体9aの上端面内に収まるように、各ビア導体9bの下端面の面積を、セラミック層3のビア導体9aの上端面よりも小さく形成するとともに、最下層の樹脂層4aの厚みW2よりも大きく形成する。なお、各ビア導体9bを形成する際、ビアホールをレーザ加工により形成する構成であってもかまわない。
他の樹脂層4aについても、同じ要領で1層ごとに配線層8bおよび各ビア導体9bを形成して、樹脂積層体4を形成する。また、各上面電極5は、例えば、フォトリソグラフィ技術を用いて形成することができる。この場合、各上面電極5は、最上層の樹脂層4aの上面にスパッタ等により下地のTi膜を成膜した後、同じくスパッタによりTi膜上にCu膜を成膜し、さらに、その上にレジストを形成した後、露光・現像し、Cu膜上に電解めっきまたは無電解めっきによりCu電極を形成することによりそれぞれ形成されている。
最後に、各上面電極5および各下面電極6の表面に、電解めっきまたは無電解めっきにより、Ni/Au電極7を形成することで、積層配線基板1aが完成する。
したがって、上記した実施形態によれば、セラミック積層体2と樹脂積層体4の境界面において、最上層のセラミック層3に形成されたビア導体9aの上端面と最下層の樹脂層4aに形成されたビア導体9bの下端面とが直接接続されるとともに、樹脂層4a側のビア導体9bの下端面が、平面視において、セラミック層3側のビア導体9aの上端面内に収まるように形成される。このようにすると、セラミック層3側のビア導体9aと樹脂層4a側のビア導体9bの間に電極パッドを設けて両ビア導体9a,9bを接続する従来の積層配線基板と比較して、前記境界面のセラミック層3と樹脂層4aとの接触面積を増やすことができるため、セラミック積層体2と樹脂積層体4の密着強度が向上する。また、両積層体2,4の密着強度が向上することで、積層配線基板1aにセラミック積層体2と樹脂積層体4の線膨張係数の違いに起因する内部応力等が発生した場合であっても、両積層体2,4の界面剥離を低減することができる。
また、積層配線基板1aは、各上面電極5が形成される上部が、微細な配線加工が可能なポリイミド等で形成された樹脂層4aの積層体(樹脂積層体4)で形成されている。したがって、積層配線基板1aの各上面電極5にプローブピンを実装してプローブカードを構成した場合に、外部端子が狭ピッチで配置された近年の半導体素子の電気特性検査に対応しつつ、積層配線基板1aをセラミック積層体2と樹脂積層体4で構成した場合の弊害である両積層体2,4の界面剥離を低減することができる。
<第2実施形態>
本発明の第2に実施形態にかかる積層配線基板1bについて、図2を参照して説明する。なお、図2は積層配線基板1bの断面図である。
この実施形態にかかる積層配線基板1bが、図1を参照して説明した第1実施形態の積層配線基板1aと異なるところは、最下層の樹脂層4aの上面に隣接する配線層8bが有する配線電極として、最下層の樹脂層4aに形成された各ビア導体9bの上端面に接続された複数の電極パッド10が設けられ、各電極パッド10の面積が、平面視で、最上層のセラミック層3に形成されたビア導体9aの上端面の面積よりも大きく形成されていることである。その他の構成は、第1実施形態の積層配線基板1aと同じであるため、同一符号を付すことにより説明を省略する。
この場合、最上層のセラミック層3に形成されたビア導体9aの上端面それぞれが、平面視で各電極パッド10内に収まるように、各電極パッド10のサイズが設定されている。電極パッド10は樹脂層4aの樹脂よりも硬くて線膨張係数が小さい金属で形成されるため、樹脂積層体4が熱硬化収縮等した場合に、最上層のセラミック層3に形成されたビア導体9aと、このビア導体9aに接続される最下層の樹脂層4aのビア導体9bとの接続面に作用する応力が、該接続面の真上に位置する電極パッド10により、緩和される。したがって、この構成によると、セラミック積層体2と樹脂積層体4の界面剥離を低減しつつ、セラミック積層体2と樹脂積層体4の界面に位置する、最上層のセラミック層3のビア導体9aと最下層の樹脂層4aのビア導体9bの接続信頼性を向上することができる。
<第3実施形態>
本発明の第3実施形態にかかる積層配線基板1cについて、図3を参照して説明する。なお、図3は積層配線基板1cの断面図である。
この実施形態にかかる積層配線基板1cが、図1を参照して説明した第1実施形態の積層配線基板1aと異なるところは、最下層の樹脂層4aに形成された各ビア導体9bそれぞれは、最上層のセラミック層3のビア導体9aに接続される下端面の面積が、上端面よりも大きく形成されていることである。その他の構成は、第1実施形態の積層配線基板1aと同じであるため、同一符号を付すことにより説明を省略する。
このようにすると、第1実施形態の積層配線基板1aと比較して、最上層のセラミック層3のビア導体9aと、このビア導体9aに接続される最下層の樹脂層4aのビア導体9bとの接続面積を増やすことができるため、セラミック積層体2と樹脂積層体4の界面剥離を低減しつつ、両ビア導体9a,9bの接続信頼性を向上することができる。
<第4実施形態>
本発明の第4実施形態にかかる積層配線基板1dについて、図4および図5を参照して説明する。なお、図4は積層配線基板1dの断面図、図5は所定の配線層8bの平面図である。
この実施形態にかかる積層配線基板1dが、図1を参照して説明した第1実施形態の積層配線基板1aと異なるところは、隣接する樹脂層4a間に配置された所定の配線層8bが、樹脂積層体4の周縁部を除く領域と平面視で重なるように形成された面状の電極パターン11aを有することである。その他の構成は、第1実施形態の積層配線基板1aと同じであるため、同一符号を付すことにより説明を省略する。
この場合、樹脂積層体4の積層方向の略中心に配置された配線層8bが有する配線電極として、グランド電極としての面状の電極パターン11aと、それぞれ当該配線層8bの上下に隣接する樹脂層4aそれぞれに形成された所定のビア導体9b同士を接続する複数の電極パッド11bが形成されている。ここで、電極パターン11aは、図5に示すように、樹脂積層体4の周縁部と各電極パッド11bを除く領域に形成されている。また、電極パターン11aは、最下層の樹脂層4aに形成された各ビア導体9bのうち、紙面両端の両ビア導体9bそれぞれの、最下層のセラミック層3ビア導体9aとの接続面の一部と、平面視で重なるように形成されている。なお、電極パターン11aは、グランド電極に限らず、例えば、電源用の電極として利用してもかまわない。また、面状の電極パターン11aは、樹脂積層体4の樹脂層4a間のいずれかに配置されていればよい。
この実施形態によると、金属で形成された面状の電極パターン11aは、樹脂層4aの線膨張係数よりも小さいため、例えば、低温変化時に、樹脂積層体4の収縮量を抑えることができる。また、樹脂積層体4の収縮量が抑制されることで、セラミック積層体2と樹脂積層体4の境界面に作用する応力が減るため、セラミック積層体2と樹脂積層体4の界面剥離を低減することができる。
また、樹脂積層体4の硬化収縮等によりセラミック積層体2と樹脂積層体4の境界面に作用する応力は、樹脂積層体4の厚みに比例するが、樹脂積層体4の樹脂層4a間のいずれかに面状の電極パターン11aを有する配線層8bを配置することで、当該電極パターン11aが、該電極パターン11aの上側に配置された各樹脂層4aから前記境界面に作用する応力に対して抗するように機能する。この場合、電極パターン11aを設けない場合と比較して、前記境界面に作用する応力が緩和されるため、両積層体2,4の界面剥離を低減することができる。なお、樹脂積層体4において、電極パターン11aの下側に位置する樹脂層4aの総厚が薄いほど、前記境界面に作用する応力を緩和する効果が高いため、電極パターン11aを有する配線層8bは、樹脂積層体4の積層方向の中心よりも下側に配置するのが好ましい。
また、電極パターン11aは、最下層の樹脂層4aに形成された各ビア導体9bのうち、紙面両端の両ビア導体9bそれぞれの、最上層のセラミック層3ビア導体9aとの接続面の一部と、平面視で重なるように形成されているため、これらの接続面に対して作用する樹脂積層体4の硬化収縮等による応力を効果的に緩和することができる。
<第5実施形態>
本発明の第5実施形態にかかる積層配線基板1eについて、図6を参照して説明する。なお、図6は積層配線基板1eの断面図である。
この実施形態にかかる積層配線基板1eが、図4および図5を参照して説明した第4実施形態の積層配線基板1dと異なるところは、面状の電極パターン11aを有する配線層8bの下側に位置する各樹脂層4aの厚みが、上側の各樹脂層4aの厚みよりも薄く形成されていることである。その他の構成は、第4実施形態と同じであるため、同一符号を付すことにより説明を省略する。
この構成によると、樹脂積層体4において電極パターン11aを有する配線層8bの下側に位置する各樹脂層4aの総厚を薄くすることができるため、第4実施形態の積層配線基板1dと比較して、樹脂積層体4の硬化収縮等による両積層体2,4の境界面に作用する応力が減少し、両積層体2,4の界面剥離をさらに低減することができる。
<第6実施形態>
本発明の第6実施形態にかかる積層配線基板1fについて、図7を参照して説明する。なお、図7は積層配線基板1fの部分断面図であり、図1の積層配線基板1aの左半部に対応する図である。
この実施形態にかかる積層配線基板1fが、図1を参照して説明した第1実施形態の積層配線基板1aと異なるところは、最上層のセラミック層3に形成された各ビア導体9aの上端部の周側面と当該セラミック層3との間に間隙12が形成されており、最下層の樹脂層4aを形成する樹脂が、間隙12に入り込んでいることである。その他の構成は、第1実施形態と同じであるため、同一符号を付すことにより説明を省略する。
最上層のセラミック層3に形成された各ビア導体9aと、該セラミック層3との間の間隙12は、例えば、以下のようにして形成することができる。まず、最上層のセラミック層3の各ビア導体9aの貫通孔をレーザ加工する際、セラミック層3のガラス成分のガラス玉が出来やすいような条件とする。このようにすると、ビア導体9aの周側面の周囲に比較的大きなガラス玉ができる。そして、セラミック積層体2の上面を研磨するときに、ビア導体9aの周囲に出来たガラス玉がセラミック層3の表面から外れて間隙12が形成され易くするために、比較的粗い研磨剤により研磨して間隙12を形成する。また、最上層のセラミック層3のガラス成分の含有量を他のセラミック層3よりも多くして、上記同様の研磨条件により研磨することでも間隙12を形成することができる。そして、この間隙12が形成されたセラミック積層体2にスピンコート等により最下層の樹脂層4aを積層することにより、当該間隙12に樹脂層4aの樹脂が入り込むことになる。
この構成によると、最上層のセラミック層3と、該セラミック層3のビア導体9aの上端部の周側面との間の間隙12に、最下層の樹脂層4aを形成する樹脂が入り込むことによるアンカー効果で、セラミック積層体2と樹脂積層体4の境界面での密着強度が向上するため、両積層体2,4の界面剥離を低減することができる。
<第7実施形態>
本発明の第7実施形態にかかる積層配線基板1gについて、図8および図9を参照して説明する。なお、図8は積層配線基板1gの断面図、図9は積層配線基板1gのセラミック積層体2の製造方法を説明するための図である。
この実施形態にかかる積層配線基板1gが、図1を参照して説明した第1実施形態の積層配線基板1aと異なるところは、セラミック積層体2の各セラミック層3それぞれが、基層3aのみで形成されていることである。その他の構成は、第1実施形態の積層配線基板1aと同じであるため、同一符号を付すことにより説明を省略する。
この場合、セラミック積層体2は、以下のように製造される。まず、低温同時焼成セラミックで形成された複数のセラミックグリーンシート(基層3a)を用意する。各セラミックグリーンシート(基層3a)それぞれには、ビア導体9aを形成する箇所にレーザなどを用いて貫通孔を形成し、周知の方法でビア導体9aを形成した後、AgやCuなどの金属を含有する導電性ペーストを用いたスクリーン印刷などにより、各種配線電極を有する配線層8aを形成する。
次に、図9(a)に示すように、ビア導体9aや配線層8aが形成された各セラミックグリーンシート(基層3a)を積層する。
次に、図9(b)に示すように、各セラミックグリーンシート(基層3a)を積層した状態で、その上下面に、基層3aの焼結温度では焼結しない収縮抑制層3bを積層する。具体的には、各セラミックグリーンシート(基層3a)の積層体の上下面それぞれに、アルミナやジルコニアなどの難燃性粉末を主成分とするペースト状の収縮抑制層3bを積層・圧着して、800〜1000℃で拘束焼成する。この際、収縮抑制層3bの上から各セラミックグリーンシート(基層3a)を加圧しながら焼成してもよいし(加圧焼成法)、加圧せずに焼成してもよい(無加圧焼成法)。
ここで、加圧焼成法、無加圧焼成法のいずれの場合も、各セラミックグリーンシート(基層3a)の積層体の上下面に積層された収縮抑制層3bは、例えば、1500℃以上に加熱しないと焼結しないので、800〜1000℃で焼成すれば、収縮抑制層3bは、未焼結のまま残される。但し、焼成の過程で、収縮抑制層3b中の樹脂バインダが熱分解により飛散してセラミック紛体として残るため、各セラミックグリーンシート(基層3a)の積層体の上下面に付着した収縮抑制層3b(セラミック紛体)を湿式ブラスト(ウォータジェット)、バフ研磨等により除去し(図9(c))、これにより、セラミック積層体2が完成する。次に、第1実施形態の積層配線基板1aの製造方法と同じ要領で各下面電極6および各Ni/Au電極7を形成する。また、樹脂積層体4についても、第1実施形態と同じ要領で形成し、これにより、積層配線基板1gが完成する。
この構成によると、第1実施形態の積層配線基板1aと同様の効果を得ることができる。また、この実施形態のセラミック積層体2の形成方法では、各セラミックグリーンシートの積層体の焼結中に主面方向の収縮は発生せず、逆に主面方向に若干伸長するため、焼成後のセラミック積層体2の寸法ばらつきを抑えることができる。また、高圧をかけることにより、焼成前の各セラミックグリーンシートの積層体がより平坦化されるため、焼成後のセラミック積層体2の反りが低減するとともに、平坦性が向上する。以上のように、セラミック積層体2の寸法ばらつきを抑制することができ、これにより、寸法精度の向上を図ることができる。
なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。例えば、各セラミック層3および各樹脂層4aの層数それぞれは、適宜、変更することができる。
また、本発明は、複数のセラミック層が積層されて成るセラミック積層体と、複数の樹脂層が積層されて成りセラミック積層体に積層された樹脂積層体とを備える種々の積層配線基板に適用することができる。
1a〜1g 積層配線基板
2 セラミック積層体
3 セラミック層
4 樹脂積層体
4a 樹脂層
8b 配線層
9a ビア導体(第1層間接続導体)
9b ビア導体(第2層間接続導体)
10 電極パッド
11a 電極パターン
12 間隙
この積層配線基板100では、上部(樹脂積層体10)がポリイミド等の樹脂、下部(セラミック積層体101)がセラミックという線膨張係数の異なる異種材料の積層構造となるため、周囲温度の変化等が生じた場合などに、セラミック積層体101と樹脂積層体102との熱収縮・膨張量の違いから、積層配線基板100の内部に応力が発生する。特に、セラミック積層体101を形成した後に樹脂層102aを積層して樹脂積層体102を形成する場合には、積層配線基板100の内部に、樹脂積層体102の熱硬化収縮による残留応力が発生する。
この場合、セラミック積層体と樹脂積層体の境界面において、最上層のセラミック層に形成された第1層間接続導体の上端面と最下層の樹脂層に形成された第2層間接続導体の下端面とが直接接続されるとともに、第2層間接続導体の下端面が、平面視において、第1層間接続導体の上端面内に収まるように形成される。そのため、第1層間接続導体と第2層間接続導体の間に電極パッドを設ける従来の積層配線基板と比較して、前記境界面のセラミック層と樹脂層との接触面積を増やすことができる。この場合、セラミック積層体と樹脂積層体の密着強度が向上するため、積層配線基板にセラミック積層体と樹脂積層体の線膨張係数の違いに起因する内部応力等が発生した場合であっても、セラミック積層体と樹脂積層体の界面剥離を低減することができる。
また、前記各樹脂層間のいずれかに配置され、前記樹脂積層体の周縁部を除く領域と平面視で重なるように形成された面状の電極パターンを有する配線層を備えていてもよい。金属で形成された面状の電極パターンの線膨張係数は、樹脂層の線膨張係数よりも小さいため、例えば、低温変化時に、樹脂積層体の収縮量を抑えることができる。また、樹脂積層体の収縮量が抑制されることで、セラミック積層体と樹脂積層体の境界面に作用する応力が減るため、セラミック積層体と樹脂積層体の界面剥離を低減することができる。
また、樹脂積層体の硬化収縮等によりセラミック積層体と樹脂積層体の境界面に作用する応力は、樹脂積層体の厚みに比例するが、樹脂積層体の樹脂層間のいずれかに面状の電極パターンを有する配線層を配置することで、当該電極パターンが、配線層の上側の樹脂層から前記境界面に対する応力に抗するように機能する。この場合、前記境界面に作用する応力が緩和されるため、両積層体の界面剥離を低減することができる。
また、前記第1層間接続導体の上端部の周側面と前記最上層の前記セラミック層との間に間隙が形成されており、前記最下層の前記樹脂層を形成する樹脂が、前記間隙に入り込んでいてもよい。この場合、最上層のセラミック層の第1層間接続導体の上端部の周側面との間の間隙に、最下層の樹脂層を形成する樹脂が入り込むことによるアンカー効果で、セラミック積層体と樹脂積層体の境界面での密着強度が向上するため、両者の界面剥離を低減することができる。
次に、セラミック積層体2の上下面を研磨・研削する。各セラミック層3の積層体を加圧焼成した際、セラミック積層体2の上下面からビア導体9aが隆起する場合があり、このような場合には、最上層のセラミック層3のビア導体9aと最下層の樹脂層4aのビア導体9bとの接続信頼性が低下する。そのため、セラミック積層体2の両面を研磨・研削して、セラミック層3側のビア導体9aの隆起をなくすことで、樹脂層4a側のビア導体9bとの接続信頼性が向上する。また、研磨・研削により、セラミック積層体2の上面に露出した各ビア導体9aの上面の酸化膜を除去することができるため、前記接続信頼性がより向上する。さらに、セラミック積層体2の反りを抑制し、表面の平坦性を向上させることができるため、セラミック積層体2上に積層される樹脂積層体4の平坦性も向上する。なお、セラミック積層体2の下面の研磨・研削は、必ずしもしなくてもよい。
次に、セラミック積層体2の上面に、ポリイミド等の樹脂をスピンコート等により塗布して最下層の樹脂層4aを形成する。次に、フォトリソグラフィ技術を用いて、各ビア導体9bと配線層8bの各配線電極を同時に形成する。このとき、各ビア導体9bおよび配線層8bの各配線電極は、スパッタ等により下地のTi膜を形成した後、同じくスパッタによりTi膜上にCu膜を成膜し、さらに、その上にレジストを形成した後、露光・現像し、Cu膜上にCu電極を電解めっきまたは無電解めっきにより形成することでそれぞれ得られる。また、各ビア導体9bの下端面が、平面視において、接続される最上層のセラミック層3のビア導体9aの上端面内に収まるように、各ビア導体9bの下端面の面積を、セラミック層3のビア導体9aの上端面よりも小さく形成するとともに、最下層の樹脂層4aの厚みW2よりも大きく形成する。なお、各ビア導体9bを形成する際、ビアホールをレーザ加工により形成する構成であってもかまわない。
他の樹脂層4aについても、同じ要領で1層ごとに配線層8bおよび各ビア導体9bを形成して、樹脂積層体4を形成する。また、各上面電極5は、例えば、フォトリソグラフィ技術を用いて形成することができる。この場合、各上面電極5は、最上層の樹脂層4aの上面にスパッタ等により下地のTi膜を成膜した後、同じくスパッタによりTi膜上にCu膜を成膜し、さらに、その上にレジストを形成した後、露光・現像し、Cu膜上に電解めっきまたは無電解めっきによりCu電極を形成することによりそれぞれ形成されている。
この場合、樹脂積層体4の積層方向の略中心に配置された配線層8bが有する配線電極として、グランド電極としての面状の電極パターン11aと、それぞれ当該配線層8bの上下に隣接する樹脂層4aそれぞれに形成された所定のビア導体9b同士を接続する複数の電極パッド11bが形成されている。ここで、電極パターン11aは、図5に示すように、樹脂積層体4の周縁部と各電極パッド11bを除く領域に形成されている。また、電極パターン11aは、最下層の樹脂層4aに形成された各ビア導体9bのうち、紙面両端の両ビア導体9bそれぞれの、最層のセラミック層3ビア導体9aとの接続面の一部と、平面視で重なるように形成されている。なお、電極パターン11aは、グランド電極に限らず、例えば、電源用の電極として利用してもかまわない。また、面状の電極パターン11aは、樹脂積層体4の樹脂層4a間のいずれかに配置されていればよい。
この実施形態によると、金属で形成された面状の電極パターン11aの線膨張係数は、樹脂層4aの線膨張係数よりも小さいため、例えば、低温変化時に、樹脂積層体4の収縮量を抑えることができる。また、樹脂積層体4の収縮量が抑制されることで、セラミック積層体2と樹脂積層体4の境界面に作用する応力が減るため、セラミック積層体2と樹脂積層体4の界面剥離を低減することができる。
ここで、加圧焼成法、無加圧焼成法のいずれの場合も、各セラミックグリーンシート(基層3a)の積層体の上下面に積層された収縮抑制層3bは、例えば、1500℃以上に加熱しないと焼結しないので、800〜1000℃で焼成すれば、収縮抑制層3bは、未焼結のまま残される。但し、焼成の過程で、収縮抑制層3b中の樹脂バインダが熱分解により飛散してセラミック粉体として残るため、各セラミックグリーンシート(基層3a)の積層体の上下面に付着した収縮抑制層3b(セラミック紛体)を湿式ブラスト(ウォータジェット)、バフ研磨等により除去し(図9(c))、これにより、セラミック積層体2が完成する。次に、第1実施形態の積層配線基板1aの製造方法と同じ要領で各下面電極6および各Ni/Au電極7を形成する。また、樹脂積層体4についても、第1実施形態と同じ要領で形成し、これにより、積層配線基板1gが完成する。

Claims (8)

  1. 複数のセラミック層が積層されて成るセラミック積層体と、
    複数の樹脂層が積層されて成り、前記セラミック積層体に積層された樹脂積層体と、
    最上層の前記セラミック層に設けられ、その上端面が前記セラミック積層体と前記樹脂積層体の境界面に露出した第1層間接続導体と、
    最下層の前記樹脂層に設けられ、その下端面が前記セラミック積層体と前記樹脂積層体の前記境界面に露出して、前記第1層間接続導体の前記上端面に直接接続された第2層間接続導体とを備え、
    前記第2層間接続導体の前記下端面が、平面視において、前記第1層間接続導体の前記上端面内に収まるように形成されていることを特徴とする積層配線基板。
  2. 前記各樹脂層間のいずれかに配置され、前記樹脂積層体の周縁部を除く領域と平面視で重なるように形成された面状の電極パターンを有する配線層を備えることを特徴とする請求項1に記載の積層配線基板。
  3. 前記最下層の前記樹脂層の厚みが、前記配線層の上側に位置する前記樹脂層の厚みよりも薄く形成されていることを特徴とする請求項2に記載の積層配線基板。
  4. 前記第1層間接続導体の上端部の周側面と前記セラミック層との間に間隙が形成されており、
    前記最下層の前記樹脂層を形成する樹脂が、前記間隙に入り込んでいることを特徴とする請求項1ないし3のいずれかに記載の積層配線基板。
  5. 前記第2層間接続導体の上端面に接続された電極パッドを備え、
    前記第1層間接続導体の上端面が平面視で前記電極パッド内に収まるように、前記電極パッドの面積が、前記第1層間接続導体の上端面の面積よりも大きく形成されていることを特徴とする請求項1ないし4のいずれかに記載の積層配線基板。
  6. 前記第2層間接続導体の前記下端面の最大幅が、前記最下層の前記樹脂層の厚みよりも大きく形成されていることを特徴とする請求項1ないし5のいずれかに記載の積層配線基板。
  7. 前記第2層間接続導体の下端面の面積が、上端面よりも大きく形成されていることを特徴とする請求項1ないし6のいずれかに記載の積層配線基板。
  8. 請求項1ないし7のいずれかに記載の積層配線基板を備え、半導体素子の電気特性検査を行うことを特徴とするプローブカード。
JP2016511521A 2014-03-31 2015-03-18 積層配線基板およびこれを備えるプローブカード Pending JPWO2015151809A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014071758 2014-03-31
JP2014071758 2014-03-31
PCT/JP2015/057998 WO2015151809A1 (ja) 2014-03-31 2015-03-18 積層配線基板およびこれを備えるプローブカード

Publications (1)

Publication Number Publication Date
JPWO2015151809A1 true JPWO2015151809A1 (ja) 2017-04-13

Family

ID=54240140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016511521A Pending JPWO2015151809A1 (ja) 2014-03-31 2015-03-18 積層配線基板およびこれを備えるプローブカード

Country Status (3)

Country Link
US (1) US20170019990A1 (ja)
JP (1) JPWO2015151809A1 (ja)
WO (1) WO2015151809A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018060247A1 (en) 2016-09-27 2018-04-05 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Flame retardant structure for component carrier
IT201700051157A1 (it) * 2017-05-11 2018-11-11 Technoprobe Spa Metodo di fabbricazione di un multistrato di una scheda di misura per un’apparecchiatura di test di dispositivi elettronici
WO2019012929A1 (ja) * 2017-07-12 2019-01-17 株式会社村田製作所 複合配線基板及びプローブカード
US10720338B1 (en) * 2017-11-07 2020-07-21 Honeywell Federal Manufacturing & Technologies, Llc Low temperature cofired ceramic substrates and fabrication techniques for the same
JP7070684B2 (ja) * 2018-07-25 2022-05-18 株式会社村田製作所 複合基板及び複合基板の製造方法
KR102652266B1 (ko) * 2019-01-31 2024-03-28 (주)포인트엔지니어링 다층 배선 기판 및 이를 포함하는 프로브 카드
US10886236B1 (en) * 2019-08-19 2021-01-05 Nanya Technology Corporation Interconnect structure
US11333683B2 (en) * 2019-12-24 2022-05-17 Teradyne, Inc. Transposed via arrangement in probe card for automated test equipment

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6366993A (ja) * 1986-09-08 1988-03-25 日本電気株式会社 多層配線基板
JPH0319395A (ja) * 1989-06-16 1991-01-28 Hitachi Ltd 厚膜薄膜混成多層配線基板の製造方法
JPH08255976A (ja) * 1995-03-15 1996-10-01 Toshiba Corp 多層配線基板
JP2005005673A (ja) * 2003-05-16 2005-01-06 Ngk Spark Plug Co Ltd 多層樹脂配線基板
JP2005072328A (ja) * 2003-08-26 2005-03-17 Kyocera Corp 多層配線基板
JP2005223225A (ja) * 2004-02-06 2005-08-18 Murata Mfg Co Ltd 複合多層基板及びその製造方法
WO2008053833A1 (fr) * 2006-11-03 2008-05-08 Ibiden Co., Ltd. Tableau de câblage imprimé multicouche
JP2010003871A (ja) * 2008-06-20 2010-01-07 Kyocera Corp 配線基板およびプローブカードならびに電子装置
WO2012121141A1 (ja) * 2011-03-07 2012-09-13 株式会社村田製作所 セラミック多層基板およびその製造方法
WO2012124362A1 (ja) * 2011-03-17 2012-09-20 株式会社 村田製作所 樹脂多層基板
WO2013031822A1 (ja) * 2011-08-29 2013-03-07 京セラ株式会社 薄膜配線基板およびプローブカード用基板
JP2013247336A (ja) * 2012-05-29 2013-12-09 Kyocera Corp 薄膜配線基板およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003198130A (ja) * 2001-12-27 2003-07-11 Matsushita Electric Ind Co Ltd セラミック多層基板の製造方法
JP2005203680A (ja) * 2004-01-19 2005-07-28 Murata Mfg Co Ltd インターポーザキャパシタの製造方法
US8024730B2 (en) * 2004-03-31 2011-09-20 Intel Corporation Switching between protected mode environments utilizing virtual machine functionality
WO2007000799A1 (ja) * 2005-06-27 2007-01-04 Advantest Corporation コンタクタ、該コンタクタを備えたコンタクトストラクチャ、プローブカード、試験装置、コンタクトストラクチャ製造方法、及び、コンタクトストラクチャ製造装置
JP5590869B2 (ja) * 2009-12-07 2014-09-17 新光電気工業株式会社 配線基板及びその製造方法並びに半導体パッケージ

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6366993A (ja) * 1986-09-08 1988-03-25 日本電気株式会社 多層配線基板
JPH0319395A (ja) * 1989-06-16 1991-01-28 Hitachi Ltd 厚膜薄膜混成多層配線基板の製造方法
JPH08255976A (ja) * 1995-03-15 1996-10-01 Toshiba Corp 多層配線基板
JP2005005673A (ja) * 2003-05-16 2005-01-06 Ngk Spark Plug Co Ltd 多層樹脂配線基板
JP2005072328A (ja) * 2003-08-26 2005-03-17 Kyocera Corp 多層配線基板
JP2005223225A (ja) * 2004-02-06 2005-08-18 Murata Mfg Co Ltd 複合多層基板及びその製造方法
WO2008053833A1 (fr) * 2006-11-03 2008-05-08 Ibiden Co., Ltd. Tableau de câblage imprimé multicouche
JP2010003871A (ja) * 2008-06-20 2010-01-07 Kyocera Corp 配線基板およびプローブカードならびに電子装置
WO2012121141A1 (ja) * 2011-03-07 2012-09-13 株式会社村田製作所 セラミック多層基板およびその製造方法
WO2012124362A1 (ja) * 2011-03-17 2012-09-20 株式会社 村田製作所 樹脂多層基板
WO2013031822A1 (ja) * 2011-08-29 2013-03-07 京セラ株式会社 薄膜配線基板およびプローブカード用基板
JP2013247336A (ja) * 2012-05-29 2013-12-09 Kyocera Corp 薄膜配線基板およびその製造方法

Also Published As

Publication number Publication date
WO2015151809A1 (ja) 2015-10-08
US20170019990A1 (en) 2017-01-19

Similar Documents

Publication Publication Date Title
WO2015151809A1 (ja) 積層配線基板およびこれを備えるプローブカード
JP6304263B2 (ja) 積層配線基板およびこれを備える検査装置
KR101497192B1 (ko) 전자부품 내장 인쇄회로기판 및 그 제조방법
JP5029699B2 (ja) セラミック複合多層基板及びその製造方法並びに電子部品
JP5855593B2 (ja) 基板内蔵用積層セラミック電子部品及びその製造方法、基板内蔵用積層セラミック電子部品を備える印刷回路基板
US7903426B2 (en) Multilayer electronic component, electronic device, and method for producing multilayer electronic component
JP4844487B2 (ja) 積層コンデンサ、回路基板、回路モジュール及び積層コンデンサの製造方法
JP5445985B2 (ja) プローブカード及びその製造方法
WO2015102107A1 (ja) 積層配線基板およびこれを備える検査装置
JP6531845B2 (ja) 多層配線基板およびこれを備えるプローブカード
WO2009139272A1 (ja) 多層セラミック基板およびその製造方法
JP4826356B2 (ja) セラミック基板の製造方法
JP6589990B2 (ja) プローブカード用積層配線基板およびこれを備えるプローブカード
US9961768B2 (en) Multilayer wiring substrate, manufacturing method therefor, and substrate for probe card
JP5835282B2 (ja) 多層配線基板の製造方法およびプローブカードの製造方法並びに多層配線基板およびプローブカード
JP2014236134A (ja) 多層配線基板およびこれを備えるプローブカード
KR100956212B1 (ko) 다층 세라믹 기판의 제조 방법
JP6500987B2 (ja) 積層配線基板およびこれを備えるプローブカード
WO2010007878A1 (ja) 多層セラミック基板およびその製造方法
JP7438656B2 (ja) 集合基板
JP2019096817A (ja) 配線基板およびプローブ基板
KR20210009747A (ko) 내장용 특수 재질 전자부품을 이용한 인쇄회로기판 및 이의 제조방법
JP2008241524A (ja) プローブカード・アセンブリ用基板およびそれを用いたプローブカード

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180403