JP2008241524A - プローブカード・アセンブリ用基板およびそれを用いたプローブカード - Google Patents
プローブカード・アセンブリ用基板およびそれを用いたプローブカード Download PDFInfo
- Publication number
- JP2008241524A JP2008241524A JP2007083933A JP2007083933A JP2008241524A JP 2008241524 A JP2008241524 A JP 2008241524A JP 2007083933 A JP2007083933 A JP 2007083933A JP 2007083933 A JP2007083933 A JP 2007083933A JP 2008241524 A JP2008241524 A JP 2008241524A
- Authority
- JP
- Japan
- Prior art keywords
- probe card
- electrode pads
- region
- card assembly
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】プローブカード・アセンブリ用基板の過剰な研磨を抑制し、研磨時におけるエロージョンの発生を低減する。
【解決手段】複数の第1の電極パッド1が形成されており平坦化された第1の領域4aと、第1の領域4aの周囲に位置し第1の領域4aより高い位置に配置された第2の領域4bとからなる第1の面41と、複数の第1の電極パッド4aに電気的に接続された複数の第2の電極パッド2が形成された第2の面42とを有する絶縁基体4と、複数の第1の電極パッド1と複数の第2の電極パッド2とを電気的に接続し、絶縁基体の内部に配置された複数の配線導体5と、を有することを特徴とするプローブカード・アセンブリ用基板。
【選択図】 図1
【解決手段】複数の第1の電極パッド1が形成されており平坦化された第1の領域4aと、第1の領域4aの周囲に位置し第1の領域4aより高い位置に配置された第2の領域4bとからなる第1の面41と、複数の第1の電極パッド4aに電気的に接続された複数の第2の電極パッド2が形成された第2の面42とを有する絶縁基体4と、複数の第1の電極パッド1と複数の第2の電極パッド2とを電気的に接続し、絶縁基体の内部に配置された複数の配線導体5と、を有することを特徴とするプローブカード・アセンブリ用基板。
【選択図】 図1
Description
本発明は、プローブカード・アセンブリ用基板と、半導体素子の電気的接続および電気的特性を測定検査するプローブカードに関するものである。
従来のプローブカード・アセンブリ用基板は、上面と下面とに複数の電極パッドを有する絶縁基体と、絶縁基体内部に形成されており、上面および下面の複数の電極パッドを各々電気的に接続する複数の配線導体とからなる。このようなプローブカード・アセンブリ用基板は、上面の複数の電極パッドに、被検査対象に設けられた複数の電極に接触する複数の端子が電気的に接続されるとともに、下面の複数の電極パッドがテスターと電気的に接続されることでプローブカードとして用いられる。
このような従来のプローブカード・アセンブリ用基板において、上面に形成された複数の電極パッドは、金属めっきが絶縁基体に施されて、研磨により不要な金属が除去されることで設けられる。
特開平11−160356号公報
しかしながら、近年の配線ピッチの微細化に伴い、絶縁基体の複数の電極パッドは、各々の大きさや形状に応じて金属めっきの厚さが大きく異なって形成される場合がある。このよう厚みが異なる金属めっきに対して研磨処理が行われると、複数の電極パッドおよび絶縁基体の表面を平坦な面としにくいという問題があった。このようにエロージョンが生じているプローブカード・アセンブリ用基板をプローブカードとして用いる場合、複数の電極パッドと電気的に接続されたプローブピンに高さばらつきが生じる。
本発明のプローブカード・アセンブリ用基板は、複数の接触端子に接触される複数の第1の電極パッドが形成されており、平坦化された第1の領域と、前記第1の領域の周囲に位置し、前記第1の領域より高い位置に配置された第2の領域とからなる第1の面と、前記複数の第1の電極パッドに電気的に接続された複数の第2の電極パッドが形成された第2の面とを有する絶縁基体と、前記複数の第1の電極パッドと前記複数の第2の電極パッドとを電気的に接続し、前記絶縁基体の内部に配置された複数の配線導体と、を有することを特徴とする。
本発明のプローブカード・アセンブリ用基板は、前記絶縁基体が樹脂からなることを特徴とする。
本発明のプローブカード・アセンブリ用基板は、前記複数の第1の電極パッドは、前記第1の領域の中央領域に形成された複数の電源用電極パッド群と、前記中央領域の周囲に形成された複数の信号用電極パッド群と、を有することを特徴とする。
本発明のプローブカード・アセンブリ用基板は、前記絶縁基体の前記第2の領域の前記第1の面が平坦化されていることを特徴とする。
本発明のプローブカードは、上述のプローブカード・アセンブリ用基板と、該プローブカード・アセンブリ用基板の前記複数の電極に電気的に接続されており、被検査対象に設けられた複数の電極に接触する複数の端子とを備えたことを特徴とする。
本発明のプローブカード・アセンブリ用基板は、複数の第1の電極パッドが形成されており、平坦化された第1の領域と、第1の領域の周囲に位置し、第1の領域より高い位置に配置された第2の領域とからなる第1の面を有する絶縁基体を備えていることにより、プローブカード・アセンブリ用基板が部分的に過剰に研磨されることを低減し、エロージョン等の不具合が低減されたプローブカード・アセンブリ用基板とすることができる。従って、複数の第1の電極パッドの表面が平坦とされていることにより、プローブピンの先端の位置合わせを高精度に行うことが出来る。
本発明のプローブカード・アセンブリ用基板について以下に詳細に説明する。図1は、本発明のプローブカード・アセンブリ用基板の断面図である。
本実施の形態におけるプローブカード・アセンブリ用基板は、複数の第1の電極パッド1が形成されており、平坦化された第1の領域4aと、第1の領域4aの周囲に位置し、第1の領域4aより高い位置に配置された第2の領域4bとからなる第1の面41と、複数の第1の電極パッド1に電気的に接続された複数の第2の電極パッド2が形成された第2の面42とを有する絶縁基体4と、複数の第1の電極パッド1と複数の第2の電極パッド2とを電気的に接続し、絶縁基体4の内部に配置された複数の配線導体と、を有する。
図1において、絶縁基体4は第1の絶縁層45、第2の絶縁層46、第3の絶縁層47が積層された構造を有しており、支持基板11に接合されている。また、図1において、複数の第1の電極パッド1と複数の第2の電極パッド2とは、複数の絶縁層を貫通する複数のビア導体6と複数の絶縁層上に配置された複数の導体層5とからなる複数の配線導体を介して電気的に接続される。
また、図1において、複数の第1の電極パッドは、第1の領域4aの中央部4aaに配置された複数のグランド端子1aと、複数のグランド端子1aの周囲4abに配置された複数の信号端子1bとからなる。また、図1に示すグランド端子1aはダミーパターン8と接続されている。
このようなプローブカード・アセンブリ用基板の平面図を図2に示す。図2に示すように、複数の第1の電極パッド1は、第1の領域4aの中央部4aaに形成された複数の電源用電極パッド群1aと、中央部4aaの周囲4abに形成された複数の信号用電極パッド群1bとからなる。図2において信号端子はグランド端子より外側に位置し、それを取り囲むようにグランド配線に接続されたダミーパターン8が形成されている。このように信号用の配線導体に接続している信号用電極1bが、グランド導体に接続しているグランド用電極1aより外側に配置され、かつグランドに接続されたダミーパターン8に囲まれていることから、電極が形成された領域内では外側にいくに従い配線密度が高くなり、CMP工程においてエロージョン現象が誘起される。よって、内側にいくほど膜が削れやすいディッシング現象による削れとの相乗効果により、絶縁基体4の第1の電極パッドが設けられた第1の領域を平坦化できる。
また、本実施形態のプローブカード・アセンブリ用基板は、信号用の配線導体に接続している電極が、グランドに接続されたダミーパターン8に囲まれていることから、使用される際の電気的ノイズを低減させることができる。図3は本発明の多層プローブカード・アセンブリ用基板の別形態での断面図であり図4は図3の多層プローブカード・アセンブリ用基板の上面図である。また、図5は本発明の多層プローブカード・アセンブリ用基板の別形態での平面図である。
本実施の形態における絶縁基体4は、ポリイミド,BCB(ベンゾシクロブテン),エポキシ樹脂,フッ素系樹脂などからなり、スピンコート法、ロールコート法、ダイコート法または印刷法等により塗布し、樹脂層を形成する。また、フィルム状に加工された樹脂シートを被着させることによって形成してもかまわない。
絶縁基体4に導体層を形成するには、支持基板11の上に絶縁層を形成し、次に貫通導体6を形成する部分にレーザ穿設加工、エッチング等でビア加工し第1の絶縁層4aの下面の導体層5を露出させる。また、絶縁層4の表面をスパッタリングやレーザ穿設加工、エッチング等で配線導体とする領域に凹部を形成し、この凹部内および絶縁層4表面に無電解メッキ法によるCuメッキ層や電解メッキ法によるCuメッキ層等を全面にもり上がる様に形成する。そして、機械的もしくは化学的、あるいは、その両方を組み合わせて、Cuメッキ層表面を研磨加工することによって導体層を形成することができる。
信号端子1bおよびグランド端子1aが形成されるプローブカード・アセンブリ用基板の最表面においては、端子用の貫通導体を形成する部分に加えて、ダミーパターン用の貫通導体を形成する部分もレーザ穿設加工、エッチング等で下面との接続を行い、無電解メッキ法によるCuメッキ層や電解メッキ法によるCuメッキ層等を貫通穴より上面までもり上げたのち、絶縁基板1の表面を化学的・機械的に研磨して平坦化するCMP法によって研磨する。この際、ダミーパターンが無い場合では丸みを帯びてへこみが形成されるところを、外周にダミーパターンがあることで配線密度が高くなる外周部分にエロージョンが誘起され、結果として端子形成領域が平坦にへこんだ表面を形成することができる。さらにこの上に、必要に応じNiやAuなどの表面保護層を形成して本発明のプローブカード・アセンブリ用基板を作成することができる。
本実施の形態における導体層5の厚みは0.5〜50μmがよく、0.5μm未満では、導体層5の導通抵抗値が高くなる傾向にあり、50μmを超えると、微細な配線パターンに加工するのが困難となる傾向がある。
本実施形態において支持基板11は、アルミナ(Al2O3)セラミックス,ムライト(3Al2O3・2SiO2)セラミックス,窒化アルミニウム(AlN)セラミックス,ガラスセラミックス等のセラミックスから成るのがよく、ビア導体3を同時焼成によって形成できる。また、四ふっ化エチレン樹脂(ポリテトラフルオロエチレン;PTFE),四ふっ化エチレン・エチレン共重合樹脂(テトラフルオロエチレン−エチレン共重合樹脂;ETFE),四ふっ化エチレン・パーフルオロアルコキシエチレン共重合樹脂(テトラフルオロエチレン−パーフルテロアルキルビニルエーテル共重合樹脂;PFA)等のフッ素樹脂よりなる基板、ガラスエポキシ樹脂よりなる基板、ポリイミド等の樹脂よりなる基板などでもよい。
なお、支持基板11は、第2の電極パッド2やビア導体3等の配線導体が形成されており、これにより支持基板11の表面の導体層5を第2の電極パッド2に電気的に接続することができる。ここで、支持基板11が例えばアルミナセラミックスから成る場合、先ずアルミナ(Al2O3)やシリカ(SiO2)、カルシア(CaO)、マグネシア(MgO)等の原料粉末に適当な有機溶剤、溶媒を添加混合して泥漿状と成し、これをドクターブレード法やカレンダーロール法等によりシート状に成形してセラミックグリーンシート(以下、グリーンシートともいう)を得る。その後、グリーンシートにタングステン等の高温金属を主成分とし、それに有機溶剤、溶媒を添加混合した印刷ペーストをスクリーン印刷等によって印刷する。またグリーンシートの上下面間の電気的導通をとるために穿設した貫通孔に加圧注入等で先の印刷ペーストの埋め込み等を行い、所定形状に打ち抜き加工するとともに必要に応じて複数枚積層し焼成することにより製作する。
支持基板11の上に、導体層5を形成するのは、薄膜形成法、印刷ペーストによるメタライズ法、金属箔法またはメッキ法等によって形成される。また、これらの形成法を組み合わせてもよい。
例えば薄膜形成法の場合、スパッタリング法,蒸着法,CVD法等により導体層を形成する。例えば、下層側から密着層としてのTi層、拡散防止層としてのTi−W合金層、主導体層としてのCu層、絶縁層との密着層としてのCr層の4層構成からなる配線層を形成することもできる。その後、この配線層をフォトリソグラフィ法およびエッチング法により、所定のパターン形状に加工することにより形成される。
そして、本発明のプローブカード・アセンブリ用基板を用い、プローブカードとすることができる。図6において、プローブカード・アセンブリ用基板10は、インターポーザー(中継基板)として機能している。プローブカード・アセンブリ用基板10の複数の接続端子2は、プリント配線基板70の電極71と電気的に接続されており、このプリント配線基板70の電極72が、外部のテスターと電気的に接続される。
検査作業を行う場合には、検査を行う必要のある被検査対象の半導体素子60の電極61に、接触端子80を介して、プローブカード・アセンブリ用基板10の複数の信号端子1b、グランド端子1aと電気的に接続することで、被検査対象60がテスターに接続されて、そのテスターの作動による検査を行うことができる。
1:第1の電極パッド
2:第2の電極パッド
4:絶縁基体
4a:第1の領域
4b:第2の領域
2:第2の電極パッド
4:絶縁基体
4a:第1の領域
4b:第2の領域
Claims (6)
- 複数の第1の電極パッドが形成されており平坦化された第1の領域と、前記第1の領域の周囲に位置し前記第1の領域より高い位置に配置された第2の領域とからなる第1の面と、前記複数の第1の電極パッドに電気的に接続された複数の第2の電極パッドが形成された第2の面とを有する絶縁基体と、
前記複数の第1の電極パッドと前記複数の第2の電極パッドとを電気的に接続し、前記絶縁基体の内部に配置された複数の配線導体と、を有することを特徴とするプローブカード・アセンブリ用基板。 - 前記絶縁基体が複数の樹脂層からなることを特徴とする請求項1記載のプローブカード・アセンブリ用基板。
- 前記複数の第1の電極パッドは、前記第1の領域の中央部に形成された複数の電源用電極パッド群と、前記中央部の周囲に形成された複数の信号用電極パッド群と、からなることを特徴とする請求項1または2に記載のプローブカード・アセンブリ用基板。
- 前記絶縁基体の前記第2の領域の前記第1の面が平坦化されていることを特徴とする請求項1〜3のいずれかに記載のプローブカード・アセンブリ用基板。
- 前記絶縁基体の前記第2の面に設けられた支持基板を有することを特徴とする請求項1〜4のいずれかに記載のプローブカード・アセンブリ用基板。
- 請求項1〜5のいずれかに記載のプローブカード・アセンブリ用基板と、
該プローブカード・アセンブリ用基板の前記複数の電極パッドに電気的に接続されており、被検査対象に設けられた複数の電極に接触する複数の端子とを備えたプローブカード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007083933A JP2008241524A (ja) | 2007-03-28 | 2007-03-28 | プローブカード・アセンブリ用基板およびそれを用いたプローブカード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007083933A JP2008241524A (ja) | 2007-03-28 | 2007-03-28 | プローブカード・アセンブリ用基板およびそれを用いたプローブカード |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008241524A true JP2008241524A (ja) | 2008-10-09 |
Family
ID=39913053
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007083933A Pending JP2008241524A (ja) | 2007-03-28 | 2007-03-28 | プローブカード・アセンブリ用基板およびそれを用いたプローブカード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008241524A (ja) |
-
2007
- 2007-03-28 JP JP2007083933A patent/JP2008241524A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7875810B2 (en) | Electronic component-inspection wiring board and method of manufacturing the same | |
KR101121644B1 (ko) | 프로브 카드용 공간 변환기 및 공간 변환기의 복구 방법 | |
JP4897961B2 (ja) | 電子部品検査用配線基板およびその製造方法 | |
JP7081090B2 (ja) | 配線基板、プローブカード、及び、配線基板の製造方法 | |
KR102060951B1 (ko) | 전자 부품 검사용의 다층 배선 기판 | |
WO2015151809A1 (ja) | 積層配線基板およびこれを備えるプローブカード | |
JP6589990B2 (ja) | プローブカード用積層配線基板およびこれを備えるプローブカード | |
JP5449719B2 (ja) | 配線基板、ic電気特性検査用配線基板、及び配線基板の製造方法 | |
JP2005079144A (ja) | 多層配線基板およびプローブカード | |
JP2006275579A (ja) | 検査基板および検査装置 | |
JP6100617B2 (ja) | 多層配線基板およびプローブカード用基板 | |
JP5964658B2 (ja) | 薄膜配線基板 | |
JP2004214586A (ja) | 多層配線基板 | |
JP2005210028A (ja) | 多数個取り配線基板 | |
JP2008060208A (ja) | 多層配線基板およびそれを用いたプローブカード | |
JP2008241595A (ja) | プローブカード・アセンブリ用基板およびそれを用いたプローブカード | |
KR20090005785A (ko) | 스루 비아를 갖는 스페이스 트랜스포머와 그 제조 방법 | |
JP2008241524A (ja) | プローブカード・アセンブリ用基板およびそれを用いたプローブカード | |
JP5980554B2 (ja) | 電気的接続部材、検査方法及び電気的接続部材の製造方法 | |
JP2006292726A (ja) | 検査基板 | |
JP2008241594A (ja) | プローブカード・アセンブリ用基板およびそれを用いたプローブカード | |
JP5334815B2 (ja) | 配線基板 | |
JP2006210473A (ja) | 多層配線基板 | |
JP2005268259A (ja) | 多層配線基板 | |
JP6418918B2 (ja) | プローブカード用回路基板およびそれを備えたプローブカード |