JP2006210473A - 多層配線基板 - Google Patents

多層配線基板 Download PDF

Info

Publication number
JP2006210473A
JP2006210473A JP2005017864A JP2005017864A JP2006210473A JP 2006210473 A JP2006210473 A JP 2006210473A JP 2005017864 A JP2005017864 A JP 2005017864A JP 2005017864 A JP2005017864 A JP 2005017864A JP 2006210473 A JP2006210473 A JP 2006210473A
Authority
JP
Japan
Prior art keywords
layer
conductor
conductor layer
resin
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005017864A
Other languages
English (en)
Other versions
JP4578254B2 (ja
Inventor
Takeshi Oyamada
毅 小山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2005017864A priority Critical patent/JP4578254B2/ja
Publication of JP2006210473A publication Critical patent/JP2006210473A/ja
Application granted granted Critical
Publication of JP4578254B2 publication Critical patent/JP4578254B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 表面の平坦性が良好であるとともに、電気特性および導通信頼性に優れた多層配線基板を提供すること。
【解決手段】 上面に導体層3を有する配線基板1上に、樹脂絶縁層4と配線導体層5とを交互に積層するとともに、上下に位置する配線導体層5と導体層3とをそれらの間の樹脂絶縁層4に形成した貫通導体6を介して電気的に接続して成る多層配線基板において、配線基板1を、絶縁基体2と、その上面に直接密着された貫通孔を有する樹脂被覆層10と、貫通孔を埋めるように設けられた導体層3とで構成しており、導体層3を、主導体部と、その側面および底面を連続して覆う主導体部よりも熱膨張係数の小さい下地導体部とで構成した。
【選択図】 図1

Description

本発明は多層配線基板に関し、より詳細には半導体集積回路素子を収容する半導体素子収納用パッケージや、半導体集積回路等の電気的な検査をするためのプローブカード等に使用される多層配線基板に関するものである。
近年、半導体集積回路は半導体素子の高集積化および処理信号数の増加によって、半導体基板上に形成される端子数が増加するとともに端子の狭ピッチ化が進んでいる。これにより、半導体集積回路素子を収容する半導体素子収納用パッケージの接続端子や、半導体集積回路の電気的な検査を行なうプローブカードのプローブも狭ピッチ化が要求されている。
この狭ピッチ化の要求に対して、半導体素子収納用パッケージにおいては半導体素子の実装形態がワイヤボンディング接続からフリップチップ接続へ、またプローブカードは、カンチレバー方式のものからニードル状のプローブを細密に格子状に配置したものへと移り変わってきている。
また、それら半導体素子収納用パッケージやプローブカードに使われる配線基板の構成は、ガラス繊維から成る基材に有機樹脂を含浸硬化させた絶縁層に銅箔をパターン加工した配線導体層を形成して成るプリント配線板から、配線導体層の狭ピッチ化に優れるとともに、配線導体層を細密な格子状に配置することが可能な、基板の上面に樹脂絶縁層と薄膜の配線導体層とから成る多層配線部を形成したビルドアップ方式の多層配線基板へと移り変わってきている。
かかるビルドアップ方式の多層配線基板は、図4に示すように、配線基板11の上面に、エポキシ樹脂やポリイミド樹脂等から成り、カーテンコート法やスピンコート法等によって樹脂の前駆体を塗布し加熱硬化させることによって形成される樹脂絶縁層14と、銅やアルミニウム等の金属から成り、めっき法や気相成膜法等の薄膜形成技術およびフォトリソグラフィ技術を採用することによって形成される配線導体層15とを積層させた構造となっている。
特開平11−163520号公報 特開平11−38044号公報
しかしながら、従来のビルドアップ方式の多層配線基板は、ガラスクロスに樹脂を含浸させた絶縁基体12の主面に銅箔を積層し、この銅箔を配線パターン状にエッチングして導体層13を形成することにより、またはセラミックスから成る絶縁基体12の主面にメタライズ層から成る導体層13を形成することにより、配線基板11を構成していたため、配線基板11の表面は導体層13が突出した状態となって凹凸形状になっていた。このような配線基板11の上面に樹脂絶縁層14を積層すると、配線基板11の表面の凹凸形状に応じて樹脂絶縁層14の上面も凹凸形状になっていた。さらに樹脂絶縁層14の積層数を増加させると、最上層の樹脂絶縁層14の表面の凹凸形状がより大きくなり、その表面に形成される配線導体層15の表面の高さにばらつきが生じてプローブカードや半導体素子収納用パッケージとしては、配線導体層15と半導体素子との電気的な接続を行なうための接続部材の長さが変わり電気抵抗などの電気的な特性が悪くなるとともに、接続部材の長さの違いにより接続部材の接続部分に応力が偏って集中しやすくなり接続部が破断するなどの電気的導通不良が生じるという問題点があった。
本発明は上記のような背景技術における問題点に鑑みてなされたものであり、その目的は、表面の平坦性が良好であるとともに、電気特性および導通信頼性に優れた多層配線基板を提供することにある。
本発明の多層配線基板は、上面に導体層を有する配線基板上に、樹脂絶縁層と配線導体層とを交互に積層するとともに、上下に位置する前記配線導体層と前記導体層とをそれらの間の前記樹脂絶縁層に形成した貫通導体を介して電気的に接続して成る多層配線基板において、前記配線基板を、絶縁基体と、その上面に直接密着された貫通孔を有する樹脂被覆層と、前記貫通孔を埋めるように設けられた前記導体層とで構成しており、前記導体層を、主導体部と、その側面および底面を連続して覆う前記主導体部よりも熱膨張係数の小さい下地導体部とで構成したことを特徴とするものである。
また、本発明の多層配線基板は、上記構成において、前記下地導体部は、前記導体層の下面側の部位が前記導体層の側面側の部位よりも厚いことを特徴とするものである。
また、本発明の多層配線基板は、上記それぞれの構成において、前記下地導体部は、その下面が前記絶縁基体の上面よりも内部に埋入していることを特徴とするものである。
本発明の多層配線基板によれば、配線基板を、絶縁基体と、その上面に直接密着された貫通孔を有する樹脂被覆層と、貫通孔を埋めるように設けられた導体層とで構成しており、導体層を、主導体部と、その側面および底面を連続して覆う主導体部よりも熱膨張係数の小さい下地導体部とで構成したことから、樹脂絶縁層と絶縁基体との間に導体層がないため、導体層の厚みによる樹脂絶縁層の表面に生じる凹凸がなくなり、多層配線基板の表面の平坦性を非常に高めることができる。
また、導体層を、主導体部と、その側面および底面を連続して覆う主導体部よりも熱膨張係数の小さい下地導体部とで構成することによって、主導体部の熱膨張を下地導体部で拘束して導体層全体の熱膨張を抑制することができる。よって、熱膨張係数の異なる絶縁基体、導体層および樹脂絶縁層の3種の材料の接点が存在したとしても、その接点で生じる応力を有効に抑制することができ、導体層と貫通導体との導通信頼性をきわめて高くすることができる。
また、本発明の多層配線基板によれば、下地導体部は、導体層の下面側の部位が導体層の側面側の部位よりも厚いことから、樹脂絶縁層を多層に積層するとともに各樹脂絶縁層に形成された貫通導体を導体層の直上に重ねた構造、いわゆるスタック構造とした場合でも、導体層と絶縁基体との界面に生じる応力をより有効に抑制できる。つまり、スタック構造とした場合、導体層は、上下方向に重なりあった貫通導体全体の熱膨張による応力が加わるだけでなく、熱膨張係数の異なる絶縁基体にも接しているため、導体層と絶縁基体との界面において特に応力が集中するが、この応力に対して下地導体部を厚くすることにより、応力をより有効に抑制できる。
また、本発明の多層配線基板によれば、下地導体部は、その下面が絶縁基体の上面よりも内部に埋入していることから、樹脂絶縁層と絶縁基体との界面、および下地導体部と絶縁基体との界面を同一平面上からずらすことができ、熱膨張によってそれらの界面に生じる応力が合わさって大きな応力になるのを有効に防止し、貫通導体と導体層との接続信頼性をより向上させることができるようになる。
以下、図面に基づいて本発明の多層配線基板を詳細に説明する。
図1は本発明の多層配線基板の実施の形態の一例を示す断面図であり、図2は図1に示す多層配線基板における導体層3の周辺の状態を示す要部拡大断面図である。また、図3は本発明の多層配線基板の実施の形態の他の例における導体層3の周辺の状態を示す要部拡大断面図である。これらの図において、1は配線基板、2は絶縁基体、3は導体層、4は樹脂絶縁層、5は配線導体層、6は貫通導体、7は主導体部、8は下地導体部、9は貫通孔、10は樹脂被覆層である。
配線基板1は、絶縁基体2の上面に貫通孔9を有する樹脂被覆層10を直接密着させるとともに、貫通孔9を埋めるように導体層3を設けることにより構成されている。そして、この配線基板1の上面に、樹脂絶縁層4と配線導体層5とを積層した薄膜配線部が配設されており、この薄膜配線部を支持する支持部材として機能する。
絶縁基体2は、酸化アルミニウム質焼結体,ムライト質焼結体等の酸化物系セラミックス、あるいは表面に酸化物膜を有する窒化アルミニウム質焼結体,炭化珪素質焼結体等の非酸化物系セラミックス、ガラスクロスなどで補強されたエポキシ樹脂等の電気絶縁材料で形成されている。
例えば、酸化アルミニウム質焼結体で形成されている場合には、アルミナ,シリカ,カルシア,マグネシア等の原料粉末に適当な有機溶剤,溶媒を添加混合して泥漿状となすとともにこれをドクターブレード法やカレンダーロール法を採用することによってセラミックグリーンシート(セラミック生シート)を形成し、しかる後、このセラミックグリーンシートに適当な打ち抜き加工を施し、所定形状となすとともに高温(約1600℃)で焼成することによって製作される。あるいは、アルミナ等の原料粉末に適当な有機溶剤,溶媒を添加混合して原料粉末を調製するとともにこの原料粉末をプレス成形機によって所定形状に成形し、最後にこの成形体を高温(約1600℃)で焼成することによって製作される。
樹脂被覆層10は絶縁性を有する種々の樹脂が用いられ、例えば、ポリイミド樹脂,ポリフェニレンサルファイド樹脂,全芳香族ポリエステル樹脂,フッ素樹脂等から成る絶縁フィルム10aの主面に、シロキサン変性ポリアミドイミド樹脂,シロキサン変性ポリイミド樹脂,ポリイミド樹脂,ビスマレイミドトリアジン樹脂等から成る絶縁性接着剤層10bを形成したものが用いられる。
また、樹脂絶縁層4は樹脂被覆層10と異なる材料でもよく、同じ材料でもよい。好ましくは、熱膨張係数差を小さくするために、樹脂被覆層10と同じ材料であるのがよい。このような樹脂絶縁層4は、例えば、ポリイミド樹脂,ポリフェニレンサルファイド樹脂,全芳香族ポリエステル樹脂,フッ素樹脂等から成る絶縁フィルム4aの主面に、シロキサン変性ポリアミドイミド樹脂,シロキサン変性ポリイミド樹脂,ポリイミド樹脂,ビスマレイミドトリアジン樹脂等から成る絶縁性接着剤層4bを形成したものが用いられる。
樹脂被覆層10や樹脂絶縁層4は、例えば、まず5〜20μm程度の絶縁フィルムに絶縁性接着剤をドクターブレード法等を用いて乾燥厚みで5〜10μm程度に塗布し乾燥させたものを準備し、これを絶縁基体2上や樹脂被覆層10上に加熱プレス装置を用いて加熱加圧し接着することによって形成される。
これらに使われる絶縁フィルム層と絶縁性接着剤層との組み合わせとしては、例えば、絶縁フィルム層をポリイミド樹脂とし、絶縁性接着剤層をシロキサン変性ポリアミドイミド樹脂とする組み合わせがある。この組み合わせによれば、シロキサン変性ポリアミドイミド樹脂とポリイミド樹脂との接着性も良好であり、かつ耐熱性が高いものであるため、これらにより形成した多層配線基板をプリント基板等に実装する際の耐半田耐熱性等が良好なものとなる。
また、絶縁フィルム層をポリイミド樹脂とし、絶縁性接着剤層をシロキサン変性ポリイミド樹脂としておくと、耐熱性が高いものになるとともに、絶縁基体2をセラミックスで構成したとしても、この組み合わせで形成された樹脂被覆層10、樹脂絶縁層4、絶縁基体2の各熱膨張係数差を小さくできるため熱膨張係数の差による応力を低くすることができる。よって、多層配線基板の全体の反りを低減することができるようになることにより、その表面に実装される半導体集積回路素子の端子の狭ピッチ化にもよりよく対応することができるような多層配線基板にすることができる。
また、樹脂被覆層10の貫通孔9は導体層3で埋められている。導体層3は、主導体部7と、その側面および底面を連続して覆う主導体部7よりも熱膨張係数の小さい下地導体部8とから成る。
主導体部7は、銅,金,アルミニウム等の低電気抵抗金属からなる。また、下地導体部8は、主導体部7よりも熱膨張係数の小さい金属から成り、例えば、ニッケル,クロム,モリブデン,タングステン,タンタル,ルテニウム,チタンおよびそれらの合金等の金属材料からなる。このような金属材料を用いることにより、下地導体部8は、主導体部7に対する拡散防止層(バリア層)および接着層としての機能をも有する。
好ましくは、下地導体部8の熱膨張係数は主導体部7の熱膨張係数の0.2〜0.9倍であるのがよい。0.9倍を超える場合、主導体部7の熱膨張を下地導体部8で拘束して導体層3全体の熱膨張を抑制する効果が小さくなりやすい。また、0.2倍未満の場合、主導体部7と下地導体部8との熱膨張係数差が大きくなり、これらの界面に応力が生じて導体層3の導通信頼性が低下しやすくなる。
導体層3は、先ず、絶縁基体2に樹脂被覆層10を積層し、この樹脂絶縁層4に導体層3のパターン形状の貫通孔9を形成する。このような貫通孔9は、例えば金属膜をマスクとして樹脂絶縁層4の上面側を酸素プラズマ処理すること、もしくはレーザを使うことによって樹脂絶縁層4の上面側の一部を貫通除去することにより形成される。
次に、樹脂絶縁層4の上面の全面、貫通孔9の内面、および貫通孔9内に露出した絶縁基体2表面にスパッタリング法,蒸着法,めっき法等の薄膜形成技術を採用することによって、下地導体部8を被着させる。その後、次に、その下地導体部8上面の全面に主導体部7を、電解めっき法などで貫通孔9が埋め込まれるまで形成する。その後、不必要な厚みにまで形成した電解めっき膜を研磨法やケミカルエッチング法等にて所定厚みまで除去することにより、所望のパターン形状の導体層3に加工することができる。
好ましくは、下地導体部8は、導体層3の下面側の部位が導体層3の側面側の部位よりも厚くなっているのがよい。これにより、樹脂絶縁層4を多層に積層するとともに各樹脂絶縁層4に形成された貫通導体6を導体層3の直上に重ねた構造、いわゆるスタック構造とした場合でも、導体層3と絶縁基体2との界面に生じる応力をより有効に抑制できる。つまり、スタック構造とした場合、導体層3は、上下方向に重なりあった貫通導体6全体の熱膨張による応力が加わるだけでなく、熱膨張係数の異なる絶縁基体2にも接しているため、導体層3と絶縁基体2との界面において特に応力が集中するが、この応力に対して下地導体部8を厚くすることにより、応力をより有効に抑制できる。
特に導体層3の側面側に形成される下地導体部8は金属膜の内部応力による樹脂絶縁層4への影響をなくすため、その厚みを0.01μm以上0.3μm以下とし、導体層3の下面側に形成される下地導体部8は、絶縁基体2との熱膨張差を十分に緩和できるように、その厚みを0.5μm以上3μm以下しておくのがよい。
また、好ましくは、下地導体部8は、図3に示すように、その下面が絶縁基体2の上面よりも内部に埋入しているのがよい。これにより、樹脂絶縁層4と絶縁基体2との界面、および下地導体部8と絶縁基体2との界面を同一平面上からずらすことができ、熱膨張によってそれらの界面に生じる応力が合わさって大きな応力になるのを有効に防止し、貫通導体6と導体層3との接続信頼性をより向上させることができるようになる。
また、配線基板1の上面には、樹脂絶縁層4と配線導体層5とが交互に積層されているとともに、上下に位置する配線導体層5と導体層3とがそれらの間の樹脂絶縁層4に形成した貫通導体6を介して電気的に接続されている。配線導体層5や貫通導体6は、銅,金,アルミニウム等の低電気抵抗金属からなり、スパッタリング法,蒸着法,めっき法等の薄膜形成技術等により形成することができる。
なお、多層配線基板の最上層となる樹脂絶縁層4の表面に形成される配線導体層5は、接続信頼性および耐環境信頼性の観点から、その露出した表面にニッケル層や金層を形成するとよい。
かくして、本発明の多層配線基板の最上層に位置する樹脂絶縁層4の表面に形成された配線導体層5に半導体集積回路を実装するとともに、多層配線基板を外部電気回路に電気的に接続することによって半導体装置となる。
また、本発明の多層配線基板の最上層に位置する樹脂絶縁層4の表面に形成された配線導体層5と接触させてプローブを配置、固定するとともに、多層配線基板を外部電気回路に電気的および機械的に接続することによって、半導体集積回路等の電気的な検査をするためのプローブカードとなる。
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、上述の例においては、樹脂絶縁層4は絶縁フィルム層と絶縁性接着剤層との2層構造のものを積層したが、例えば絶縁フィルム層を中心に上下に絶縁性接着剤層を形成したものを積層したものや液状の樹脂をコーティングして加熱し架橋させたものを用いてもよい。また、樹脂絶縁層4と配線導体層5を複数層形成してもよい。
本発明の多層配線基板の実施の形態の一例を示す断面図である。 図1の多層配線基板における導体層の周辺の状態を示す要部拡大断面図である。 本発明の多層配線基板の実施の形態の他の例における導体層の周辺の状態を示す要部拡大断面図である。 従来の多層配線基板の断面図である。
符号の説明
1・・・・配線基板
2・・・・絶縁基体
3・・・・導体層
4・・・・樹脂絶縁層
5・・・・配線導体層
6・・・・貫通導体
7・・・・主導体部
8・・・・下地導体部
9・・・・貫通孔
10・・・樹脂被覆層

Claims (3)

  1. 上面に導体層を有する配線基板上に、樹脂絶縁層と配線導体層とを交互に積層するとともに、上下に位置する前記配線導体層と前記導体層とをそれらの間の前記樹脂絶縁層に形成した貫通導体を介して電気的に接続して成る多層配線基板において、前記配線基板を、絶縁基体と、その上面に直接密着された貫通孔を有する樹脂被覆層と、前記貫通孔を埋めるように設けられた前記導体層とで構成しており、前記導体層を、主導体部と、その側面および底面を連続して覆う前記主導体部よりも熱膨張係数の小さい下地導体部とで構成したことを特徴とする多層配線基板。
  2. 前記下地導体部は、前記導体層の下面側の部位が前記導体層の側面側の部位よりも厚いことを特徴とする請求項1記載の多層配線基板。
  3. 前記下地導体部は、その下面が前記絶縁基体の上面よりも内部に埋入していることを特徴とする請求項1または請求項2記載の多層配線基板。
JP2005017864A 2005-01-26 2005-01-26 多層配線基板 Expired - Fee Related JP4578254B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005017864A JP4578254B2 (ja) 2005-01-26 2005-01-26 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005017864A JP4578254B2 (ja) 2005-01-26 2005-01-26 多層配線基板

Publications (2)

Publication Number Publication Date
JP2006210473A true JP2006210473A (ja) 2006-08-10
JP4578254B2 JP4578254B2 (ja) 2010-11-10

Family

ID=36967000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005017864A Expired - Fee Related JP4578254B2 (ja) 2005-01-26 2005-01-26 多層配線基板

Country Status (1)

Country Link
JP (1) JP4578254B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008164427A (ja) * 2006-12-28 2008-07-17 Micronics Japan Co Ltd プローブユニット基板
JP2010129725A (ja) * 2008-11-27 2010-06-10 Kyocera Corp 配線基板、実装構造体及び電子装置
US8508247B2 (en) 2009-02-02 2013-08-13 Kabushiki Kaisha Nihon Micronics Electrical connecting apparatus

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH036893A (ja) * 1989-06-02 1991-01-14 Fujitsu Ltd 多層薄膜配線基板
JPH0383398A (ja) * 1989-08-26 1991-04-09 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JPH03297191A (ja) * 1990-02-27 1991-12-27 Sumitomo Electric Ind Ltd 配線板およびその製造方法
JPH0653332A (ja) * 1992-07-28 1994-02-25 Sony Corp メタルプラグの形成方法
JPH06112630A (ja) * 1992-09-25 1994-04-22 Nippon Mektron Ltd 回路配線パタ−ンの形成法
JPH06505833A (ja) * 1991-02-11 1994-06-30 ザ、ボーイング、カンパニー マルチチップモジュールおよび平坦化パターン化表面を有する集積回路基板
JP2002246744A (ja) * 2001-02-20 2002-08-30 Nec Corp 導体形成方法およびこれを用いた多層配線基板製造方法
JP2004327715A (ja) * 2003-04-24 2004-11-18 Handotai Rikougaku Kenkyu Center:Kk 多層配線構造の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH036893A (ja) * 1989-06-02 1991-01-14 Fujitsu Ltd 多層薄膜配線基板
JPH0383398A (ja) * 1989-08-26 1991-04-09 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JPH03297191A (ja) * 1990-02-27 1991-12-27 Sumitomo Electric Ind Ltd 配線板およびその製造方法
JPH06505833A (ja) * 1991-02-11 1994-06-30 ザ、ボーイング、カンパニー マルチチップモジュールおよび平坦化パターン化表面を有する集積回路基板
JPH0653332A (ja) * 1992-07-28 1994-02-25 Sony Corp メタルプラグの形成方法
JPH06112630A (ja) * 1992-09-25 1994-04-22 Nippon Mektron Ltd 回路配線パタ−ンの形成法
JP2002246744A (ja) * 2001-02-20 2002-08-30 Nec Corp 導体形成方法およびこれを用いた多層配線基板製造方法
JP2004327715A (ja) * 2003-04-24 2004-11-18 Handotai Rikougaku Kenkyu Center:Kk 多層配線構造の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008164427A (ja) * 2006-12-28 2008-07-17 Micronics Japan Co Ltd プローブユニット基板
US7504843B2 (en) 2006-12-28 2009-03-17 Micronics Japan Co., Ltd. Probe unit substrate
US7800384B2 (en) 2006-12-28 2010-09-21 Micronics Japan Co., Ltd. Probe unit substrate
JP2010129725A (ja) * 2008-11-27 2010-06-10 Kyocera Corp 配線基板、実装構造体及び電子装置
US8508247B2 (en) 2009-02-02 2013-08-13 Kabushiki Kaisha Nihon Micronics Electrical connecting apparatus

Also Published As

Publication number Publication date
JP4578254B2 (ja) 2010-11-10

Similar Documents

Publication Publication Date Title
JP2006049819A (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
US20080128911A1 (en) Semiconductor package and method for manufacturing the same
JP4578254B2 (ja) 多層配線基板
JP3854160B2 (ja) 多層配線基板
JP4299601B2 (ja) 多層配線基板
JP2005268259A (ja) 多層配線基板
JP4597561B2 (ja) 配線基板およびその製造方法
JP2005079144A (ja) 多層配線基板およびプローブカード
JP4063240B2 (ja) 半導体装置搭載基板とその製造方法、並びに半導体パッケージ
JP2009004813A (ja) 半導体搭載用配線基板
JP2004214586A (ja) 多層配線基板
JP4812287B2 (ja) 多層配線基板及びその製造方法
JP2006012921A (ja) 多層配線基板
JP4480431B2 (ja) 多層配線基板
JP2005101377A (ja) 多層配線基板
JP4467341B2 (ja) 多層配線基板の製造方法
JP4606181B2 (ja) 多層配線基板
JP5996971B2 (ja) 多層配線基板およびそれを用いたプローブカード
JP4295523B2 (ja) 多層配線基板
JP2007173429A (ja) 配線基板
JP2006120999A (ja) 多層配線基板
JP2003069233A (ja) 多層配線基板
JP4593808B2 (ja) 多層配線基板
JP4429280B2 (ja) 半導体搭載用配線基板の製造方法、及び半導体装置の製造方法
JP3872329B2 (ja) 多層配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100422

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100727

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100824

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4578254

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees