JPH0383398A - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法

Info

Publication number
JPH0383398A
JPH0383398A JP1219258A JP21925889A JPH0383398A JP H0383398 A JPH0383398 A JP H0383398A JP 1219258 A JP1219258 A JP 1219258A JP 21925889 A JP21925889 A JP 21925889A JP H0383398 A JPH0383398 A JP H0383398A
Authority
JP
Japan
Prior art keywords
conductor
layer
insulating layer
polyimide
adhesion layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1219258A
Other languages
English (en)
Inventor
Takahiro Iijima
隆廣 飯島
Shinichi Wakabayashi
信一 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP1219258A priority Critical patent/JPH0383398A/ja
Priority to US07/572,232 priority patent/US5153384A/en
Publication of JPH0383398A publication Critical patent/JPH0383398A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はポリイミド等の絶縁層を介して複数病に信号線
路等の配線パターンを積層して戊る配線基板及びその製
造方法に関する。
（従来技術） 半導体装置およびこれらを搭載する電子装置にあっては
、装置がますます高集積化され複雑化していることにと
もなって、信グ伝送の高速化、信号波形の伝送棗みの防
ＩＩ：、、信号線路の高密度配線等の種々の要件に対す
る要求がきびしくなっている。
たとえば、信号線路に対しては抵抗を小さくするため一
定の断面積を確保したり、銅等の電気抵抗の小さな材料
を用いたり、インピーダンス、インダクタンス、キャパ
シタンスを考慮したりすることが求められており、また
、基体材料や絶縁材料として誘電率の小さな材料を用い
て信号伝播の遅延を防止することなどがなされている。
また、信号線路の構成については、より複雑な配線パタ
ーンを可能にするため、信号線路を多層化し、複雑な配
線を可能にする方法が研究されている。
本発明は、このように信号線路を多層に設ける配線基板
に関するもので、とくにポリイミド等の絶Ｒ層を介して
信号線路を多層に設ける配線基板に関するものである。
信号線路を多層に設ける従来方法は、第６図に示すよう
に、フォトレジスト２を用いてＩ、（体３上に導体部４
を形成し、導体部４上に絶縁層５を設けるものである。
この例では、フォトレジスト２を用いて基体３」二に導
体部層成用のパターンを形成した後、基体３上に導体部
４を形成し、フォＩ・レジスト２を除去した後、絶ｇ層
５を形成している。
なお、他の方法として−Ｊ、Ｉ；；体３上に導体金ＩＡ
層を設け、フォトレジストを用いてエツチングパターン
を形成し、導体金属屑をエツチングすることによって導
体部４を形成する方法がある。
（発明が解決しようとする課題） 借り線路を多層に設ける場合は、上記のように導体部４
を形成した後、絶縁層５によって」１（体３および導体
部４を被覆するが、）、（体３から導体部４が突出して
いるため絶縁層５で被覆した場合、絶ＢＦＭ５の表面が
図のように波打つようになるという問題点がある。
絶縁層５の上屑にはさらに信″；）線路を多層に設けた
り、半導体チップを搭載したりするから、絶縁層５の表
面はできるだけ平坦面であることが要求される。たとえ
ば、多ピンの半導体チップを接続するような場合、ボン
ディングが確実にできるためには面積度は３μｍ以下程
度である必要がある。そして、配線パターンτがさらに
微細化した場合は表面の面桔度はさらに厳しい条件が要
求される。
このため、波打った絶縁層５の表面を平担化する作業が
製造過程において重要な工程となる。現状ではラッピン
グ等によって平担化しているが、これらの作業は煩雑で
あるとともに、さほど有効な方法とはいえないのが現状
である。
そこで、本発明はこれら問題点を解消すべくなされたも
のであり、その目的とするところは、絶縁層を介して多
層に信号線路等の導体部を形成する際、上記のような絶
縁層表面の波打ち現象をおこすことなく形成でき、高い
面積度を得ることができ、これによって確実な多層配線
を可能にすることができる配線基板の製造方法およびこ
の製造方法によって得られる配線基板を提供するにある
。
（課題を解決するための手段） 本発明は上記［１的を達成するため次の構成をそなえる
。
すなわち、ポリイミド等の合成樹脂の絶縁層を介在させ
て信号線路等の導体部を積層して設けた配線基板であっ
て、前記各絶縁層に凹溝状の導体部形成部を設け、該導
体部形成部の底面に下層の基体との密着性が良好な金属
による導体密着層を設け、該導体密着層上に導体部を設
けたことを特徴とする特 また、そのｆＡ造方法においては、セラミックあるいは
合成樹脂等の下層の基体上に、形成すべき信号線路等の
導体部のパターンにしたがって基体との密着性が良好な
金属を用いて薄厚の導体密着層を設け、該導体密着層部
分を除いて前記基体上に導体密着層よりも淳膜に絶縁層
を設け、該絶縁層と高さが同じくなるように前記導体密
着層上に導体部を設けることを特徴とする。また、セラ
ミックあるいは合成樹脂の下層の基体上にポリイミド等
の絶縁体を被覆して絶Ｒ層を設けると共に、該絶縁層に
基体］二に形成すべき信号線路等の導体部のパターンに
したがって凹溝状に導体部形成部を形成し、該導体部形
成部の底面に、基体あるいは絶縁層との密着性のよい金
属を用いて薄厚に導体密着層を設け、該導体密着層上に
絶縁層と高さが同じくなるように導体部を設けることを
特徴とする。また、上記３！５造方法で、導体部形成部
の底面および内壁面に導体密着層を形成した後、導体部
を形成することを特徴とし、また、導体部形成部の底面
および内壁面に導体密着層を形成した後。
内壁部分の導体密着層のみをポリイミド等の絶縁体で被
覆し、めっきによって導体密着層の底面」二に導体部を
形成することを特徴とする。
（発明の概要） 本発明は、信砂線路を多病に形成する配線裁板を製造す
る際、従来は、フォ１〜レジストを用いて基体上に導体
部を所定パターンで形成した後、絶縁層で被覆していた
方法とは基本的に異なり、まずはじめにポリイミド等の
絶縁層を基体上で所定パターンに形成した後に導体部を
形成し、ポリイミド等の絶縁層は最後まで基体上に残す
ことを特徴としている。
すなわち、ポリイミド等の絶縁層には導体部を形成する
ため、凹溝状の導体部形成部を設けておき、導体部を形
成する際には、絶縁層と密着性のよいＣｒ等の金属を用
いて導体密着層を設け、導体密着層上に銅等の信秒線路
材に適した金属をめっき等によって設けるものである。
絶縁層としては、電気的絶縁性を有する材料が利用でき
るが、異体的には誘電率が小さくしたがって重置的特性
に優れるポリイミドが好適に使用できる。ポリイミドと
の密着性がよく、上記導体部１ｔＪＭを形成する金属と
しては、Ｃ「の他、　ｌ’ｉ−Ｍｏ、Ｗ、　Ｚｒ、　Ｔ
ｉ−Ｗ、　Ｎｉ、Ｃｏ、Ｉ’ｄ、＾Ｕ等がある。
また、信シ）線路の材料としては電気抵抗が小さいこと
等から銅が＋ｒ適に用いられる。なお、銅はポリイミド
中にマイグレーションする性質があり、これによってポ
リイミドの電気的絶縁性を劣化させるから、製造に際し
ては銅のマイグレーションを抑えるようにするのがよい
。
（実施例） 以下、本発明の好適な実施例について計則に説明する。
第１図は本発明に係る配線Ｊ、（板の製造方法の一実施
例を示す説明図である。
図で１０はその上に信ｙ！；ＡｖｆＳ専の導体部を形成
するＪ、（体である。〕、（体ｌＯとしてはセラミック
あるいは合成樹脂が使用できる。実施例ではポリイミド
を基体１０とした。
第１図（ａ）は、ノ１（化１０上に心体密Ｒ１１２を所
定パターンにしたがって形成した状態を示す。実施例で
は、信号線路等の導体部を形成するパターンにしたがっ
て、スパッタリングによってＣｒを幅２０μｍ、０．１
７ｚｍの厚さで形成して導体密着層１２とした。Ｃｒと
ポリイミドとの密着性は良好であるから導体密着７７１
２として有効に機能する。
次に、１．ｌ；体１０上で導体密着層１２を除く範囲に
絶ａＷ１４を設ける。実施例ではポリイミドを基体１０
上で導体密着層１２を除く部分に１０μｍ淳で設けた。
すなわち、絶縁層１４は図のように導体密着Ｗｉ１２と
は逆パターンで、導体密着ｉｆ２上に凹ｉｎを形成する
ようにして設けられる（第１図（ｂ））　。
次に、導体密着ＷＪ１２に導体部１６を形成する。
実施例では銅めっきによって導体密着層１２上に導体部
１６を設けた。導体部１６はめっきによって導体密着ｉ
１２上に積み上げられるようにして設けられ、絶縁層１
４によって両側面が規制されて、所定の断面形状に形成
される。（第１図（Ｃ））。
次に、絶縁層１４の上層に被覆用の絶縁Ｆ７１４ａを設
ける。実施例においては銅めっきによって形成した導体
部１６の表面にＣ「による導体密着層１２ａをさらに設
け、導体金属部分の厚さを絶縁層１４の淳さに一致させ
てから被覆用の絶縁層１４ａを設けた。銅めっきの厚さ
は９．８μｍ、上層の導体密着層１２ａの厚さは０４１
μｍである。
被覆層の絶縁層１４ａもポリイミドを用いた。
得られた配線基板の表面粗度は１μｍ以下で、表面の平
坦度はきわめて良好であった。
この製造方法の場合は、上述したように、被覆用の絶縁
層１４ａを設ける下地をあらかじめほぼ平坦面に形成し
ておくから、絶縁層の表面における段差などをきわめて
小さくすることができる。
これによって、絶縁層表面を平坦化する工程が不要とな
って製造工程を前易化することができるとともに、高い
面積度を得ることができるから、確実な多層配線が可能
となる。
なお、ポリイミド等の絶縁体を所定パターンに設けてか
ら導体部を形成していく方法には上記例の他に種々の方
法がある。以下、他の製造方法について説１す］する。
第２図は、」二記例と異なり、Ｊ、％体１０に絶縁層１
４を設けてから導体密着層（２を設ける方法を示す、第
２図（ａ＞は基体１０にポリイミドの絶縁層１４を設け
た状態、第２図（ｂ）は絶縁ＷＪ１．４以外の基体１０
にＣｒによって導体密着層１２を設けた状態である。こ
の後、導体密着ｙｒ１１２に銅めっきを施すことによっ
て上記実施例と同様の工程を経て配線基板を製造するこ
とができる。
なお、上記各実施例のように、導体部１６に銅を用い、
絶縁層１４にポリイミドを用いて、銅をポリイミドに接
触させると、ポリイミド中に銅がマイグレーションして
ポリイミドの絶縁性を劣化させる場合があるから、これ
を防止するため、第３図に示すように、ポリイミドによ
って絶縁層１４を形成した後、導体部を形成する凹！＋
’４の底面と凹溝の内壁面にポリイミドへのマイグレー
ションがないＣｒで導体密着ＷｊＩ　２　ａ、１２ｂを
形成し、銅めっきを施した際に銅が直接ポリイミドに接
触しないようにするとよい。
なお、前述した第１図において、導体部１６の表面にＣ
「の導体密着層１２ａを設けた理０目よ、この銅のマイ
グレーションを防止するためである。
また、上記のように絶縁層１４の凹溝部分の内壁面に銅
のマイグレーションを防止する導体密着層１２ｂを設け
る場合、基体ｔｏに設ける導体密着層１２とポリイミド
の内壁面に設ける導体密着層１２ｂとは必ずしも同じ金
属である必要はない。
第４図は導体密着１１２ｂとして真補金属を設けた例を
示す。
第５図は、配線基板を製造するさらに他の方法を示す説
明図である。第５図（ａ）は基体１０にポリイミドの絶
縁層１４を設け、凹溝状に形成した導体部形成部の底面
および絶縁層１４の内壁面にＣｒで導体密着層１２．１
２ｂを形成したところである。次に、第５図（ｂ）に示
すように絶縁層１４の内壁面に設けた導体密着層１２上
部分のみをポリイミドの絶縁層１４ｂによって被覆する
。すなわち、凹溝状に形成した導体部形成部の底面部分
、導体密着ＪｉＬ２のみ露出させるようにする。
導体密着Ａ”７１２ｂのみを絶縁層１４ｂで被覆するに
は、絶縁層１４の内壁面のみ露出させるようにマスクし
てポリイミドを設けるか、全体的に薄くポリイミドを設
け、レジストパターンを形成して凹溝状の内底面のみエ
ツチングして除去すればよい。
導体密着層１２を露出させた後、銅めっきを施して導体
密着層１２上に導体部１６を設ける。導体部１６の表面
には第１図と同様にＣｒで導体密着ｆＪ　１２　ａを設
ける。絶縁層１４及び導体金属上をポリイミドの絶縁層
で被覆することによって第１図で示したと同様の配線、
１に板が１１）られる。
この第５図に示す製造方法は、導体部１６を形成する銅
が絶縁層１４に接触しないようにすることができること
と、凹溝状に形成された導体部形成部の底面からめっき
層が積み上げられることによって、導体部１６を形成す
ることが制御しやすくなり、導体部１６の表面が平坦に
形成できるという利点がある。すなわち、第３図及び第
４図の状態でめっきした場合は、エツジ効果等によって
、めっきの付きかたが一様でなくなり、導体部ＩＧの表
面が宛全にゝＨ１Ｈ（、になるとは限らないが、第５図
の状態でめっきした場合は、面情度の高い平用度を達成
することが１４能になる６ 以−１−５各実ＩＭ例について説明したが１本発明の製
造方法は神々の配線）１（板の製造に適用することがで
きるものであり、通２：（゛の信シ）線路を形成する場
合の他、ビア算の形成にももちろん適用でき、信′；）
線路算の導体部を多周で設ける際に効果的に利用するこ
とができる。また、絶縁Ａ”／がパターン形成に使用さ
れることによって一定のｆ９？面積が確保できてかつき
オ）めで微細な配線パターンを形成することがｕ（能と
なり、電子装置の高速化算に直効に対処することができ
る。
（発明の効果） 」二連したように、本発明に係る配線Ｊ、（板及びその
製造方法によれば、導体部を多周に設けた場合の表面平
坦度をきわめて高く形成することができ。
これによって多周配線が容易かつ確実に行うことができ
、配線ｊ、（板に半導体チップ等を接合することも確実
に行うことができ、装置の信頼性を大きく向上させるこ
とができる６ また、微細配線が可能となるとともに配線厚も十分にと
ることができ、装置の高速化等の種々の要請に応えるこ
とが可能となる等の著効を奏する６
【図面の簡単な説明】
第１図は本発明に係る配線基板の製造方法を示す説明図
、第２図〜第５図はそれぞれ配線基板の各種の製造方法
を示す説明図、第６図は従来の製造方法を示す説明図で
ある。 ２・・・フォトレジスト、　４・・・導体層。 ５・・・絶縁層、　　１０・・・基体。 １２．１２ａ、１２ｂ−−−導体密着層、　１４゜１４
ａ、１４ｂ・・・絶縁層、　１６・・・導体層。

Claims (5)

    【特許請求の範囲】
  1. １．ポリイミド等の合成樹脂の絶縁層を介在させて信号
    線路等の導体部を積層して設けた配線基板であって、 前記各絶縁層に凹溝状の導体部形成部を設 け、 該導体部形成部の底面に下層の基体との密 着性が良好な金属による導体密着層を設け、該導体密着
    層上に導体部を設けたことを特 徴とする配線基板。
  2. ２．セラミックあるいは合成樹脂等の下層の基体上に、
    形成すべき信号線路等の導体部のパターンにしたがって
    基体との密着性が良好な金属を用いて薄厚の導体密着層
    を設け、 該導体密着層部分を除いて前記基体上に導 体密着層よりも厚膜に絶縁層を設け、 該絶縁層と高さが同じくなるように前記導 体密着層上に導体部を設けることを特徴とする配線基板
    の製造方法。
  3. ３．セラミックあるいは合成樹脂の下層の基体上にポリ
    イミド等の絶縁体を被覆して絶縁層を設けると共に、該
    絶縁層に基体上に形成すべき信号線路等の導体部のパタ
    ーンにしたがって凹溝状に導体部形成部を形成し、 該導体部形成部の底面に、基体あるいは絶 縁層との密着性のよい金属を用いて薄厚に導体密着層を
    設け、 該導体密着層上に絶縁層と高さが同じくな るように導体部を設けることを特徴とする配線基板の製
    造方法。
  4. ４．導体部形成部の底面および内壁面に導体密着層を形
    成した後、導体部を形成することを特徴とする請求項３
    記載の配線基板の製造方法。
  5. ５．導体部形成部の底面および内壁面に導体密着層を形
    成した後、内壁部分の導体密着層のみをポリイミド等の
    絶縁体で被覆し、めっきによって導体密着層の底面上に
    導体部を形成することを特徴とする請求項４記載の配線
    基板の製造方法。
JP1219258A 1989-08-26 1989-08-26 配線基板及びその製造方法 Pending JPH0383398A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1219258A JPH0383398A (ja) 1989-08-26 1989-08-26 配線基板及びその製造方法
US07/572,232 US5153384A (en) 1989-08-26 1990-08-24 Circuit board and process for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1219258A JPH0383398A (ja) 1989-08-26 1989-08-26 配線基板及びその製造方法

Publications (1)

Publication Number Publication Date
JPH0383398A true JPH0383398A (ja) 1991-04-09

Family

ID=16732704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1219258A Pending JPH0383398A (ja) 1989-08-26 1989-08-26 配線基板及びその製造方法

Country Status (2)

Country Link
US (1) US5153384A (ja)
JP (1) JPH0383398A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210473A (ja) * 2005-01-26 2006-08-10 Kyocera Corp 多層配線基板
JP2007036571A (ja) * 2005-07-26 2007-02-08 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165892A (en) * 1998-07-31 2000-12-26 Kulicke & Soffa Holdings, Inc. Method of planarizing thin film layers deposited over a common circuit base
US6317331B1 (en) 1998-08-19 2001-11-13 Kulicke & Soffa Holdings, Inc. Wiring substrate with thermal insert
US6299053B1 (en) 1998-08-19 2001-10-09 Kulicke & Soffa Holdings, Inc. Isolated flip chip or BGA to minimize interconnect stress due to thermal mismatch
DE10121673A1 (de) * 2001-05-04 2002-11-07 Thomson Brandt Gmbh Gedruckte Leiterplatte
US6800211B2 (en) * 2002-08-26 2004-10-05 Tong Hsing Electric Industries Ltd. Method for removing voids in a ceramic substrate
JP4448702B2 (ja) * 2004-01-30 2010-04-14 日東電工株式会社 回路付サスペンション基板の製造方法
US8064224B2 (en) * 2008-03-31 2011-11-22 Intel Corporation Microelectronic package containing silicon patches for high density interconnects, and method of manufacturing same
US8132321B2 (en) * 2008-08-13 2012-03-13 Unimicron Technology Corp. Method for making embedded circuit structure
JP2011018873A (ja) * 2009-05-22 2011-01-27 Sony Ericsson Mobilecommunications Japan Inc 電磁シールド方法および電磁シールド用フィルム
JP6225453B2 (ja) * 2012-05-24 2017-11-08 日亜化学工業株式会社 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3791858A (en) * 1971-12-13 1974-02-12 Ibm Method of forming multi-layer circuit panels
US4628149A (en) * 1981-11-30 1986-12-09 Nippon Electric Co., Ltd. Substrate having a pattern of an alloy of gold and a noble and a base metal with the pattern isolated by oxides of the noble and the base metals
US4511757A (en) * 1983-07-13 1985-04-16 At&T Technologies, Inc. Circuit board fabrication leading to increased capacity
US4554229A (en) * 1984-04-06 1985-11-19 At&T Technologies, Inc. Multilayer hybrid integrated circuit
US4847445A (en) * 1985-02-01 1989-07-11 Tektronix, Inc. Zirconium thin-film metal conductor systems
US4661214A (en) * 1985-12-11 1987-04-28 Optical Materials, Inc. Method and apparatus for electrically disconnecting conductors
US4963512A (en) * 1986-03-25 1990-10-16 Hitachi, Ltd. Method for forming conductor layers and method for fabricating multilayer substrates

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210473A (ja) * 2005-01-26 2006-08-10 Kyocera Corp 多層配線基板
JP4578254B2 (ja) * 2005-01-26 2010-11-10 京セラ株式会社 多層配線基板
JP2007036571A (ja) * 2005-07-26 2007-02-08 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US5153384A (en) 1992-10-06

Similar Documents

Publication Publication Date Title
JP3014310B2 (ja) 積層配線基板の構造と製作方法
US10388451B2 (en) Inductor component and method for manufacturing inductor component
JPH08213758A (ja) 積層配線基板構造体、及びその製造方法
JPH0383398A (ja) 配線基板及びその製造方法
TW200922413A (en) Circuit board and conductive through hole structure thereof
KR20010071080A (ko) 고밀도 상호접속 공통 회로기판 상에 증착된 박막층에서의응력을 제어하는 방법
JPH06163794A (ja) メタルコアタイプの多層リードフレーム
JPH0341803A (ja) 信号線相互間のクロストークノイズを低減した配線板およびその製造法
US5387495A (en) Sequential multilayer process for using fluorinated hydrocarbons as a dielectric
JPH02301183A (ja) 実装型回路部品の製造方法
JPH07106771A (ja) 多層プリント基板の配線構造
CN208521923U (zh) 封装基板及包含该封装基板的集成电路封装体
JP2787230B2 (ja) 電子部品塔載用基板
US4097685A (en) Discrete crossover chips for individual conductor track crossovers in hybrid circuits and method for constructing same
JP2795475B2 (ja) プリント配線板及びその製造方法
JPH01257397A (ja) 金属プリント基板
JPH0425144A (ja) ３層ｔａｂ用テープを用いた半導体装置及び３層ｔａｂ用テープの製造方法
JP4176283B2 (ja) 可撓性微細多層回路基板の製造法
JPH1098131A (ja) 拡散パターニング技術を用いたファインピッチ・バイア形成
JPH0278253A (ja) 多層プラスチックチップキャリア
JP2000077796A (ja) フレキシブル両面プリント回路板および接続方法およびコンデンサ形成方法およびコンデンサを備えたフレキシブル両面プリント回路板
KR100275376B1 (ko) 다층회로기판
JPS61248493A (ja) 可撓性金属ベ−ス回路基板の導通構造
JP2001068855A (ja) 多層プリント配線板及びその製造方法
JPH02116195A (ja) 多層厚膜混成集積回路