JP4063240B2 - 半導体装置搭載基板とその製造方法、並びに半導体パッケージ - Google Patents

Description

本発明は、半導体デバイス等の各種デバイスを高密度で搭載し、高密度かつ高速および高周波のモジュールやシステムを実現するために用いる半導体装置搭載基板とその製造方法、並びに半導体パッケージに関する。

近年、半導体デバイスの高速、高集積化による端子の増加や狭ピッチ化に伴い、これら半導体デバイスを搭載する実装用配線基板においても、さらなる高密度化、微細化が求められている。現在、よく用いられている実装用基板の例として、セラミック基板、ビルドアップ基板、テープ基板がある。

セラミック基板は、特許文献１に開示されているような、アルミナ等からなる絶縁基板と、その表面に形成されたＷやＭｏなどの高融点からなる配線導体とから構成されている。

また、ビルドアップ基板は、特許文献２及び特許文献３に開示されているように、プリント基板上に有機樹脂を絶縁材料に使用しエッチング法及びめっき法により銅配線による微細な回路を形成して多層化している。

更に、テープ基板は、特許文献４に示されているポリイミド系等のフィルムに銅配線を形成したものである。

特開平８−３３０４７４号公報 特開平１１−１７０５８号 特許第２６７９６８１号公報 特開２０００−５８７０１号公報

しかしながら、従来の技術には下記に示すような問題がある。

セラミック基板は、絶縁基板を構成するセラミックが硬くて脆い性質を有することから、製造工程及び搬送工程において欠け及び割れ等の損傷が発生しやすく、歩留まり低下を起こす問題点がある。

また、セラミック基板は、焼成前のグリーンシート上に配線を印刷し、各シートを積層して焼成させて製造される。この製造工程において、高温での焼成により収縮が生じるために、焼成後の基板には反り、変形及び寸法ばらつき等の形状不良が発生しやすい問題点がある。この様な形状不良の発生により、高密度化された回路基板及びフリップチップ等の基板に要求される厳しい平坦度にたいして、十分対応できないという問題がある。即ち、この様な形状不良により、回路の多ピン化、高密度化及び微細化が阻害されると共に、半導体デバイスの搭載部の平坦性が失われるため、半導体デバイスと基板との間の接続された部分にクラック及び剥がれ等が発生しやすく、半導体デバイスの信頼性を低下させるという問題がある。

更に、ビルドアップ基板においては、コア材に使用しているプリント基板と表層に形成される絶縁樹脂膜との熱膨張差から基板の反りが発生する。この反りも多ピン化している半導体デバイスを接続する際の障害となり、前述の如く、回路の高密度化、微細化を阻害すると共に、ビルドアップ基板の歩留まりを低下させている。

更にまた、ポリイミド系等のテープを使用する基板においては、半導体デバイスを搭載する際のテープ基材の伸縮による位置ずれが大きく、回路の高密度化対応が十分にできないという問題点がある。

そこで、これらの問題点を解決するため、特開２０００−３９８０号公報に開示されている様な、金属板からなるベース基材にビルドアップ構造を形成した実装用配線基板が提案されている。しかしながら、外部端子をエッチングにより形成しているため、エッチング時のサイドエッチング量制御の限界から狭ピッチな外部端子とすることが困難である問題点がある。また、この実装用配線基板を外部の基板や装置に実装したときに、構造上、外部端子と絶縁体膜の界面に応力が集中し、オープン不良となるため、十分な実装信頼性が得られないこととなる。

本発明は係る問題点に鑑みてなされたものであって、従来の配線基板を改良し、狭ピッチ化に対応した高密度化、微細化を実現することができ、しかも実装信頼性に優れた半導体装置搭載基板とその製造方法、並びに半導体パッケージを提供することを目的とする。

上記目的を達成するため、本発明は次のような半導体装置搭載基板とその製造方法、並びに半導体パッケージを採用した。

即ち本発明は、少なくとも、第１電極パターンの側面と裏面とが埋設され、ビアを有する第１の絶縁層と、第２電極パターンが隣接する絶縁層との界面に接するように埋設された第２の絶縁層とが積層されてなり、前記第１電極パターンと前記第２電極パターンとは少なくとも前記ビアによって導通されており、前記第１の絶縁層上に、前記第１電極パターンの表面の一部を覆う絶縁体膜を有し、前記絶縁体膜に形成された開口が前記第１電極パターンの位置に対応して配置されており、前記絶縁体膜はソルダーレジストとしての機能を有する材料であり、前記絶縁体膜に接して支持体が設けられ、前記支持体は、前記第１電極パターンと接している第１の突起を有していることを特徴とする半導体装置搭載基板である。

ここで、前記第１の絶縁層と前記第２の絶縁層との間に、絶縁層と配線層とが積層され第１のビアを有する１または複数の配線構造膜を備え、前記第１電極パターンと前記第２電極パターンとが前記第１のビア及び配線層を介して導通されていてもよい。また、前記第２の絶縁層がソルダーレジストであってもよい。
また本発明は、少なくとも、第１電極パターンの側面と裏面とが埋設され、ビアを有する第１の絶縁層と、絶縁層と配線層とが積層され第１のビアを有する１または複数の配線構造膜と、第２の電極パターンとが順に積層されてなり、前記第１電極パターンと前記第２電極パターンとは前記ビアと前記第１のビア及び前記配線層を介して導通されており、前記第１の絶縁層上に、前記第１電極パターンの表面の一部を覆う絶縁体膜を有し、前記絶縁体膜に形成された開口が前記第１電極パターンの位置に対応して配置されており、前記絶縁体膜はソルダーレジストとしての機能を有する材料であり、前記絶縁体膜に接して支持体が設けられ、前記支持体は、前記第１電極パターンと接している第１の突起を有していることを特徴とする半導体装置搭載基板である。このような構造は図６に開示されている。

本発明においては、前記第１電極パターンの間及び周囲に、前記絶縁体膜に覆われている導体パターンが設けられ、該導体パターンは少なくとも前記ビアを介して前記配線層に接続されていてもよく、前記支持体と前記導体パターンが前記絶縁体膜に形成された第２のビアにより接続されていてもよい。

本発明で用いる支持体は、前記導体パターンと接している第２の突起を有していてもよい。また、本発明で用いる支持体は、前記絶縁体膜の下面全体に設けられていてもよく、前記絶縁体膜表面が露出するように前記絶縁体膜の下面に設けられていてもよい。前記第１の突起または前記第２の突起は、めっき法、エッチング、導電性ペースト、機械加工のいずれかの１つもしくは複合した方法により形成される。

本発明で用いる絶縁層としては、膜強度（弾性率）が７０ＭＰａ以上、破断伸び率が５％以上、ガラス転移温度が１５０℃以上、熱膨張係数が６０ｐｐｍ／℃以下の絶縁材料からなること、もしくは膜強度（弾性率）が１０ＧＰａ以上、熱膨張係数が３０ｐｐｍ／℃以下、ガラス転移温度が１５０℃以上の絶縁材料からなることが好ましい。

また本発明においては、前記第１電極パターンの上面に形成された誘電体層と、該誘電体層の上面に形成された導電体層とからなるコンデンサが設けられていてもよい。

本発明で用いられる支持体は、ステンレス、鉄、ニッケル、銅およびアルミニウムからなる群から選択された少なくとも１種の金属又はその合金からなることがその高い剛性より好ましい。

また本発明は、前述のような半導体装置搭載基板に少なくとも１つ以上の半導体装置が搭載されたことを特徴とする半導体パッケージである。この半導体装置は、低融点金属又は導電性樹脂のいずれかの材料によりフリップチップ接続されることによって搭載される。半導体装置上にヒートスプレッダが接着されていてもよい。また本発明は、少なくとも、第１電極パターンの側面と裏面とが埋設され、ビアを有する第１の絶縁層と、第２電極パターンが隣接する絶縁層との界面に接するように埋設された第２の絶縁層とが積層されてなり、前記第１電極パターンと前記第２電極パターンとは少なくとも前記ビアによって導通されており、前記第１の絶縁層上に、前記第１電極パターンの表面の一部を覆う絶縁体膜を有し、前記絶縁体膜に形成された開口が前記第１電極パターンの位置に対応して配置されており、前記絶縁体膜はソルダーレジストとしての機能を有する材料であり、前記絶縁体膜に接して支持体が設けられている半導体装置搭載基板を有し、前記半導体装置搭載基板に少なくとも１つ以上の半導体装置が搭載され、ワイヤーボンディングにより前記半導体装置と前記半導体装置搭載基板とが電気的に導通されていることを特徴とする半導体パッケージである。また本発明は、少なくとも、第１電極パターンの側面と裏面とが埋設され、ビアを有する第１の絶縁層と、絶縁層と配線層とが積層され第１のビアを有する１または複数の配線構造膜と、第２の電極パターンとが順に積層されてなり、前記第１電極パターンと前記第２電極パターンとは前記ビアと前記第１のビア及び前記配線層を介して導通されており、前記第１の絶縁層上に、前記第１電極パターンの表面の一部を覆う絶縁体膜を有し、前記絶縁体膜に形成された開口が前記第１電極パターンの位置に対応して配置されており、前記絶縁体膜はソルダーレジストとしての機能を有する材料であり、前記絶縁体膜に接して支持体が設けられている半導体装置基板を有し、前記半導体装置搭載基板に少なくとも１つ以上の半導体装置が搭載され、ワイヤーボンディングにより前記半導体装置と前記半導体装置搭載基板とが電気的に導通されていることを特徴とする半導体パッケージである。これらの半導体パッケージは、前記半導体装置搭載基板の少なくとも一面に半導体装置が搭載されていてもよい。

また、配線構造膜を有する本発明の半導体搭載基板は、支持体の表面の所望の位置に複数個の突起を形成する工程と、前記支持体表面に絶縁体膜を形成する工程と、前記突起が前記絶縁体膜表面に露出するように処理を行う工程と、少なくとも前記突起上に第１電極パターンを形成する工程と、該第１電極パターンの側面周囲に接するように第１の絶縁層を形成する工程と、前記第１の絶縁層上に配線層と絶縁層及び第１のビアよりなる配線構造膜を所望の数形成する工程と、前記第１のビアに対応する位置に第２電極パターンを形成する工程と、前記支持体に前記絶縁体膜と前記突起が露出するように第1の開口部を形成する工程と、前記突起を除去して、前記第１電極パターンが露出するように第２の開口部を前記絶縁体膜に形成する工程により製造される。

以上説明したように本発明によれば、半導体デバイスの端子の増加や狭ピッチ化に対応した搭載基板の高密度化、微細配線化を実現でき、かつ、システムの小型化、高密度化に対応し外部電極も狭ピッチ化した搭載基板の実現することができる。

さらに、本発明により実装信頼性に優れた搭載基板を提供することができ、高性能かつ信頼性に優れた半導体パッケージを実現できる。

以下、図面を参照し、本発明の実施の形態について詳細に説明する。まず、本発明に係る半導体装置搭載基板及び半導体パッケージの実施の形態について説明する。半導体装置搭載基板は、以下、適宜「搭載基板」という。

本発明搭載基板及び半導体パッケージの第１の実施の形態について説明する。図１は本実施の形態に係る半導体装置搭載基板の構成を示す図であり、図１（ａ）は概略断面図であり、図１（ｂ）は金属支持体１１側からの下面概略図である。

図１（ａ）、（ｂ）に示す搭載基板は、絶縁層１４と配線層１５からなる配線構造膜１６の片面に第１電極パターン１３と、反対面に第２電極パターン１７と、第１電極パターンの配線構造膜１６に接していない面に絶縁体膜１２と、絶縁体膜１２の下面に金属支持体１１を有する。

本実施の形態の第１電極パターン１３は、側面周囲が絶縁層１４に接し、第１電極パターン１３の下面が絶縁層１４の下面と同一平面内にある。即ち、第１電極パターン１３はその下面が絶縁層１４と接することなく絶縁層１４に埋め込まれている。

配線構造膜１６は、所定のパターンを有する配線及びこの配線間に充填された絶縁材料とから構成される配線層１５と、絶縁材料からなる絶縁層１４とが交互に積層されている。この配線構造膜１６は、ビルドアップ工法で使用されているサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により積層される。

サブトラクティブ法は、例えば特開平１０−５１１０５号公報に開示されているように、基板又は樹脂上の銅箔をエッチングして回路パターンとする方法である。

セミアディティブ法は、例えば特開平９−６４４９３号公報に開示されているように、給電層を形成した後にレジスト内に電解めっきを析出させ、レジストを除去後に給電層をエッチングして回路パターンとする方法である。

フルアディティブ法は、例えば特開平６−３３４３３４号公報に開示されているように、基板又は樹脂の表面を活性化させた後にレジストでパターンを形成し、このレジストを絶縁層として無電解めっき法により回路パターンを形成する方法である。

絶縁層１４は、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）及びＰＢＯ（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）からなる群から選択された１種又は２種以上の有機樹脂により形成されている。特に、膜強度（弾性率）が７０ＭＰａ以上、破断伸び率が５％以上、ガラス転移温度が１５０℃以上、熱膨張係数が６０ｐｐｍ／℃以下の絶縁材料（以下、適宜「絶縁材料Ａ」と略する。）、あるいは膜強度（弾性率）が１０ＧＰａ以上、熱膨張係数が３０ｐｐｍ／℃以下、ガラス転移温度が１５０℃以上の絶縁材料（以下、適宜「絶縁材料Ｂ」と略する。）を有することが好ましい。絶縁層１４の一層あたりの厚みとしては、８μｍ以上にすることが好ましい。

ここで、膜強度（弾性率）及び破断伸び率は、ＪＩＳ Ｋ ７１６１（引張特性試験）に準拠した絶縁材料の引っ張り試験による測定値であり、膜強度（弾性率）は、この引っ張り試験結果に基づいた歪み０．１％における強度からの算出値である。熱膨張率はＪＩＳ Ｃ ６４８１に準拠したＴＭＡ法による測定値であり、ガラス転移温度はＪＩＳ Ｃ ６４８１に準拠したＤＭＡ法による測定値である。

絶縁材料Ａとしては、例えば、エポキシ系樹脂（日立化成製；ＭＣＦ−７０００ＬＸ）、ポリイミド系樹脂（日東電工製；ＡＰ−６８３２Ｃ）、ベンゾシクロブテン樹脂（ダウ・ケミカル製；Ｃｙｃｌｏｔｅｎｅ４０００シリーズ）、ポリフェニレンエーテル樹脂（旭化成製；ザイロン）、液晶ポリマーフィルム（クラレ製；ＬＣＰ−Ａ）、延伸多孔質フッ素樹脂含浸熱硬化性樹脂（ジャパンゴアテックス製；ＭＩＣＲＯＬＡＭ６００）などが好適である。

絶縁材料Ｂとしては、例えば、ガラスクロス含浸エポキシ樹脂（日立化成製；ＭＣＬ−Ｅ−６７９）、アラミド不織布含浸エポキシ樹脂（新神戸電機製；ＥＡ−５４１）、延伸多孔質フッ素樹脂含浸熱硬化性樹脂（ジャパンゴアテックス製；ＭＩＣＲＯＬＡＭ４００）などが好適である。

絶縁層１４は、これらの有機樹脂のうちの１種を配線層１５間の全ての絶縁層１４に使用してもよいし、前記有機樹脂の２種以上の層を混在させて配線層１５間に配置してもよい。本実施の形態においては、絶縁層１４は例えばポリイミド樹脂により形成するが、例えば、最下層の絶縁層１４をポリイミド樹脂により形成し、２層目以降をエポキシ樹脂により形成してもよい。

配線層１５における配線を構成する金属は、コストの観点から銅が最適であるが、金、銀、アルミニウム及びニッケルからなる群から選択された少なくとも１種の金属又はその合金も使用可能である。本実施の形態においては、配線層１５における配線は銅から構成されている。

絶縁体膜１２は、第１電極パターン１３の下面と接しかつ第１電極パターン内に収まるように絶縁体膜１２に開口部があり、さらに絶縁体膜１２の下面に金属支持体１１が設けられ、ソルダーレジストとしての機能を有している。絶縁体膜１２の材料としては、ソルダーレジストとしての機能を有する絶縁材料であれば問題はない。また、絶縁層１４に用いる材料と同じ材料を適応することも可能である。

また、第２電極パターン１７は配線層１５の最上層に接続されており、配線層１５の各層は絶縁層１４内のビアを介して互いに接続されており、配線層１５の最下層は絶縁層１４内のビアを介して第１電極パターン１３に接続されている。図１（ａ）では、第２電極パターン１７が絶縁層１４内に形成された形で記載しているが、図２（ａ）に示すとおり絶縁層１４上に形成されていても問題はない。さらに、図２（ｂ）に示すとおり、絶縁層１４上に形成された第２電極パターン１７の上にソルダーレジスト２３を設けても良い。

金属支持体１１は、搭載基板を補強するために設けられる。搭載基板に金属支持体１１を設けることにより、搭載基板の反りやうねりなどの変形を抑えることができ、搭載基板へ半導体装置（デバイス）の搭載信頼性や、外部ボードなどへの搭載基板あるいは半導体パッケージの実装信頼性を確保できる。金属支持体１１は、図１（ｂ）に示すようなフレーム状の他、第１電極パターン１３が露出する形であれば、格子状やメッシュ状として設けても良い。

金属支持体１１としては、搭載基板に十分な強度を付与でき、搭載基板あるいは半導体パッケージの実装時における熱処理に耐えられる耐熱性を有する金属であることが望ましい。

この材料として、ステンレス、鉄、ニッケル、銅及びアルミニウムからなる群から選択された少なくとも１種の金属又はその合金から構成されることができるが、ステンレス及び銅合金が取り扱いの面で最適である。また、金属支持体１１の厚さは０．１乃至１．５ｍｍが適している。金属支持体１１は、金属であるため導電性を有しているため通電が可能である。

本発明によれば、第１電極パターン１３が絶縁層１４に埋め込まれているので、第１電極パターン１３への応力やひずみが緩和され応力の集中を低減することができ、絶縁体膜１２がソルダーレジストとして機能するため、半田ボール設置の際にボールの位置ずれを防止でき作業性を高めることができる。これらの効果により、設置後においては接合部での応力集中を低減でき、設置安定性と外部ボードとの実装信頼性が優れた搭載基板を得ることができる。

次に、本発明に係る搭載基板及び半導体パッケージの第２の実施の形態について説明する。図３は本実施の形態に係る半導体装置搭載基板の構成を示す概略断面図である。第１電極パターン１３の間及び周囲に導体パターン１８が設けられ、導体パターン１８は配線構造膜１６内の配線層１５とビアにより接続されていること以外の構成は、第１の実施の形態の搭載基板と同一である。

導体パターン１８を構成する金属は、コストの観点から銅が最適であるが、金、銀、アルミニウム及びニッケルからなる群から選択された少なくとも１種の金属又はその合金も使用可能である。本実施の形態においては、導体パターン１８における配線は銅から構成されている。

また、図４に示すとおり、金属支持体１１は金属であり電気的に利用できるため、ビア１９を介して導体パターン１８と金属支持体１１が接続されている構造もとれる。

本発明によれば、絶縁体膜１２を有するため、第１電極パターン１３が形成されている平面上に安定して導体パターン１８による電気的回路（特に電源やグランド）を設けることができ、電気回路の設計自由度が増え、電気特性を向上することができ、搭載基板が多層積層の場合において積層数を低減できる効果がある。

次に、本発明に係る搭載基板の第３の実施の形態について説明する。図５は本実施の形態に係る半導体装置搭載基板の構成を示す概略断面図である。第１電極パターン１３の上面に設けられた誘電体層２０と、誘電体層２０の上面に配線構造膜１６と導通した導電体層２１とからなるコンデンサ２２を有すること以外の構成は、第１の実施の形態または第２の実施の形態の搭載基板と同一である。

コンデンサ２２の誘電体層２０はスパッタ法、蒸着法、ＣＶＤ又は陽極酸化法等により形成する。このコンデンサ２２を構成する材料は、酸化チタン、酸化タンタル、Ａｌ２Ｏ３、ＳｉＯ２、Ｎｂ２Ｏ５、ＢＳＴ（ＢａｘＳｒ１−ｘＴｉＯ３）、ＰＺＴ（ＰｂＺｒｘＴｉ１−ｘＯ３）、ＰＬＺＴ（Ｐｂ１−ｙＬａｙＺｒｘＴｉ１−ｘＯ３）又はＳｒＢｉ２Ｔａ２Ｏ９等のペロブスカイト系材料であることが好ましい。但し、前記化合物のいずれについても、０≦ｘ≦１、０＜ｙ＜１である。また、コンデンサ２２は、所望の誘電率を実現することができる有機樹脂等により構成されてもよい。

本発明によれば、この様なコンデンサを形成することにより、伝送ノイズを低減することができ、高速化に最適な搭載基板を得ることができる。

次に、本発明に係る搭載基板及び半導体パッケージの第４の実施の形態について説明する。図６は本実施の形態に係る半導体装置搭載基板の構成を示す概略断面図である。金属支持体１１が突起２４を有し、絶縁体膜１２の下面全体に設けられかつ突起２４の上部が第１電極パターン１３と接していること以外は第１の実施の形態、第２の実施の形態または第３の実施の形態の搭載基板と同一である。

突起２４は、めっき法、エッチング、導電性ペースト、機械加工のいずれかの１つもしくは複合した方法により形成される。また、図７（ａ）、（ｂ）に示すとおり、導体パターン１８を有する搭載基板において、金属支持体１１と導体パターン１８との導通を突起２４により得る構成も可能である。

この構成の際は、突起２４と導体パターン１８は電気的に安定した接続が必要となる。さらに、図７（ｂ）に示す金属支持体１１を選択除去し絶縁体膜１２を開口させた構成でも、金属支持体１１と導体パターン１８との導通を突起２４で取る構成も取れる。

本発明によれば、金属支持体１１と第１電極パターン１３および導体パターン１８の電気的導通が確保され、搭載基板の回路オープン検査が可能となる。また、搭載基板の下面全体が金属支持体１１とすることで、搭載基板の第２電極パターン１７と導通が取れるよう半田ボール、低融点金属、ワイヤーボンディングなどによる半導体装置の搭載時において搭載基板の平坦性がより十分に確保され半導体装置の搭載信頼性が向上できる。さらに、下面全体が金属支持体１１となっていると半導体装置搭載前に搭載基板の良否選別を行うことができないため、必要な突起２４のみを金属支持体１１と接触しないように金属支持体１１を選択除去することで露出させて検査に用いることができる。

この方法を用いれば、金属支持体１１による平坦性を確保した上、搭載基板は良否選別を行うことができ、さらに突起２４を使用するため第１電極パターン１３へは金属支持体１１除去時のダメージを与えずにすむ。また、良否選別を行う方法の使用、未使用に関わらず、半導体パッケージを形成した後、フレーム状などに金属支持体１１と突起２４を選択除去することで第１電極パターン１３を露出させることができる。金属支持体１１の除去に際して、形成される半導体パッケージが金属支持体１１が無くても外部ボードへの十分な実装信頼性を確保できる強度を保有していれば、金属支持体１１を完全除去してもかまわない。

次に、本発明に係る搭載基板及び半導体パッケージの第５の実施の形態について説明する。図８は本実施の形態に係るフリップチップによる半導体パッケージの構成を示す概略断面図である。

本発明の半導体パッケージは、本発明の第１の実施の形態、第２の実施の形態、第３の実施の形態または第４の実施の形態に記載の搭載基板に半導体装置２５を搭載して形成することができる。半導体装置２５のパッドなど電気的接続部と搭載基板の配線とは、種々の方式で電気的に導通することが可能であり、たとえば、フリップチップ、ワイヤーボンディング、テープボンディングがあげられる。

本発明の半導体パッケージは、図８（ａ）に示すように、搭載基板の下面全体に金属支持体１１を備えた形態とすることができる。この形態で他のボードなどに実装する際、第１電極パターン１３が露出するように金属支持体１１と突起２４を除去する。第１電極パターン１３が露出した形態としては、図８（ｂ）に示すように絶縁体膜１２を下面に、フレーム状あるいは格子状やメッシュ状に金属支持体１１を加工して残し、半導体パッケージ補強に用いることができる。このような補強を形成しなくても十分な強度を有する場合は、金属支持体１１をすべて除去して、図８（ｃ）に示す形態としてもよい。

また、図８（ｄ）に示した様に、金属支持体１１を選択除去して第１電極パターン１３を露出させた後、第１電極パターン１３に半導体装置２５を搭載した形態も取れる。この際、金属支持体１１は半導体パッケージの補強と、絶縁体膜１２と配線構造膜１６にテンションをかけた状態として搭載基板の反り、うねりを抑える働きを持っている。さらに、必要であれば図８（ｅ）にある様に半導体装置２５を搭載基板両側に搭載してもよい。

また、本発明の半導体パッケージは、図８に示す形態の様に、半導体装置２５に設けられたパッド２６と、本発明の搭載基板の第１電極パターン１３もしくは第２電極パターン１７とは、例えば金属バンプ２７を介して電気的に接続することができる。その際、半導体装置２５と搭載基板との間には必要によりアンダーフィル樹脂２８を充填することができる。

また、半導体装置２５はモールド樹脂３０による封止を行うことや、放熱性を高めるためのヒートスプレッダ３２およびヒートシンクを取り付けた形態を取ってもかまわない。さらに、第１電極パターン１３に半導体装置２５を搭載した際は、金属支持体１１をヒートシンクとのスペーサ３１として使用してもよい。

以下、本発明に係る半導体装置搭載基板及び半導体パッケージの製造方法の実施の形態について説明する。図９（ａ）から（ｆ）は、本発明の第１の実施の形態に係る搭載基板の製造方法を工程順に示す部分断面図である。本実施の形態は、本発明の第１の実施の形態（図１）に係る搭載基板を製造するためのものである。なお、各工程間において適宜洗浄及び熱処理を行う。

先ず、図９（ａ）に示すように、厚さ０．１乃至１．５ｍｍの金属支持体１１の表面にめっき法、エッチング、導電性ペースト、機械加工のいずれかの１つもしくは複合した方法により突起２４を形成する。突起２４をエッチング除去する際に、第１電極パターン１３へのエッチングバリアのため、突起２４の最上層に金、銀、白金、パラジウムのいずれか一つの金属を構成させておくことも可能である。

本実施の形態では、金属支持体１１は銅合金板（神戸製鋼：ＫＦＣシリーズ）を用い、突起２４はめっき法によりニッケルで形成している。突起２４を形成する方法は、めっきレジストを金属支持体１１上に３０μm厚みで積層し、フォトリソグラフィー技術である露光、現像、もしくは、レーザにより突起２４の予定地にめっきレジストの開口パターンを形成し、電解ニッケルめっきを２５μm析出させた。

次に、図９（ｂ）に示すように、絶縁体膜１２と第１電極パターン１３を形成する。絶縁体膜１２の形成は、絶縁体膜１２用の樹脂が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等で積層する。また、ドライフィルム、樹脂付き銅箔であればラミネート法等で積層した後、乾燥等の処理を施して固める。この際、突起２４の頂点が絶縁体膜１２の表面上に現れている必要があるため、液状樹脂の場合は、感光性であればフォトリソグラフィーによりパターニングを行い、非感光性もしくは感光性でも解像度が不足している場合は、研磨により整える。

また、ドライフィルム、樹脂付き銅箔の場合は、ラミネート時に突起２４の頂点が飛び出す様にフィルムのキャリア側にクッションを入れておくとよい。ドライフィルムの場合は、ラミネート後に研磨で整えてもかまわない。

絶縁体膜１２を形成した後、第１電極パターン１３をサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成する。特に、樹脂付き銅箔の樹脂を絶縁体膜１２とした場合は、キャリアとして用いている銅箔をサブトラクティブ法でパターニングすることも可能である。

また、銅箔の厚みが２μm以下と薄い場合は、この銅箔を給電層としたセミアディティブ法でのパターニングも可能である。本実施の形態では、樹脂付き銅箔（住友ベークライト；ＡＰＬ−４５０１；銅箔厚み、１８μm）を使用して絶縁体膜１２と、サブトラクティブ法により銅箔をパターニングして第１電極パターン１３を形成した。

次に、図９（ｃ）に示すように、絶縁層１４と配線層１５を形成する。絶縁層１４を形成する方法は、絶縁層１４を構成する絶縁樹脂が液状ならば、スピンコート法、ダイコート法、カーテンコート法又は印刷法等により絶縁樹脂を積層し、また、絶縁樹脂がドライフィルムであればラミネート法等により絶縁樹脂を積層した後、乾燥等の処理を施して前記絶縁樹脂を固める。

そして、前記絶縁樹脂が感光性であればフォトリソプロセス等により、また、前記絶縁樹脂が非感光性であればレーザ加工法等により、前記絶縁樹脂をパターニングしてビアホールを形成し、キュアを行って絶縁樹脂を硬化させて絶縁層１４を形成する。次に、配線パターンをサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成し、配線層１５を形成する。

次に、図９（ｄ）に示すように、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等による絶縁層１３の形成工程及び配線層１４の形成工程を繰り返して、配線構造膜１６と表層に第２電極パターン１７を形成する。本実施の形態では、絶縁層１３にアラミド不織布含浸エポキシ樹脂（新神戸電機製；ＥＡ−５４１）を使用し、配線層１４は２μｍ厚みの無電解銅めっきを給電層としたセミアディティブ法を用いた。

次に、図９（ｅ）に示すように、金属支持体１１をエッチングにより選択除去する。除去法としては、エッチングするところが開口しているエッチングレジストを形成する。形成方法は、エッチングレジストが液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等によりエッチングレジストを積層し、エッチングレジストがドライフィルムであればラミネート法等でエッチングレジストを積層した後、乾燥等の処理を施してエッチングレジストを固め、エッチングレジストが感光性であればフォトリソプロセス等により、エッチングレジストが非感光性であればレーザ加工法等によりエッチングレジストをパターニングする。

その後、このエッチングレジストをマスクとして、金属支持体１１を絶縁体膜１２と突起２４が露出するまでエッチングする。本実施の形態では、アンモニアを主成分とするアルカリ銅エッチング液（メルテックス；エープロセス）を用いて銅合金板を選択除去した。

次に、図９（ｆ）に示すように、突起２４をエッチング、もしくはレーザにより選択除去する。エッチングを行った後に開口部の形状を整えるため、レーザを使用してもかまわない。突起２４除去後に第１電極パターン１３の露出表面を正常化して搭載基板を得る。本実施の形態では、突起２４としたニッケルを硫酸：過酸化水素水：純水＝１：１：１０の比率で混合したエッチング液を用いて除去した。

この搭載基板は、本発明の第１の実施の形態に係る搭載基板と同じものであり、上述の製造方法によれば、この搭載基板を効率よく製造することができる。また、本実施の形態に係る製造方法によれば、平坦な金属支持体１１を基板として配線構造膜１６を積層するため、配線構造膜１６の平坦性を向上させることができるため、安定した積層が可能となる。

また、突起２４を形成しなくとも搭載基板を形成することは可能であるが、本発明の第４の実施の形態に示した搭載基板の効果にあるように、金属支持体１１の平坦性を利用して第２電極パターン１７上に半導体装置を搭載する前に、搭載基板の良否選別が不可能となる。搭載基板としては、良否選別が不可欠であるため、突起２４を無くした方法では、金属支持体１１の平坦性を利用した半導体装置搭載はできない。

次に、本発明に係る半導体装置搭載基板及び半導体パッケージの製造方法の第２の実施の形態を説明する。図１０（ａ）から（ｄ）は、本発明の第２の実施の形態に係る搭載基板の製造方法を工程順に示す部分断面図である。

本実施の形態は、本発明の第２の実施の形態（図３）に係る搭載基板を製造するためのものである。なお、各工程間において適宜洗浄及び熱処理を行う。第１電極パターン１３の間及び周囲に導体パターン１８が設けられ、導体パターン１８は配線構造膜１６内の配線層１５とビアにより接続されていること以外の構成は、本発明の第１の実施の形態の搭載基板の製造方法と同一である。

先ず、図１０（ａ）に示すように、厚さ０．１乃至１．５ｍｍの金属支持体１１の表面にめっき法、エッチング、導電性ペースト、機械加工のいずれかの１つもしくは複合した方法により突起２４を形成する。突起２４をエッチング除去する際に、第１電極パターン１３へのエッチングバリアのため、突起２４の最上層に金、銀、白金、パラジウムのいずれか一つの金属を構成させておくことも可能である。

本実施の形態では、金属支持体１１は銅合金板（神戸製鋼：ＫＦＣシリーズ）を用い、突起２４はめっき法によりニッケルで形成している。突起２４を形成する方法は、めっきレジストを金属支持体１１上に３０μm厚みで積層し、フォトリソグラフィー技術である露光、現像、もしくは、レーザにより突起２４の予定地にめっきレジストの開口パターンを形成し、電解ニッケルめっきを２５μm析出させた。

次に、図１０（ｂ）に示すように、絶縁体膜１２と第１電極パターン１３を形成する。絶縁体膜１２の形成は、絶縁体膜１２用の樹脂が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等で積層する。また、ドライフィルム、樹脂付き銅箔であればラミネート法等で積層した後、乾燥等の処理を施して固める。この際、突起２４の頂点が絶縁体膜１２の表面上に現れている必要があるため、液状樹脂の場合は、感光性であればフォトリソグラフィーによりパターニングを行い、非感光性もしくは感光性でも解像度が不足している場合は、研磨により整える。

また、ドライフィルム、樹脂付き銅箔の場合は、ラミネート時に突起２４の頂点が飛び出す様にフィルムのキャリア側にクッションを入れておくとよい。ドライフィルムの場合は、ラミネート後に研磨で整えてもかまわない。

絶縁体膜１２を形成した後、第１電極パターン１３をサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成する。特に、樹脂付き銅箔の樹脂を絶縁体膜１２とした場合は、キャリアとして用いている銅箔をサブトラクティブ法でパターニングすることも可能である。

また、銅箔の厚みが２μm以下と薄い場合は、この銅箔を給電層としたセミアディティブ法でのパターニングも可能である。本実施の形態では、樹脂付き銅箔（住友ベークライト；ＡＰＬ−４５０１；銅箔厚み、１８μm）を使用して絶縁体膜１２と、サブトラクティブ法により銅箔をパターニングして第１電極パターン１３を形成した。

次に、図１０（ｃ）に示すように、第１電極パターン１３の間と周囲に導体パターン１８を形成する。導体パターン１８は、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成する。本実施の形態では、第１電極パターン１３形成後に無電解銅めっきを２μm析出させ、これを給電層としたセミアディティブ法を用いて形成した。

次に、図１０（ｄ）に示すように、絶縁層１４と配線層１５を形成する。絶縁層１４を形成する方法は、絶縁層１４を構成する絶縁樹脂が液状ならば、スピンコート法、ダイコート法、カーテンコート法又は印刷法等により絶縁樹脂を積層し、また、絶縁樹脂がドライフィルムであればラミネート法等により絶縁樹脂を積層した後、乾燥等の処理を施して前記絶縁樹脂を固める。

そして、前記絶縁樹脂が感光性であればフォトリソプロセス等により、また、前記絶縁樹脂が非感光性であればレーザ加工法等により、前記絶縁樹脂をパターニングしてビアホールを形成し、キュアを行って絶縁樹脂を硬化させて絶縁層１４を形成する。

次に、配線パターンをサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成し、配線層１５を形成する。本実施の形態では、絶縁層１３にアラミド不織布含浸エポキシ樹脂（新神戸電機製；ＥＡ−５４１）を使用し、配線層１４は２μｍ厚みの無電解銅めっきを給電層としたセミアディティブ法を用いた。これ以降の工程は、本発明の第１の実施の形態の図９（ｄ）以降の工程と同一となる。

一方、図１１（ａ）、（ｂ）に示す通り、第１電極パターン１３と導体パターン１８を同時に形成してもかまわない。図１１では図１０と異なる工程のみ示している。この方法では、第１電極パターン１３と導体パターン１８間の目合わせ精度がよくなる効果と工程数を減らしてコストを低減する効果を有している。

先ず、図１１（ａ）に示すように、厚さ０．１乃至１．５ｍｍの金属支持体１１の表面にめっき法、エッチング、導電性ペースト、機械加工のいずれかの１つもしくは複合した方法により突起２４を形成する。突起２４をエッチング除去する際に、第１電極パターン１３へのエッチングバリアのため、突起２４の最上層に金、銀、白金、パラジウムのいずれか一つの金属を構成させておくことも可能である。

本実施の形態では、金属支持体１１は銅合金板（神戸製鋼：ＫＦＣシリーズ）を用い、突起２４はめっき法によりニッケルで形成している。突起２４を形成する方法は、めっきレジストを金属支持体１１上に３０μｍ厚みで積層し、フォトリソグラフィー技術である露光、現像、もしくは、レーザにより突起２４の予定地にめっきレジストの開口パターンを形成し、電解ニッケルめっきを２５μｍ析出させた。

次に、図１１（ｂ）に示すように、絶縁体膜１２、第１電極パターン１３、導体パターン１８を形成する。絶縁体膜１２の形成は、絶縁体膜１２用の樹脂が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等で積層する。また、ドライフィルム、樹脂付き銅箔であればラミネート法等で積層した後、乾燥等の処理を施して固める。この際、突起２４の頂点が絶縁体膜１２の表面上に現れている必要があるため、液状樹脂の場合は、感光性であればフォトリソグラフィーによりパターニングを行い、非感光性もしくは感光性でも解像度が不足している場合は、研磨により整える。

また、ドライフィルム、樹脂付き銅箔の場合は、ラミネート時に突起２４の頂点が飛び出す様にフィルムのキャリア側にクッションを入れておくとよい。ドライフィルムの場合は、ラミネート後に研磨で整えてもかまわない。

絶縁体膜１２を形成した後、第１電極パターン１３、導体パターン１８をサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成する。特に、樹脂付き銅箔の樹脂を絶縁体膜１２とした場合は、キャリアとして用いている銅箔をサブトラクティブ法でパターニングすることも可能である。また、銅箔の厚みが２μｍ以下と薄い場合は、この銅箔を給電層としたセミアディティブ法でのパターニングも可能である。

本実施の形態では、樹脂付き銅箔（住友ベークライト；ＡＰＬ−４５０１；銅箔厚み、１８μｍ）を使用して絶縁体膜１２と、サブトラクティブ法により銅箔をパターニングして第１電極パターン１３、導体パターン１８を形成した。

この工程で形成されている状態は、図１０（ｃ）と同一となり、これ以降の工程は図１０（ｄ）以降の工程となる。

この搭載基板は、本発明の第２の実施の形態に係る搭載基板と同じものであり、上述の製造方法によれば、この搭載基板を効率よく製造することができる。また、この搭載基板は本発明の第１の実施の形態における効果をそのまま引き継いだ上、導体パターン１８が形成されていることにより、さらなる配線密度向上と積層数低減の効果を有している。

次に、本発明に係る半導体装置搭載基板及び半導体パッケージの製造方法の第３の実施の形態を説明する。図１２（ａ）から（ｃ）は、本発明の第３の実施の形態に係る搭載基板の製造方法を工程順に示す部分断面図である。本実施の形態は、本発明の第２の実施の形態（図４）に係る搭載基板を製造するためのものである。なお、各工程間において適宜洗浄及び熱処理を行う。導体パターン１８が金属支持体１１とビア１９により接続されていること以外の構成は、本発明の第２の実施の形態の搭載基板の製造方法と同一である。

先ず、図１２（ａ）に示すように、厚さ０．１乃至１．５ｍｍの金属支持体１１の表面にめっき法、エッチング、導電性ペースト、機械加工のいずれかの１つもしくは複合した方法により突起２４を形成する。突起２４をエッチング除去する際に、第１電極パターン１３へのエッチングバリアのため、突起２４の最上層に金、銀、白金、パラジウムのいずれか一つの金属を構成させておくことも可能である。

本実施の形態では、金属支持体１１は銅合金板（神戸製鋼：ＫＦＣシリーズ）を用い、突起２４はめっき法によりニッケルで形成している。突起２４を形成する方法は、めっきレジストを金属支持体１１上に３０μm厚みで積層し、フォトリソグラフィー技術である露光、現像、もしくは、レーザにより突起２４の予定地にめっきレジストの開口パターンを形成し、電解ニッケルめっきを２５μm析出させた。

次に、図１２（ｂ）に示すように、絶縁体膜１２、第１電極パターン１３、ビア１９を形成する。絶縁体膜１２の形成は、絶縁体膜１２用の樹脂が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等で積層する。また、ドライフィルム、樹脂付き銅箔であればラミネート法等で積層した後、乾燥等の処理を施して固める。この際、突起２４の頂点が絶縁体膜１２の表面上に現れている必要があるため、液状樹脂の場合は、感光性であればフォトリソグラフィーによりパターニングを行い、非感光性もしくは感光性でも解像度が不足している場合は、研磨により整える。

また、ドライフィルム、樹脂付き銅箔の場合は、ラミネート時に突起２４の頂点が飛び出す様にフィルムのキャリア側にクッションを入れておくとよい。ドライフィルムの場合は、ラミネート後に研磨で整えてもかまわない。

絶縁体膜１２を形成した後、第１電極パターン１３をサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成する。特に、樹脂付き銅箔の樹脂を絶縁体膜１２とした場合は、キャリアとして用いている銅箔をサブトラクティブ法でパターニングすることも可能である。また、銅箔の厚みが２μm以下と薄い場合は、この銅箔を給電層としたセミアディティブ法でのパターニングも可能である。

さらに、ビア１９をフォトリソグラフィー、レーザ、ドライエッチングなどの方法を用いて金属支持体１１が露出するよう形成する。絶縁体膜１２のパターニング時に、感光性であればフォトリソグラフィーにより、非感光性であればレーザ、ドライエッチングにより、ビア１９も同時にパターニングしてもよい。

本実施の形態では、樹脂付き銅箔（住友ベークライト；ＡＰＬ−４５０１；銅箔厚み、１８μm）を使用して絶縁体膜１２と、サブトラクティブ法により銅箔をパターニングして第１電極パターン１３を、炭酸ガスレーザを用いてビア径８０μｍのビア１９を形成した。

次に、図１２（ｃ）に示すように、第１電極パターン１３の間と周囲に導体パターン１８をビア１９により金属支持体１１と接続できるように形成する。導体パターン１８は、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成する。本実施の形態では、第１電極パターン１３形成後に無電解銅めっきを２μm析出させ、これを給電層としたセミアディティブ法を用いて形成した。

この工程で形成されている状態は、図１０（ｃ）と同一となり、これ以降の工程は図１０（ｄ）以降の工程となる。

また、図１３に示すように、第１電極パターン１３と導体パターン１８を同時に形成してもよい。この方法では、第１電極パターン１３と導体パターン１８間の目合わせ精度がよくなる効果と工程数を減らしてコストを低減する効果を有している。

先ず、図１３（ａ）に示すように、厚さ０．１乃至１．５ｍｍの金属支持体１１の表面にめっき法、エッチング、導電性ペースト、機械加工のいずれかの１つもしくは複合した方法により突起２４を形成する。突起２４をエッチング除去する際に、第１電極パターン１３へのエッチングバリアのため、突起２４の最上層に金、銀、白金、パラジウムのいずれか一つの金属を構成させておくことも可能である。

本実施の形態では、金属支持体１１は銅合金板（神戸製鋼：ＫＦＣシリーズ）を用い、突起２４はめっき法によりニッケルで形成している。突起２４を形成する方法は、めっきレジストを金属支持体１１上に３０μｍ厚みで積層し、フォトリソグラフィー技術である露光、現像、もしくは、レーザにより突起２４の予定地にめっきレジストの開口パターンを形成し、電解ニッケルめっきを２５μｍ析出させた。

次に、図１３（ｂ）に示すように、絶縁体膜１２を形成する。絶縁体膜１２の形成は、絶縁体膜１２用の樹脂が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等で積層する。また、ドライフィルム、樹脂付き銅箔であればラミネート法等で積層した後、乾燥等の処理を施して固める。この際、突起２４の頂点が絶縁体膜１２の表面上に現れている必要があるため、液状樹脂の場合は、感光性であればフォトリソグラフィーによりパターニングを行い、非感光性もしくは感光性でも解像度が不足している場合は、研磨により整える。

また、ドライフィルム、樹脂付き銅箔の場合は、ラミネート時に突起２４の頂点が飛び出す様にフィルムのキャリア側にクッションを入れておくとよい。ドライフィルムの場合は、ラミネート後に研磨で整えてもかまわない。

さらに、ビア１９をフォトリソグラフィー、レーザ、ドライエッチングなどの方法を用いて金属支持体１１が露出するよう形成する。絶縁体膜１２パターニング時に、感光性であればフォトリソグラフィーにより、非感光性であればレーザ、ドライエッチングにより、ビア１９も同時にパターニングしてもよい。樹脂付き銅箔の場合は、銅箔をエッチングしてからレーザによりビア１９を形成する。

本実施の形態では、樹脂付き銅箔（住友ベークライト；ＡＰＬ−４５０１；銅箔厚み、１８μm）を使用して絶縁体膜１２と、銅箔をエッチングしてから炭酸ガスレーザを用いてビア径８０μｍのビア１９を形成した。

次に、図１３（ｃ）に示すように、第１電極パターン１３と導体パターン１８をサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成する。本実施の形態では、無電解銅めっきを２μm厚みで析出させ、これを給電層としたセミアディティブ法を用いて形成した。この工程で形成されている状態は、図１０（ｃ）と同一となり、これ以降の工程は図１０（ｄ）以降の工程となる。

この搭載基板は、本発明の第２の実施の形態に係る搭載基板と同じものであり、上述の製造方法によれば、この搭載基板を効率よく製造することができる。また、この搭載基板は本発明の第１の実施の形態、第２の実施の形態の効果をそのまま引き継いだ上、導体パターン１８が金属支持体１１と接続されていることにより、金属支持体１１も電気回路として利用するため、本発明の第２の実施の形態よりさらに配線密度向上と積層数低減の効果を有している。

次に、本発明に係る半導体装置搭載基板及び半導体パッケージの製造方法の第４の実施の形態を説明する。図１４（ａ）から（ｃ）は、本発明の第４の実施の形態に係る搭載基板の製造方法を工程順に示す部分断面図である。本実施の形態は、本発明の第４の実施の形態（図７）に係る搭載基板を製造するためのものである。なお、各工程間において適宜洗浄及び熱処理を行う。導体パターン１８が金属支持体１１とをつなぐビア１９が突起２４を用いていること以外の構成は、本発明の第２の実施の形態の搭載基板の製造方法と同一である。

先ず、図１４（ａ）に示すように、厚さ０．１乃至１．５ｍｍの金属支持体１１の表面にめっき法、エッチング、導電性ペースト、機械加工のいずれかの１つもしくは複合した方法により突起２４を形成する。突起２４をエッチング除去する際に、第１電極パターン１３へのエッチングバリアのため、突起２４の最上層に金、銀、白金、パラジウムのいずれか一つの金属を構成させておくことも可能である。

本実施の形態では、金属支持体１１は銅合金板（神戸製鋼：ＫＦＣシリーズ）を用い、突起２４はめっき法によりニッケルで形成している。突起２４を形成する方法は、めっきレジストを金属支持体１１上に３０μm厚みで積層し、フォトリソグラフィー技術である露光、現像、もしくは、レーザにより突起２４の予定地にめっきレジストの開口パターンを形成し、電解ニッケルめっきを２５μm析出させた。

次に、図１４（ｂ）に示すように、絶縁体膜１２、第１電極パターン１３、導体パターン１８を形成する。絶縁体膜１２の形成は、絶縁体膜１２用の樹脂が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等で積層する。また、ドライフィルム、樹脂付き銅箔であればラミネート法等で積層した後、乾燥等の処理を施して固める。この際、突起２４の頂点が絶縁体膜１２の表面上に現れている必要があるため、液状樹脂の場合は、感光性であればフォトリソグラフィーによりパターニングを行い、非感光性もしくは感光性でも解像度が不足している場合は、研磨により整える。

また、ドライフィルム、樹脂付き銅箔の場合は、ラミネート時に突起２４の頂点が飛び出す様にフィルムのキャリア側にクッションを入れておくとよい。ドライフィルムの場合は、ラミネート後に研磨で整えてもかまわない。

絶縁体膜１２を形成した後、第１電極パターン１３、導体パターン１８をサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成する。特に、樹脂付き銅箔の樹脂を絶縁体膜１２とした場合は、キャリアとして用いている銅箔をサブトラクティブ法でパターニングすることも可能である。

また、銅箔の厚みが２μｍ以下と薄い場合は、この銅箔を給電層としたセミアディティブ法でのパターニングも可能である。また、第１電極パターン１３と導体パターン１８を別々の工程での形成、もしくは同じ工程での形成のどちらを行ってもよい。別々に形成する場合は、形成するパターンに合わせたプロセスの適応により歩留まりの向上が、同時に形成する場合は、第１電極パターン１３と導体パターン１８との目合わせ精度向上と工程数低減の効果がある。

本実施の形態では、樹脂付き銅箔（住友ベークライト；ＡＰＬ−４５０１；銅箔厚み、１８μｍ）を使用して絶縁体膜１２と、サブトラクティブ法により銅箔をパターニングして第１電極パターン１３、導体パターン１８を形成した。

次に、図１４（ｃ）に示すように、絶縁層１４と配線層１５を形成する。絶縁層１４を形成する方法は、絶縁層１４を構成する絶縁樹脂が液状ならば、スピンコート法、ダイコート法、カーテンコート法又は印刷法等により絶縁樹脂を積層し、また、絶縁樹脂がドライフィルムであればラミネート法等により絶縁樹脂を積層した後、乾燥等の処理を施して前記絶縁樹脂を固める。

そして、前記絶縁樹脂が感光性であればフォトリソプロセス等により、また、前記絶縁樹脂が非感光性であればレーザ加工法等により、前記絶縁樹脂をパターニングしてビアホールを形成し、キュアを行って絶縁樹脂を硬化させて絶縁層１４を形成する。

次に、配線パターンをサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成し、配線層１５を形成する。本実施の形態では、絶縁層１３にアラミド不織布含浸エポキシ樹脂（新神戸電機製；ＥＡ−５４１）を使用し、配線層１４は２μｍ厚みの無電解銅めっきを給電層としたセミアディティブ法を用いた。この工程で形成されている状態は、図１０（ｃ）と同一となり、これ以降の工程は図１０（ｄ）以降の工程となる。

この搭載基板は、本発明の第４の実施の形態に係る搭載基板と同じものであり、上述の製造方法によれば、この搭載基板を効率よく製造することができる。また、この搭載基板は本発明の第１の実施の形態、第２の実施の形態、第３の実施の形態の効果をそのまま引き継いだ上、導体パターン１８と金属支持体１１が突起２４により接続されているため、本発明の第３の実施の形態に比べ、工数を低減することができ、コスト、歩留まりの面で効果がある。

次に、本発明に係る半導体装置搭載基板及び半導体パッケージの製造方法の第５の実施の形態を説明する。図１５（ａ）から（ｄ）は、本発明の第５の実施の形態に係る搭載基板の製造方法を工程順に示す部分断面図である。本実施の形態は、本発明の第３の実施の形態（図５）に係る搭載基板を製造するためのものである。なお、各工程間において適宜洗浄及び熱処理を行う。少なくとも一つ以上の第１電極パターン１３に誘電体層２０と導電体層２１を設けてコンデンサ２２を形成していること以外の構成は、本発明の第１の実施の形態の搭載基板の製造方法と同一である。

また、図１５では本発明の第１の実施の形態の形態を用いているが、本発明の第２の実施の形態における図１０（ｂ）や（ｃ）、図１１（ｂ）、第３の実施の形態の図１２（ｂ）や（ｃ）、図１３（ｃ）、第４の実施の形態の図１４（ｂ）を図１５（ｂ）の代わりとしてもよい。

先ず、図１５（ａ）に示すように、厚さ０．１乃至１．５ｍｍの金属支持体１１の表面にめっき法、エッチング、導電性ペースト、機械加工のいずれかの１つもしくは複合した方法により突起２４を形成する。突起２４をエッチング除去する際に、第１電極パターン１３へのエッチングバリアのため、突起２４の最上層に金、銀、白金、パラジウムのいずれか一つの金属を構成させておくことも可能である。

本実施の形態では、金属支持体１１は銅合金板（神戸製鋼：ＫＦＣシリーズ）を用い、突起２４はめっき法によりニッケルで形成している。突起２４を形成する方法は、めっきレジストを金属支持体１１上に３０μm厚みで積層し、フォトリソグラフィー技術である露光、現像、もしくは、レーザにより突起２４の予定地にめっきレジストの開口パターンを形成し、電解ニッケルめっきを２５μm析出させた。

次に、図１５（ｂ）に示すように、絶縁体膜１２と第１電極パターン１３を形成する。絶縁体膜１２の形成は、絶縁体膜１２用の樹脂が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等で積層する。また、ドライフィルム、樹脂付き銅箔であればラミネート法等で積層した後、乾燥等の処理を施して固める。この際、突起２４の頂点が絶縁体膜１２の表面上に現れている必要があるため、液状樹脂の場合は、感光性であればフォトリソグラフィーによりパターニングを行い、非感光性もしくは感光性でも解像度が不足している場合は、研磨により整える。

また、ドライフィルム、樹脂付き銅箔の場合は、ラミネート時に突起２４の頂点が飛び出す様にフィルムのキャリア側にクッションを入れておくとよい。ドライフィルムの場合は、ラミネート後に研磨で整えてもかまわない。

絶縁体膜１２を形成した後、第１電極パターン１３をサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成する。特に、樹脂付き銅箔の樹脂を絶縁体膜１２とした場合は、キャリアとして用いている銅箔をサブトラクティブ法でパターニングすることも可能である。

また、銅箔の厚みが２μm以下と薄い場合は、この銅箔を給電層としたセミアディティブ法でのパターニングも可能である。本実施の形態では、ポリイミド系樹脂（日東電工製；ＡＰ−６８３２Ｃ）を使用して絶縁体膜１２と、スパッタ法により給電層を設けたセミアディティブ法を用いて第１電極パターン１３を形成した。

次に、図１５（ｃ）に示すように、少なくとも一つ以上の第１電極パターン１３上に誘電体層２０と導電体層２１を形成する。特に図示してはいないが、デカップリングコンデンサとして用いるため、コンデンサを形成する第１電極パターン１３はパッドとして電気的接続されている部位も有している。

誘電体層２０はスパッタ法、蒸着法、ＣＶＤ又は陽極酸化法等により第１電極パターン１３上に形成する。このコンデンサ２２を構成する材料は、酸化チタン、酸化タンタル、Ａｌ２Ｏ３、ＳｉＯ２、Ｎｂ２Ｏ５、ＢＳＴ（ＢａｘＳｒ１−ｘＴｉＯ３）、ＰＺＴ（ＰｂＺｒｘＴｉ１−ｘＯ３）、ＰＬＺＴ（Ｐｂ１−ｙＬａｙＺｒｘＴｉ１−ｘＯ３）又はＳｒＢｉ２Ｔａ２Ｏ９等のペロブスカイト系材料であることが好ましい。但し、前記化合物のいずれについても、０≦ｘ≦１、０＜ｙ＜１である。

また、誘電体層２０は、所望の誘電率を実現することができる有機樹脂等により構成されてもよい。また、誘電体層２０上に導電体層２１をスパッタ法、ＣＶＤ法、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成する。本実施の形態では、メタルマスクを用いて必要な電極パターン１３上にスパッタ法によりＢＳＴを２０ｎｍ、さらにその上に導電体層２１としてスパッタ法で白金を８０ｎｍを積層した。

次に、図１５（ｄ）に示すように、絶縁層１４と配線層１５を形成する。絶縁層１４を形成する方法は、絶縁層１４を構成する絶縁樹脂が液状ならば、スピンコート法、ダイコート法、カーテンコート法又は印刷法等により絶縁樹脂を積層し、また、絶縁樹脂がドライフィルムであればラミネート法等により絶縁樹脂を積層した後、乾燥等の処理を施して前記絶縁樹脂を固める。

そして、前記絶縁樹脂が感光性であればフォトリソプロセス等により、また、前記絶縁樹脂が非感光性であればレーザ加工法等により、前記絶縁樹脂をパターニングしてビアホールを形成し、キュアを行って絶縁樹脂を硬化させて絶縁層１４を形成する。

次に、配線パターンをサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成し、配線層１５を形成する。本実施の形態では、絶縁層１３にアラミド不織布含浸エポキシ樹脂（新神戸電機製；ＥＡ−５４１）を使用し、配線層１４は２μｍ厚みの無電解銅めっきを給電層としたセミアディティブ法を用いた。この工程で形成されている状態は、図９（ｃ）と同一となり、これ以降の工程は図９（ｄ）以降の工程となる。

この搭載基板は、本発明の第３の実施の形態に係る搭載基板と同じものであり、上述の製造方法によれば、この搭載基板を効率よく製造することができる。この様なコンデンサを形成することにより、伝送ノイズを低減することができ、高速化に最適な搭載基板を得ることができる。

次に、本発明に係る半導体装置搭載基板及び半導体パッケージの製造方法の第６の実施の形態を説明する。図１６（ａ）から（ｆ）は、本発明の第６の実施の形態に係る搭載基板の製造方法を工程順に示す部分断面図である。なお、各工程間において適宜洗浄及び熱処理を行う。金属支持体１１に除去する予定部分をあらかじめ凹部２９としている以外の構成は、本発明の第１の実施の形態の搭載基板の製造方法と同一である。図１６の搭載基板の製造方法は、本発明の第１の実施の形態と同一で示したが、第２の実施の形態、第３の実施の形態、第４の実施の形態、第５の実施の形態により搭載基板を形成してもよい。

先ず、図１６（ａ）に示すように、厚さ０．１乃至１．５ｍｍの金属支持体１１の裏面に、エッチング除去される予定地を凹部２９として形成する。形成方法としては、エッチング、機械加工のいずれかもしくは複合した方法により行われる。また、フレーム状とした金属板を平坦な金属板と張り合わせることで金属支持体１１を形成してもよい。

その後、金属支持体１１の表面にめっき法、エッチング、導電性ペースト、機械加工のいずれかの１つもしくは複合した方法により突起２４を形成する。突起２４をエッチング除去する際に、第１電極パターン１３へのエッチングバリアのため、突起２４の最上層に金、銀、白金、パラジウムのいずれか一つの金属を構成させておくことも可能である。

本実施の形態では、金属支持体１１は銅合金板（神戸製鋼：ＫＦＣシリーズ）を用い、突起２４はめっき法によりニッケルで形成している。突起２４を形成する方法は、めっきレジストを金属支持体１１上に３０μm厚みで積層し、フォトリソグラフィー技術である露光、現像、もしくは、レーザにより突起２４の予定地にめっきレジストの開口パターンを形成し、電解ニッケルめっきを２５μm析出させた。

次に、図１６（ｂ）に示すように、絶縁体膜１２と第１電極パターン１３を形成する。絶縁体膜１２の形成は、絶縁体膜１２用の樹脂が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等で積層する。また、ドライフィルム、樹脂付き銅箔であればラミネート法等で積層した後、乾燥等の処理を施して固める。この際、突起２４の頂点が絶縁体膜１２の表面上に現れている必要があるため、液状樹脂の場合は、感光性であればフォトリソグラフィーによりパターニングを行い、非感光性もしくは感光性でも解像度が不足している場合は、研磨により整える。

また、ドライフィルム、樹脂付き銅箔の場合は、ラミネート時に突起２４の頂点が飛び出す様にフィルムのキャリア側にクッションを入れておくとよい。ドライフィルムの場合は、ラミネート後に研磨で整えてもかまわない。

絶縁体膜１２を形成した後、第１電極パターン１３をサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成する。特に、樹脂付き銅箔の樹脂を絶縁体膜１２とした場合は、キャリアとして用いている銅箔をサブトラクティブ法でパターニングすることも可能である。

また、銅箔の厚みが２μm以下と薄い場合は、この銅箔を給電層としたセミアディティブ法でのパターニングも可能である。本実施の形態では、樹脂付き銅箔（住友ベークライト；ＡＰＬ−４５０１；銅箔厚み、１８μm）を使用して絶縁体膜１２と、サブトラクティブ法により銅箔をパターニングして第１電極パターン１３を形成した。

次に、図１６（ｃ）に示すように、絶縁層１４と配線層１５を形成する。絶縁層１４を形成する方法は、絶縁層１４を構成する絶縁樹脂が液状ならば、スピンコート法、ダイコート法、カーテンコート法又は印刷法等により絶縁樹脂を積層し、また、絶縁樹脂がドライフィルムであればラミネート法等により絶縁樹脂を積層した後、乾燥等の処理を施して前記絶縁樹脂を固める。

そして、前記絶縁樹脂が感光性であればフォトリソプロセス等により、また、前記絶縁樹脂が非感光性であればレーザ加工法等により、前記絶縁樹脂をパターニングしてビアホールを形成し、キュアを行って絶縁樹脂を硬化させて絶縁層１４を形成する。次に、配線パターンをサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成し、配線層１５を形成する。

次に、図１６（ｄ）に示すように、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等による絶縁層１３の形成工程及び配線層１４の形成工程を繰り返して、配線構造膜１６と表層に第２電極パターン１７を形成する。本実施の形態では、絶縁層１３にアラミド不織布含浸エポキシ樹脂（新神戸電機製；ＥＡ−５４１）を使用し、配線層１４は２μｍ厚みの無電解銅めっきを給電層としたセミアディティブ法を用いた。

次に、図１６（ｅ）に示すように、金属支持体１１をエッチングにより選択除去する。除去法としては、エッチングするところが開口しているエッチングレジストを形成する。形成方法は、エッチングレジストが液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等によりエッチングレジストを積層し、エッチングレジストがドライフィルムであればラミネート法等でエッチングレジストを積層した後、乾燥等の処理を施してエッチングレジストを固め、エッチングレジストが感光性であればフォトリソプロセス等により、エッチングレジストが非感光性であればレーザ加工法等によりエッチングレジストをパターニングする。

その後、このエッチングレジストをマスクとして、金属支持体１１を絶縁体膜１２と突起２４が露出するまでエッチングする。また、凹部２９を形成しているため、エッチングレジストを用いず、エッチングすることも可能である。本実施の形態では、アンモニアを主成分とするアルカリ銅エッチング液（メルテックス；エープロセス）を用いてエッチングレジストを用いずに銅合金板を選択除去した。

次に、図１６（ｆ）に示すように、突起２４をエッチング、もしくはレーザにより選択除去する。エッチングを行った後に開口部の形状を整えるため、レーザを使用してもかまわない。突起２４除去後に第１電極パターン１３の露出表面を正常化して搭載基板を得る。本実施の形態では、突起２４としたニッケルを硫酸：過酸化水素水：純水＝１：１：１０の比率で混合したエッチング液を用いて除去した。

上述の製造方法によれば、搭載基板を効率よく製造することができる。また、本実施の形態に係る製造方法によれば、本発明の第１の実施の形態、第２の実施の形態、第３の実施の形態、第４の実施の形態、第５の実施の形態のそれぞれに対応できるため、それぞれの利点を利用できる。さらに、金属支持体１１をエッチングする予定地を凹部２９としているため、エッチングを行う量を少なくできると共に、エッチング精度や歩留まりの向上の効果を持っている。

次に、本発明に係る半導体装置搭載基板及び半導体パッケージの製造方法の第７の実施の形態を説明する。図１７（ａ）から（ｅ）は、本発明の第７の実施の形態に係る搭載基板の製造方法を工程順に示す部分断面図である。なお、各工程間において適宜洗浄及び熱処理を行う。金属支持体１１の両表面に搭載基板を形成してから金属支持体１１を水平方向で２分割している以外の構成は、本発明の第１の実施の形態の搭載基板の製造方法と同一である。図１７の搭載基板の製造方法は、本発明の第１の実施の形態と同一で示したが、第２の実施の形態、第３の実施の形態、第４の実施の形態、第５の実施の形態により搭載基板を形成してもよい。

先ず、図１７（ａ）に示すように、厚さ０．２乃至３．０ｍｍに切りしろ分の厚みを追加した金属支持体１１を用意する。この場合は、水平方向に分割した後の金属支持体１１の厚みが０．１乃至１．５mmとなる厚みであることが望ましい。

次に、図１７（ｂ）に示すように、金属支持体１１の両表面にめっき法、エッチング、導電性ペースト、機械加工のいずれかの１つもしくは複合した方法により突起２４を形成する。突起２４をエッチング除去する際に、第１電極パターン１３へのエッチングバリアのため、突起２４の最上層に金、銀、白金、パラジウムのいずれか一つの金属を構成させておくことも可能である。

本実施の形態では、金属支持体１１は銅合金板（神戸製鋼：ＫＦＣシリーズ）を用い、突起２４はめっき法によりニッケルで形成している。突起２４を形成する方法は、めっきレジストを金属支持体１１上に３０μm厚みで積層し、フォトリソグラフィー技術である露光、現像、もしくは、レーザにより突起２４の予定地にめっきレジストの開口パターンを形成し、電解ニッケルめっきを２５μm析出させた。

次に、図１７（ｃ）に示すように、絶縁体膜１２と第１電極パターン１３を形成する。絶縁体膜１２の形成は、絶縁体膜１２用の樹脂が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等で積層する。また、ドライフィルム、樹脂付き銅箔であればラミネート法等で積層した後、乾燥等の処理を施して固める。この際、突起２４の頂点が絶縁体膜１２の表面上に現れている必要があるため、液状樹脂の場合は、感光性であればフォトリソグラフィーによりパターニングを行い、非感光性もしくは感光性でも解像度が不足している場合は、研磨により整える。

また、ドライフィルム、樹脂付き銅箔の場合は、ラミネート時に突起２４の頂点が飛び出す様にフィルムのキャリア側にクッションを入れておくとよい。ドライフィルムの場合は、ラミネート後に研磨で整えてもかまわない。

絶縁体膜１２を形成した後、第１電極パターン１３をサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成する。特に、樹脂付き銅箔の樹脂を絶縁体膜１２とした場合は、キャリアとして用いている銅箔をサブトラクティブ法でパターニングすることも可能である。また、銅箔の厚みが２μm以下と薄い場合は、この銅箔を給電層としたセミアディティブ法でのパターニングも可能である。

本実施の形態では、樹脂付き銅箔（住友ベークライト；ＡＰＬ−４５０１；銅箔厚み、１８μm）を使用して絶縁体膜１２と、サブトラクティブ法により銅箔をパターニングして第１電極パターン１３を形成した。

次に、図１７（ｄ）に示すように、絶縁層１４と配線層１５を形成する。絶縁層１４を形成する方法は、絶縁層１４を構成する絶縁樹脂が液状ならば、スピンコート法、ダイコート法、カーテンコート法又は印刷法等により絶縁樹脂を積層し、また、絶縁樹脂がドライフィルムであればラミネート法等により絶縁樹脂を積層した後、乾燥等の処理を施して前記絶縁樹脂を固める。

そして、前記絶縁樹脂が感光性であればフォトリソプロセス等により、また、前記絶縁樹脂が非感光性であればレーザ加工法等により、前記絶縁樹脂をパターニングしてビアホールを形成し、キュアを行って絶縁樹脂を硬化させて絶縁層１４を形成する。

次に、配線パターンをサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成し、配線層１５を形成する。さらに、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等による絶縁層１３の形成工程及び配線層１４の形成工程を繰り返して、配線構造膜１６と表層に第２電極パターン１７を形成する。本実施の形態では、絶縁層１３にアラミド不織布含浸エポキシ樹脂（新神戸電機製；ＥＡ−５４１）を使用し、配線層１４は２μｍ厚みの無電解銅めっきを給電層としたセミアディティブ法を用いた。

次に、図１７（ｅ）に示すように、金属支持体１１を水平方向の中心位置で２分割して、第２表面を形成する。分割する方法としては、スライサー、ウォーターカッター等による切断をおこなう。この工程で形成されている状態は、図９（ｄ）と同一となり、これ以降の工程は図９（ｅ）以降の工程となる。

上述の製造方法によれば、搭載基板を効率よく製造することができる。また、本実施の形態に係る製造方法によれば、本発明の第１の実施の形態、第２の実施の形態、第３の実施の形態、第４の実施の形態、第５の実施の形態のそれぞれに対応できるため、それぞれの利点を利用できる。さらに、金属支持体１１の両面を利用するために、製造数が二倍となり生産性を向上させる効果がある。

次に、本発明に係る半導体装置搭載基板及び半導体パッケージの製造方法の第８の実施の形態を説明する。図１８（ａ）から（ｅ）は、本発明の第８の実施の形態に係る搭載基板の製造方法を工程順に示す部分断面図である。なお、各工程間において適宜洗浄及び熱処理を行う。金属支持体１１を二枚張り合わせて両表面に搭載基板を形成してから金属支持体１１を分割している以外の構成は、本発明の第１の実施の形態の搭載基板の製造方法と同一である。図１８の搭載基板の製造方法は、本発明の第１の実施の形態と同一で示したが、第２の実施の形態、第３の実施の形態、第４の実施の形態、第５の実施の形態、第６の実施の形態により搭載基板を形成してもよい。特に金属支持体１１に凹部２９を設けた形状の場合は、本発明の張り合わせによってのみ両面形成を行うことができる。

先ず、図１８（ａ）に示すように、厚さ０．１乃至１．５ｍｍに金属支持体１１ａと金属支持体１１ｂを張り合わせる。また、凹部２９が形成されている金属支持体１１を用いて張り合わせることも可能である。張り合わせは、金属支持体１１ａと金属支持体１１ｂの張り合わせる面を細かな凹凸を形成してかみこませるか、接着剤、溶接等により全面もしくは端部で行う。図１８（ｅ）で分割することを考慮すると、張り合わせは端部で行う方が適している。

次に、図１８（ｂ）に示すように、金属支持体１１の両表面にめっき法、エッチング、導電性ペースト、機械加工のいずれかの１つもしくは複合した方法により突起２４を形成する。突起２４をエッチング除去する際に、第１電極パターン１３へのエッチングバリアのため、突起２４の最上層に金、銀、白金、パラジウムのいずれか一つの金属を構成させておくことも可能である。本実施の形態では、金属支持体１１は銅合金板（神戸製鋼：ＫＦＣシリーズ）を用い、突起２４はめっき法によりニッケルで形成している。突起２４を形成する方法は、めっきレジストを金属支持体１１上に３０μm厚みで積層し、フォトリソグラフィー技術である露光、現像、もしくは、レーザにより突起２４の予定地にめっきレジストの開口パターンを形成し、電解ニッケルめっきを２５μm析出させた。

次に、図１８（ｃ）に示すように、絶縁体膜１２と第１電極パターン１３を形成する。絶縁体膜１２の形成は、絶縁体膜１２用の樹脂が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等で積層する。また、ドライフィルム、樹脂付き銅箔であればラミネート法等で積層した後、乾燥等の処理を施して固める。この際、突起２４の頂点が絶縁体膜１２の表面上に現れている必要があるため、液状樹脂の場合は、感光性であればフォトリソグラフィーによりパターニングを行い、非感光性もしくは感光性でも解像度が不足している場合は、研磨により整える。

また、ドライフィルム、樹脂付き銅箔の場合は、ラミネート時に突起２４の頂点が飛び出す様にフィルムのキャリア側にクッションを入れておくとよい。ドライフィルムの場合は、ラミネート後に研磨で整えてもかまわない。

絶縁体膜１２を形成した後、第１電極パターン１３をサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成する。特に、樹脂付き銅箔の樹脂を絶縁体膜１２とした場合は、キャリアとして用いている銅箔をサブトラクティブ法でパターニングすることも可能である。

また、銅箔の厚みが２μm以下と薄い場合は、この銅箔を給電層としたセミアディティブ法でのパターニングも可能である。本実施の形態では、樹脂付き銅箔（住友ベークライト；ＡＰＬ−４５０１；銅箔厚み、１８μm）を使用して絶縁体膜１２と、サブトラクティブ法により銅箔をパターニングして第１電極パターン１３を形成した。

次に、図１８（ｄ）に示すように、絶縁層１４と配線層１５を形成する。絶縁層１４を形成する方法は、絶縁層１４を構成する絶縁樹脂が液状ならば、スピンコート法、ダイコート法、カーテンコート法又は印刷法等により絶縁樹脂を積層し、また、絶縁樹脂がドライフィルムであればラミネート法等により絶縁樹脂を積層した後、乾燥等の処理を施して前記絶縁樹脂を固める。

そして、前記絶縁樹脂が感光性であればフォトリソプロセス等により、また、前記絶縁樹脂が非感光性であればレーザ加工法等により、前記絶縁樹脂をパターニングしてビアホールを形成し、キュアを行って絶縁樹脂を硬化させて絶縁層１４を形成する。

次に、配線パターンをサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成し、配線層１５を形成する。さらに、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等による絶縁層１３の形成工程及び配線層１４の形成工程を繰り返して、配線構造膜１６と表層に第２電極パターン１７を形成する。

本実施の形態では、絶縁層１３にアラミド不織布含浸エポキシ樹脂（新神戸電機製；ＥＡ−５４１）を使用し、配線層１４は２μｍ厚みの無電解銅めっきを給電層としたセミアディティブ法を用いた。

次に、図１８（ｅ）に示すように、金属支持体１１を全面張り合わせた金属支持体１１は、その中心をスライサー、ウォーターカッター等により切断し金属支持体１１ａと金属支持体１１ｂに分割する。端部張り合わせた金属支持体１１は、張り合わせてある端部を切断することで金属支持体１１ａと金属支持体１１ｂに分割する。

この工程で形成されている状態は、図９（ｄ）と同一となり、これ以降の工程は図９（ｅ）以降の工程となる。

上述の製造方法によれば、搭載基板を効率よく製造することができる。また、本実施の形態に係る製造方法によれば、本発明の第１の実施の形態、第２の実施の形態、第３の実施の形態、第４の実施の形態、第５の実施の形態、第６の実施の形態のそれぞれに対応できるため、それぞれの利点を利用できる。さらに、金属支持体１１の加工を行った後に張り合わせることができるため、金属支持体１１の加工自由度が高く、また、張り合わせ両表面を使用するために製造数が二倍となり生産性を向上させる効果がある。

次に、本発明に係る半導体搭載基板及び半導体パッケージの製造方法の第９の実施の形態を説明する。図１９（ａ）から（ｄ）は、本発明の第９の実施の形態に係る半導体パッケージの製造方法を工程順に示す部分断面図である。本実施の形態は、本発明の第５の実施の形態（図８（ａ）、（ｂ）、（ｃ））に係る搭載基板を製造するためのものである。なお、各工程間において適宜洗浄及び熱処理を行う。

図１９では金属バンプ２７として半田ボールを用いたフリップチップによる接続を行っている。金属バンプ２７としては金、銅、錫、半田などからなる金属が好適に使用される。また、パッド２６と第２電極パターン１７間の接続としては、ワイヤーボンディング、テープボンディングを使用できる。

先ず、図１９（ａ）に示すように、本発明の第１の実施の形態、第２の実施の形態、第３の実施の形態、第４の実施の形態、第５の実施の形態、第６の実施の形態、第７の実施の形態、第８の実施の形態により配線構造膜１６、第２電極パターン１７まで形成されている形態（例として、図９（ｄ）の形態）の搭載基板を用意する。

次に、図１９（ｂ）に示すように、第２電極パターン１７と半導体装置２５のパッド２６を金属バンプ２７により接続を行う。また、必要であればアンダーフィル樹脂２８を充填してもよい。本実施の形態では、半田ボールを用いて接続を行い、アンダーフィル樹脂２８を充填した。

次に、図１９（ｃ）に示すように、金属支持体１１と突起２４を選択除去することで、第１電極パターン１３を露出させる。金属支持体１１の除去はエッチングを用い、突起２４の除去はエッチングかレーザのいずれかもしくは複合した方法により行われる。この際に、搭載した半導体装置２５にダメージがいかないようにレジスト材で保護することが望ましい。また、半導体装置２５を搭載した半導体パッケージの強度が十分であれば、図１９（ｄ）に示すように、金属支持体１１をすべて除去しても構わない。

また、半導体装置２５を搭載した図１９（ｂ）の状態から、図２０に示すとおり、モールド樹脂３０により封止する半導体パッケージとする工程をとってもよい。

先ず、図２０（ａ）に示すように、本発明の第１の実施の形態、第２の実施の形態、第３の実施の形態、第４の実施の形態、第５の実施の形態、第６の実施の形態、第７の実施の形態、第８の実施の形態により配線構造膜１６、第２電極パターン１７まで形成されている形態（例として、図９（ｄ）の形態）の搭載基板を用意し、半導体装置２５をフリップチップ接続させて、アンダーフィル樹脂２８を充填する。

次に、図２０（ｂ）に示すように、モールド樹脂３０により封止を行う。その後、図２０（ｃ）に示すように、金属支持体１１と突起２４を選択除去することで、第１電極パターン１３を露出させる。金属支持体１１の除去はエッチングを用い、突起２４の除去はエッチングかレーザのいずれかもしくは複合した方法により行われる。

この際に、搭載した半導体装置２５にダメージがいかないようにレジスト材で保護することが望ましい。また、半導体装置２５を搭載した半導体パッケージの強度が十分であれば、図２０（ｄ）に示すように、金属支持体１１をすべて除去しても構わない。

さらに、半導体装置２５を搭載した図１９（ｂ）の状態から、図２１に示すとおり、スペーサ３１を用いてヒートスプレッダ３２を取り付けた半導体パッケージとする工程をとってもよい。

先ず、図２１（ａ）に示すように、本発明の第１の実施の形態、第２の実施の形態、第３の実施の形態、第４の実施の形態、第５の実施の形態、第６の実施の形態、第７の実施の形態、第８の実施の形態により配線構造膜１６、第２電極パターン１７まで形成されている形態（例として、図９（ｄ）の形態）の搭載基板を用意し、半導体装置２５をフリップチップ接続させて、アンダーフィル樹脂２８を充填する。

次に、図２１（ｂ）に示すように、スペーサ３１を取り付ける。通常、スペーサ３１は半導体装置２５上にヒートスプレッダ３２とヒートシンクを取り付ける際の補強枠である。材質としては、ステンレスや銅が用いられるが、補強に必要な強度を有している場合は、樹脂により形成されても構わない。

次に、図２１（ｃ）に示すように、ヒートシンクを取り付けるためのヒートスプレッダ３２を取り付ける。この取り付けは、半導体装置２５とヒートスプレッダ３２の間は伝熱性の金属ペーストによる接着剤で、スペーサ３１とヒートスプレッダ３２の間は絶縁性の接着剤で行う。

取り付けた後、金属支持体１１と突起２４を選択除去することで、第１電極パターン１３を露出させる。金属支持体１１の除去はエッチングを用い、突起２４の除去はエッチングかレーザのいずれかもしくは複合した方法により行われる。この際に、搭載したヒートスプレッダ３２、スペーサ３１、半導体装置２５にダメージがいかないようにレジスト材で保護することが望ましい。また、半導体装置２５を搭載した半導体パッケージの強度が十分であれば、図２１（ｄ）に示すように、金属支持体１１をすべて除去しても構わない。

この搭載基板は、本発明の第５の実施の形態に係る半導体パッケージと同じものであり、上述の製造方法によれば、この搭載基板を効率よく製造することができる。本発明を用いることで、半導体装置２５搭載、アンダーフィル２８充填、モールド樹脂３０充填、スペーサ３１、ヒートスプレッダ３２それぞれの工程での搭載基板の反りやうねりなどの変形が金属支持体１１により抑えられるため搭載信頼性および組み立て歩留まりが向上する。

次に、本発明に係る半導体装置搭載基板及び半導体パッケージの製造方法の第１０の実施の形態を説明する。図２２（ａ）から（ｄ）は、本発明の第１０の実施の形態に係る半導体パッケージの製造方法を工程順に示す部分断面図である。本実施の形態は、本発明の第５の実施の形態（図８（ｂ）、（ｃ）、（ｄ））に係る搭載基板を製造するためのものである。なお、各工程間において適宜洗浄及び熱処理を行う。

図２２では金属バンプ２７として半田ボールを用いたフリップチップによる接続を行っている。金属バンプ２７としては金、銅、錫、半田などからなる金属が好適に使用される。また、パッド２６と第２電極パターン１７間の接続としては、ワイヤーボンディング、テープボンディングを使用できる。

先ず、図２２（ａ）に示すように、本発明の第１の実施の形態、第２の実施の形態、第３の実施の形態、第４の実施の形態、第５の実施の形態、第６の実施の形態、第７の実施の形態、第８の実施の形態により形成された搭載基板を用意する。

次に、図２２（ｂ）に示すように、第２電極パターン１７と半導体装置２５のパッド２６を金属バンプ２７により接続を行う。また、必要であればアンダーフィル樹脂２８を充填してもよい。本実施の形態では、半田ボールを用いて接続を行い、アンダーフィル樹脂２８を充填した。

ここで、図２２（ａ）での搭載基板を金属支持体１１を除去した形状のものとした場合は、図２２（ｃ）に示す半導体パッケージとなる。また、図２２（ｂ）で得られた半導体パッケージの強度が十分である場合は、補強としてつけている金属支持体１１をすべて除去して、図２２（ｃ）の形態としても構わない。

さらに、図２２（ｄ）に示すように、モールド樹脂３０により半導体装置２５搭載側を封止した形態や、図２２（ｅ）に示すように、スペーサ３１を使用してヒートスプレッダ３２を取り付けた半導体パッケージとしてもよい。図２２（ｄ）、（ｅ）共に金属支持体１１を残している形状であるが、半導体パッケージとして強度が十分であれば金属支持体１１を除去しても構わない。

また、図２３に示すとおり、金属支持体１１を補強枠としてのスペーサ３１として利用した半導体パッケージとしての工程を取ることができる。

先ず、図２３（ａ）に示すように、本発明の第１の実施の形態、第２の実施の形態、第３の実施の形態、第４の実施の形態、第５の実施の形態、第６の実施の形態、第７の実施の形態、第８の実施の形態により形成された搭載基板を用意する。

次に、図２３（ｂ）に示すように、第１電極パターン１３と半導体装置２５のパッド２６を金属バンプ２７により接続を行う。また、必要であればアンダーフィル樹脂２８を充填してもよい。本実施の形態では、半田ボールを用いて接続を行い、アンダーフィル樹脂２８を充填した。

次に、図２３（ｃ）に示すように、ヒートスプレッダ３２を取り付ける。この形態とするためには、金属支持体１１の厚みが搭載した半導体装置２５の搭載基板上からの厚みとほぼ一致させる必要がある。また、ヒートスプレッダ３２を取り付けないでモールド樹脂３０により封止する（図２３（ｄ））形態もとれる。モールと樹脂３０による封止では、金属支持体１１の厚みと半導体装置２５の搭載厚みが必ずしも一致する必要はない。

この搭載基板は、本発明の第５の実施の形態に係る半導体パッケージと同じものであり、上述の製造方法によれば、この搭載基板を効率よく製造することができる。本発明を用いることで、搭載基板の良否選別を行った上で半導体装置２５の搭載ができる。また、金属支持体１１をスペーサ３１とすることで、半導体パッケージ組み立て工数を低減することができる。

次に、本発明に係る半導体装置搭載基板及び半導体パッケージの搭載基板の検査法について説明する。図２４（ａ）から（ｃ）は、本発明の第１０の実施の形態に係る搭載基板の検査法の例を示す部分断面図である。

図２４（ａ）は、金属支持体１１と突起２４を除去する前の搭載基板の形態で行われる。図２４（ａ）では本発明の第１の実施の形態（図９（ｄ）の形態）を用いているが、第２の実施の形態、第３の実施の形態、第４の実施の形態、第５の実施の形態、第６の実施の形態、第７の実施の形態、第８の実施の形態により形成された搭載基板を用いてもよい。

この検査により、搭載基板の回路のオープン検査（導通不良）ができる。回路のショート検査は、画像認識測定装置などによりパターン検索を行って各層ごとに調べておく。もしくは、金属支持体１１と突起２４を除去した後に搭載基板の回路のショート検査を行ってもよい。本方法を用いることで、本発明の第９の実施の形態で用いる搭載基板の良否選別を行った上で半導体装置２５を搭載できる。

図２４（ｂ）は、金属支持体１１を選択除去し、突起２４は除去していない状態で、第２電極パターン１７と突起２４を用いて搭載基板の回路のオープン、ショート両検査を行う。図２４（ｂ）では本発明の第１の実施の形態（図９（ｅ）の形態）を用いているが、第２の実施の形態、第３の実施の形態、第４の実施の形態、第５の実施の形態、第６の実施の形態、第７の実施の形態、第８の実施の形態により形成された搭載基板を用いてもよい。本発明を用いることで、第１電極パターン１３に検査による傷を付けることなく良否選別を行うことができ、本発明の第１０の実施の形態の図２３の搭載方法での接続安定性を実現できる。

図２４（ｃ）は、金属支持体１１を検査する突起２４と触れない様に開口部を形成し、その開口部内の突起２４と第２電極パターン１７により搭載基板の回路のオープン、ショート両検査を行う。図２４（ｂ）では本発明の第１の実施の形態（図９（ｄ）の形態からの開口部を形成）を用いているが、第２の実施の形態、第３の実施の形態、第４の実施の形態、第５の実施の形態、第６の実施の形態、第７の実施の形態、第８の実施の形態により形成された搭載基板を用いてもよい。本方法を用いることで、本発明の第９の実施の形態で用いる搭載基板の良否選別が電気的に完全に行うことができ、金属支持体１１のほとんどが残っているため第９の実施の形態で示した搭載信頼性は維持された状態で行える。

本発明の半導体装置搭載基板及び半導体パッケージの第１の実施の形態を示す図であって、（ａ）は概略断面図、（ｂ）は金属支持体１１側からの下面概略図である。 本発明の半導体装置搭載基板及び半導体パッケージの第１の実施の形態の変更例を示す概略断面図である。 本発明の半導体装置搭載基板及び半導体パッケージの第２の実施の形態を示す概略断面図である。 本発明の半導体装置搭載基板及び半導体パッケージの第２の実施の形態の変更例を示す概略断面図である。 本発明の半導体装置搭載基板及び半導体パッケージの第３の実施の形態を示す概略断面図である。 本発明の半導体装置搭載基板及び半導体パッケージの第４の実施の形態を示す概略断面図である。 本発明の半導体装置搭載基板及び半導体パッケージの第４の実施の形態の変更例を示す概略断面図である。 本発明の半導体装置搭載基板及び半導体パッケージの第５の実施の形態を示す概略断面図である。 本発明の半導体装置搭載基板及び半導体パッケージの製造方法の第１の実施の形態を示す部分断面図である。 本発明の半導体装置搭載基板及び半導体パッケージの製造方法の第２の実施の形態を示す部分断面図である。 本発明の半導体装置搭載基板及び半導体パッケージの製造方法の第２の実施の形態の変更例を示す部分断面図である。 本発明の半導体装置搭載基板及び半導体パッケージの製造方法の第３の実施の形態を示す部分断面図である。 本発明の半導体装置搭載基板及び半導体パッケージの製造方法の第３の実施の形態の変更例を示す部分断面図である。 本発明の半導体装置搭載基板及び半導体パッケージの製造方法の第４の実施の形態を示す部分断面図である。 本発明の半導体装置搭載基板及び半導体パッケージの製造方法の第５の実施の形態を示す部分断面図である。 本発明の半導体装置搭載基板及び半導体パッケージの製造方法の第６の実施の形態を示す部分断面図である。 本発明の半導体装置搭載基板及び半導体パッケージの製造方法の第７の実施の形態を示す部分断面図である。 本発明の半導体装置搭載基板及び半導体パッケージの製造方法の第８の実施の形態を示す部分断面図である。 本発明の半導体装置搭載基板及び半導体パッケージの製造方法の第９の実施の形態を示す部分断面図である。 本発明の半導体装置搭載基板及び半導体パッケージの製造方法の第９の実施の形態の変更例を示す部分断面図である。 本発明の半導体装置搭載基板及び半導体パッケージの製造方法の第９の実施の形態の変更例を示す部分断面図である。 本発明の半導体装置搭載基板及び半導体パッケージの製造方法の第１０の実施の形態を示す部分断面図である。 本発明の半導体装置搭載基板及び半導体パッケージの製造方法の第１０の実施の形態の変更例を示す部分断面図である。 本発明による半導体搭載基板の検査法を説明するための部分断面図である。

符号の説明

１１ 金属支持体
１１ａ 金属支持体
１１ｂ 金属支持体
１２ 絶縁体膜
１３ 第１電極パターン
１４ 絶縁層
１５ 配線層
１６ 配線構造膜
１７ 第２電極パターン
１８ 導体パターン
１９ ビア
２０ 誘電体層
２１ 導電体層
２２ コンデンサ
２３ ソルダーレジスト
２４ 突起
２５ 半導体装置
２６ パッド
２７ 金属バンプ
２８ アンダーフィル樹脂
２９ 凹部
３０ モールド樹脂
３１ スペーサ
３２ ヒートスプレッダ
３３ 検査針

Claims (21)

1. 少なくとも、第１電極パターンの側面と裏面とが埋設され、ビアを有する第１の絶縁層と、第２電極パターンが隣接する絶縁層との界面に接するように埋設された第２の絶縁層とが積層されてなり、
   前記第１電極パターンと前記第２電極パターンとは少なくとも前記ビアによって導通されており、
   前記第１の絶縁層上に、前記第１電極パターンの表面の一部を覆う絶縁体膜を有し、
   前記絶縁体膜に形成された開口が前記第１電極パターンの位置に対応して配置されており、
   前記絶縁体膜はソルダーレジストとしての機能を有する材料であり、
   前記絶縁体膜に接して支持体が設けられ、
   前記支持体は、前記第１電極パターンと接している第１の突起を有していることを特徴とする半導体装置搭載基板。
2. 前記第１の絶縁層と前記第２の絶縁層との間に、絶縁層と配線層とが積層され第１のビアを有する１または複数の配線構造膜を備え、前記第１電極パターンと前記第２電極パターンとが前記第１のビア及び配線層を介して導通されていることを特徴とする請求項１に記載の半導体装置搭載基板。
3. 前記第２の絶縁層がソルダーレジストであることを特徴とする請求項２に記載の半導体装置搭載基板。
4. 少なくとも、第１電極パターンの側面と裏面とが埋設され、ビアを有する第１の絶縁層と、絶縁層と配線層とが積層され第１のビアを有する１または複数の配線構造膜と、第２の電極パターンとが順に積層されてなり、
   前記第１電極パターンと前記第２電極パターンとは前記ビアと前記第１のビア及び前記配線層を介して導通されており、
   前記第１の絶縁層上に、前記第１電極パターンの表面の一部を覆う絶縁体膜を有し、
   前記絶縁体膜に形成された開口が前記第１電極パターンの位置に対応して配置されており、
   前記絶縁体膜はソルダーレジストとしての機能を有する材料であり、
   前記絶縁体膜に接して支持体が設けられ、
   前記支持体は、前記第１電極パターンと接している第１の突起を有していることを特徴とする半導体装置搭載基板。
5. 前記第１電極パターンの間及び周囲に、前記絶縁体膜に覆われている導体パターンが設けられ、該導体パターンは少なくとも前記ビアを介して前記配線層に接続されていることを特徴とする請求項２から４のいずれか一つに記載の半導体装置搭載基板。
6. 前記支持体と前記導体パターンが前記絶縁体膜に形成された第２のビアにより接続されていることを特徴とする請求項５に記載の半導体装置搭載基板。
7. 前記支持体は、前記導体パターンと接している第２の突起を有していることを特徴とする請求項５に記載の半導体装置搭載基板。
8. 前記支持体は、前記絶縁体膜の下面全体に設けられていることを特徴とする請求項１から７のいずれか一つに記載の半導体装置搭載基板。
9. 前記支持体は、前記絶縁体膜表面が露出するように前記絶縁体膜の下面に設けられていることを特徴とする請求項１から７のいずれか一つに記載の半導体装置搭載基板。
10. 前記第１の突起または前記第２の突起は、めっき法、エッチング、導電性ペースト、機械加工のいずれかの１つもしくは複合した方法により形成されることを特徴とする請求項１から９のいずれか一つに記載の半導体装置搭載基板。
11. 前記絶縁層は、膜強度（弾性率）が７０ＭＰａ以上、破断伸び率が５％以上、ガラス転移温度が１５０℃以上、熱膨張係数が６０ｐｐｍ／℃以下の絶縁材料からなることを特徴とする請求項１から１０のいずれか一つに記載の半導体装置搭載基板。
12. 前記絶縁層は、膜強度（弾性率）が１０ＧＰａ以上、熱膨張係数が３０ｐｐｍ／℃以下、ガラス転移温度が１５０℃以上の絶縁材料からなることを特徴とする請求項１から１０のいずれか一つに記載の半導体装置搭載基板。
13. 前記第１電極パターンの上面に形成された誘電体層と、該誘電体層の上面に形成された導電体層とからなるコンデンサが設けられていることを特徴とする請求項１から１２のいずれか一つに記載の半導体装置搭載基板。
14. 前記支持体は、ステンレス、鉄、ニッケル、銅およびアルミニウムからなる群から選択された少なくとも１種の金属又はその合金からなることを特徴とする請求項１から１３のいずれか一つに記載の半導体装置搭載基板。
15. 請求項１から１４のいずれか一つに記載の半導体装置搭載基板に少なくとも１つ以上の半導体装置が搭載されたことを特徴とする半導体パッケージ。
16. 前記半導体装置が、低融点金属又は導電性樹脂のいずれかの材料によりフリップチップ接続されていることを特徴とする請求項１５に記載の半導体パッケージ。
17. 前記半導体装置上にヒートスプレッダが接着されていること特徴とする請求項１５または１６のいずれか一つに記載の半導体パッケージ。
18. 少なくとも、第１電極パターンの側面と裏面とが埋設され、ビアを有する第１の絶縁層と、第２電極パターンが隣接する絶縁層との界面に接するように埋設された第２の絶縁層とが積層されてなり、
    前記第１電極パターンと前記第２電極パターンとは少なくとも前記ビアによって導通されており、
    前記第１の絶縁層上に、前記第１電極パターンの表面の一部を覆う絶縁体膜を有し、
    前記絶縁体膜に形成された開口が前記第１電極パターンの位置に対応して配置されており、
    前記絶縁体膜はソルダーレジストとしての機能を有する材料であり、
    前記絶縁体膜に接して支持体が設けられている半導体装置搭載基板を有し、
    前記半導体装置搭載基板に少なくとも１つ以上の半導体装置が搭載され、
    ワイヤーボンディングにより前記半導体装置と前記半導体装置搭載基板とが電気的に導通されていることを特徴とする半導体パッケージ。
19. 少なくとも、第１電極パターンの側面と裏面とが埋設され、ビアを有する第１の絶縁層と、絶縁層と配線層とが積層され第１のビアを有する１または複数の配線構造膜と、第２の電極パターンとが順に積層されてなり、
    前記第１電極パターンと前記第２電極パターンとは前記ビアと前記第１のビア及び前記配線層を介して導通されており、
    前記第１の絶縁層上に、前記第１電極パターンの表面の一部を覆う絶縁体膜を有し、
    前記絶縁体膜に形成された開口が前記第１電極パターンの位置に対応して配置されており、
    前記絶縁体膜はソルダーレジストとしての機能を有する材料であり、
    前記絶縁体膜に接して支持体が設けられている半導体装置搭載基板を有し、
    前記半導体装置搭載基板に少なくとも１つ以上の半導体装置が搭載され、
    ワイヤーボンディングにより前記半導体装置と前記半導体装置搭載基板とが電気的に導通されていることを特徴とする半導体パッケージ。
20. 前記半導体装置搭載基板の少なくとも一面に前記半導体装置が搭載されたことを特徴とする請求項１５から１９のいずれか一つに記載の半導体パッケージ。
21. 支持体の表面の所望の位置に複数個の突起を形成する工程と、
    前記支持体表面に絶縁体膜を形成する工程と、
    前記突起が前記絶縁体膜表面に露出するように処理を行う工程と、
    少なくとも前記突起上に第１電極パターンを形成する工程と、
    該第１電極パターンの側面周囲に接するように第１の絶縁層を形成する工程と、
    前記第１の絶縁層上に配線層と絶縁層及び第１のビアよりなる配線構造膜を所望の数形成
    する工程と、
    前記第１のビアに対応する位置に第２電極パターンを形成する工程と、
    前記支持体に前記絶縁体膜と前記突起が露出するように第1の開口部を形成する工程
    前記突起を除去して、前記第１電極パターンが露出するように第２の開口部を前記絶縁体
    膜に形成する工程
    を含むことを特徴とする半導体装置搭載基板の製造方法。
    

Images