JP2006156630A - 多層回路配線板用支持基板及びそれを用いた多層回路配線板 - Google Patents
多層回路配線板用支持基板及びそれを用いた多層回路配線板 Download PDFInfo
- Publication number
- JP2006156630A JP2006156630A JP2004343637A JP2004343637A JP2006156630A JP 2006156630 A JP2006156630 A JP 2006156630A JP 2004343637 A JP2004343637 A JP 2004343637A JP 2004343637 A JP2004343637 A JP 2004343637A JP 2006156630 A JP2006156630 A JP 2006156630A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- multilayer circuit
- circuit wiring
- support substrate
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
【解決手段】基板の片面には半導体チップを搭載し、他方の面に形成された電極パッドにハンダボールを搭載して用いられるボール・グリッド・アレイ型(BGA型)用の多層回路配線板であって、該多層回路配線板の電極パッド形成面に、前記電極パッドに対応する位置に貫通穴が設けた多層回路配線板用支持基板を取り付け、貫通穴は、電極パッドの数以下であり、かつ、対応する電極パッドよりも大きい形状により形成された多層回路配線板。
【選択図】図1
Description
が薄いために、多層回路配線板1の下面において、半田ボール3を接続した部分と、接続していない部分に発生する局所的な熱変形の差異により、多層回路配線板内部1の配線パターンに応力が発生し易い事がある。特に、配線パターンの層間の電気的接続を担っているビアホールに応力が集中しやすく、回路接続の信頼性上問題となる場合がある。
近傍での局所的な剛性が増し、その結果、多層回路配線板内部の配線パターンの応力が低減され、信頼性の高い半導体装置用の多層回路配線板を提供することができる。
脂層9と接着剤層10により構成されている。また、上面の出入力の端子12aと、下面の電極パッド12以外の部分にはソルダーレジスト層7を形成した。本実施例では、導体層8、絶縁樹脂層9、接着剤層10にはそれぞれ、銅箔(厚さ12μm)、ポリイミド樹脂(厚さ13μm)、エポキシ系樹脂(厚さ5μm)を用いた。導体層間の導通のためにビア11が形成してある。ビアホールの寸法は、直径50μm、長さ20μmとした。なお、本発明が適用可能な材料系、厚さ構成、ビアホール寸法は、本実施例に限定されるものではない。
より本実施例と同様の構造を形成することは非常に困難である。
2…半導体チップ
3…半田ボール
4…スティフナ
5…リッド
6…接着剤層
7…ソルダーレジスト層
8…導体層(銅箔)
9…絶縁層(ポリイミド層)
10…接着層
11…ビア
12…電極パッド
12a…出入力端子
13…貫通穴
14…(一体型の)スティフナリッド
40…多層回路配線板用支持基板
Claims (3)
- 片面には半導体チップを搭載し、他方の面に形成された電極パッドに半田ボールを搭載して用いられるボール・グリッド・アレイ型(BGA型)用の多層回路配線板を支持する基板であって、電極パッドに対応する位置に穴が設けられていることを特徴とする多層回路配線板用支持基板。
- 片面には半導体チップを搭載し、他方の面に形成された電極パッドにハンダボールを搭載して用いられるボール・グリッド・アレイ型(BGA型)用の多層回路配線板であって、前記請求項1記載の多層回路配線板用支持基板が電極パッド形成面に取り付けられて、該多層回路配線板用支持基板には、前記電極パッドと対応する位置に貫通穴が設けられていることを特徴とする多層回路配線板。
- 前記多層回路配線板用支持基板に設けられた貫通穴は、当該支持基板が取り付けられる多層回路配線板の有する電極パッドの数以下であり、かつ、対応する電極パッドよりも大きい形状により形成されたことを特徴とする請求項2記載の多層回路配線板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004343637A JP2006156630A (ja) | 2004-11-29 | 2004-11-29 | 多層回路配線板用支持基板及びそれを用いた多層回路配線板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004343637A JP2006156630A (ja) | 2004-11-29 | 2004-11-29 | 多層回路配線板用支持基板及びそれを用いた多層回路配線板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006156630A true JP2006156630A (ja) | 2006-06-15 |
Family
ID=36634537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004343637A Pending JP2006156630A (ja) | 2004-11-29 | 2004-11-29 | 多層回路配線板用支持基板及びそれを用いた多層回路配線板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006156630A (ja) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1098129A (ja) * | 1996-09-25 | 1998-04-14 | Toshiba Corp | 半導体パッケージおよび半導体実装部品 |
JPH10112472A (ja) * | 1996-10-07 | 1998-04-28 | Toshiba Corp | 半導体装置及びその製造方法 |
JPH10163367A (ja) * | 1996-11-29 | 1998-06-19 | Toshiba Corp | 面実装形半導体パッケージおよびこの半導体パッケージを有する回路モジュール、ならびにこの回路モジュールを搭載した電子機器 |
JP2000260823A (ja) * | 1999-03-12 | 2000-09-22 | Sumitomo Bakelite Co Ltd | 半導体搭載用フレキシブルプリント回路板 |
JP2001177010A (ja) * | 1999-10-05 | 2001-06-29 | Nec Corp | 配線基板、配線基板を有する半導体装置、及び、その製造方法、実装方法 |
JP2002198462A (ja) * | 2000-10-18 | 2002-07-12 | Nec Corp | 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ |
JP2003124663A (ja) * | 2001-10-09 | 2003-04-25 | Fujitsu Ltd | 冷却装置 |
JP2003142617A (ja) * | 2001-10-31 | 2003-05-16 | Shinko Electric Ind Co Ltd | 半導体装置用パッケージ |
JP2003229512A (ja) * | 2002-02-01 | 2003-08-15 | Nec Toppan Circuit Solutions Toyama Inc | 半導体チップ搭載用基板およびその製造方法と半導体装置およびその製造方法 |
JP2003347354A (ja) * | 2002-05-28 | 2003-12-05 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置及び半導体装置ユニット |
JP2004221618A (ja) * | 2004-04-21 | 2004-08-05 | Nec Corp | 半導体装置搭載基板とその製造方法、並びに半導体パッケージ |
-
2004
- 2004-11-29 JP JP2004343637A patent/JP2006156630A/ja active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1098129A (ja) * | 1996-09-25 | 1998-04-14 | Toshiba Corp | 半導体パッケージおよび半導体実装部品 |
JPH10112472A (ja) * | 1996-10-07 | 1998-04-28 | Toshiba Corp | 半導体装置及びその製造方法 |
JPH10163367A (ja) * | 1996-11-29 | 1998-06-19 | Toshiba Corp | 面実装形半導体パッケージおよびこの半導体パッケージを有する回路モジュール、ならびにこの回路モジュールを搭載した電子機器 |
JP2000260823A (ja) * | 1999-03-12 | 2000-09-22 | Sumitomo Bakelite Co Ltd | 半導体搭載用フレキシブルプリント回路板 |
JP2001177010A (ja) * | 1999-10-05 | 2001-06-29 | Nec Corp | 配線基板、配線基板を有する半導体装置、及び、その製造方法、実装方法 |
JP2002198462A (ja) * | 2000-10-18 | 2002-07-12 | Nec Corp | 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ |
JP2003124663A (ja) * | 2001-10-09 | 2003-04-25 | Fujitsu Ltd | 冷却装置 |
JP2003142617A (ja) * | 2001-10-31 | 2003-05-16 | Shinko Electric Ind Co Ltd | 半導体装置用パッケージ |
JP2003229512A (ja) * | 2002-02-01 | 2003-08-15 | Nec Toppan Circuit Solutions Toyama Inc | 半導体チップ搭載用基板およびその製造方法と半導体装置およびその製造方法 |
JP2003347354A (ja) * | 2002-05-28 | 2003-12-05 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置及び半導体装置ユニット |
JP2004221618A (ja) * | 2004-04-21 | 2004-08-05 | Nec Corp | 半導体装置搭載基板とその製造方法、並びに半導体パッケージ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6325605B2 (ja) | 電子部品内蔵基板 | |
JP3677429B2 (ja) | フリップチップ型半導体装置の製造方法 | |
JP2017123459A (ja) | プリント回路基板 | |
JP2009194322A (ja) | 半導体装置の製造方法、半導体装置及び配線基板 | |
US6317331B1 (en) | Wiring substrate with thermal insert | |
JP2008085089A (ja) | 樹脂配線基板および半導体装置 | |
JP2007266111A (ja) | 半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法 | |
JP4848752B2 (ja) | 部品実装用ピンを有するプリント配線板及びこれを使用した電子機器 | |
JP4945919B2 (ja) | Bga型多層回路配線板 | |
JP4659802B2 (ja) | 絶縁性配線基板、これを用いた半導体パッケージ、および絶縁性配線基板の製造方法 | |
JP4894347B2 (ja) | 半導体集積回路素子搭載用基板および半導体装置 | |
JP4779619B2 (ja) | 支持板、多層回路配線基板及びそれを用いた半導体パッケージ | |
JP2006156630A (ja) | 多層回路配線板用支持基板及びそれを用いた多層回路配線板 | |
JP2008205290A (ja) | 部品内蔵基板及びその製造方法 | |
JP2005340355A (ja) | 配線基板 | |
JP4333218B2 (ja) | スティフナー付き多層回路配線板 | |
JP3988629B2 (ja) | 電子装置 | |
JP2623980B2 (ja) | 半導体搭載用リード付き基板の製造法 | |
JP5067107B2 (ja) | 回路基板および半導体装置 | |
JP2007324232A (ja) | Bga型多層配線板及びbga型半導体パッケージ | |
JP2007305653A (ja) | 多層回路配線板および半導体装置 | |
JP2008211202A (ja) | 配線基板、半導体パッケージ | |
JP3834305B2 (ja) | 多層配線基板の製造方法 | |
JP5260067B2 (ja) | 配線基板、半導体パッケージ | |
JP2023005239A (ja) | 配線基板、配線基板の製造方法及び中間生成物 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071025 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080303 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101224 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110322 |