JP2006156630A - 多層回路配線板用支持基板及びそれを用いた多層回路配線板 - Google Patents

多層回路配線板用支持基板及びそれを用いた多層回路配線板 Download PDF

Info

Publication number
JP2006156630A
JP2006156630A JP2004343637A JP2004343637A JP2006156630A JP 2006156630 A JP2006156630 A JP 2006156630A JP 2004343637 A JP2004343637 A JP 2004343637A JP 2004343637 A JP2004343637 A JP 2004343637A JP 2006156630 A JP2006156630 A JP 2006156630A
Authority
JP
Japan
Prior art keywords
wiring board
multilayer circuit
circuit wiring
support substrate
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004343637A
Other languages
English (en)
Inventor
Asaaki Yanaka
雅顕 谷中
Isato Ida
勇人 井田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2004343637A priority Critical patent/JP2006156630A/ja
Publication of JP2006156630A publication Critical patent/JP2006156630A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92122Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

【課題】半導体チップを搭載する多層回路配線板において、反りの発生が少なく、かつ、半田ボール接続箇所近傍での熱変形が少ない多層回路配線板を提供することである。
【解決手段】基板の片面には半導体チップを搭載し、他方の面に形成された電極パッドにハンダボールを搭載して用いられるボール・グリッド・アレイ型(BGA型)用の多層回路配線板であって、該多層回路配線板の電極パッド形成面に、前記電極パッドに対応する位置に貫通穴が設けた多層回路配線板用支持基板を取り付け、貫通穴は、電極パッドの数以下であり、かつ、対応する電極パッドよりも大きい形状により形成された多層回路配線板。
【選択図】図1

Description

本発明は、半導体チップが搭載される多層回路配線板にスティフナを貼り付けた構造の半導体装置に関し、特に、多層回路配線板用支持基板及びそれを用いた多層回路配線板関する。
半導体大規模集積回路(LSI)等の半導体チップには、近年、動作速度がクロック周波数で1GHzに達するものが出現している。この様な高速半導体素子では、トランジスターの集積度が高く、その結果入出力端子数が1000を越えることもある。
このような多端子数の半導体チップをプリント配線基板に実装するために、半導体チップとプリント基板の間には多層回路配線板が配置され、多層回路配線板が両者の電気的接合の橋渡しを担っている。多層回路配線板は、高密集した半導体チップの入出力端子との接合に対応するため、プリント配線基板よりも非常に薄い層構造と、微細なライン・アンド・スペースを有する配線パターンを持つ。現在広く実用化されている多層回路配線板としては、例えばBGA(Ball Grid Array)やCSP(Chip Size Package)等が挙げられる。
最近では、さらなる高密度実装への対応、また、高動作周波数化への要望に答えるため、ポリイミド樹脂フィルムなどに配線パターンを形成したものを積層して多層回路配線板全体の厚さを薄くするとともに、層間接続長を短くすることにより高周波数に対応させたものも開発されてきている。いわゆるコアレスの多層回路配線板である。
このような多層回路配線板の問題の一つとして、全体の厚さが薄いために反りが発生しやすい事がある。そのため、スティフナと呼ばれる補助板を多層回路配線板に貼り付け、反りの防止が図られている。スティフナとは、コアレスの薄い層厚の多層回路配線板を支持し、歪みやねじれ等の変形を防止するための補助冶具である。
図3に従来の多層回路配線板とスティフナの構造例を示す。一般的に、多層回路配線板1の上面に半導体チップ2が実装され、下面に多数の半田ボール3がアレイ状に接続される。この状態で最終的に半田ボールを介してプリント配線板(図示せず)に実装される。そのため、スティフナ4は、多層回路配線板1上面に、枠状の形状で貼り付けられる事が多い。また、半導体チップ2が発する熱を逃がす目的のため、リッド5と呼ばれる金属板が半導体チップ2上面に貼り付けられる事もある。この場合、リッド5はスティフナ4上面にも貼り付けられる事が多い(例えば、特許文献1参照)。また、リッドとスティフナを一体化させた構造のものも提案されている。いずれの場合も、チップ2が実装される多層回路配線板1の中心部分では、スティフナ4と多層回路配線板1は接着されていない。
スティフナ4の材質としては金属がよく用いられる。これは、上述したようにチップ2で発生する熱をスティフナ4からも逃がす、という目的のためである。しかしながら、一般的に多層回路配線板1を形成する樹脂材と金属の熱膨張係数は異なるため、多層回路配線板1をスティフナ4に貼り付けた状態でも若干の反りが発生する場合がある。特に、半導体チップ2を実装する多層回路配線板1の中心部分や、スティフナ4と接着されていない周辺部分の領域では、薄い多層回路配線板1が単独で存在しており、反りなどの変形が発生しやすい。
多層回路配線板1におけるもう一つの問題として、第一の問題同様、多層回路配線板1
が薄いために、多層回路配線板1の下面において、半田ボール3を接続した部分と、接続していない部分に発生する局所的な熱変形の差異により、多層回路配線板内部1の配線パターンに応力が発生し易い事がある。特に、配線パターンの層間の電気的接続を担っているビアホールに応力が集中しやすく、回路接続の信頼性上問題となる場合がある。
以下に公知文献を記す。
特開2001−110926 春日壽夫 編、 超小型パッケージCSP/BGA技術 日刊工業新聞社 (1999) p35
本発明の課題は、以上の事情に鑑みて考えられたものであり、その目的とするところは、半導体チップを搭載する多層回路配線板において、反りの発生が少なく、かつ、半田ボール接続箇所近傍での熱変形が少ない多層回路配線板を提供することである。
本発明の請求項1に係る発明は、基板の片面には半導体チップを搭載し、他方の面に形成された電極パッドに半田ボールを搭載して用いられるボール・グリッド・アレイ型(BGA型)用の多層回路配線板を支持する基板であって、電極パッドに対応する位置に穴が設けられていることを特徴とする多層回路配線板用支持基板である。
本発明の請求項2に係る発明は、基板の片面には半導体チップを搭載し、他方の面に形成された電極パッドにハンダボールを搭載して用いられるボール・グリッド・アレイ型(BGA型)用の多層回路配線板であって、前記請求項1記載の多層回路配線板用支持基板が電極パッド形成面に取り付けられて、該多層回路配線板用支持基板には、前記電極パッドと対応する位置に貫通穴が設けられていることを特徴とする多層回路配線板である。
請求項2の発明はによれば、半田ボール取り付け用の電極パッド以外のほとんど全ての領域に本発明の多層回路配線板用支持基板を貼り付ける事が可能となり、その結果、多層回路配線板の反りの発生が防止でき、半田ボール接続箇所近傍での局所的な剛性も増すため、多層回路配線板内部の配線パターンの応力を低減する効果がある。
本発明の請求項3に係る発明は、前記多層回路配線板用支持基板に設けられた貫通穴は、当該支持基板が取り付けられる多層回路配線板の有する電極パッドの数以下であり、かつ、対応する電極パッドよりも大きい形状により形成されたことを特徴とする請求項2記載の多層回路配線板である。
従って、以上に示すような本発明のBGA型半導体装置においては、以上のような手段を講じることにより、反りの発生が少なく、かつ、半田ボール接続による熱変形が少ないBGA型半導体装置を提供する事が可能となる。
以上説明したように、本発明によれば、多層回路配線板用支持基板に多層回路配線板の半田ボール電極パッドに相当する位置に穴を形成した後、多層回路配線板の半田ボール取り付け面に貼り付けることにより、多層回路配線板の全体的な剛性を高め、反りの発生を抑えるとともに、さらに、半田ボール電極パッド以外のほとんど全ての領域に多層回路配線板用支持基板を含むスティフナを貼り付ける事が可能であるため、半田ボール接続箇所
近傍での局所的な剛性が増し、その結果、多層回路配線板内部の配線パターンの応力が低減され、信頼性の高い半導体装置用の多層回路配線板を提供することができる。
以下に、本発明に係わるBGA型半導体装置用の多層回路配線板用支持基板及びそれを用いた多層回路配線板の実施例を、図面をもとに詳細に説明する。
図1は、多層回路配線板用支持基板及びそれを用いた多層回路配線板を説明する図面であり、(a)は、本発明の多層回路配線板用支持基板を用いた多層回路配線板の側断面図で、(b)は、多層回路配線板の下面図で、(c)は、多層回路配線板用支持基板の上面図で、(d)は、多層回路配線板の層構成を説明する側断面図である。
図1(a)は、多層回路配線板1の上面には半導体チップの端子と導通する入出力用の端子12aと半田ボールと導通する電極パッド12が形成され、電極パッド12側に、多層回路配線板のほぼ全面に、本発明の多層回路配線板用支持基板40を取り付けた多層回路配線板である。前記多層回路配線板用支持基板40には、前記電極パッド12が表面上に露出するように、貫通穴を形成されている。前記貫通穴は穴内に半田ボールを取り付けるためのものである。
前記多層回路配線板用支持基板40は、スティフナの役割を持つものである。前記スティフナの内の少なくとも一枚が、本発明の多層回路配線板用支持基盤であり、半田ボール取り付け面に貼り付けられるとともに、電極パッド12側には従来のスティフナ貼り付けられて、その効果により、スティフナの役割が完全に発揮される。本来、スティフナの役割は、コア基板のない、薄いフイルム状の多層回路配線板を支持して、よれやよじれを防ぐ役割をする支持基材であり、本発明の多層回路配線板用支持基板40を取り付けたことにより、より安定する。
前記貫通穴を形成したことにより、電極パッド12と半田ボールが直接接続され、導通するため、接続回路長が極端に短縮され、高周波対応の多層回路配線板としての性能を損ねることなく、多層回路配線板の四方だけでなく、多層回路配線板用支持基板40により全面に存在し、支持をすることができるので、従来の枠状のスティフナに比べて強力に平面を保持することができる。
図1(b)は、本実施例で用いた多層回路配線板1下面にアレイ状に形成した、半田ボール3接続用の電極パッド12の下面図である。一つの電極パッド12の直径は500ミクロンであり、それを面内xy方向に1mmの等間隔で合計1600個形成した。半田ボールには、直径500μの鉛フリー半田を用いた。
図1(c)は、本発明の一実施例での多層回路配線板用支持基板40の上面図である。多層回路配線板用支持基板40は、厚さ350μmのガラスエポキシ樹脂板を用いた。また、多層回路配線板1に形成した(半田ボール3接続用の)電極パッド12と同間隔、同個数の穴13を形成した。この穴の直径は、多層回路配線板用支持基板40の上面(多層回路配線板側)では直径550μ、その下面では600μとした。なお、多層回路配線板用支持基板40の基材の厚さ、穴の直径については、請求項の条件を満足していれば本実施例に限定されるものではない。
図1(d)は、本発明の効果(作用を)を検証するために、本実施例で用いた多層回路配線板1の断面模式図である。
本実施例の多層回路配線板1の導体層8は全部で4層あり、それらの層間は絶縁性の樹
脂層9と接着剤層10により構成されている。また、上面の出入力の端子12aと、下面の電極パッド12以外の部分にはソルダーレジスト層7を形成した。本実施例では、導体層8、絶縁樹脂層9、接着剤層10にはそれぞれ、銅箔(厚さ12μm)、ポリイミド樹脂(厚さ13μm)、エポキシ系樹脂(厚さ5μm)を用いた。導体層間の導通のためにビア11が形成してある。ビアホールの寸法は、直径50μm、長さ20μmとした。なお、本発明が適用可能な材料系、厚さ構成、ビアホール寸法は、本実施例に限定されるものではない。
図2(d)は、本発明のBGA型半導体装置の構造を示す側断面図で、(a)〜(d)は、その工程の説明図ある。この半導体装置の製造工程は、多層回路配線板用支持基板40を接着剤6により多層回路配線板1の半田ボール取り付け面に貼り付けた後(図2a参照)、多層回路配線板1の上面に半導体チップ2を実装し(図2b参照)、続いて、下面の電極パッド12に半田ボール3を取り付けた(図2c参照)。これら半田ボール3を介して、図2(d)に示す半導体装置をプリント配線板(図示せず)の上に実装する。
このように、本実施形態では、多層回路配線板用支持基板40に、多層回路配線板1の半田ボール取付面に形成した電極パッド12と同間隔、同個数の穴を形成した後、多層回路配線板1の半田ボール貼付面に貼付けることにより、多層回路配線板の剛性が高まるため、反りの発生を減少し、かつ、半田ボール接続箇所近傍での熱変形を少なくすることが出来る。
図2(c)は、上記多層回路配線板1および多層回路配線板用支持基板40を用いた、本発明のBGA型半導体装置の実施形態の断面模式図である。
さらに、図2(c)においては、多層回路配線板用支持基板40は、多層回路配線板1の半田ボール取り付け面に一枚だけ形成する例を示したが、多層回路配線板用支持基板40は、ハンダボールに対応する部分が抜いてある絶縁性である程度の強度を持つ板を、下面側に貼り付ける。一つの半田ボールに対して一つの穴が開いている必要はなく、いくつかのボールに対して穴が開いている部分があってもよく、このとき、電極パッドよりも多層回路配線板用支持基板の穴の直径は大きいことが好ましい。
図2(d)に示すように、さらに、半導体チップ取り付け面側にスティフナリッド(一体型)14を形成してもよい。この場合、その主たる目的は放熱であるため、半導体チップ2と接着されていればよく、多層回路配線板1と接着しなくともよい。このため、スティフナ−リッド14の熱膨張係数が多層回路配線板の熱膨張係数と異なっていても、反りは大きくならず、問題は生じない。
なお、図2に示す実施形態は、薄い多層回路配線板の下にスティフナ材を貼り付けていることから、一見すると、従来型の基板である、コアを持つビルドアップ基板と構造が似ている(例えば、非特許文献1参照)。
しかし、次の2点で明らかに異なっている。第一に、ビルドアップ基板とは、薄めのプリント基板等をコア材とし、該コア上に、絶縁層と配線層を交互に積み重ねて多層化する配線板であるが、そのようにしてコア基材の片面に形成した多層回路配線板と別の片面に接続した半田ボールとは、コア基材を貫通するスルーホールによって接続されている。スルーホールは、厚いコア材を貫通しているため高周波の電気特性が悪く、その結果、ビルドアップ基板は高周波電気特性に課題がある。一方、本発明の実施形態では、多層回路配線板に直接、半田ボールが接続され、構造上スルーホールがないため、高周波の電気特性に好適である。第二に、ビルドアップ基板では、あらかじめコア基材に形成したスルーホールめっきの中空部分を樹脂材で埋めた後に多層配線板を形成していくため、この方法に
より本実施例と同様の構造を形成することは非常に困難である。
本発明の多層回路配線板用支持基板を用いた多層回路配線板の一実施例の構造を示す模式図で、(a)は、側断面図であり、(b)は、多層回路配線板の下面図であり、(c)は、多層回路配線板用支持基板の上面図であり、(d)は、多層回路配線板の層構成の側断面図である。 本発明のBGA型半導体装置の構造を示す断面模式図。 従来のBGA型半導体装置の構造を示す断面模式図。
符号の説明
1…多層回路配線板
2…半導体チップ
3…半田ボール
4…スティフナ
5…リッド
6…接着剤層
7…ソルダーレジスト層
8…導体層(銅箔)
9…絶縁層(ポリイミド層)
10…接着層
11…ビア
12…電極パッド
12a…出入力端子
13…貫通穴
14…(一体型の)スティフナリッド
40…多層回路配線板用支持基板

Claims (3)

  1. 片面には半導体チップを搭載し、他方の面に形成された電極パッドに半田ボールを搭載して用いられるボール・グリッド・アレイ型(BGA型)用の多層回路配線板を支持する基板であって、電極パッドに対応する位置に穴が設けられていることを特徴とする多層回路配線板用支持基板。
  2. 片面には半導体チップを搭載し、他方の面に形成された電極パッドにハンダボールを搭載して用いられるボール・グリッド・アレイ型(BGA型)用の多層回路配線板であって、前記請求項1記載の多層回路配線板用支持基板が電極パッド形成面に取り付けられて、該多層回路配線板用支持基板には、前記電極パッドと対応する位置に貫通穴が設けられていることを特徴とする多層回路配線板。
  3. 前記多層回路配線板用支持基板に設けられた貫通穴は、当該支持基板が取り付けられる多層回路配線板の有する電極パッドの数以下であり、かつ、対応する電極パッドよりも大きい形状により形成されたことを特徴とする請求項2記載の多層回路配線板。
JP2004343637A 2004-11-29 2004-11-29 多層回路配線板用支持基板及びそれを用いた多層回路配線板 Pending JP2006156630A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004343637A JP2006156630A (ja) 2004-11-29 2004-11-29 多層回路配線板用支持基板及びそれを用いた多層回路配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004343637A JP2006156630A (ja) 2004-11-29 2004-11-29 多層回路配線板用支持基板及びそれを用いた多層回路配線板

Publications (1)

Publication Number Publication Date
JP2006156630A true JP2006156630A (ja) 2006-06-15

Family

ID=36634537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004343637A Pending JP2006156630A (ja) 2004-11-29 2004-11-29 多層回路配線板用支持基板及びそれを用いた多層回路配線板

Country Status (1)

Country Link
JP (1) JP2006156630A (ja)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1098129A (ja) * 1996-09-25 1998-04-14 Toshiba Corp 半導体パッケージおよび半導体実装部品
JPH10112472A (ja) * 1996-10-07 1998-04-28 Toshiba Corp 半導体装置及びその製造方法
JPH10163367A (ja) * 1996-11-29 1998-06-19 Toshiba Corp 面実装形半導体パッケージおよびこの半導体パッケージを有する回路モジュール、ならびにこの回路モジュールを搭載した電子機器
JP2000260823A (ja) * 1999-03-12 2000-09-22 Sumitomo Bakelite Co Ltd 半導体搭載用フレキシブルプリント回路板
JP2001177010A (ja) * 1999-10-05 2001-06-29 Nec Corp 配線基板、配線基板を有する半導体装置、及び、その製造方法、実装方法
JP2002198462A (ja) * 2000-10-18 2002-07-12 Nec Corp 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
JP2003124663A (ja) * 2001-10-09 2003-04-25 Fujitsu Ltd 冷却装置
JP2003142617A (ja) * 2001-10-31 2003-05-16 Shinko Electric Ind Co Ltd 半導体装置用パッケージ
JP2003229512A (ja) * 2002-02-01 2003-08-15 Nec Toppan Circuit Solutions Toyama Inc 半導体チップ搭載用基板およびその製造方法と半導体装置およびその製造方法
JP2003347354A (ja) * 2002-05-28 2003-12-05 Fujitsu Ltd 半導体装置の製造方法及び半導体装置及び半導体装置ユニット
JP2004221618A (ja) * 2004-04-21 2004-08-05 Nec Corp 半導体装置搭載基板とその製造方法、並びに半導体パッケージ

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1098129A (ja) * 1996-09-25 1998-04-14 Toshiba Corp 半導体パッケージおよび半導体実装部品
JPH10112472A (ja) * 1996-10-07 1998-04-28 Toshiba Corp 半導体装置及びその製造方法
JPH10163367A (ja) * 1996-11-29 1998-06-19 Toshiba Corp 面実装形半導体パッケージおよびこの半導体パッケージを有する回路モジュール、ならびにこの回路モジュールを搭載した電子機器
JP2000260823A (ja) * 1999-03-12 2000-09-22 Sumitomo Bakelite Co Ltd 半導体搭載用フレキシブルプリント回路板
JP2001177010A (ja) * 1999-10-05 2001-06-29 Nec Corp 配線基板、配線基板を有する半導体装置、及び、その製造方法、実装方法
JP2002198462A (ja) * 2000-10-18 2002-07-12 Nec Corp 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
JP2003124663A (ja) * 2001-10-09 2003-04-25 Fujitsu Ltd 冷却装置
JP2003142617A (ja) * 2001-10-31 2003-05-16 Shinko Electric Ind Co Ltd 半導体装置用パッケージ
JP2003229512A (ja) * 2002-02-01 2003-08-15 Nec Toppan Circuit Solutions Toyama Inc 半導体チップ搭載用基板およびその製造方法と半導体装置およびその製造方法
JP2003347354A (ja) * 2002-05-28 2003-12-05 Fujitsu Ltd 半導体装置の製造方法及び半導体装置及び半導体装置ユニット
JP2004221618A (ja) * 2004-04-21 2004-08-05 Nec Corp 半導体装置搭載基板とその製造方法、並びに半導体パッケージ

Similar Documents

Publication Publication Date Title
JP6325605B2 (ja) 電子部品内蔵基板
JP3677429B2 (ja) フリップチップ型半導体装置の製造方法
JP2017123459A (ja) プリント回路基板
JP2009194322A (ja) 半導体装置の製造方法、半導体装置及び配線基板
US6317331B1 (en) Wiring substrate with thermal insert
JP2008085089A (ja) 樹脂配線基板および半導体装置
JP2007266111A (ja) 半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法
JP4848752B2 (ja) 部品実装用ピンを有するプリント配線板及びこれを使用した電子機器
JP4945919B2 (ja) Bga型多層回路配線板
JP4659802B2 (ja) 絶縁性配線基板、これを用いた半導体パッケージ、および絶縁性配線基板の製造方法
JP4894347B2 (ja) 半導体集積回路素子搭載用基板および半導体装置
JP4779619B2 (ja) 支持板、多層回路配線基板及びそれを用いた半導体パッケージ
JP2006156630A (ja) 多層回路配線板用支持基板及びそれを用いた多層回路配線板
JP2008205290A (ja) 部品内蔵基板及びその製造方法
JP2005340355A (ja) 配線基板
JP4333218B2 (ja) スティフナー付き多層回路配線板
JP3988629B2 (ja) 電子装置
JP2623980B2 (ja) 半導体搭載用リード付き基板の製造法
JP5067107B2 (ja) 回路基板および半導体装置
JP2007324232A (ja) Bga型多層配線板及びbga型半導体パッケージ
JP2007305653A (ja) 多層回路配線板および半導体装置
JP2008211202A (ja) 配線基板、半導体パッケージ
JP3834305B2 (ja) 多層配線基板の製造方法
JP5260067B2 (ja) 配線基板、半導体パッケージ
JP2023005239A (ja) 配線基板、配線基板の製造方法及び中間生成物

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110322