JP2003142617A - 半導体装置用パッケージ - Google Patents
半導体装置用パッケージInfo
- Publication number
- JP2003142617A JP2003142617A JP2001334744A JP2001334744A JP2003142617A JP 2003142617 A JP2003142617 A JP 2003142617A JP 2001334744 A JP2001334744 A JP 2001334744A JP 2001334744 A JP2001334744 A JP 2001334744A JP 2003142617 A JP2003142617 A JP 2003142617A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor device
- mounting surface
- external connection
- metal plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
- H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0969—Apertured conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1536—Temporarily stacked PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Wire Bonding (AREA)
Abstract
坦で且つ厚さも可及的に薄くでき、構成部材間の熱膨張
差に起因する反りを防止できる半導体装置用パッケージ
を提供する。 【解決手段】 導体配線26,26・・が絶縁性樹脂層
20a,20a・・を介して多層に形成されて成る多層
基板本体20の一面側が、搭載される半導体素子39の
電極端子と接続される半導体素子用パッド24,24・
・が形成された半導体素子搭載面であり、且つ多層基板
本体20の他面側が、外部接続端子用パッド33,33
・・が形成された外部接続端子装着面である半導体装置
用パッケージ50において、該外部接続端子装着面に
は、外部接続端子用パッド33,33・・の各々に対応
するように形成された貫通孔28,28・・の内壁面を
含む全表面に絶縁処理が施された絶縁性金属板30が接
着され、前記半導体素子搭載面には、金属製の枠体10
が接合されていることを特徴とする。
Description
ージに関し、更に詳細には導体配線が絶縁性樹脂層を介
して多層に形成されて成る多層基板本体の一面側が、搭
載される半導体素子の電極端子と接続される半導体素子
用パッドが形成された半導体素子搭載面であり、且つ前
記多層基板本体の他面側が、外部接続端子用パッドが形
成された外部接続端子装着面である半導体装置用パッケ
ージに関する。
1に示す半導体装置用パッケージが提案されている。図
11に示す半導体装置用パッケージ100には、導体配
線102、102・・がポリイミド樹脂やポリフェニレ
ンエーテル等の樹脂から成る絶縁層104、104・・
を介して多層に配されて成る多層基板本体105が形成
されている。かかる多層基板本体105の一面側は、搭
載する半導体素子106の電極端子108を接続する半
導体素子用パッド120a,120a・・が形成された
半導体素子搭載面であり、多層基板本体105の他面側
は、外部接続端子としてのはんだボール122、122
・・を装着する外部接続端子用パッド124、124・
・が形成された外部接続端子装着面である。この多層基
板本体105の半導体素子搭載面及び外部接続端子装着
面には、半導体素子用パッド120a及び外部接続端子
用パッド124を除き、ソルダレジスト126、126
によって覆われている。
縁層104、104・・の各層の両面に形成された導体
配線102及び/又は半導体素子用パッド120a等の
パッド120は、絶縁層104を貫通して形成されたヴ
ィア128によって電気的に接続されている。かかるヴ
ィア128は、絶縁層104の外部接続端子装着面側に
開口されていると共に、半導体素子搭載面側に形成され
た導体配線102又はパッド120の面によって底面が
形成された凹部130内に形成されている。更に、半導
体装置用パッケージ100の搬送等の取扱性等を向上す
べく、多層基板本体105の周縁部に所定の強度を有す
る金属製の枠体117を別体に形成して接合している。
かかる図11に示す半導体装置用パッケージ100は、
図12及び図13に示す様に、半導体素子搭載面が形成
された半導体素子搭載層から外部接続端子装着面が形成
された外部接続端子装着層の方向に順次導線配線及び絶
縁層を形成して製造できる。先ず、金属板としての銅板
140の一面側にシードレイヤ142を形成する〔図1
2(a)〕。このシードレイヤ142は、銅板140の
面に直接接触するクロム(Cr)層141aと、クロム
(Cr)層141a上に形成した銅(Cu)層141b
とから成る。
ヤ142上に形成したフォトレジスト層にパターニング
を施し、半導体素子用パッド120a等を形成する部分
のシードレイヤ142を露出させた後、シードレイヤ1
42、特に銅層141(b)を給電層とする電解めっき
によって半導体素子106の電極端子108が接続され
る銅から成る半導体素子用パッド120a,120a・
・を形成する〔図12(b)〕。更に、半導体素子用パ
ッド120a,120a・・を覆うように、熱硬化性樹
脂であるポリイミド樹脂を印刷等によって塗布し硬化し
て絶縁層104を形成した後〔図12(c)〕、絶縁層
104にYAGレーザや炭酸ガスレーザ等のレーザ光に
よってヴィア形成用の凹部130を形成する〔図12
(d)〕。
層104の全表面に、クロム(Cr)層141aと銅
(Cu)層141bとから成るシードレイヤ142aを
形成した後〔図12(e)〕、シードレイヤ142a上
にフォトリソグラフィ法によってパターニングを施し、
露出したシードレイヤ142aの部分に電解銅めっきに
よりヴィア128と導体配線102とに相当する部分を
形成する。その後、ヴィア128と導体配線102とに
相当する部分以外のシードレイヤ142aをエッチング
して除去することにより、図12(f)に示す様に、絶
縁層104の表面にヴィア128,128・・及び導体
配線102,102・・を形成できる。更に、図12
(c)〜(f)の工程を繰り返すことによって、半導体
素子搭載面を具備する半導体素子搭載層側から外部接続
端子装着面を具備する外部接続端子装着層の方向に順次
導体配線及び絶縁層を形成し、図13に示す中間体10
0aを得ることができる。得られた中間体100aの多
層基板本体105の一面側には、半導体素子用パッド1
20a,120a・・が形成された半導体素子搭載面
に、シードレイヤ142を介して銅板140が接合さ
れ、多層基板本体105の他面側には、外部接続端子用
パッド124,124・・が形成されている。かかる銅
板140は、多層基板本体105等の補強板としての役
割を奏し、中間体100a等の搬送等の取扱を容易にで
きる。
ージ100を得るためには、銅板140をエッチングに
よって除去することが必要である。この銅版140のエ
ッチングの際に、シードレイヤ142に銅板140のエ
ッチング液にエッチングされないクロム(Cr)層14
1aを形成しておくことによって、エッチングがシード
レイヤ142のクロム(Cr)層141aに到達したと
き、エッチングの進行を阻止できる。このため、シード
レイヤ142のクロム(Cr)層141aの全面が露出
した時点で銅板140のエッチングが終了する。次い
で、クロム(Cr)層141aをエッチングで除去する
ことによって、半導体素子用パッド120aの表面が露
出し、図11に示す半導体装置用パッケージ100を得
ることができる。
半導体装置用パッケージ100によれば、半導体素子が
搭載される搭載面が可及的に平坦で且つ厚さも可及的に
薄い半導体装置用パッケージとすることができる。しか
しながら、本発明者等の検討によれば、半導体装置用パ
ッケージ100は、図11に示す様に、多層基板本体1
05の半導体素子搭載面に金属製の枠体117を接合し
て補強しても、金属製の枠体117と樹脂製の多層基板
本体105との熱膨張率差に起因する反りが発生し易い
こと、その製造工程においても、中間体100aには、
銅板140と樹脂製の多層基板本体105との熱膨張率
差に起因する反りが発生し易いことも判明した。かかる
反りの発生を防止すべく、厚い金属製の枠体117を接
合すると、薄く且つ軽量の半導体装置用パッケージ10
0の特性が失われる。そこで、本発明の課題は、半導体
素子が搭載される搭載面が可及的に平坦で且つ厚さも可
及的に薄くでき、構成部材間の熱膨張率差に起因する反
りを防止できる半導体装置用パッケージを提供すること
にある。
を解決するには、主として樹脂から成る多層基板本体1
05を金属製の枠体117と金属板とで挟み込むことが
有効と考え検討した結果、本発明に到達した。すなわ
ち、本発明は、導体配線が絶縁性樹脂層を介して多層に
形成されて成る多層基板本体の一面側が、搭載される半
導体素子の電極端子と接続される半導体素子用パッドが
形成された半導体素子搭載面であり、且つ前記多層基板
本体の他面側が、外部接続端子用パッドが形成された外
部接続端子装着面である半導体装置用パッケージにおい
て、該外部接続端子装着面と半導体素子搭載面との各々
には、補強板が接合されていることを特徴とする半導体
装置用パッケージにある。
面に接合された補強板としては、外部接続端子用パッド
の各々に対応するように形成された貫通孔の内壁面を含
む全表面に絶縁処理が施された絶縁性金属板が好まし
い。特に、複数個の貫通孔が形成されたアルミニウム板
であって、前記貫通孔の各々の内壁面を含む全表面にア
ルマイト処理が施されて絶縁性金属板を好適に用いるこ
とができる。かかる絶縁性金属を外部接続端子装着面に
接着する際に、接着剤として前記絶縁性金属板と外部接
続端子装着面とを押圧した際に、前記絶縁性金属板の貫
通孔内に接着剤が押し出されないように、両者間に所定
の間隙を形成し得る径の粒子が配合されている接着剤を
用いることにより、外部接続端子の装着を容易に行うこ
とができる。また、補強板としては、金属製の枠体が好
ましく、特に、多層基板本体を一面側に形成した金属板
の半導体素子用パッドが形成された領域と対応する部分
をエッチングで除去して形成された枠体を補強板として
用いることにより、半導体装置用パッケージの製造工程
においても反りの発生を防止できる。尚、半導体素子用
パッドを、その先端部が多層基板本体の半導体素子搭載
面から突出するバンプ状の半導体素子用パッドとするこ
とにより、端面が平坦面に形成された半導体素子の電極
端子でも、対応する半導体素子用パッドとの接合を容易
に行うことができる。
樹脂層を介して多層に形成された多層基板本体は、その
半導体素子が搭載される搭載面を可及的に平坦で且つ厚
さも可及的に薄くできる。しかも、主として樹脂から成
る多層基板本体は、絶縁性金属板と金属製の枠体とによ
り挟み込まれているため、両者間に熱膨張率差を有して
も、半導体装置用パッケージが反ることを防止できる。
更に、多層基板本体が剛性を有する絶縁性金属板と金属
製の枠体とにより挟み込まれているため、半導体装置用
パッケージの運搬等の取り扱いを容易とすることもでき
る。
ージの一例を図1に示す。図1に示す半導体装置用パッ
ケージ50は、導体配線26,26が絶縁性樹脂層20
a,20aを介して多層に形成されて成る多層基板本体
20が、表面にニッケル膜12が形成された銅製の枠体
10と絶縁性金属板30とによって挟み込まれている。
この銅製の枠体10と絶縁性金属板30とは、多層基板
本体20の補強材としての役割を有する。かかる銅製の
枠体10は、半導体素子39の電極端子と接続される半
導体素子用パッドとしてのはんだ層24,24・・が形
成された半導体素子搭載面に接合されており、中央部に
形成された開口部には、図2に示す様に、半導体素子3
9が挿入される。枠体10の開口部に挿入された半導体
素子39の各電極端子は、図1に示す様に、多層基板本
体20の半導体素子搭載面に形成された半導体素子用パ
ッドとしてのはんだ層24,24・・に接合される。ま
た、絶縁性金属板30は、多層基板本体20の外部接続
端子用パッド33,33・・が形成された外部接続端子
装着面に接着されている。この絶縁性金属板30は、図
3に示す様に、外部接続端子用パッド33,33・・に
外部接続端子としてのはんだボール38,38・・が装
着される貫通孔28,28・・が穿設されたアルミニウ
ム板34であって、貫通孔28,28・・の各々の内壁
面を含む全表面に絶縁処理としてのアルマイト処理が施
され、絶縁層としてのアルマイト(Al2O3)層36が形
成されている。
との接着は、絶縁性微粒子37,37・・が配合されて
いる接着剤32によって行われている。接着剤32に配
合した絶縁性微粒子37,37・・は、絶縁性金属板3
0を多層基板本体20の最上層の絶縁性樹脂層20aに
接着した際に、絶縁性金属板30を押圧しても、絶縁性
金属板30と絶縁性樹脂層20aとの間に所定の隙間を
形成し、接着剤32が貫通孔28内にはみ出すことを防
止する。従って、絶縁性微粒子37,37・・の径は、
接着剤32が貫通孔28内にはみ出すことを防止し得る
間隙を、絶縁性金属板30と絶縁性樹脂層20aの上面
との間に形成し得る径である。尚、絶縁性金属板30と
しては、貫通孔28,28・・の各々の内壁面を含む全
表面に絶縁性樹脂膜を形成した絶縁性金属板を用いても
よく、接着剤32が貫通孔28内にはみ出すことを防止
し得る間隙を実験的に確認し、絶縁性金属板30を絶縁
性樹脂層20aに接着する場合は、絶縁性微粒子37,
37・・を配合しなくてもよい。
よれば、多層基板本体50が導体配線26,26が絶縁
性樹脂層20a,20aを介して多層に形成されている
ため、半導体素子39が搭載される搭載面を可及的に平
坦に形成でき、厚さも可及的に薄く形成できる。しか
も、主として樹脂から成る多層基板本体20は、絶縁性
金属板30と金属製の枠体10とにより挟み込まれてい
るため、両者間に熱膨張率差を有していても、半導体装
置用パッケージ50が反ることを防止できる。更に、多
層基板本体20が剛性を有する絶縁性金属板30と金属
製の枠体10とにより挟み込まれているため、半導体装
置用パッケージ50の運搬等の取り扱いを容易とするこ
ともできる。
製造する際には、二枚の金属板を用い、金属板の一方の
他面側に他方の金属板の他面側を貼り合わせて一体化し
た複合金属板の両面側の各々に、金属板にエッチングを
施すエッチング液に実質的にエッチングされない金属か
ら成る半導体素子用パッドとしてのはんだ層24,24
・・が形成された半導体素子搭載面を形成した後、半導
体素子搭載面側から絶縁性樹脂層20a,20a・・を
介して順次導体配線26,26・・を形成した多層基板
本体20の外部接続端子装着面に、外部接続端子用パッ
ド33,33・・に対応する位置に貫通孔28,28・
・が形成された絶縁性金属板30を接着する。次いで、
複合金属板の貼り合せ面から分離し、一枚の金属板の一
面側に多層基板本体20が形成された中間体を得た後、
多層基板本体20の半導体素子用パッドとしてのはんだ
層24,24・・が露出されるように、はんだ層パッド
24,24・・に対応する金属板の部分を、その他面側
からエッチングで除去して枠体10を形成することによ
って、図1に示す半導体装置用パッケージ50を得るこ
とができる。
50の製造方法を、図4〜図8に示す。先ず、金属板と
して、厚さ0.3mm程度の銅板11を用い、銅板11
の片側面に金属膜としてのニッケル膜12を形成する。
このニッケル膜12は、銅板11にエッチングを施すエ
ッチング液にエッチングされ難い金属膜である。かかる
ニッケル膜12は、めっきやスパッタ等によって形成で
きる。この様に、片面にニッケル膜12が形成された二
枚の銅板11,11を、ニッケル膜12,12が内側と
なるように貼り合わせて一体化して複合金属板14を形
成する[図4(a)]。図4(a)に示す複合金属板1
4は、図5に示す様に、銅板11の周縁近傍(端縁から
点線16までの間)を接着剤で接着して一体化したもの
である。図5に示す複合金属板14を、後述する様に、
一枚の銅板11に分離する際には、接着剤で接着した近
傍の一点鎖線18の個所を切断することにより、各銅板
11,11に容易に分離できる。
には、ポリイミド樹脂やエポキシ樹脂等の熱硬化性樹脂
又は感光性樹脂を印刷等によって塗布し硬化して絶縁性
樹脂層20a,20aを形成した後、絶縁性樹脂層20
a、20aにYAGレーザや炭酸ガスレーザ等のレーザ
光又はフォトリソグラフィティ法によってヴィア形成用
の凹部22,22・・を形成する。かかる絶縁性樹脂層
20aは、ポリイミド樹脂やエポキシ樹脂等の樹脂から
成るフィルムを接着して形成してもよい。この凹部2
2,22・・の各底面には、銅板11が露出しており、
銅板11を給電層とする電解めっきによって、凹部2
2,22・・の各底面にはんだ層24を形成する〔図4
(b)〕。或いは銅板11の半導体素子接続用パッドを
形成する部分に、はんだ層24,24・・を形成した
後、絶縁性樹脂層20aを形成し、次いで、絶縁性樹脂
層20aにレーザ光又はフォトリソグラフィ法によって
はんだ層24が底面に露出する凹部22,22・・を形
成してもよい。はんだ層24は、銅板11にエッチング
を施すエッチング液に実質的にエッチングされない金属
から成る層であって、半導体素子用パッドを形成する。
複合金属板14の両面側に、半導体素子用パッドを形成
するはんだ層24を形成した後、公知の方法で絶縁性樹
脂層20a,20a・・を介して順次導体配線26,2
6・・を形成し、多層基板本体20,20を形成する
[図4(c)]。ここで、多層基板本体20.20を形
成する公知の方法としては、例えばはんだ層24を底部
に形成された凹部22を含む絶縁性樹脂層20aの全面
に、めっきやスパッタ等で銅層を形成した後、この銅層
上にフォトリソグラフィ法によってパターニングを施
し、露出した銅層の部分に電解銅めっきによりヴィアを
含む導体配線26に相当する部分を形成する。その後、
ヴィアを含む導体配線26に相当する部分以外の銅層を
エッチングして除去することにより、ヴィアを含む導体
配線26を形成できる。更に、形成した導体配線26上
にポリイミド樹脂やエポキシ樹脂等の熱硬化性樹脂から
成る絶縁性樹脂層20aを形成し、絶縁性樹脂層20a
にYAGレーザ等によりヴィア形成用の凹部22を形成
した後、先に形成した導体配線26が底面に露出する凹
部22を含む絶縁性樹脂層20aの全面に、めっきやス
パッタ等で銅層を形成した後、この銅層上にフォトリソ
グラフィ法によってパターニングを施し、露出した銅層
の部分に電解銅めっきによりヴィアを含む導体配線26
に相当する部分を形成するその後、ヴィアを含む導体配
線26に相当する部分を接続する銅層をエッチングして
除去することにより、先に形成した導体配線26上に絶
縁性樹脂層20aを介してヴィアを含む導体配線26を
形成できる。
多層基板本体20,20の各々を構成する最上層の絶縁
性樹脂層20aの上面には、外部接続端子用パッド3
3,33・・を除いて図6に示す絶縁性金属板30を接
着する[図4(d)]。かかる絶縁性金属板30には、
図6(a)に示す様に、外部接続端子用パッド33,3
3・・に外部接続端子としてのはんだボールが装着され
る貫通孔28,28・・が穿設されており、その一面側
には、図6(b)に示す様に、接着剤32が塗布されて
いる。かかる絶縁性金属板30としては、図7に示す様
に、貫通孔28,28・・が穿設されたアルミニウム板
34に陽極酸化が施され、貫通孔28の内壁面を含むア
ルミニウム板34の全表面に、絶縁層としてのアルマイ
ト(Al2O3)層36が形成されている。この絶縁層とし
ては、絶縁性樹脂膜であってもよい。この絶縁性金属板
30の一面側に塗布されている接着剤32には、絶縁性
金属板30を多層基板本体20の最上層の絶縁性樹脂層
20aに接着した際に、絶縁性金属板30を押圧して
も、絶縁性金属板30と絶縁性樹脂層20aとの間に隙
間を形成し、接着剤32が貫通孔28内にはみ出すこと
を防止すべく、所定径の絶縁性微粒子37,37・・が
配合されている。尚、予め接着剤32が貫通孔28内に
はみ出すことを防止し得る間隙を実験的に確認し、絶縁
性金属板30を絶縁性樹脂層20aの上面に接着する場
合は、絶縁性微粒子37,37・・を配合しなくてもよ
い。
基板本体20,20を形成すると、金属板10と主とし
て樹脂から成る多層基板本体20とが熱膨張率差を有し
ていても、一枚の銅板11に比較して複合金属板14の
強度が向上されていると共に、銅板11と多層基板本体
20との熱膨張率差による反り方向は複合金属板14の
両面側で反対方向である。したがって、図4(a)〜
(d)の工程では、複合金属板14及び多層基板20,
20に反りが発生せず、絶縁性樹脂層20aにYAGレ
ーザ等によりヴィア形成用の凹部22を形成する際や絶
縁性金属板30を絶縁性樹脂層20aの上面に接着する
際には、その位置決めを確実に且つ容易に行うことがで
きる。図4に示す製造方法では、図4(e)に示す様
に、両面側に多層基板20,20が形成された複合金属
板14を貼り合せ面で分離することにより、一枚の銅板
11の一面側に多層基板本体20が形成された中間体3
4,34を得ることができる。かかる複合金属板14の
分離は、図5に示す様に、銅板11,11を接着した銅
板11の周縁近傍(端縁から点線16までの間)の内側
に位置する一点鎖線18に沿って切断することにより容
易に分離できる。得られた中間体34は、樹脂製の多層
基板本体20が銅板11と絶縁性金属板30とによって
挟まれているため、中間体34に熱が加えられたとして
も反りの発生を防止できる。
す様に、銅板11の片側面に形成された金属膜としての
ニッケル膜12にパターニングを施し、多層基板本体2
0の半導体素子用パッド用として形成したはんだ層2
4,24・・に対応する銅板11の中央部分を露出す
る。更に、銅板11の周縁部分に残ったニッケル膜12
をマスクにし、露出した銅板11の部分にエッチングを
施して除去することにより、多層基板本体20の半導体
素子搭載面に銅製の枠体10が接合された半導体装置用
パッケージ50を得ることができる[図8(b)]。か
かる銅板11にエッチングを施す際には、多層基板本体
20の外部接続端子用パッド33,33・・を形成した
外部接続端子装着面には、マスク板を装着する。この銅
板11のエッチングに用いるエッチング液は、銅板11
をエッチングするものの、はんだ層24をエッチングし
ないエッチング液である。形成された半導体装置用パッ
ケージ50では、銅製の枠体10が絶縁性金属板30と
共に半導体装置用パッケージ50の補強板として作用
し、その強度を向上できる。特に、図4に示す製造方法
で得られた半導体装置用パッケージ50は、枠状の銅板
10と絶縁性金属板30とによって主として樹脂から成
る多層基板10が挟まれているため、更に一層強度を向
上できる。かかる半導体装置用パッケージ50には、図
1に示す様に、外部接続端子用パッド33,33・・に
外部接続端子としてのはんだボール38,38・・を装
着し、多層基板本体20の半導体素子用パッド用として
形成したはんだ層24,24・・に半導体素子39の電
極端子を当接してリフローすることによって、半導体装
置を得ることができる。
の製造方法では、片側面に金属膜としてのニッケル膜1
2が形成された銅板11,11を、ニッケル膜12,1
2が内側となるように貼り合わせて一体化して複合金属
板14を形成していたが、ニッケル膜12,12を形成
することなく銅板11,11を一体化して複合金属板1
4としてもよい。この場合、中間体34を構成する銅板
11のはんだ層24,24・・に対応する部分をエッチ
ングによって除去する際に、銅板11にエッチングを施
さない部分には、エッチングレジスト膜を形成又はマス
ク板を押圧してエッチングを施すことが必要となる。
縁性樹脂層20a,20aを形成した後、絶縁性樹脂層
20a、20aにヴィア形成用の凹部22,22・・を
形成する際に、図9(a)に示す様に、絶縁性樹脂層2
0aに形成した凹部の底面に露出する銅板11にエッチ
ング又はレーザ加工を施し、絶縁性樹脂層20aを貫通
して銅板11内に底部が形成された凹部22としてもよ
い。かかる図9(a)に示す凹部22,22・・の銅板
10内の底部に、図9(b)に示す様に、銅板10を給
電層とする電解めっきによって、半導体素子接続用パッ
ド用としてのはんだ層24,24・・を形成した後[図
9(b)]、公知の方法で導体配線26を形成する[図
9(c)]。この図9に示す方法で形成した半導体装置
用パッケージ50では、はんだ層24,24・・が絶縁
性樹脂層20aの表面から突出したバンプ状の半導体素
子接続用パッドを形成できる。かかるバンプ状の半導体
素子用パッド24,24・・が形成された半導体装置用
パッケージ50では、端面が平坦面に形成された半導体
素子39の電極端子を対応する半導体素子用パッド24
に直接接合できる[図9(d)]。
ケージ50では、その外部接続端子装着面には、外部接
続端子用パッド33,33・・の各々に対応するように
形成された貫通孔28の内壁面を含む全表面に絶縁処理
が施された絶縁性金属板30が接合されているが、半導
体装置用パッケージ50の補強材としては半導体素子搭
載面に接合したと同様な金属製の枠体10[図10
(a)]であってもよく、帯状の補強部が襷状に設けら
れた枠体10[図10(b)]であってもよい。かかる
枠体10は、金属製であっても、外部接続端子用パッド
33,33・・から離れている位置に接合するならば、
絶縁処理も不要である。この枠体10を多層基板本体2
0の外部接続端子装着面に接合したとき、枠体10の開
口部には、複数個の外部接続端子用パッド33,33・
・が位置している。また、図1〜図9に示す半導体装置
用パッケージ50に形成するヴィアとしては、凹部22
内にめっきにより金属を充填して形成してもよい。更
に、金属板として用いる銅板11に複数個の多層基板本
体20,20・・を形成し、多数個の半導体装置用パッ
ケージ50を一度に形成してもよい。
ジを薄く且つ軽く形成できる。しかも、半導体装置用パ
ッケージの構成部材間の熱膨張率差に起因する反りを防
止でき、最終的に得られる半導体装置の信頼性を向上で
きる。更に、本発明に係る半導体装置用パッケージは、
その強度を向上でき、運搬等の取り扱いを容易化でき
る。
説明するための部分断面図である。
である。
方法の一例を説明する部分工程図である。
である。
び断面図である。
説明する拡大部分断面図である。
方法の一例を説明する部分工程図である。
方法の他の例を説明する部分工程図である。
面に接合する他の補強材を説明する正面図である。
である。
説明する部分工程図である。
方法で得られた中間体の部分断面図である。
Claims (7)
- 【請求項1】 導体配線が絶縁性樹脂層を介して多層に
形成されて成る多層基板本体の一面側が、搭載される半
導体素子の電極端子と接続される半導体素子用パッドが
形成された半導体素子搭載面であり、且つ前記多層基板
本体の他面側が、外部接続端子用パッドが形成された外
部接続端子装着面である半導体装置用パッケージにおい
て、 該外部接続端子装着面と半導体素子搭載面との各々に
は、補強板が接合されていることを特徴とする半導体装
置用パッケージ。 - 【請求項2】 外部接続端子装着面に接合された補強板
が、外部接続端子用パッドの各々に対応するように形成
された貫通孔の内壁面を含む全表面に絶縁処理が施され
た絶縁性金属板である請求項1記載の半導体装置用パッ
ケージ。 - 【請求項3】 外部接続端子装着面に、外部接続端子用
パッドの各々に対応するように形成された貫通孔の内壁
面を含む全表面に絶縁処理が施された絶縁性金属板が接
着剤によって接合され、 前記接着剤が、前記絶縁性金属板と外部接続端子装着面
とを押圧した際に、前記絶縁性金属板の貫通孔内に接着
剤が押し出されないように、両者間に所定の間隙を形成
し得る径の粒子が配合されている請求項1又は請求項2
記載の半導体装置用パッケージ。 - 【請求項4】 絶縁性金属板が、複数個の貫通孔が形成
されたアルミニウム板であって、前記貫通孔の各々の内
壁面を含む全表面にアルマイト処理が施されている請求
項2又は請求項3記載の半導体装置用パッケージ。 - 【請求項5】 半導体素子搭載面に設けられた補強板
が、金属製の枠体である請求項1〜4のいずれか一項記
載の半導体装置用パッケージ。 - 【請求項6】 半導体素子搭載面に接合された補強板
が、金属製の枠体であって、 前記金属製の枠体が、多層基板本体を一面側に形成した
金属板の半導体素子用パッドが形成された領域と対応す
る部分をエッチングで除去して形成された枠体である請
求項1〜5のいずれか一項記載の半導体装置用パッケー
ジ。 - 【請求項7】 半導体素子用パッドが、その先端部が多
層基板本体の半導体素子搭載面から突出するバンプ状の
半導体素子用パッドである請求項1〜6のいずれか一項
記載の半導体装置用パッケージ。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001334744A JP3615727B2 (ja) | 2001-10-31 | 2001-10-31 | 半導体装置用パッケージ |
TW091124734A TW564481B (en) | 2001-10-31 | 2002-10-24 | Multilayered substrate for semiconductor device |
US10/281,163 US6759739B2 (en) | 2001-10-31 | 2002-10-28 | Multilayered substrate for semiconductor device |
KR1020020066445A KR100569686B1 (ko) | 2001-10-31 | 2002-10-30 | 반도체 장치용 다층 기판 |
CNB021459940A CN1193425C (zh) | 2001-10-31 | 2002-10-31 | 用于半导体器件的多层基板 |
US10/649,745 US7164198B2 (en) | 2001-10-31 | 2003-08-28 | Multilayered substrate for semiconductor device |
US10/995,384 US7196426B2 (en) | 2001-10-31 | 2004-11-24 | Multilayered substrate for semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001334744A JP3615727B2 (ja) | 2001-10-31 | 2001-10-31 | 半導体装置用パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003142617A true JP2003142617A (ja) | 2003-05-16 |
JP3615727B2 JP3615727B2 (ja) | 2005-02-02 |
Family
ID=19149830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001334744A Expired - Fee Related JP3615727B2 (ja) | 2001-10-31 | 2001-10-31 | 半導体装置用パッケージ |
Country Status (5)
Country | Link |
---|---|
US (3) | US6759739B2 (ja) |
JP (1) | JP3615727B2 (ja) |
KR (1) | KR100569686B1 (ja) |
CN (1) | CN1193425C (ja) |
TW (1) | TW564481B (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004221618A (ja) * | 2004-04-21 | 2004-08-05 | Nec Corp | 半導体装置搭載基板とその製造方法、並びに半導体パッケージ |
JP2005236244A (ja) * | 2004-01-19 | 2005-09-02 | Shinko Electric Ind Co Ltd | 回路基板の製造方法 |
JP2006059863A (ja) * | 2004-08-17 | 2006-03-02 | Cmk Corp | パッケージ基板及びその製造方法 |
JP2006156630A (ja) * | 2004-11-29 | 2006-06-15 | Toppan Printing Co Ltd | 多層回路配線板用支持基板及びそれを用いた多層回路配線板 |
JP2007266040A (ja) * | 2006-03-27 | 2007-10-11 | Kyocera Corp | 接合部材及びその製造方法ならびに接合構造体及び基体の接続方法 |
JP2009081356A (ja) * | 2007-09-27 | 2009-04-16 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び配線基板 |
JP2010129810A (ja) * | 2008-11-28 | 2010-06-10 | Fujitsu Ltd | 半導体素子搭載用基板及び半導体装置 |
JP2010245280A (ja) * | 2009-04-06 | 2010-10-28 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び配線基板 |
JP2010272895A (ja) * | 2004-12-16 | 2010-12-02 | Shinko Electric Ind Co Ltd | 半導体パッケージの製造方法 |
KR101063608B1 (ko) * | 2003-09-08 | 2011-09-07 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그의 제조방법 |
US8901725B2 (en) | 2010-03-18 | 2014-12-02 | Shinko Electric Industries Co., Ltd. | Wiring board and method of manufacturing the same, and semiconductor device and method of manufacturing the same |
Families Citing this family (58)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003209366A (ja) * | 2002-01-15 | 2003-07-25 | Sony Corp | フレキシブル多層配線基板およびその製造方法 |
JP3990962B2 (ja) * | 2002-09-17 | 2007-10-17 | 新光電気工業株式会社 | 配線基板の製造方法 |
US6905914B1 (en) | 2002-11-08 | 2005-06-14 | Amkor Technology, Inc. | Wafer level package and fabrication method |
US7723210B2 (en) | 2002-11-08 | 2010-05-25 | Amkor Technology, Inc. | Direct-write wafer level chip scale package |
JP3983205B2 (ja) * | 2003-07-08 | 2007-09-26 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
JP2006019361A (ja) * | 2004-06-30 | 2006-01-19 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
US7459340B2 (en) * | 2004-12-14 | 2008-12-02 | Casio Computer Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP4619223B2 (ja) * | 2004-12-16 | 2011-01-26 | 新光電気工業株式会社 | 半導体パッケージ及びその製造方法 |
TWI315657B (en) * | 2005-06-07 | 2009-10-01 | Phoenix Prec Technology Corp | Reverse build-up structure of circuit board |
KR100704919B1 (ko) * | 2005-10-14 | 2007-04-09 | 삼성전기주식회사 | 코어층이 없는 기판 및 그 제조 방법 |
US7572681B1 (en) | 2005-12-08 | 2009-08-11 | Amkor Technology, Inc. | Embedded electronic component package |
US7902660B1 (en) * | 2006-05-24 | 2011-03-08 | Amkor Technology, Inc. | Substrate for semiconductor device and manufacturing method thereof |
US7595553B2 (en) * | 2006-11-08 | 2009-09-29 | Sanyo Electric Co., Ltd. | Packaging board and manufacturing method therefor, semiconductor module and mobile apparatus |
US20080131996A1 (en) * | 2006-12-05 | 2008-06-05 | Gene Wu | Reverse build-up process for fine bump pitch approach |
TWI320588B (en) * | 2006-12-27 | 2010-02-11 | Siliconware Precision Industries Co Ltd | Semiconductor device having conductive bumps and fabrication methodthereof |
TWI343084B (en) * | 2006-12-28 | 2011-06-01 | Siliconware Precision Industries Co Ltd | Semiconductor device having conductive bumps and fabrication methodthereof |
CN101227269B (zh) * | 2007-01-18 | 2010-10-06 | 中国科学院自动化研究所 | 一种基于指纹频域的数字信息或密钥绑定与发布方法 |
DE102007009227B4 (de) | 2007-02-26 | 2009-01-02 | Infineon Technologies Ag | Halbleiterbauelement mit gleichrichtenden Übergängen sowie Herstellungsverfahren zur Herstellung desselben |
US20080308305A1 (en) * | 2007-06-15 | 2008-12-18 | Ngk Spark Plug Co., Ltd. | Wiring substrate with reinforcing member |
JP2009130054A (ja) * | 2007-11-21 | 2009-06-11 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
US8313984B2 (en) | 2008-03-19 | 2012-11-20 | Ati Technologies Ulc | Die substrate with reinforcement structure |
US8283209B2 (en) * | 2008-06-10 | 2012-10-09 | Stats Chippac, Ltd. | Semiconductor device and method of forming PiP with inner known good die interconnected with conductive bumps |
US7923850B2 (en) * | 2008-08-26 | 2011-04-12 | Advanced Micro Devices, Inc. | Semiconductor chip with solder joint protection ring |
JP5281346B2 (ja) * | 2008-09-18 | 2013-09-04 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
US8216887B2 (en) | 2009-05-04 | 2012-07-10 | Advanced Micro Devices, Inc. | Semiconductor chip package with stiffener frame and configured lid |
JP5120342B2 (ja) * | 2009-06-18 | 2013-01-16 | ソニー株式会社 | 半導体パッケージの製造方法 |
US8390083B2 (en) | 2009-09-04 | 2013-03-05 | Analog Devices, Inc. | System with recessed sensing or processing elements |
US8796561B1 (en) | 2009-10-05 | 2014-08-05 | Amkor Technology, Inc. | Fan out build up substrate stackable package and method |
US8937381B1 (en) | 2009-12-03 | 2015-01-20 | Amkor Technology, Inc. | Thin stackable package and method |
US9691734B1 (en) | 2009-12-07 | 2017-06-27 | Amkor Technology, Inc. | Method of forming a plurality of electronic component packages |
US8324511B1 (en) | 2010-04-06 | 2012-12-04 | Amkor Technology, Inc. | Through via nub reveal method and structure |
US20110253439A1 (en) * | 2010-04-20 | 2011-10-20 | Subtron Technology Co. Ltd. | Circuit substrate and manufacturing method thereof |
US8294276B1 (en) | 2010-05-27 | 2012-10-23 | Amkor Technology, Inc. | Semiconductor device and fabricating method thereof |
US8440554B1 (en) | 2010-08-02 | 2013-05-14 | Amkor Technology, Inc. | Through via connected backside embedded circuit features structure and method |
US8487445B1 (en) | 2010-10-05 | 2013-07-16 | Amkor Technology, Inc. | Semiconductor device having through electrodes protruding from dielectric layer |
WO2012051340A1 (en) | 2010-10-12 | 2012-04-19 | Analog Devices, Inc. | Microphone package with embedded asic |
US8865525B2 (en) | 2010-11-22 | 2014-10-21 | Bridge Semiconductor Corporation | Method of making cavity substrate with built-in stiffener and cavity substrate manufactured thereby |
US8895380B2 (en) | 2010-11-22 | 2014-11-25 | Bridge Semiconductor Corporation | Method of making semiconductor assembly with built-in stiffener and semiconductor assembly manufactured thereby |
US8791501B1 (en) | 2010-12-03 | 2014-07-29 | Amkor Technology, Inc. | Integrated passive device structure and method |
US8390130B1 (en) | 2011-01-06 | 2013-03-05 | Amkor Technology, Inc. | Through via recessed reveal structure and method |
WO2012132880A1 (ja) * | 2011-03-25 | 2012-10-04 | 株式会社村田製作所 | セラミック多層基板 |
US20130025839A1 (en) * | 2011-07-25 | 2013-01-31 | Endicott Interconnect Technologies, Inc. | Thermal substrate |
US8614502B2 (en) | 2011-08-03 | 2013-12-24 | Bridge Semiconductor Corporation | Three dimensional semiconductor assembly board with bump/flange supporting board, coreless build-up circuitry and built-in electronic device |
ITMI20111777A1 (it) * | 2011-09-30 | 2013-03-31 | St Microelectronics Srl | Sistema elettronico per saldatura ad onda |
TWI419627B (zh) * | 2011-10-12 | 2013-12-11 | Subtron Technology Co Ltd | 線路板結構及其製作方法 |
US8552548B1 (en) | 2011-11-29 | 2013-10-08 | Amkor Technology, Inc. | Conductive pad on protruding through electrode semiconductor device |
US9048298B1 (en) | 2012-03-29 | 2015-06-02 | Amkor Technology, Inc. | Backside warpage control structure and fabrication method |
US9129943B1 (en) | 2012-03-29 | 2015-09-08 | Amkor Technology, Inc. | Embedded component package and fabrication method |
US20140295623A1 (en) * | 2013-03-29 | 2014-10-02 | Kinsus Interconnect Technology Corp. | Method of packaging a chip and a substrate |
US9867282B2 (en) | 2013-08-16 | 2018-01-09 | Ati Technologies Ulc | Circuit board with corner hollows |
US9847462B2 (en) | 2013-10-29 | 2017-12-19 | Point Engineering Co., Ltd. | Array substrate for mounting chip and method for manufacturing the same |
US9666558B2 (en) | 2015-06-29 | 2017-05-30 | Point Engineering Co., Ltd. | Substrate for mounting a chip and chip package using the substrate |
CN105228375B (zh) * | 2015-08-21 | 2018-06-15 | 深圳崇达多层线路板有限公司 | 一种软硬结合线路板树脂塞孔的制作方法 |
TW201916180A (zh) * | 2017-09-29 | 2019-04-16 | 矽品精密工業股份有限公司 | 基板結構及其製法 |
JP7255788B2 (ja) * | 2018-04-04 | 2023-04-11 | 住友電工プリントサーキット株式会社 | フレキシブルプリント配線板用カバーフィルム及びフレキシブルプリント配線板 |
CN112447777A (zh) * | 2019-08-30 | 2021-03-05 | 旭景科技股份有限公司 | 集成电路封装结构及其形成方法 |
JP7443092B2 (ja) * | 2020-03-04 | 2024-03-05 | 日東電工株式会社 | 配線回路基板 |
CN112038242A (zh) * | 2020-09-10 | 2020-12-04 | 华进半导体封装先导技术研发中心有限公司 | 先重布线扇出型封装方法及结构 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3942245A (en) * | 1971-11-20 | 1976-03-09 | Ferranti Limited | Related to the manufacture of lead frames and the mounting of semiconductor devices thereon |
JPS5613380B2 (ja) * | 1974-02-08 | 1981-03-27 | ||
US4862323A (en) * | 1984-04-12 | 1989-08-29 | Olin Corporation | Chip carrier |
US4729061A (en) * | 1985-04-29 | 1988-03-01 | Advanced Micro Devices, Inc. | Chip on board package for integrated circuit devices using printed circuit boards and means for conveying the heat to the opposite side of the package from the chip mounting side to permit the heat to dissipate therefrom |
JPH08139269A (ja) * | 1994-11-09 | 1996-05-31 | Kyocera Corp | 半導体素子収納用パッケージ |
JP2967697B2 (ja) * | 1994-11-22 | 1999-10-25 | ソニー株式会社 | リードフレームの製造方法と半導体装置の製造方法 |
JPH09162320A (ja) * | 1995-12-08 | 1997-06-20 | Shinko Electric Ind Co Ltd | 半導体パッケージおよび半導体装置 |
JP3610999B2 (ja) * | 1996-06-07 | 2005-01-19 | 松下電器産業株式会社 | 半導体素子の実装方法 |
DE69730940T2 (de) * | 1996-07-12 | 2005-03-10 | Fujitsu Ltd., Kawasaki | Verfahren zur herstellung einer halbleiteranordnung |
JPH10284838A (ja) * | 1997-04-01 | 1998-10-23 | Murata Mfg Co Ltd | 多層回路基板及びその実装方法 |
JPH1174649A (ja) * | 1997-08-28 | 1999-03-16 | Kyocera Corp | 配線基板およびその製造方法 |
US6525414B2 (en) * | 1997-09-16 | 2003-02-25 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device including a wiring board and semiconductor elements mounted thereon |
JP3566569B2 (ja) * | 1998-12-21 | 2004-09-15 | 京セラ株式会社 | 配線基板およびその製造方法 |
DE19847946A1 (de) * | 1998-10-09 | 2000-04-27 | Siemens Ag | Mehrlagen-Leiterplatte mit integriertem Kondensator |
JP2000180506A (ja) * | 1998-12-15 | 2000-06-30 | Nec Corp | 半導体装置検査用コンタクト装置 |
JP3635219B2 (ja) | 1999-03-11 | 2005-04-06 | 新光電気工業株式会社 | 半導体装置用多層基板及びその製造方法 |
US6191483B1 (en) * | 1999-05-06 | 2001-02-20 | Philips Electronics North America Corporation | Package structure for low cost and ultra thin chip scale package |
US6477284B1 (en) * | 1999-06-14 | 2002-11-05 | Nec Corporation | Photo-electric combined substrate, optical waveguide and manufacturing process therefor |
TW512653B (en) * | 1999-11-26 | 2002-12-01 | Ibiden Co Ltd | Multilayer circuit board and semiconductor device |
TW434664B (en) * | 1999-12-29 | 2001-05-16 | Advanced Semiconductor Eng | Lead-bond type chip package and method for making the same |
US6586676B2 (en) * | 2000-05-15 | 2003-07-01 | Texas Instruments Incorporated | Plastic chip-scale package having integrated passive components |
US6841862B2 (en) | 2000-06-30 | 2005-01-11 | Nec Corporation | Semiconductor package board using a metal base |
EP1194020A3 (en) * | 2000-09-27 | 2004-03-31 | Matsushita Electric Industrial Co., Ltd. | Resin board, manufacturing process for resin board, connection medium body, circuit board and manufacturing process for circuit board |
JP2002134658A (ja) * | 2000-10-24 | 2002-05-10 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2003023613A (ja) * | 2001-07-06 | 2003-01-24 | Enchante:Kk | コンテンツ配信システム |
-
2001
- 2001-10-31 JP JP2001334744A patent/JP3615727B2/ja not_active Expired - Fee Related
-
2002
- 2002-10-24 TW TW091124734A patent/TW564481B/zh not_active IP Right Cessation
- 2002-10-28 US US10/281,163 patent/US6759739B2/en not_active Expired - Lifetime
- 2002-10-30 KR KR1020020066445A patent/KR100569686B1/ko active IP Right Grant
- 2002-10-31 CN CNB021459940A patent/CN1193425C/zh not_active Expired - Fee Related
-
2003
- 2003-08-28 US US10/649,745 patent/US7164198B2/en not_active Expired - Lifetime
-
2004
- 2004-11-24 US US10/995,384 patent/US7196426B2/en not_active Expired - Lifetime
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101063608B1 (ko) * | 2003-09-08 | 2011-09-07 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그의 제조방법 |
US7716826B2 (en) | 2004-01-19 | 2010-05-18 | Shinko Electric Industries Co., Ltd. | Circuit substrate manufacturing method |
JP2005236244A (ja) * | 2004-01-19 | 2005-09-02 | Shinko Electric Ind Co Ltd | 回路基板の製造方法 |
US7222421B2 (en) | 2004-01-19 | 2007-05-29 | Shinko Electric Industries Co., Ltd. | Circuit substrate manufacturing method |
JP4541763B2 (ja) * | 2004-01-19 | 2010-09-08 | 新光電気工業株式会社 | 回路基板の製造方法 |
JP2004221618A (ja) * | 2004-04-21 | 2004-08-05 | Nec Corp | 半導体装置搭載基板とその製造方法、並びに半導体パッケージ |
JP2006059863A (ja) * | 2004-08-17 | 2006-03-02 | Cmk Corp | パッケージ基板及びその製造方法 |
JP2006156630A (ja) * | 2004-11-29 | 2006-06-15 | Toppan Printing Co Ltd | 多層回路配線板用支持基板及びそれを用いた多層回路配線板 |
JP2010272895A (ja) * | 2004-12-16 | 2010-12-02 | Shinko Electric Ind Co Ltd | 半導体パッケージの製造方法 |
JP2007266040A (ja) * | 2006-03-27 | 2007-10-11 | Kyocera Corp | 接合部材及びその製造方法ならびに接合構造体及び基体の接続方法 |
JP2009081356A (ja) * | 2007-09-27 | 2009-04-16 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び配線基板 |
JP2010129810A (ja) * | 2008-11-28 | 2010-06-10 | Fujitsu Ltd | 半導体素子搭載用基板及び半導体装置 |
JP2010245280A (ja) * | 2009-04-06 | 2010-10-28 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び配線基板 |
US8901725B2 (en) | 2010-03-18 | 2014-12-02 | Shinko Electric Industries Co., Ltd. | Wiring board and method of manufacturing the same, and semiconductor device and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
KR20030036040A (ko) | 2003-05-09 |
CN1193425C (zh) | 2005-03-16 |
US20030080409A1 (en) | 2003-05-01 |
US7196426B2 (en) | 2007-03-27 |
US7164198B2 (en) | 2007-01-16 |
US20050087860A1 (en) | 2005-04-28 |
JP3615727B2 (ja) | 2005-02-02 |
US20040046244A1 (en) | 2004-03-11 |
TW564481B (en) | 2003-12-01 |
CN1417855A (zh) | 2003-05-14 |
US6759739B2 (en) | 2004-07-06 |
KR100569686B1 (ko) | 2006-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003142617A (ja) | 半導体装置用パッケージ | |
JP3664720B2 (ja) | 半導体装置用多層回路基板の製造方法 | |
US7935891B2 (en) | Wiring board manufacturing method | |
US8510936B2 (en) | Manufacturing method of package carrier | |
JP2004235323A (ja) | 配線基板の製造方法 | |
US20030137057A1 (en) | Flip chip type semiconductor device and method of manufacturing the same | |
JPH0378795B2 (ja) | ||
CN107770947A (zh) | 印刷布线板和印刷布线板的制造方法 | |
KR20070068268A (ko) | 배선 기판의 제조 방법 | |
JP2010050351A (ja) | 配線基板の製造方法 | |
JP2004266144A (ja) | フレキシブル配線回路基板 | |
KR100693146B1 (ko) | 다층 인쇄회로기판의 제조방법 | |
JP4610633B2 (ja) | 配線基板の製造方法 | |
JP4503698B2 (ja) | 配線基板の製造方法 | |
JPH10178141A (ja) | 複合リードフレーム及びその製造方法 | |
JPH09283931A (ja) | 多層配線基板 | |
KR100801949B1 (ko) | 배선 기판의 제조 방법 | |
JP2010123832A (ja) | プリント配線基板 | |
JPH10229143A (ja) | 複合リードフレーム | |
JPH11307590A (ja) | 補強材付きtabテープおよびこれを用いた半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20040712 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20040825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040831 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041001 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041026 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041101 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3615727 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |