JP3990962B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP3990962B2
JP3990962B2 JP2002269962A JP2002269962A JP3990962B2 JP 3990962 B2 JP3990962 B2 JP 3990962B2 JP 2002269962 A JP2002269962 A JP 2002269962A JP 2002269962 A JP2002269962 A JP 2002269962A JP 3990962 B2 JP3990962 B2 JP 3990962B2
Authority
JP
Japan
Prior art keywords
solder
base material
bump
wiring board
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002269962A
Other languages
English (en)
Other versions
JP2004111520A (ja
Inventor
桂 今藤
正司 小平
武志 千野
順一 中村
美和 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2002269962A priority Critical patent/JP3990962B2/ja
Priority to TW092124890A priority patent/TWI286359B/zh
Priority to CNB03156948XA priority patent/CN100435299C/zh
Priority to US10/661,530 priority patent/US7093356B2/en
Priority to KR1020030064168A priority patent/KR101005504B1/ko
Publication of JP2004111520A publication Critical patent/JP2004111520A/ja
Application granted granted Critical
Publication of JP3990962B2 publication Critical patent/JP3990962B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0726—Electroforming, i.e. electroplating on a metallic carrier thereby forming a self-supporting structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は配線基板の製造方法に関し、より詳細には金属からなるベース材を使用して接続用のバンプと配線パターンを備えた配線基板を製造する方法に関する。
【０００２】
【従来の技術】
配線基板を製造する方法には、特開２０００−３２３６１３号公報、特開２００２−８３８９３号公報に記載されているように、金属からなるベース材の一方の面に、半導体素子の電極と接続するためのバンプやバンプと電気的に接続する配線パターンを形成した後、ベース材を溶解して除去することにより配線基板を製造する方法がある。
ベース材に配線パターンを形成するには、通常の配線基板の製造方法が適用できる。たとえば、ベース材の表面に絶縁層を形成し、絶縁層にビア穴を形成した後、絶縁層の表面およびビア穴の内面にめっきシード層を形成し、ベース材をめっき給電層とする電解めっきを施して、絶縁層の表面およびビア穴の内面に導体層を形成し、導体層をエッチングすることによって所定のパターンの配線パターンを形成する方法を利用すればよい。
【０００３】
また、ベース材を利用して配線基板を製造する際に、半導体素子の電極に接続するバンプをはんだによって形成する方法として、バンプの配置に合わせてベース材の表面を凹部状にエッチングし、ベース材をめっき給電層とする電解はんだめっきを施してベース材の表面に形成された凹部にはんだを充填した後、ベース材を溶解して除去することにより突起状のはんだバンプを形成する方法がある。
【０００４】
【特許文献１】
特開２０００−３２３６１３号公報
【特許文献２】
特開２００２−８３８９３号公報
【０００５】
【発明が解決しようとする課題】
ところで、上述したベース材を用いて配線基板を製造する際に、半導体素子の電極の配置に合わせて基板にはんだバンプを形成する場合、電極は配置間隔が狭く微小に形成されているから、製造工程上、高度の形成精度が求められ、また、電極に接合するはんだバンプはきわめて微小に形成されるから、基板との接触面積が小さくなり、基板とはんだバンプとの接合性が問題になることがある。
【０００６】
また、上述したベース材を用いた配線基板の製造工程では、ベース材に絶縁層や配線パターンを形成する際に絶縁層を加熱硬化させる等のために熱処理がなされる。その熱処理の際に、はんだバンプを備える配線基板を形成する場合、はんだバンプの表面が変色するという問題がある。これは、ベース材に使用している銅とはんだ中のＳｎとが相互に拡散し、はんだとベース材との界面に化合物相が形成されるためと考えられる。このように、はんだバンプの表面が変色すると、外観が損なわれるとともに、はんだバンプと電極との電気的接続の信頼性が低下する等の問題が生じる。
【０００７】
そこで、本発明はこれらの課題を解決すべくなされたものであり、その目的とするところは、半導体素子との電気的接続が確実になされ、信頼性の高い配線基板として得ることができ、かつ製造も容易な配線基板の製造方法を提供するにある。
【０００８】
【課題を解決するための手段】
本発明は、上記目的を達成するため次の構成を備える。
すなわち、配線基板の製造方法において、金属からなるベース材の片面を電気的絶縁性を有する樹脂皮膜により被覆し、前記樹脂皮膜に、接続用のバンプを形成する位置に合わせて、ベース材が底面に露出する開口穴を形成する工程と、前記開口穴を形成した樹脂皮膜をマスクとしてベース材をエッチングして前記ベース材にバンプ穴を形成し、次いで、前記ベース材をめっき給電層として、前記バンプ穴の内面を、はんだとの界面で化合物相が生成されることを阻止するバリアメタル皮膜により被覆する工程と、前記ベース材をめっき給電層とするはんだめっきを施して、前記バンプ穴にはんだを充填し、次いで、前記ベース材をめっき給電層として、前記バンプ穴に充填されたはんだの表面にバリア層を形成する工程と、前記樹脂皮膜の表面に、前記バンプ穴に充填されたはんだと電気的に接続する配線パターンを形成する工程と、配線パターンを形成した後、前記ベース材をエッチングにより除去し、次いで、はんだバンプの表面を被覆するバリアメタル層をはんだを侵さずにエッチングにより除去することにより、基板の表面に半球状に突出するはんだバンプを備えた配線基板を得ることを特徴とする。
また、前記樹脂皮膜に形成する開口穴の内面形状を、開口側が拡径するテーパ面に形成し、はんだめっきを施す際に、バンプ穴をはんだによって完全に充填するとともに、開口穴内に部分的にはんだがはいり込むようにはんだめっきを施すことにより、はんだバンプが基板から剥離しないよう基板に支持して形成することができる。
【０００９】
【発明の実施の形態】
以下、本発明の好適な実施の形態について添付図面にしたがって詳細に説明する。
図１〜３は、本発明に係る配線基板の製造方法の実施形態として、半導体素子を搭載するはんだバンプを備えた配線基板を製造する製造工程を示す。
本実施形態では、２枚の金属からなるベース材を貼り合わせ、各々のベース材の片面上にはんだバンプと配線パターンとを形成し、ベース材を２つに分離した後、各々のベース材を溶解して除去することにより配線基板を製造する。以下、製造工程順に説明する。
【００１０】
図１(a)は、貼り合わせた２枚のベース材１０、１０の他方の面側を電気的絶縁性を有する絶縁層１２によって被覆した状態を示す。絶縁層１２はポリイミドフィルム等の電気的絶縁性を有する樹脂フィルムをラミネートして形成することができる。
本実施形態ではベース材１０に大判の銅箔を使用し、２枚の大判のベース材１０を重ねて貼り合わせたものを基材として使用する。ベース材１０はその外周縁に沿った細幅の部位を接着剤により貼り合わせ、ベース材１０を分離する場合は、接着剤で貼り合わせた内側位置を切断するようにする。
【００１１】
図１(b)は、絶縁層１２に開口穴１２ａを形成した状態を示す。開口穴１２ａは半導体素子の電極の配置に合わせるとともに、電極に接合するはんだバンプの径寸法に合わせた大きさで開口するように形成する。開口穴１２ａは絶縁層１２にレーザ加工あるいはエッチング加工を施して形成することができる。開口穴１２ａを形成する際は、図のように開口穴１２ａの内面を開口側が拡径するテーパ面状にするのがよい。
【００１２】
図１(c)は、開口穴１２ａを形成した絶縁層１２をマスクとして、ベース材１０の開口部分を化学的にエッチングし、バンプ穴１６を形成した状態を示す。絶縁層１２で円形に開口する開口部分からエッチングすることにより、バンプ穴１６は内面が球面状にエッチングされる。化学的エッチングによる場合は、バンプ穴１６内でベース材１０が横方向にも侵食され、バンプ穴１６の基部位置の径寸法は、開口穴１２ａの穴径よりも拡径する形状となる。
【００１３】
図１(d)は、ベース材１０をめっき給電層としてバンプ穴１６の内面に、電解めっきによりバリアメタル皮膜１８を形成した状態を示す。バリアメタル皮膜１８は銅からなるベース材１０とはんだバンプとの界面で化合物相が形成されることを阻止するためのもので、バンプ穴１６の内面全体を被覆するように設ける。バリアメタル皮膜１８としてはニッケル皮膜あるいはコバルト皮膜が使用でき、ニッケルめっきあるいはコバルトめっきを施して形成することができる。バリアメタル皮膜１８は後工程でエッチングによって除去するから、バリアメタル皮膜１８には、はんだを侵さずに容易にエッチングして除去できる金属を使用する。
【００１４】
図１(e)は、ベース材１０をめっき給電層として電解はんだめっきを施し、バンプ穴１６をはんだ２０によって充填した状態を示す。なお、はんだめっきを施す際には、バンプ穴１６をはんだ２０によって完全に充填するとともに、絶縁層１２に設けた開口穴１２ａにも部分的にはんだ２０がはいり込むようにめっきする。開口穴１２ａにもはんだ２０がはいり込むようにめっきすることで、はんだバンプを形成した際にはんだバンプが基板から剥離しにくくなる。
【００１５】
図２(a)〜(d)は、ベース材１０に複数層に配線パターンを積層して形成する工程を示す。
図２(a)は、バンプ穴１６に充填されたはんだ２０の表面に、ベース材１０をめっき給電層として電解めっきによりバリア層２２を形成し、さらに無電解銅めっきと電解銅めっきを施して開口穴１２ａの内面と絶縁層１２の表面に銅層２４を形成した状態である。バリア層２２は、はんだ２０と銅層２４との間で化合物層が形成されることを阻止するためのもので、ニッケルめっきによって形成する。
【００１６】
図２(b)は銅層２４を所定パターンにエッチングして絶縁層１２の表面に配線パターン２４ａを形成した状態である。
図２(c)は、絶縁層１２の表面に樹脂フィルムをラミネートして第２層目の絶縁層１３を形成し、レーザ加工によって絶縁層１２にビア穴２６を形成した状態である。なお、絶縁層１３にビア穴２６を形成する方法としては、絶縁層を感光性の樹脂皮膜によって形成し、露光および現像によって形成する方法も可能である。
図２(d)は、絶縁層１３の表面およびビア穴２６の内面にめっきシード層を形成し、ベース材１０をめっき給電層として電解銅めっきを施して、絶縁層１３の表面およびビア穴２６の内面に銅層を形成し、銅層を所定パターンにエッチングして第２層目の配線パターン２４ｂを形成した状態を示す。配線パターン２４ａ、２４ｂはビア２８を介して電気的に接続される。
なお、絶縁層１３の表面およびビア穴２６の内面にめきシード層を形成する方法としては、たとえば無電解銅めっきによる方法、スパッタリングによる方法等が利用できる。
【００１７】
図３(a)は、絶縁層１３の表面をソルダーレジスト等の保護層３０により被覆し、保護層３０をパターニングして外部接続端子を接合するためのランド３２を露出させて形成した状態を示す。ランド３２にはニッケルめっき、金めっき等の所要の保護めっきを施す。
図３(b)は、前述したように、大判のベース材１０の外周縁に沿った、ベース材１０を貼り合わせている内側位置を切断し、ベース材１０を２つに分離した状態を示す。図では、分離した一方のベース材１０について示している。ベース材１０を２つに分離することにより、各々のベース材１０は、その片面側で絶縁層１２、１３を介して配線パターン２４ａ、２４ｂが積層されて形成されたものとなる。
【００１８】
図３(c)は、ベース材１０をエッチングして除去した状態を示す。本実施形態ではベース材１０が銅材であり、バリアメタル皮膜１８がニッケル皮膜あるいはコバルト皮膜からなり、ベース材１０をエッチングするエッチング液によっては侵されないから、図３(c)に示すように、バリアメタル皮膜１８によってはんだ２０の外表面が被覆された状態で露出するようにベース材１０をエッチングして除去することができる。
【００１９】
図３(d)は、はんだ２０の外表面を被覆するバリアメタル皮膜１８のみをエッチングして除去し、基板の表面にはんだバンプ２０ａが形成された状態を示す。バリアメタル皮膜１８は、剥離液を用いることで、はんだ２０を侵すことなくバリアメタル皮膜１８のみを選択的にエッチングして除去することができる。
はんだバンプ２０ａはベース材１０の他方の面に形成した内面が球面状となるバンプ穴１６にはんだ２０を充填して形成したものであり、ベース材１０を溶解して除去し、バリアメタル皮膜１８を除去することにより、絶縁層１２、１３を介して配線パターン２４ａ、２４ｂが多層に形成された配線基板の表面から半球状のバンプ状に突出して形成される。
【００２０】
配線基板は、バリアメタル皮膜１８を除去した後、大判に形成されている基板を所定位置で切断することにより、個片の配線基板として得られる。
図４は、上記方法によって得られた配線基板４０に半導体素子５０を搭載した半導体装置を示す。配線基板４０のランド３２にはんだボール等の外部接続端子４２が接合され、配線基板４０に設けられたはんだバンプ２０ａと半導体素子５０の電極５２とが接合されている。これによって、半導体素子５０と外部接続端子４２とが電気的に接続された半導体装置が得られる。
【００２１】
上述した実施形態では、配線基板を形成する際に、ベース材１０を支持材としてはんだバンプ２０ａを形成し、ベース材１０を支持材として多層に配線パターン２４ａ、２４ｂを形成しているから、製造工程中で、はんだバンプ２０ａや配線パターン２４ａ、２４ｂが位置ずれしないように確実に保持して所要の処理を施すことができ、高精度に配線基板を形成することができる。半導体素子の電極に位置合わせしてはんだバンプ２０ａを形成するような場合には、高度の位置精度が求められるが、ベース材を使用して配線基板を形成する方法であれば、容易に所要の精度で配線基板を形成することができる。
また、本実施形態では、ベース材１０の他方の面上に絶縁層１２、１３を介して配線パターン２４ａ、２４ｂを積層して形成した後、ベース材１０を溶解して除去するのみで簡単に所要の配線パターンを備えた配線基板を得ることができ、はんだバンプ付の配線基板を効率的な製造工程によって形成できるという利点がある。
【００２２】
また、本実施形態では、バンプ穴１６の内面にバリアメタル皮膜１８を形成したことにより、配線基板を製造する工程で加熱処理がなされた場合でも、ベース材１０とはんだバンプとの界面で化合物相が形成されず、これによって、はんだバンプ２０ａが変色するといった問題を確実に解消することができ、はんだバンプ２０ａの接合信頼性を向上させることができる。
また、本実施形態では、ベース材１０をエッチングしてバンプ穴１６を形成する際に、バンプ穴１６の径寸法が絶縁層１２に形成した開口穴１２ａの径寸法よりも大きくなるように設定してはんだをバンプ穴１６と開口穴１２ａの内部に充填することにより、はんだ２０が絶縁層１２に形成された開口穴１２ａのバンプ穴１６側の周縁部で逆止されて支持され、はんだバンプ２０ａがきわめて小さく、基板との接触面積が十分とれないような場合でも基板に確実に係止させ、はんだバンプ２０ａが基板から剥離することを防止できるという利点がある。
【００２３】
また、上記実施形態においては、ベース材１０を２枚貼り合わせて基材とし、両面のベース材に配線パターンを形成することで、効率的に配線基板を形成するようにしているが、ベース材を貼り合わせずに１枚のベース材１０を用いて配線基板を形成することももちろん可能である。
また、上記実施形態では、ベース材１０に形成したバンプ穴１６にはんだ２０を充填したが、バンプ穴１６にはんだめっきを施すかわりに金めっき等を施すことによって、適宜金属からなるバンプを形成することが可能である。金等のはんだ以外の金属によってはんだバンプを形成した場合も、上述したように、基板からバンプを剥離しないようにして形成することができる。
【００２４】
また、上記実施形態においては、ベース材１０に配線パターンを形成する方法として、サブトラクト法によって配線パターンを形成した例を示したが、本発明においてベース材１０に配線パターンを形成する方法はサブトラクト法に限るものではなく、たとえば絶縁層１２、１３の表面に配線パターンを形成する際に、アディティブ法やセミアディティブ法を利用して配線パターンを形成することももちろん可能である。
【００２５】
【発明の効果】
本発明に係る配線基板の製造方法によれば、ベース材にバンプ穴を形成してはんだを充填する際に、バンプ穴を事前にバリアメタル皮膜により被覆するようにするから、ベース材とはんだバンプとの界面で化合物相が生成されることを防止し、はんだバンプの変色を防止して、接合信頼性の高いはんだバンプを備えた配線基板を提供することができる。また、ベース材にはんだバンプを形成する際に使用する樹脂皮膜が、配線パターンを形成する絶縁層としても使用され、絶縁層を介して配線パターンを多層に形成した配線基板を容易に製造することができる等の著効を奏する。
【図面の簡単な説明】
【図１】本発明に係る配線基板の製造方法により配線基板を製造する製造工程を示す説明図である。
【図２】本発明に係る配線基板の製造方法により配線基板を製造する製造工程を示す説明図である。
【図３】本発明に係る配線基板の製造方法により配線基板を製造する製造工程を示す説明図である。
【図４】本発明方法によって形成された配線基板に半導体素子を搭載した半導体装置の構成を示す断面図である。
【符号の説明】
１０ ベース材
１２、１３ 絶縁層
１２ａ 開口穴
１６ バンプ穴
１８ バリアメタル皮膜
２０ はんだ
２０ａ はんだバンプ
２２ バリア層
２４ 銅層
２４ａ、２４ｂ 配線パターン
２６ ビア穴
２８ ビア
３０ 保護層
３２ ランド
４０ 配線基板
４２ 外部接続端子
５０ 半導体素子
５２ 電極

Claims (2)

  1. 金属からなるベース材の片面を電気的絶縁性を有する樹脂皮膜により被覆し、前記樹脂皮膜に、接続用のバンプを形成する位置に合わせて、ベース材が底面に露出する開口穴を形成する工程と、
    前記開口穴を形成した樹脂皮膜をマスクとしてベース材をエッチングして前記ベース材にバンプ穴を形成し、次いで、前記ベース材をめっき給電層として、前記バンプ穴の内面を、はんだとの界面で化合物相が生成されることを阻止するバリアメタル皮膜により被覆する工程と、
    前記ベース材をめっき給電層とするはんだめっきを施して、前記バンプ穴にはんだを充填し、次いで、前記ベース材をめっき給電層として、前記バンプ穴に充填されたはんだの表面にバリア層を形成する工程と、
    前記樹脂皮膜の表面に、前記バンプ穴に充填されたはんだと電気的に接続する配線パターンを形成する工程と、
    配線パターンを形成した後、前記ベース材をエッチングにより除去し、次いで、はんだバンプの表面を被覆するバリアメタル層をはんだを侵さずにエッチングにより除去することにより、基板の表面に半球状に突出するはんだバンプを備えた配線基板を得ることを特徴とする配線基板の製造方法。
  2. 樹脂皮膜に形成する開口穴の内面形状を、開口側が拡径するテーパ面に形成し、
    はんだめっきを施す際に、バンプ穴をはんだによって完全に充填するとともに、開口穴内に部分的にはんだがはいり込むようにはんだめっきを施すことを特徴とする請求項１記載の配線基板の製造方法。
JP2002269962A 2002-09-17 2002-09-17 配線基板の製造方法 Expired - Fee Related JP3990962B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002269962A JP3990962B2 (ja) 2002-09-17 2002-09-17 配線基板の製造方法
TW092124890A TWI286359B (en) 2002-09-17 2003-09-09 Method for producing wiring substrate
CNB03156948XA CN100435299C (zh) 2002-09-17 2003-09-15 布线基板的制备方法
US10/661,530 US7093356B2 (en) 2002-09-17 2003-09-15 Method for producing wiring substrate
KR1020030064168A KR101005504B1 (ko) 2002-09-17 2003-09-16 배선 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002269962A JP3990962B2 (ja) 2002-09-17 2002-09-17 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2004111520A JP2004111520A (ja) 2004-04-08
JP3990962B2 true JP3990962B2 (ja) 2007-10-17

Family

ID=32024825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002269962A Expired - Fee Related JP3990962B2 (ja) 2002-09-17 2002-09-17 配線基板の製造方法

Country Status (5)

Country Link
US (1) US7093356B2 (ja)
JP (1) JP3990962B2 (ja)
KR (1) KR101005504B1 (ja)
CN (1) CN100435299C (ja)
TW (1) TWI286359B (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347623A (ja) * 2004-06-04 2005-12-15 Seiko Epson Corp 半導体装置の製造方法
JP2006019361A (ja) * 2004-06-30 2006-01-19 Sanyo Electric Co Ltd 回路装置およびその製造方法
EP1951012B1 (en) * 2004-07-23 2011-07-20 Shinko Electric Industries Co., Ltd. Method of manufacturing a wiring board including electroplating
CN1791311B (zh) * 2004-12-01 2012-02-22 新光电气工业株式会社 制造电路基板的方法和制造电子部件封装结构的方法
US7456493B2 (en) * 2005-04-15 2008-11-25 Alps Electric Co., Ltd. Structure for mounting semiconductor part in which bump and land portion are hardly detached from each other and method of manufacturing mounting substrate used therein
JP4146864B2 (ja) * 2005-05-31 2008-09-10 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
JP2007073748A (ja) * 2005-09-07 2007-03-22 Alps Electric Co Ltd 半導体部品の実装構造、及びそれに使用される実装基板の製造方法
JP2007173727A (ja) * 2005-12-26 2007-07-05 Shinko Electric Ind Co Ltd 配線基板の製造方法
US7353591B2 (en) * 2006-04-18 2008-04-08 Kinsus Interconnect Technology Corp. Method of manufacturing coreless substrate
KR100752672B1 (ko) * 2006-09-06 2007-08-29 삼성전자주식회사 신뢰성 있는 범프 접속 구조를 갖는 인쇄 회로 기판 및 그제조방법, 및 이를 이용한 반도체 패키지
US20080131996A1 (en) * 2006-12-05 2008-06-05 Gene Wu Reverse build-up process for fine bump pitch approach
US7858521B2 (en) * 2006-12-21 2010-12-28 Palo Alto Research Center Incorporated Fabrication for electroplating thick metal pads
JP4881211B2 (ja) * 2007-04-13 2012-02-22 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP5032187B2 (ja) * 2007-04-17 2012-09-26 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP5101169B2 (ja) 2007-05-30 2012-12-19 新光電気工業株式会社 配線基板とその製造方法
TWI375999B (en) * 2007-06-07 2012-11-01 Advanced Semiconductor Eng Substrate with bumps process and structure
JP4213191B1 (ja) * 2007-09-06 2009-01-21 新光電気工業株式会社 配線基板の製造方法
US8555494B2 (en) * 2007-10-01 2013-10-15 Intel Corporation Method of manufacturing coreless substrate
US9049807B2 (en) 2008-06-24 2015-06-02 Intel Corporation Processes of making pad-less interconnect for electrical coreless substrate
KR20100007514A (ko) * 2008-07-14 2010-01-22 삼성전자주식회사 배선 기판의 제조 방법, 테이프 패키지의 제조 방법 및표시 장치의 제조 방법
KR101006619B1 (ko) * 2008-10-20 2011-01-07 삼성전기주식회사 라운드형 솔더범프를 갖는 인쇄회로기판 및 그 제조방법
US8461036B2 (en) * 2009-12-22 2013-06-11 Intel Corporation Multiple surface finishes for microelectronic package substrates
US8067266B2 (en) * 2009-12-23 2011-11-29 Intel Corporation Methods for the fabrication of microelectronic device substrates by attaching two cores together during fabrication
JP5502624B2 (ja) * 2010-07-08 2014-05-28 新光電気工業株式会社 配線基板の製造方法及び配線基板
WO2012132880A1 (ja) * 2011-03-25 2012-10-04 株式会社村田製作所 セラミック多層基板
CN103066049B (zh) * 2011-10-24 2015-09-02 联致科技股份有限公司 封装基板及其制法
TWI544599B (zh) * 2012-10-30 2016-08-01 矽品精密工業股份有限公司 封裝結構之製法
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US8802504B1 (en) 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9564398B2 (en) 2013-03-12 2017-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Chemical direct pattern plating interconnect metallization and metal structure produced by the same
CN104754853B (zh) * 2013-12-30 2017-11-24 鹏鼎控股(深圳)股份有限公司 具有收音孔的电路板及其制作方法
JP6107799B2 (ja) 2014-12-03 2017-04-05 トヨタ自動車株式会社 表面処理方法および表面処理装置
CN105097571B (zh) * 2015-06-11 2018-05-01 合肥矽迈微电子科技有限公司 芯片封装方法及封装组件
US20200066626A1 (en) * 2018-08-21 2020-02-27 Intel Corporation Pocket structures, materials, and methods for integrated circuit package supports
TWI693872B (zh) 2018-10-29 2020-05-11 欣興電子股份有限公司 電路板製造方法
CN111148373B (zh) * 2018-11-06 2021-06-29 欣兴电子股份有限公司 电路板制造方法
US11637060B2 (en) 2019-07-18 2023-04-25 Unimicron Technology Corp. Wiring board and method of manufacturing the same
CN115379640A (zh) * 2021-05-17 2022-11-22 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
EP4105627A1 (en) * 2021-06-18 2022-12-21 ABB Schweiz AG A sensor device for determining differential pressure in liquid or gaseous media
CN114950903B (zh) * 2022-06-23 2023-04-28 石狮市广恒新能源科技有限公司 静电粉末喷涂工艺

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4125441A (en) * 1978-01-30 1978-11-14 General Dynamics Corporation Isolated bump circuitry on tape utilizing electroforming
US5245751A (en) * 1990-04-27 1993-09-21 Circuit Components, Incorporated Array connector
US5072520A (en) * 1990-10-23 1991-12-17 Rogers Corporation Method of manufacturing an interconnect device having coplanar contact bumps
JPH04196392A (ja) * 1990-11-28 1992-07-16 Hitachi Ltd 薄膜配線回路用はんだ付け電極
US5326412A (en) * 1992-12-22 1994-07-05 Hughes Aircraft Company Method for electrodepositing corrosion barrier on isolated circuitry
JPH08236654A (ja) * 1995-02-23 1996-09-13 Matsushita Electric Ind Co Ltd チップキャリアとその製造方法
US5738530A (en) * 1996-05-28 1998-04-14 Packard Hughes Interconnect Company Contact pad having metallically anchored elastomeric electrical contacts
US6882030B2 (en) * 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
US5762845A (en) * 1996-11-19 1998-06-09 Packard Hughes Interconnect Company Method of making circuit with conductive and non-conductive raised features
US6005198A (en) * 1997-10-07 1999-12-21 Dimensional Circuits Corporation Wiring board constructions and methods of making same
US6166333A (en) * 1998-01-14 2000-12-26 Packard Hughes Interconnect Company Bumps with plural under-bump dielectric layers
US6281446B1 (en) * 1998-02-16 2001-08-28 Matsushita Electric Industrial Co., Ltd. Multi-layered circuit board and method of manufacturing the same
JP2000077477A (ja) 1998-09-02 2000-03-14 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法並びにこれに用いる金属基板
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
US6782610B1 (en) * 1999-05-21 2004-08-31 North Corporation Method for fabricating a wiring substrate by electroplating a wiring film on a metal base
JP3949849B2 (ja) * 1999-07-19 2007-07-25 日東電工株式会社 チップサイズパッケージ用インターポーザーの製造方法およびチップサイズパッケージ用インターポーザー
JP2001185570A (ja) 1999-10-15 2001-07-06 Nec Corp バンプ形成方法
JP3227444B2 (ja) * 1999-11-10 2001-11-12 ソニーケミカル株式会社 多層構造のフレキシブル配線板とその製造方法
US6406991B2 (en) * 1999-12-27 2002-06-18 Hoya Corporation Method of manufacturing a contact element and a multi-layered wiring substrate, and wafer batch contact board
JP3498732B2 (ja) * 2000-06-30 2004-02-16 日本電気株式会社 半導体パッケージ基板及び半導体装置
US6841862B2 (en) * 2000-06-30 2005-01-11 Nec Corporation Semiconductor package board using a metal base
JP3615727B2 (ja) * 2001-10-31 2005-02-02 新光電気工業株式会社 半導体装置用パッケージ

Also Published As

Publication number Publication date
TWI286359B (en) 2007-09-01
KR101005504B1 (ko) 2011-01-04
CN1491076A (zh) 2004-04-21
CN100435299C (zh) 2008-11-19
US7093356B2 (en) 2006-08-22
US20040060174A1 (en) 2004-04-01
KR20040025592A (ko) 2004-03-24
JP2004111520A (ja) 2004-04-08
TW200405486A (en) 2004-04-01

Similar Documents

Publication Publication Date Title
JP3990962B2 (ja) 配線基板の製造方法
US8458900B2 (en) Wiring substrate having columnar protruding part
JP6210777B2 (ja) バンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法
US8035033B2 (en) Wiring substrate with plurality of wiring and insulating layers with a solder resist layer covering a wiring layer on the outside of outer insulating layer but exposing the holes in the outer insulating layer
JP2010103187A (ja) プリント配線板及びその製造方法
JP2004193549A (ja) メッキ引込線なしにメッキされたパッケージ基板およびその製造方法
JP3606769B2 (ja) 半導体装置
US6472609B2 (en) Printed-wiring substrate and method for fabricating the printed-wiring substrate
JP2007173727A (ja) 配線基板の製造方法
KR20060048212A (ko) 전해 도금을 이용한 배선 기판의 제조 방법
JP3775970B2 (ja) 電子部品実装用基板の製造方法
JP2010135860A (ja) 印刷回路基板製造方法
JP2004031710A (ja) 配線基板の製造方法
CN116169029A (zh) 一种封装基板及其制备方法
JP3650500B2 (ja) 回路基板およびその製造方法
KR20040023773A (ko) 도체 배선 패턴의 형성 방법
KR100925666B1 (ko) 플립 칩 실장을 위한 솔더 형성 방법
JP2000114412A (ja) 回路基板の製造方法
KR100951574B1 (ko) 코어리스 패키지 기판의 솔더 형성 방법
TWI301649B (en) Bga package and manufacturing method thereof
JP2015204379A (ja) プリント配線板
JP3453318B2 (ja) 半導体装置用基板の製造方法
JP6223858B2 (ja) 配線基板及び配線基板の製造方法
JP4419656B2 (ja) 半導体装置用基板及びその製造方法
JP4591098B2 (ja) 半導体素子搭載用基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070717

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070723

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 3990962

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130727

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees