KR100752672B1 - 신뢰성 있는 범프 접속 구조를 갖는 인쇄 회로 기판 및 그제조방법, 및 이를 이용한 반도체 패키지 - Google Patents

신뢰성 있는 범프 접속 구조를 갖는 인쇄 회로 기판 및 그제조방법, 및 이를 이용한 반도체 패키지 Download PDF

Info

Publication number
KR100752672B1
KR100752672B1 KR1020060085883A KR20060085883A KR100752672B1 KR 100752672 B1 KR100752672 B1 KR 100752672B1 KR 1020060085883 A KR1020060085883 A KR 1020060085883A KR 20060085883 A KR20060085883 A KR 20060085883A KR 100752672 B1 KR100752672 B1 KR 100752672B1
Authority
KR
South Korea
Prior art keywords
wiring layer
bump
bumps
pattern
layer pattern
Prior art date
Application number
KR1020060085883A
Other languages
English (en)
Inventor
김영룡
최영신
이종기
염근대
장철용
우현정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060085883A priority Critical patent/KR100752672B1/ko
Application granted granted Critical
Publication of KR100752672B1 publication Critical patent/KR100752672B1/ko
Priority to US11/850,576 priority patent/US7759795B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0382—Continuously deformed conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072—Anchoring, i.e. one structure gripping into another
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명의 인쇄 회로 기판은 제1 배선층 상에 형성된 복수개의 범프들과, 상기 제1 배선층 상에 형성되고 상기 범프들을 절연하면서 상기 범프의 높이보다 낮게 형성되어 상기 범프의 상부 일정 부분을 돌출시키는 수지층과, 상기 수지층 상에 형성되고, 상기 범프에 대응하여 끼워지는 삽입홀을 가지며 상기 제1 배선층과 상기 범프를 통하여 접속되는 제2 배선층을 포함한다. 상기 범프는 상기 상부 일정 부분이 리벳 가공되어 상기 삽입홀보다 더 큰 직경을 갖는 리벳부를 구비하고, 상기 제2 배선층은 상기 리벳부로 인하여 상기 제1 배선층과 신뢰성 있게 접합될 수 있다. 상기 제1 배선층 및 제2 배선층은 구리층이고, 상기 범프들은 전기 도금법에 의하여 형성된 구리 범프일 수 있다.

Description

신뢰성 있는 범프 접속 구조를 갖는 인쇄 회로 기판 및 그 제조방법, 및 이를 이용한 반도체 패키지{Printed Circuit Board(PCB) having reliable bump interconnection structure and fabrication method, and semiconductor package using the same}
1 내지 도 4는 종래의 NMBI 구조를 갖는 인쇄 회로 기판의 제조방법을 설명하기 위하여 도시한 단면도들이고,
도 5 및 도 6은 도 3의 핫 프레스 공정(방법)을 보다 상세하게 설명하기 위한 일부 확대 단면도들이고,
도 7 내지 도 10은 본 발명에 의한 범프 접속 구조를 갖는 인쇄 회로 기판의 제조 방법을 설명하기 위하여 도시한 단면도들이고,
도 11 내지 도 13은 도 9의 핫 프레스 공정(방법)을 보다 상세하게 설명하기 위한 일부 확대 단면도들이고,
도 14는 본 발명에 의한 인쇄 회로 기판을 이용하여 반도체 패키지를 구현한 일 예를 도시한 단면도이고,
도 15는 도 14의 패키지용 접속 패드의 단면 확대도이다.
* 도면의 주요부분에 대한 부호의 설명 *
30: 제1 배선층, 32: 범프들, 34: 수지층, 36: 제2 배선층, 37: 삽입홀, 38: 리벳 헤어, 42: 리벳부, 30a: 제1 배선층 패턴, 36a: 제2 배선층 패턴, 52: 반도체 칩, 56: 솔더 범프
본 발명은 범프 접속 구조를 갖는 인쇄 회로 기판에 관한 것으로, 보다 상세하게는 신뢰성 있는 범프 접속 구조를 갖는 인쇄 회로 기판 및 그 제조방법, 및 이를 이용한 반도체 패키지에 관한 것이다.
일반적으로, 다층의 인쇄 회로 기판에서 각층들을 기계적으로 가공하여 홀을 형성한 후 도금을 통하여 접속한다. 이러한 접속 방법으로는 인쇄 회로 기판의 면적을 줄이기 어렵고, 미세 실장을 할 수 없고, 설계 자유도를 얻기 어렵고 낮은 전기 저항을 얻을 수 없다. 이러한 문제점을 해결하기 위하여 범프 접속 구조(bump interconnection structure), 이른바 NMBI(Neo Manhattan Bump Interconnection) 구조가 제안되었다.
도 1 내지 도 4는 종래의 NMBI 구조를 갖는 인쇄 회로 기판의 제조방법을 설명하기 위하여 도시한 단면도들이고, 도 5 및 도 6은 도 3의 핫 프레스 공정(방법)을 보다 상세하게 설명하기 위한 일부 확대 단면도들이다.
도 1 및 도 2를 참조하면, 구리 레일(rail)로 이루어지는 제1 배선층(10) 상에 전기 도금법에 의하여 구리 범프들(12)을 형성한다. 이어서, 폴리이미드와 같은 수지층(14)을 적층(lamination)한다.
도 3, 도 5 및 도 6을 참조하면, 상기 구리 범프들(12) 및 수지층(14) 상에 구리 포일(foil)과 같은 제2 배선층(16)을 위치시킨 후, 핫 프레스 방법에 의해 제1 배선층(10)을 구리 범프(12)들을 통하여 제2 배선층(16)을 접속시킨다. 즉, 화살표로 표시한 바와 같이 제2 배선층(16) 및 제1 배선층(10)에 압력을 가해 구리 범프(12)의 부피가 줄면서 제2 배선층(16)과 구리 범프(12)가 열 압착되어 접합된다.
도 4를 참조하면, 상기 제1 배선층(10) 및 제2 배선층(16)을 필요에 따라 패터닝하여 제1 배선층 패턴(10a) 및 제2 배선층 패턴(16a)을 형성한다. 이에 따라, 제1 배선층 패턴(10a) 및 제2 배선층 패턴(16a)은 구리 범프(12)를 통하여 접속된다.
그런데, 종래의 인쇄 회로 기판은 도 4 및 도 6에 도시한 바와 같이 제2 배선층(16)이 핫 프레스 방법에 의하여 구리 범프(12)에 열 압착되면, 열 압착부분(18)에 크랙(crack, 균열)이 발생한다. 이렇게 균열이 발생한 인쇄 회로 기판을 신뢰성 테스트, 예컨대 온도 사이클 테스트 및 낙하 테스트를 수행하면 열 압착부분(18)이 떨어져 나가게 된다. 따라서, 종래의 인쇄 회로 기판은 열 압착부분(18)으로 인하여 신뢰성이 크게 떨어지게 된다.
물론, 상기 인쇄 회로 기판의 제1 배선층 패턴(10a)에 반도체 칩(미도시)을 접속시킨 반도체 패키지를 가지고, 신뢰성 테스트, 예컨대 온도 사이클 테스트 및 낙하 테스트를 수행할 경우에도 열 압착부분(18)이 떨어져 나가게 되어 반도체 패키지의 신뢰성이 저하된다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 배선층 패턴과 범프간을 잘 접합시켜 배선층 패턴(또는 배선층)과 범프간의 신뢰성을 향상시킬 수 있는 범프 접속 구조를 갖는 인쇄 회로 기판을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 신뢰성을 향상시킬 수 있는 범프 접속 구조를 갖는 인쇄 회로 기판의 제조방법을 제공하는 데 있다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 상기 배선층 패턴과 범프간의 신뢰성을 향상된 인쇄 회로 기판을 이용하고, 솔더 접합 신뢰성도 향상시킬 수 있는 반도체 패키지를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 일 예에 의한 인쇄 회로 기판은 제1 배선층 상에 형성된 복수개의 범프들과, 상기 제1 배선층 상에 형성되고 상기 범프들을 절연하면서 상기 범프의 높이보다 낮게 형성되어 상기 범프의 상부 일정 부분을 돌출시키는 수지층과, 상기 수지층 상에 형성되고, 상기 범프에 대응하여 끼워지는 삽입홀을 가지며 상기 제1 배선층과 상기 범프를 통하여 접속되는 제2 배선층을 포함한다.
상기 범프는 상기 상부 일정 부분이 리벳 가공되어 상기 삽입홀보다 더 큰 직경을 갖는 리벳부를 구비하고, 상기 제2 배선층은 상기 리벳부로 인하여 상기 제1 배선층과 신뢰성 있게 접합될 수 있다. 상기 제1 배선층 및 제2 배선층은 구리층이고, 상기 범프는 전기 도금법에 의하여 형성된 구리 범프일 수 있다.
또한, 본 발명의 다른 예에 의한 인쇄 회로 기판은 제1 배선층 상에 형성된 복수개의 범프들과, 상기 제1 배선층 상에 형성되고, 상기 범프들을 절연하는 수지층과, 상기 수지층 상에 형성되고, 상기 범프에 대응하여 끼워지는 삽입홀을 가지며 상기 제1 배선층과 상기 범프를 통하여 접속되고, 상기 범프의 상부 일정 부분으로써 상기 삽입홀보다 더 큰 직경을 갖는 리벳부가 표면으로부터 돌출되어 상기 제1 배선층과 신뢰성 있게 접합된 제2 배선층을 포함하여 이루어진다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명의 인쇄 회로 기판의 제조방법은 제1 배선층 상에 전기도금에 의하여 복수개의 범프들을 형성한 후, 상기 제1 배선층 상에 상기 범프들을 절연하면서 상기 범프의 높이보다 낮게 하여 상기 범프의 상부 일정 부분을 돌출하면서 수지층을 적층한다. 상기 수지층 상에 상기 범프에 대응하여 끼워지는 삽입홀을 갖는 제2 배선층을 접합하여 상기 제1 배선층과 상기 범프를 통하여 상기 제2 배선층을 접속한다. 상기 제2 배선층 접속시 상기 돌출된 범프의 상부 일정 부분은 리벳 가공되어 상기 삽입홀보다 더 큰 직경을 갖는 리벳부로 변경되어 상기 제2 배선층은 상기 제1 배선층과 신뢰성 있게 접합한다.
상기 제2 배선층의 접속은, 상기 제1 배선층 및 수지층 상에 상기 범프에 대응되어 끼워지는 삽입홀을 갖는 제2 배선층을 위치시키고, 리벳 헤드를 이용하여 핫 프레스 방법에 의해 상기 제2 배선층을 상기 범프에 끼우면서 상기 범프의 상부 일정 부분을 상기 리벳부로 가공하여 수행한다. 상기 제1 배선층 및 제2 배선층은 구리층으로 형성하고, 상기 범프는 구리 범프로 형성할 수 있다.
상기 또 다른 기술적 과제를 달성하기 위하여, 본 발명의 일 예에 의한 반도체 패키지는 제1 배선층 패턴 상에 형성된 복수개의 범프들과, 상기 제1 배선층 패턴 상에 형성되고 상기 범프들을 절연하면서 상기 범프의 높이보다 낮게 형성되어 상기 범프의 상부 일정 부분을 돌출시키는 수지층과, 상기 수지층 상에 형성되고, 상기 범프에 대응하여 끼워지는 삽입홀을 가지며 상기 제1 배선층 패턴과 상기 범프를 통하여 접속되는 제2 배선층 패턴을 포함한다.
상기 수지층 및 제1 배선층 패턴 상부에 형성되면서 상기 제1 배선층 패턴과 접속된 반도체 칩과, 상기 제2 배선층 패턴을 노출하는 솔더 마스크 패턴과, 상기 솔더 마스크 패턴을 제외한 제2 배선층 패턴 상에 형성된 솔더 범프를 구비한다.
상기 범프는 상기 상부 일정 부분이 리벳 가공되어 상기 삽입홀보다 더 큰 직경을 갖는 리벳부를 구비하고, 상기 제2 배선층 패턴은 상기 리벳부로 인하여 상기 제1 배선층 패턴과 신뢰성 있게 접합되고, 상기 솔더 범프는 상기 돌출된 리벳부로 인하여 신뢰성 있게 접합된다.
상기 범프는 상기 제1 배선층 패턴과 상기 제2 배선층 패턴을 접속하는 마이크로 비아이다. 상기 제1 배선층 패턴 및 제2 배선층 패턴은 구리층이고, 상기 범프는 전기 도금법에 의하여 형성된 구리 범프들일 수 있다. 상기 반도체 패키지는 볼 그리드 어레이 형태의 패키지일 수 있다.
본 발명의 다른 예에 의한 반도체 패키지는 제1 배선층 패턴 상에 형성된 복수개의 범프들과, 상기 제1 배선층 패턴 상에 형성되고, 상기 범프들을 절연하는 수지층과, 상기 수지층 상에 형성되고, 상기 범프에 대응하여 끼워지는 삽입홀을 가지며 상기 제1 배선층 패턴과 상기 범프를 통하여 접속되고, 상기 범프의 상부 일정 부분으로써 상기 삽입홀보다 더 큰 직경을 갖는 리벳부를 표면으로부터 돌출되어 상기 제1 배선층과 신뢰성 있게 접합된 제2 배선층 패턴을 포함한다.
상기 수지층 및 제1 배선층 패턴 상부에 형성되면서 상기 제1 배선층 패턴과 접속된 반도체 칩과, 상기 제2 배선층 패턴을 노출하는 솔더 마스크 패턴과, 상기 솔더 마스크 패턴을 제외한 제2 배선층 패턴 상에 신뢰성 있게 접합된 솔더 범프로 이루어진다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니고, 서로 다른 다양한 형태로 구현될 수 있다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
먼저, 도 9 및 도 13을 이용하여 본 발명에 의한 인쇄 회로 기판의 구조를 간단하게 설명한다. 도 9는 편의상 하나의 단위 인쇄 회로 기판을 도시한 것이고, 상기 단위 인쇄 회로 기판들 사이에 수지층, 즉 절연층을 삽입하면서 복수개 적층할 경우 다층의 인쇄 회로 기판을 구성할 수도 있다. 물론, 전자부품으로 사용할 때 상기 단위 인쇄 회로 기판 하나만을 이용할 수 도 있고, 다층의 인쇄 회로 기판 을 이용할 수 도 있다.
도 9 및 도 13을 참조하면, 구리 레일(rail), 즉 구리층으로 이루어지는 제1 배선층(30) 상에 복수개의 범프들(32)이 형성되어 있다. 상기 범프(32)는 전기 도금법에 의하여 형성되고, 구리 범프로 구성한다. 상기 범프(32)는 제1 배선층(30) 상에 전기 도금법에 의하여 형성되기 때문에, 제1 배선층(30) 상에 단단하게(robustly) 접합된다. 상기 범프(32)는 후에 제2 배선층(36)과 접속되어 마이크로비아(microvia)가 된다.
상기 제1 배선층(30) 상에 상기 범프들(32)을 절연하는 절연층으로써 수지층(34)이 형성되어 있다. 상기 수지층(34)은 상기 범프(32)의 상부 표면보다 낮은 높이로 형성되어 있다. 상기 수지층(34) 상에 형성되고, 상기 범프(32)에 대응하여 끼워지는 삽입홀(37)을 가지며 상기 제1 배선층(30)과 상기 범프(32)를 통하여 접속되는 제2 배선층(36)을 구비한다. 상기 제2 배선층(36)은 구리층으로 구성한다.
상기 제2 배선층(36)의 표면으로부터 상기 범프(32)의 상부 일정 부분으로써 상기 삽입홀(37)보다 더 큰 직경을 갖는 리벳부(42)를 돌출시켜 상기 제1 배선층(30)과 신뢰성 있게 접합된다. 상기 돌출된 리벳부(42)는 상기 범프(32)의 상부 일정 부분을 리벳 가공하여 상기 삽입홀(37)보다 더 큰 직경을 갖도록 한 것이다. 결과적으로, 상기 제2 배선층(36)은 상기 리벳부(42)로 인하여 상기 제1 배선층(30)과 신뢰성 있게 접합된다.
다음에, 본 발명에 의한 인쇄 회로 기판의 제조방법을 설명한다.
이하, 도 7 내지 도 10에 설명하는 인쇄 회로 기판은 알서 설명한 바와 같이 편의상 하나의 단위 인쇄 회로 기판의 제조방법을 설명한 것이다. 상기 단위 인쇄 회로 기판들 사이에 절연층으로 수지층을 삽입하면서 복수개 적층하여 제조할 경우 다층의 인쇄 회로 기판을 제조할 수도 있다.
도 7 내지 도 10은 본 발명에 의한 범프 접속 구조를 갖는 인쇄 회로 기판의 제조 방법을 설명하기 위하여 도시한 단면도들이고, 도 11 내지 도 13은 도 9의 핫 프레스 공정(방법)을 보다 상세하게 설명하기 위한 일부 확대 단면도들이다.
도 7 및 도 8을 참조하면, 구리 레일(rail), 즉 구리층으로 이루어지는 제1 배선층(30) 상에 전기 도금법에 의하여 복수개의 범프들(32)을 형성한다. 상기 범프(32)는 구리 범프로 형성한다. 상기 범프(32)는 제1 배선층(30) 상에 전기 도금법에 의하여 형성되기 때문에, 제1 배선층(30) 상에 단단하게(robustly) 접합된다. 상기 범프(32)는 후에 제2 배선층(36)과 접속되는 마이크로비아(microvia)이다. 상기 제1 배선층(30)의 표면은 울퉁불퉁하지 않으며 평평하게 형성한다.
이어서, 상기 제1 배선층(30) 상에 폴리이미드와 같은 수지층(34)을 상기 범프(32)의 높이보다 낮게 적층(lamination)한다. 이에 따라, 상기 범프(32)는 상기 수지층(34)에 의하여 절연되면서 상부 일정 부분(도 11의 35)이 돌출된다.
도 9, 도 11 내지 도 13을 참조하면, 상기 범프(32) 및 수지층(34) 상에 구리 포일(foil), 즉 구리층으로 제2 배선층(36)을 위치시키는데, 상기 제2 배선층(36)은 상기 범프(32)에 대응하여 끼워지는 삽입홀들(37)을 갖는다. 이어서, 핫 프레스 방법에 의해 제2 배선층(36)을 범프(32)와 열 압착으로 접합시켜 제2 배선 층(36)이 제1 배선층(30)과 범프(32)를 통하여 접속된다.
여기서, 도 11 내지 도 13을 이용하여 삽입홀(37)을 갖는 제2 배선층(36)을 범프(32)에 열 압착하는 방법을 설명한다.
도 11을 참조하면, 범프(32)의 하부 직경은 X2이고, 상부 직경은 X1이고, 높이는 Y1이다. 상기 하부 직경(X2)과 상부 직경(X1)의 차이는 크지 않지만 도 11에서는 편의상 크게 도시하였다. 상기 제1 배선층(30) 상에 형성된 범프(32)의 높이(Y1)는 수지층(34)에 비하여 높기 때문에, Y2의 높이만큼 범프(32)의 상부 일정 부분(35)은 돌출된다. 이렇게 수지층(34)보다 돌출된 범프(32) 및 수지층(34) 상에 상기 돌출된 범프(32)에 대응되게 X3의 직경의 삽입홀(37)을 구비하는 제2 배선층(36)을 위치시킨다. 상기 삽입홀(36)의 직경(X3)과 범프(32)의 상부 직경(X1)은 거의 비슷하게 구성한다.
도 12 및 도 13을 참조하면, 화살표로 표시한 바와 같이 핫 프레스 방법에 의해 삽입홀(37)을 구비하는 제2 배선층(36) 및 제1 배선층(30)에 압력을 가하여 제2 배선층(36)을 범프(32) 및 수지층(34)에 열 압착시킨다. 상기 핫 프레스 방법에 의해 제2 배선층(36)을 열 압착할 때 리벳 헤어(38)를 이용한다. 상기 리벳 헤어(38)의 하단부는 상기 돌출된 범프(32)의 상부 일정 부분(35)에 압력을 가하여 리벳부(도 13의 42)를 만들 수 있게 홈(40)을 구비한다.
리벳 헤어(38)를 이용하여 상기 돌출된 범프(32)의 상부 일정 부분(35)에 압력을 가하여 리벳 가공을 하게 되면, 상기 범프(32)의 상부 일정 부분(35)이 상기 삽입홀(37)보다 큰 직경(X4)을 갖는 리벳부(42)로 가공된다. 상기 리벳부(42)는 상 기 제2 배선층(36) 및 수지층(34)의 상부 표면보다 Y3 만큼 돌출되어 형성된다. 상기 리벳부(42)의 돌출 높이 Y3은 리벳 가공에 의해 상기 Y2보다 조금 낮게 된다. 이렇게 상기 제2 배선층(36) 및 수지층(34)보다 돌출되어 형성되고, 상기 삽입홀(37)보다 직경이 더 크게 형성된 리벳부(42)로 인하여 상기 제2 배선층(36)과 범프(32)는 리벳 원리에 의해 신뢰성 있게 접합된다. 상기 리벳 가공시 제2 배선층(36)이 수지층(34)에 완전히 접착하는 것으로 도시하였으나, 상기 수지층(34) 상에 삽입 부재(미도시)를 위치시킬 경우 제2 배선층(36)이 수지층(34)에 완전히 접착하지 않을 수도 있다.
결과적으로, 본 발명의 인쇄 회로 기판은 제2 배선층(36)과 범프(32)간의 열압착부분이 존재하더라도 리벳부(42)로 인하여 신뢰성 있게 제2 배선층(36)과 범프들(32)이 접합되어 균열이 발생하지 않는다. 이에 따라, 본 발명의 인쇄 회로 기판을 신뢰성 테스트, 예컨대 온도 사이클 테스트 및 낙하 테스트를 수행하면 열 압착부분이 떨어져 나가지 않아 신뢰성이 크게 향상된다. 상기 온도 사이클 테스트는 -65℃에서 30분, 125℃에서 30분 700 사이클로 수행한다.
다시 도 10을 참조하면, 상기 제1 배선층(30) 및 제2 배선층(36)을 필요에 따라 패터닝하여 제1 배선층 패턴(30a) 및 제2 배선층 패턴(36a)을 형성한다. 이에 따라, 제1 배선층 패턴(30a) 및 제2 배선층 패턴(36a)은 범프(32)를 통하여 접속된다.
더하여, 상기 제2 배선층 패턴(36a) 상에는 도 14와 같이 제2 배선층 패턴(36a)을 제외한 부분에 솔더 마스크 패턴(54)을 형성하고, 상기 제2 배선층 패 턴(36a) 상에는 솔더 범프(또는 솔더 볼, 56)를 더 형성하여 인쇄 회로 기판을 제조할 수도 있다.
이하에서는, 본 발명의 인쇄 회로 기판을 반도체 칩을 적층하는 데 이용하여 패키지를 구현한 것이다. 상기 도 14에 도시한 반도체 패키지는 볼 그리드 어레이(BGA)형태의 패키지로써 단층인 경우이고, 필름 패키지 형태이다. 앞서 설명한 바와 같이, 단층의 패키지를 복수층 적층하게 되면 적층 패키지가 되는 것이다. 본 발명은 단층 패키지뿐만 아니라 적층 패키지를 구현할 수도 있다. 더하여, 본 발명의 인쇄 회로 기판은 BGA 형태의 패키지나 필름 패키지뿐만 아니라 다른 패키지에도 적용할 수 있다.
도 14는 본 발명에 의한 인쇄 회로 기판을 이용하여 반도체 패키지를 구현한 일 예를 도시한 단면도이고, 도 15는 도 14의 패키지용 접속 패드의 단면 확대도이다.
구체적으로, 도 10의 인쇄 회로 기판의 제1 배선층 패턴(30a) 상에 칩용 접속 패드(50)를 이용하여 반도체 칩(52)이 적층되어 있다. 상기 제2 배선층 패턴(36a) 상에는 제2 배선층 패턴(36a)을 제외한 부분에 솔더 마스크 패턴(54)이 형성되어 있다. 상기 제2 배선층 패턴(36a) 및 범프(32)의 리벳부(42) 상에 솔더 범프(또는 솔더 볼, 56)가 형성되어 있다.
상기 솔더 범프(56)는 돌출된 리벳부(42) 상에 형성되기 때문에 솔더 범프(56)와 제2 배선층 패턴(36a) 및 범프들(32)과 솔더 접합 신뢰성이 향상되게 접 합된다. 이에 따라, 본 발명의 반도체 패키지는 신뢰성 테스트, 예컨대 온도 사이클 테스트 및 낙하 테스트를 수행하면 상기 솔더 범프(56)와, 제2 배선층 패턴(36a) 및 범프간(32)의 접합 부분이 잘 떨어지지 않아 신뢰성이 크게 향상된다. 상기 제2 배선층 패턴(36a), 범프(32) 및 솔더 범프(56)가 마더 보드(미도시) 상에 접속될 때는 패키지용 접속 패드 역할을 수행한다.
상술한 바와 같이 본 발명의 인쇄 회로 기판은 범프들에 대응하여 끼워지는 삽입홀을 갖는 제2 배선층과 상부 일부 부분이 리벳 가공된 리벳부를 이용하여 제2 배선층과 범프가 신뢰성 있게 접합된다. 특히, 본 발명의 인쇄 회로 기판은 제2 배선층과 범프간의 열 압착부분이 존재하더라도 리벳부로 인하여 신뢰성 있게 제2 배선층과 범프가 접합되어 신뢰성이 향상된다.
본 발명의 인쇄 회로 기판 제조방법은 범프에 대응하여 끼워지는 삽입홀을 갖는 제2 배선층을 상부 일정 부분이 돌출된 범프에 핫 프레스 방법에 의하여 압착하면서 리벳 가공하여 리벳부를 형성한다. 이에 따라, 본 발명의 인쇄 회로 기판의 제조방법은 상부 일정 부분이 돌출된 리벳부를 이용하여 제2 배선층과 범프가 잘 접합되어 신뢰성을 향상시킬 수 있다.
본 발명은 상기 인쇄 회로 기판에 반도체 칩을 부착하고, 리벳부를 갖는 범프 및 제2 배선층 패턴에 솔더 범프를 형성하고 솔더 접합 신뢰성도 향상시킨 반도체 패키지를 구현할 수 있다.

Claims (18)

  1. 제1 배선층 상에 형성된 복수개의 범프들;
    상기 제1 배선층 상에 형성되고 상기 범프들을 절연하면서 상기 범프의 높이보다 낮게 형성되어 상기 범프의 상부 일정 부분을 돌출시키는 수지층; 및
    상기 수지층 상에 형성되고, 상기 범프에 대응하여 끼워지는 삽입홀을 가지며 상기 제1 배선층과 상기 범프를 통하여 접속되는 제2 배선층을 포함하고,
    상기 범프는 상기 상부 일정 부분이 리벳 가공되어 상기 삽입홀보다 더 큰 직경을 갖는 리벳부를 구비하고, 상기 제2 배선층은 상기 리벳부로 인하여 상기 제1 배선층과 신뢰성 있게 접합되는 것을 특징으로 하는 인쇄 회로 기판.
  2. 제1항에 있어서, 상기 범프는 상기 제1 배선층과 상기 제2 배선층을 접속하는 마이크로비아인 것을 특징으로 하는 인쇄 회로 기판.
  3. 제1항에 있어서, 상기 제1 배선층 및 제2 배선층은 구리층이고, 상기 범프는 전기 도금법에 의하여 형성된 구리 범프인 것을 특징으로 하는 인쇄 회로 기판.
  4. 제1항에 있어서, 상기 제2 배선층을 패터닝하여 형성된 제2 배선층 패턴과, 상기 제2 배선층 패턴을 노출하는 솔더 마스크 패턴과, 상기 솔더 마스크 패턴을 제외한 제2 배선층 패턴 상에 신뢰성 있게 형성된 솔더 범프들을 더 포함하여 이루 어지는 것을 특징으로 하는 인쇄 회로 기판.
  5. 제1 배선층 상에 형성된 복수개의 범프들;
    상기 제1 배선층 상에 형성되고, 상기 범프들을 절연하는 수지층; 및
    상기 수지층 상에 형성되고, 상기 범프에 대응하여 끼워지는 삽입홀을 가지며 상기 제1 배선층과 상기 범프를 통하여 접속되고, 상기 범프의 상부 일정 부분으로써 상기 삽입홀보다 더 큰 직경을 갖는 리벳부가 표면으로부터 돌출되어 상기 제1 배선층과 신뢰성 있게 접합된 제2 배선층을 포함하여 이루어지는 것을 특징으로 하는 인쇄 회로 기판.
  6. 제5항에 있어서, 상기 제1 배선층 및 제2 배선층은 구리층이고, 상기 범프는 전기 도금법에 의하여 형성된 구리 범프인 것을 특징으로 하는 인쇄 회로 기판.
  7. 제1 배선층 상에 전기도금에 의하여 복수개의 범프들을 형성하는 단계;
    상기 제1 배선층 상에 상기 범프들을 절연하면서 상기 범프의 높이보다 낮게 하여 상기 범프의 상부 일정 부분을 돌출하면서 수지층을 적층하는 단계; 및
    상기 수지층 상에 상기 범프에 대응하여 끼워지는 삽입홀을 갖는 제2 배선층을 접합하여 상기 제1 배선층과 상기 범프를 통하여 상기 제2 배선층을 접속하되,
    상기 돌출된 범프의 상부 일정 부분은 리벳 가공되어 상기 삽입홀보다 더 큰 직경을 갖는 리벳부로 변경되어, 상기 제2 배선층은 상기 제1 배선층과 신뢰성 있 게 접합하는 것을 특징으로 하는 인쇄 회로 기판의 제조방법.
  8. 제7항에 있어서, 상기 제2 배선층을 접속하는 단계는,
    상기 제1 배선층 및 수지층 상에 상기 범프에 대응되어 끼워지는 삽입홀을 갖는 제2 배선층을 위치시키는 단계와, 리벳 헤드를 이용하여 핫 프레스 방법에 의해 상기 제2 배선층을 상기 범프들에 끼우면서 상기 범프의 상부 일정 부분을 상기 리벳부로 가공하는 것을 특징으로 하는 인쇄 회로 기판의 제조방법.
  9. 제7항에 있어서, 상기 제1 배선층 및 제2 배선층은 구리층으로 형성하고, 상기 범프는 구리 범프로 형성하는 것을 특징으로 하는 인쇄 회로 기판의 제조방법.
  10. 제7항에 있어서, 상기 제2 배선층을 패터닝하여 제2 배선층 패턴을 형성하고, 상기 제2 배선층 패턴을 노출하는 솔더 마스크 패턴을 형성하고, 상기 솔더 마스크 패턴을 제외한 제2 배선층 패턴 상에 신뢰성 있게 솔더 범프를 더 형성하는 것을 특징으로 하는 인쇄 회로 기판의 제조방법.
  11. 제1 배선층 패턴 상에 형성된 복수개의 범프들;
    상기 제1 배선층 패턴 상에 형성되고 상기 범프들을 절연하면서 상기 범프의 높이보다 낮게 형성되어 상기 범프의 상부 일정 부분을 돌출시키는 수지층; 및
    상기 수지층 상에 형성되고, 상기 범프에 대응하여 끼워지는 삽입홀을 가지 며 상기 제1 배선층 패턴과 상기 범프를 통하여 접속되는 제2 배선층 패턴;
    상기 수지층 및 제1 배선층 패턴 상부에 형성되면서 상기 제1 배선층 패턴과 접속된 반도체 칩;
    상기 제2 배선층 패턴을 노출하는 솔더 마스크 패턴; 및
    상기 솔더 마스크 패턴을 제외한 제2 배선층 패턴 상에 형성된 솔더 범프를 구비하고,
    상기 범프는 상기 상부 일정 부분이 리벳 가공되어 상기 삽입홀보다 더 큰 직경을 갖는 리벳부를 구비하고, 상기 제2 배선층 패턴은 상기 리벳부로 인하여 상기 제1 배선층 패턴과 신뢰성 있게 접합되고, 상기 솔더 범프는 상기 돌출된 리벳부로 인하여 신뢰성 있게 접합되는 것을 특징으로 하는 반도체 패키지.
  12. 제11항에 있어서, 상기 범프는 상기 제1 배선층 패턴과 상기 제2 배선층 패턴을 접속하는 마이크로비아인 것을 특징으로 하는 반도체 패키지.
  13. 제11항에 있어서, 상기 제1 배선층 패턴 및 제2 배선층 패턴은 구리층이고, 상기 범프는 전기 도금법에 의하여 형성된 구리 범프인 것을 특징으로 하는 반도체 패키지.
  14. 제11항에 있어서, 상기 반도체 패키지는 볼 그리드 어레이 형태의 패키지인 것을 특징으로 하는 반도체 패키지.
  15. 제1 배선층 패턴 상에 형성된 복수개의 범프들;
    상기 제1 배선층 패턴 상에 형성되고, 상기 범프들을 절연하는 수지층; 및
    상기 수지층 상에 형성되고, 상기 범프에 대응하여 끼워지는 삽입홀을 가지며 상기 제1 배선층 패턴과 상기 범프를 통하여 접속되고, 상기 범프의 상부 일정 부분으로써 상기 삽입홀보다 더 큰 직경을 갖는 리벳부를 표면으로부터 돌출되어 상기 제1 배선층 패턴과 신뢰성 있게 접합된 제2 배선층 패턴;
    상기 수지층 및 제1 배선층 패턴 상부에 형성되면서 상기 제1 배선층 패턴과 접속된 반도체 칩;
    상기 제2 배선층 패턴을 노출하는 솔더 마스크 패턴; 및
    상기 솔더 마스크 패턴을 제외한 제2 배선층 패턴 상에 신뢰성 있게 접합된 솔더 범프로 이루어지는 것을 특징으로 하는 반도체 패키지.
  16. 제15항에 있어서, 상기 범프는 상기 제1 배선층 패턴과 상기 제2 배선층 패턴을 접속하는 마이크로비아인 것을 특징으로 하는 반도체 패키지.
  17. 제15항에 있어서, 상기 제1 배선층 패턴 및 제2 배선층 패턴은 구리층이고, 상기 범프는 전기 도금법에 의하여 형성된 구리 범프인 것을 특징으로 하는 반도체 패키지.
  18. 제15항에 있어서, 상기 반도체 패키지는 볼 그리드 어레이 형태의 패키지인 것을 특징으로 하는 반도체 패키지.
KR1020060085883A 2006-09-06 2006-09-06 신뢰성 있는 범프 접속 구조를 갖는 인쇄 회로 기판 및 그제조방법, 및 이를 이용한 반도체 패키지 KR100752672B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060085883A KR100752672B1 (ko) 2006-09-06 2006-09-06 신뢰성 있는 범프 접속 구조를 갖는 인쇄 회로 기판 및 그제조방법, 및 이를 이용한 반도체 패키지
US11/850,576 US7759795B2 (en) 2006-09-06 2007-09-05 Printed circuit board having reliable bump interconnection structure, method of fabricating the same, and semiconductor package using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060085883A KR100752672B1 (ko) 2006-09-06 2006-09-06 신뢰성 있는 범프 접속 구조를 갖는 인쇄 회로 기판 및 그제조방법, 및 이를 이용한 반도체 패키지

Publications (1)

Publication Number Publication Date
KR100752672B1 true KR100752672B1 (ko) 2007-08-29

Family

ID=38615564

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060085883A KR100752672B1 (ko) 2006-09-06 2006-09-06 신뢰성 있는 범프 접속 구조를 갖는 인쇄 회로 기판 및 그제조방법, 및 이를 이용한 반도체 패키지

Country Status (2)

Country Link
US (1) US7759795B2 (ko)
KR (1) KR100752672B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070054512A1 (en) * 2005-09-08 2007-03-08 International Business Machines Corporation Topography compensating land grid array interposer
US7632708B2 (en) * 2005-12-27 2009-12-15 Tessera, Inc. Microelectronic component with photo-imageable substrate
JP5410580B1 (ja) 2012-08-09 2014-02-05 日本特殊陶業株式会社 配線基板
JP2014127623A (ja) * 2012-12-27 2014-07-07 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法
CN108289387A (zh) * 2018-01-25 2018-07-17 郑州云海信息技术有限公司 一种含有焊针的线路板设计加工方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111189A (ja) 1999-10-12 2001-04-20 North:Kk 配線回路基板とその製造方法
KR20060018220A (ko) * 2003-05-12 2006-02-28 가부시키가이샤 노스 플렉시블 회로기판 및 그 제조방법과 플렉시블 다층배선회로기판 및 그 제조방법
KR20190000990A (ko) * 2017-06-26 2019-01-04 정재하 운전석 수동식 음료거치대

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216807A (en) * 1988-05-31 1993-06-08 Canon Kabushiki Kaisha Method of producing electrical connection members
US5342999A (en) * 1992-12-21 1994-08-30 Motorola, Inc. Apparatus for adapting semiconductor die pads and method therefor
US5434452A (en) * 1993-11-01 1995-07-18 Motorola, Inc. Z-axis compliant mechanical IC wiring substrate and method for making the same
DE4446471C2 (de) * 1994-12-23 1997-05-22 Fraunhofer Ges Forschung Verfahren zur Montage eines Chips auf einem flexiblen Schaltungsträger
US5969418A (en) * 1997-12-22 1999-10-19 Ford Motor Company Method of attaching a chip to a flexible substrate
JP2000200962A (ja) 1999-01-07 2000-07-18 Sumitomo Electric Ind Ltd バンプ付きフレキシブルプリント配線板およびその製造方法
JP2002270718A (ja) * 2001-03-07 2002-09-20 Seiko Epson Corp 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
WO2002074029A1 (en) * 2001-03-14 2002-09-19 Ibiden Co., Ltd. Multilayer printed wiring board
JP3990962B2 (ja) * 2002-09-17 2007-10-17 新光電気工業株式会社 配線基板の製造方法
KR100553562B1 (ko) 2003-09-23 2006-02-22 삼성전자주식회사 솔더 범프 구조 및 그 제조 방법
US6867121B2 (en) * 2003-01-16 2005-03-15 International Business Machines Corporation Method of apparatus for interconnecting a relatively fine pitch circuit layer and adjacent power plane(s) in a laminated construction
JP2004297019A (ja) * 2003-03-28 2004-10-21 Seiko Epson Corp 半導体装置、回路基板及び電子機器
US7012017B2 (en) * 2004-01-29 2006-03-14 3M Innovative Properties Company Partially etched dielectric film with conductive features
JP4852236B2 (ja) * 2004-10-08 2012-01-11 パナソニック株式会社 バンプ付きメンブレンおよびその製造方法およびウエハの検査方法
US7292055B2 (en) * 2005-04-21 2007-11-06 Endicott Interconnect Technologies, Inc. Interposer for use with test apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111189A (ja) 1999-10-12 2001-04-20 North:Kk 配線回路基板とその製造方法
KR20060018220A (ko) * 2003-05-12 2006-02-28 가부시키가이샤 노스 플렉시블 회로기판 및 그 제조방법과 플렉시블 다층배선회로기판 및 그 제조방법
KR20190000990A (ko) * 2017-06-26 2019-01-04 정재하 운전석 수동식 음료거치대

Also Published As

Publication number Publication date
US20080054462A1 (en) 2008-03-06
US7759795B2 (en) 2010-07-20

Similar Documents

Publication Publication Date Title
JP4541753B2 (ja) 電子部品実装構造の製造方法
US7884484B2 (en) Wiring board and method of manufacturing the same
EP2172089B1 (en) Method for manufacturing a multilayer wiring element having pin interface
JP5306789B2 (ja) 多層配線基板及びその製造方法
TWI459871B (zh) Built-in parts wiring board, built-in parts wiring board manufacturing methods
KR100996914B1 (ko) 칩 내장 인쇄회로기판 및 그 제조방법
JP5795196B2 (ja) 半導体パッケージ
JP2007324354A (ja) 半導体装置
KR20060063654A (ko) 칩 내장 기판의 제조 방법
JP4864810B2 (ja) チップ内蔵基板の製造方法
KR100752672B1 (ko) 신뢰성 있는 범프 접속 구조를 갖는 인쇄 회로 기판 및 그제조방법, 및 이를 이용한 반도체 패키지
JP2009252942A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5093104B2 (ja) 受動部品内蔵インターポーザ
JP2007103614A (ja) 半導体装置および半導体装置の製造方法
JP4360240B2 (ja) 半導体装置と半導体装置用多層基板
JP4654971B2 (ja) 積層型半導体装置
JP4593444B2 (ja) 電子部品実装構造体の製造方法
US11540396B2 (en) Circuit board structure and manufacturing method thereof
JP5590097B2 (ja) 部品内蔵配線板
JP2008311508A (ja) 電子部品パッケージおよびその製造方法
JP5649771B2 (ja) 部品内蔵配線板
JP2011066122A (ja) 回路基板
JP2008270324A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法
JP5733378B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2008078303A (ja) Ｌｇａ用搭載基板と半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee