JP5410580B1 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP5410580B1 JP5410580B1 JP2012177397A JP2012177397A JP5410580B1 JP 5410580 B1 JP5410580 B1 JP 5410580B1 JP 2012177397 A JP2012177397 A JP 2012177397A JP 2012177397 A JP2012177397 A JP 2012177397A JP 5410580 B1 JP5410580 B1 JP 5410580B1
- Authority
- JP
- Japan
- Prior art keywords
- connection terminal
- layer
- main surface
- wiring board
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09672—Superposed layout, i.e. in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2072—Anchoring, i.e. one structure gripping into another
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0597—Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
Abstract
【解決手段】本発明に係る配線基板は、絶縁層及び導体層がそれぞれ1層以上積層された積層体を有する配線基板であって、積層体上に互いに離間して形成された複数の接続端子と、複数の接続端子間に、当該複数の接続端子の高さよりも低い位置まで充填された充填部材と、を備え、接続端子の断面は、積層体と接する側の第1の主面の幅が、第1の主面に対向する第2の主面の幅よりも広い台形状であることを特徴とする。
【選択図】図3
Description
本発明は、上記の事情に対処してなされたものであり、接続端子の接着強度を確保して、接続端子が途中の製造工程で倒れたり、剥がれてしまうのを抑制できる配線基板を提供することを目的とする。
図1は、第1の実施形態における配線基板100の平面図(表面側)である。図2は、図1の線分I−Iにおける配線基板100の一部断面図である。図3は、配線基板100の表面側に形成された接続端子T1及び金属配線L3(配線パターン)の構成図である。図3(a)は、平面図、図3(b)は、図3(a)の線分II−IIにおける断面図である。なお、以下の説明では、半導体チップが接続される側を表面側とし、マザーボードやソケット等(以下、マザーボード等と称する)が接続される側を裏面側とする。また、接続端子T1及び金属配線L3は、導体層34を構成する。
図1〜3に示す配線基板100は、コア基板2と、半導体チップ(不図示)との接続端子T1が複数形成され、コア基板2の表面側に積層されるビルドアップ層3(表面側)と、ビルドアップ層3の表面側に積層され、複数の接続端子T1間を充填する充填部材4と、充填部材4の表面側に積層され、複数の接続端子T1を露出する開口5aが形成されたソルダーレジスト層5と、マザーボード等(不図示)との接続端子T11が複数形成され、コア基板2の裏面側に積層されるビルドアップ層13(裏面側)と、ビルドアップ層13の裏面側に積層され、接続端子T11の少なくとも一部を露出する開口14aが形成されたソルダーレジスト層14と、を備える。
ビルドアップ層3は、コア基板2の表面側に積層された樹脂絶縁層31,33及び導体層32,34からなる。樹脂絶縁層31は、熱硬化性樹脂組成物からなり、表面に金属配線L2をなす導体層32が形成されている。また、樹脂絶縁層31には、コア導体層21と導体層32とを電気的に接続するビア35が形成されている。樹脂絶縁層33は、熱硬化性樹脂組成物からなり、表層に複数の接続端子T1を有する導体層34が形成されている。また、樹脂絶縁層33には、導体層32と導体層34とを電気的に接続するビア36が形成されている。ここで、樹脂絶縁層31,33及び導体層32は積層体を構成する。
ビルドアップ層13は、コア基板2の裏面側に積層された樹脂絶縁層131,133及び導体層132,134からなる。樹脂絶縁層131は、熱硬化性樹脂組成物からなり、裏面に金属配線L12をなす導体層132が形成されている。また、樹脂絶縁層131には、コア導体層22と導体層132とを電気的に接続するビア135が形成されている。樹脂絶縁層133は、熱硬化性樹脂組成物からなり、表層に1以上の接続端子T11を有する導体層134が形成されている。また、樹脂絶縁層133には、導体層132と導体層134とを電気的に接続するビア136が形成されている。
図4〜図10は、第1の実施形態に係る配線基板100の製造工程を示す図である。以下、図4〜図10を参照して、配線基板100の製造方法について説明する。
板状の樹脂製基板の表面及び裏面に銅箔が貼付された銅張積層板を準備する。また、銅張積層板に対してドリルを用いて孔あけ加工を行い、スルーホール23となる貫通孔を所定位置にあらかじめ形成しておく。そして、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことでスルーホール23内壁にスルーホール導体24を形成し、銅張積層板の両面に銅めっき層を形成する(図4(a)参照)。
コア基板2の表面及び裏面に、樹脂絶縁層31,131となるエポキシ樹脂を主成分とするフィルム状絶縁樹脂材料をそれぞれ重ね合わせて配置する。そして、この積層物を真空圧着熱プレス機で加圧加熱し、フィルム状絶縁樹脂材料を熱硬化させながら圧着する。次に、従来周知のレーザー加工装置を用いてレーザー照射を行い、樹脂絶縁層31,131にビアホール37a,137aをそれぞれ形成する(図5(a)参照)。
次に、ビルドアップ層3の表層をなす複数の接続端子T1間を、接続端子T1よりも低い位置まで充填部材4で充填する。接続端子T1間に充填部材4を充填する方法としては、種々の手法を採用することができる。以下、この充填部材4を接続端子T1間に充填する充填方法について説明する。なお、下記の第1〜第4の充填方法において、充填部材4となる絶縁性樹脂をコートする方法として、印刷、ラミネート、ロールコート、スピンコート等種々の手法を用いることができる。
この第1の充填方法では、表層に接続端子T1が形成されたビルドアップ層3の表面に熱硬化性の絶縁性樹脂を薄くコートして熱硬化させた後、硬化した絶縁性樹脂を接続端子T1の上面よりも低くなるまで研磨する。なお、この充填部材4を研磨により除去する際は、充填部材4を下地である樹脂絶縁層33表面が露出するまで除去しないことに留意する。
この第2の充填方法では、表層に接続端子T1が形成されたビルドアップ層3の表面に熱硬化性の絶縁性樹脂を薄くコートした後、絶縁性樹脂を溶融する溶剤で、接続端子T1上面を覆う余分な絶縁性樹脂を除去した後、絶縁性樹脂を熱硬化させる。なお、この充填部材4を除去する際は、充填部材4を下地である樹脂絶縁層33表面が露出するまで除去しないことに留意する。
この第3の充填方法では、表層に接続端子T1が形成されたビルドアップ層3の表面に熱硬化性の絶縁性樹脂を厚くコートして熱硬化させた後、半導体素子の実装領域以外の領域をマスクし、接続端子T1の上面よりも低くなるまで絶縁性樹脂をRIE(Reactive Ion Etching)等によりドライエッチングする。第3の充填方法で充填部材4を接続端子T1間に充填する場合、充填部材4とソルダーレジスト層5とが一体的に形成される。なお、この充填部材4を除去する際は、充填部材4を下地である樹脂絶縁層33表面が露出するまで除去しないことに留意する。
図8は、第4の充填方法の説明図である。以下、図8を参照して、第4の充填方法について説明する。第4の充填方法では、表層に配線導体T1が形成されたビルドアップ層3の表面に光硬化性の絶縁性樹脂を厚くコートした後(図8(a)参照)、後にソルダーレジスト層の開口5aとなるべき領域の内側領域をマスクして絶縁性樹脂を露光・現像して、開口5aの外側領域となるべき絶縁性樹脂を光硬化させる(図8(b)参照)。次に、炭酸ナトリウム水溶液(濃度1重量%)に、この製造途中の配線基板100を短時間(未感光部の絶縁性樹脂表面が若干膨潤する程度の時間)浸漬する(図8(c)参照)。
充填部材4及び樹脂絶縁層134の表面に、それぞれフィルム状のソルダーレジストをプレスして積層する。積層したフィルム状のソルダーレジストを露光・現像して、複数の接続端子T1の表面及び側面を露出させるNSMD形状の開口5aが形成されたソルダーレジスト層5と、各接続端子T11の表面の一部を露出させるSMD形状の開口14aが形成されたソルダーレジスト層14とを得る。なお、充填工程において上述した第3,第4の充填方法を採用した場合、充填部材4及びソルダーレジスト層5が一体的に形成されるため、この工程において、ソルダーレジスト層5を積層する必要はない。
次に、接続端子T1の露出面を過硫酸ナトリウム等によりエッチングして、接続端子T1表面の酸化膜等の不純物を除去する。なお、このエッチングにより接続端子T1の主面の周囲(外周)に段差が形成される。その後、還元剤を用いた無電解還元めっきにより、接続端子T1,T11の露出面に金属めっき層Mを形成する。無電解置換めっきにより接続端子T1の露出面に金属めっき層Mを形成する場合は、接続端子T1の露出面の金属が置換されて金属めっき層Mが形成される。このため、接続端子T1の露出面を過硫酸ナトリウム等によりエッチングしなくとも、接続端子T1の主面の周囲に段差が形成される。
厚みが5〜30μmの半田層を接続端子T1の露出面にコートする場合、接続端子T1の露出面を少しだけエッチング(ソフトエッチング)し、接続端子T1の露出面に形成された酸化膜を除去する。この際、接続端子T1の主面の周囲に段差が形成される。次にSn(錫)粉末、Ag(銀)、Cu(銅)などの金属を含むイオン性化合物及びフラックスを混合したペースト(例えば、ハリマ化成株式会社:スーパーソルダー(製品名))を、接続端子T1の露出面全面を覆うように、NSMD形状の開口5a内全体に薄く塗布する。その後、リフローを行い、接続端子T1の露出面にSnとAg、もしくは、Sn、Ag及びCuの合金からなる半田層を形成する。
厚みが10μm以下の半田層を接続端子T1の露出面にコートする場合、接続端子T1の露出面を少しだけエッチング(ソフトエッチング)し、接続端子T1の露出面に形成された酸化膜を除去する。この際、接続端子T1の主面の周囲に段差が形成される。次に、接続端子T1の露出面に無電解Sn(錫)めっきを行うことによりSnめっき層を形成し、このSnめっき層の全面を覆うようにしてフラックスを塗布する。その後、リフローを行い、接続端子T1にめっきされたSnめっき層を溶融させて接続端子T1の主面に半田層を形成する。この際、溶融したSnは、表面張力により、接続端子T1の主面に凝集する。
半田印刷により、接続端子T11上に形成された金属めっき層M上に半田ペーストを塗布した後、所定の温度と時間でリフローを行い、接続端子T11上に半田ボールBを形成し、図1,図2に示す配線基板100を得る。
図11は、第2の実施形態における配線基板200の平面図(表面側)である。図12は、図11の線分I−Iにおける配線基板200の一部断面図である。図13は、配線基板200の表面側に形成された接続端子T2の構成図である。図13(a)は、接続端子T2の平面図である。図13(b)は、図12(a)のII−IIにおける断面図である。以下、図11〜図13を参照して配線基板200の構成について説明するが、図1〜図3を参照して説明した配線基板100と同一の構成については同一の符号を付して重複した説明を省略する。
配線基板200の表面側では、コア導体層21と電気的に接続する蓋めっき層41が形成され、この蓋めっき層41と導体層32及び導体層32と導体層34とが、それぞれフィルドビア42及びフィルドビア43により電気的に接続されている。フィルドビア42,43は、ビアホール44aとビアホール44a内側にめっきにより充填されたビア導体44bとを有する。また、ビルドアップ層3の最表層には、後述する接続端子T2だけが形成され、接続端子T2と同一層において接続される配線パターンや配線パターンを覆うソルダーレジスト層は形成されていない。ここで、樹脂絶縁層31,33及び導体層32は積層体を構成する。
配線基板200の裏面側では、コア導体層22と電気的に接続する蓋めっき層141が形成され、この蓋めっき層141と導体層132及び導体層132と導体層134とが、それぞれフィルドビア142及びフィルドビア143により電気的に接続されている。フィルドビア142,143は、ビアホール144aとビアホール144a内側にめっきにより充填されたビア導体144bとを有する。
図14は、第3の実施形態における配線基板300の平面図(表面側)である。図15は、図14の線分I−Iにおける配線基板300の一部断面図である。図16は、配線基板300の表面側に形成された接続端子T3の構成図である。図16(a)は、接続端子T3の平面図である。図16(b)は、図16(a)のII−IIにおける断面図である。
配線基板300の表面側は、コア導体層21と電気的に接続する蓋めっき層41が形成され、この蓋めっき層41と導体層32とが、フィルドビア42により電気的に接続されている。フィルドビア42は、ビアホール44aとビアホール44a内側にめっきにより充填されたビア導体44bとを有する。
配線基板300の裏面側の構成は、コア導体層22と電気的に接続する蓋めっき層141が形成され、この蓋めっき層141と導体層132とが、フィルドビア142により電気的に接続されている。フィルドビア142は、ビアホール144aとビアホール144a内側にめっきにより充填されたビア導体144bとを有する。また、導体層132上には、ビアを介さずに、マザーボード等(不図示)との接続端子T11が直接形成されている。
図17〜図18は、第3の実施形態に係る配線基板300の製造工程を示す図である。以下、図17〜図18を参照して、配線基板300の製造方法について説明する。なお、コア基板工程、充填工程、ソルダーレジスト層工程、めっき工程、バックエンド工程については、それぞれ、図4、図7〜図10を参照して説明した第1の実施形態に係る配線基板100の製造方法と同じであるため重複した説明を省略する。
コア基板2の表面及び裏面に、樹脂絶縁層31,131となるエポキシ樹脂を主成分とするフィルム状絶縁樹脂材料をそれぞれ重ね合わせて配置する。そして、この積層物を真空圧着熱プレス機で加圧加熱し、フィルム状絶縁樹脂材料を熱硬化させながら圧着する。次に、従来周知のレーザー加工装置を用いてレーザー照射を行い、樹脂絶縁層31,131にビアホール44a,144aをそれぞれ形成する(図17参照(a))。
次に、めっきレジストMR1,MR11を剥離せずに、フォトレジストを樹脂絶縁層31,131上に形成された無電解銅めっき層上にラミネートして、露光・現像を行い、所望の形状にめっきレジストMR2,MR12を形成する。その後、このめっきレジストMR2,MR12をマスクとして、電解めっきにより、銅をめっきして、所望の銅めっきパターンを得る(図18(a)参照)。
図1〜図3を参照して説明した配線基板100、図11〜図13を参照して説明した配線基板200、図14〜図16を参照して説明した配線基板300では、接続端子T1〜T3間にそれぞれ充填する充填部材4の上面は、平坦(フラット)となっていたが、充填部材4の上面は、必ずしも平坦(フラット)である必要はなく、例えば、図19に示すように、充填部材4の上面が丸みを帯びた、いわゆるフィレット形状となっていてもよい。
Claims (5)
- 絶縁層及び導体層がそれぞれ1層以上積層された積層体を有する配線基板であって、
前記積層体上に互いに離間して形成された複数の接続端子と、
前記複数の接続端子間に、全体が当該複数の接続端子の高さよりも低い位置まで充填された充填部材と、
を備え、
前記接続端子の断面は、前記積層体と接する側の第1の主面の幅が、前記第1の主面に対向する第2の主面の幅よりも広い台形状であることを特徴とする配線基板。 - 前記接続端子の第1の主面は、
前記積層体と当接する当接面と、
前記当接面の両端に、前記積層体と当接していない離間面と、
を有することを特徴とする請求項1に記載の配線基板。 - 前記当接面の幅は、前記第2の主面の幅よりも広いことを特徴とする請求項2に記載の配線基板。
- 前記充填部材は、ソルダーレジストとして機能することを特徴とする請求項1乃至請求項3のいずれか1項に記載の配線基板。
- 前記積層体上には、前記複数の接続端子を露出する開口を有するとともに前記複数の接続端子と接続されてなる配線パターンを覆うソルダーレジスト層を有し、
前記配線パターンの断面は、前記積層体と接する側の第3の主面の幅が、前記第3の主面に対向する第4の主面の幅よりも広い台形状であり、
前記複数の接続端子の少なくとも一部は、前記第2の主面の幅に対する前記第1の主面の幅の比が、前記配線パターンの前記第4の主面の幅に対する前記第3の主面の幅の比よりも大きいことを特徴とする請求項1乃至請求項4のいずれか1項に記載の配線基板。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012177397A JP5410580B1 (ja) | 2012-08-09 | 2012-08-09 | 配線基板 |
US14/236,038 US9699905B2 (en) | 2012-08-09 | 2013-07-12 | Wiring board |
PCT/JP2013/004304 WO2014024381A1 (ja) | 2012-08-09 | 2013-07-12 | 配線基板 |
CN201380002504.0A CN103733740B (zh) | 2012-08-09 | 2013-07-12 | 布线基板 |
KR1020147001897A KR101523479B1 (ko) | 2012-08-09 | 2013-07-12 | 배선기판 |
EP13821782.3A EP2874477B1 (en) | 2012-08-09 | 2013-07-12 | Wiring board |
TW102127929A TWI524830B (zh) | 2012-08-09 | 2013-08-05 | Wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012177397A JP5410580B1 (ja) | 2012-08-09 | 2012-08-09 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5410580B1 true JP5410580B1 (ja) | 2014-02-05 |
JP2014036160A JP2014036160A (ja) | 2014-02-24 |
Family
ID=50067651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012177397A Active JP5410580B1 (ja) | 2012-08-09 | 2012-08-09 | 配線基板 |
Country Status (7)
Country | Link |
---|---|
US (1) | US9699905B2 (ja) |
EP (1) | EP2874477B1 (ja) |
JP (1) | JP5410580B1 (ja) |
KR (1) | KR101523479B1 (ja) |
CN (1) | CN103733740B (ja) |
TW (1) | TWI524830B (ja) |
WO (1) | WO2014024381A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2634485B1 (fr) * | 1988-07-21 | 1992-02-28 | Sanopi | Glycosaminoglycanes selectivement o-acyles, leur preparation et compositions pharmaceutiques les contenant |
JP2016071250A (ja) * | 2014-09-30 | 2016-05-09 | 住友大阪セメント株式会社 | 電極付き基板 |
US9620446B2 (en) * | 2014-12-10 | 2017-04-11 | Shinko Electric Industries Co., Ltd. | Wiring board, electronic component device, and method for manufacturing those |
WO2017065027A1 (ja) | 2015-10-13 | 2017-04-20 | 株式会社村田製作所 | 樹脂基板、部品実装樹脂基板、樹脂基板の製造方法、部品実装樹脂基板の製造方法 |
CN106604540B (zh) * | 2015-10-19 | 2019-08-13 | 南昌欧菲光电技术有限公司 | 电路板 |
JP2017152536A (ja) * | 2016-02-24 | 2017-08-31 | イビデン株式会社 | プリント配線板及びその製造方法 |
JP2018019071A (ja) * | 2016-07-14 | 2018-02-01 | 住友ベークライト株式会社 | 半導体装置の製造方法 |
KR20190012485A (ko) * | 2017-07-27 | 2019-02-11 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조 방법 |
KR20210065986A (ko) * | 2018-09-28 | 2021-06-04 | 다이니폰 인사츠 가부시키가이샤 | 배선 기판 및 배선 기판의 제조 방법 |
CN112867243A (zh) * | 2021-01-06 | 2021-05-28 | 英韧科技(上海)有限公司 | 多层电路板 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5597469A (en) * | 1995-02-13 | 1997-01-28 | International Business Machines Corporation | Process for selective application of solder to circuit packages |
JP3346263B2 (ja) * | 1997-04-11 | 2002-11-18 | イビデン株式会社 | プリント配線板及びその製造方法 |
JP4066522B2 (ja) * | 1998-07-22 | 2008-03-26 | イビデン株式会社 | プリント配線板 |
JP2002353593A (ja) * | 2001-05-25 | 2002-12-06 | Toppan Printing Co Ltd | プリント配線板およびその製造方法 |
JP2003124590A (ja) * | 2001-10-17 | 2003-04-25 | Sumitomo Electric Ind Ltd | 回路基板とその製造方法及び高出力モジュール |
JP2005166917A (ja) * | 2003-12-02 | 2005-06-23 | Fujikura Ltd | プリント配線板およびその製造方法 |
TWI231028B (en) * | 2004-05-21 | 2005-04-11 | Via Tech Inc | A substrate used for fine-pitch semiconductor package and a method of the same |
JP4609074B2 (ja) | 2005-01-13 | 2011-01-12 | 日立化成工業株式会社 | 配線板及び配線板の製造方法 |
JP2006216842A (ja) * | 2005-02-04 | 2006-08-17 | Matsushita Electric Ind Co Ltd | メモリカードおよびプリント配線板 |
TWI286454B (en) | 2005-03-09 | 2007-09-01 | Phoenix Prec Technology Corp | Electrical connector structure of circuit board and method for fabricating the same |
CN100589681C (zh) * | 2005-06-15 | 2010-02-10 | 日本特殊陶业株式会社 | 布线基板及其制造方法 |
TWI267969B (en) | 2005-11-15 | 2006-12-01 | Advanced Semiconductor Eng | Circuit substrate, method of fabricating the same and chip package structure using the same |
JP2008047655A (ja) * | 2006-08-11 | 2008-02-28 | Mitsui Mining & Smelting Co Ltd | 配線基板およびその製造方法 |
KR100752672B1 (ko) * | 2006-09-06 | 2007-08-29 | 삼성전자주식회사 | 신뢰성 있는 범프 접속 구조를 갖는 인쇄 회로 기판 및 그제조방법, 및 이를 이용한 반도체 패키지 |
JP4303282B2 (ja) * | 2006-12-22 | 2009-07-29 | Tdk株式会社 | プリント配線板の配線構造及びその形成方法 |
JP4331769B2 (ja) * | 2007-02-28 | 2009-09-16 | Tdk株式会社 | 配線構造及びその形成方法並びにプリント配線板 |
JP4548459B2 (ja) * | 2007-08-21 | 2010-09-22 | セイコーエプソン株式会社 | 電子部品の実装構造体 |
KR101018161B1 (ko) * | 2009-09-07 | 2011-02-28 | 삼성전기주식회사 | 배선판 및 그 제조방법 |
JP5444050B2 (ja) | 2010-03-12 | 2014-03-19 | 三菱製紙株式会社 | ソルダーレジストパターンの形成方法 |
JP2012009586A (ja) * | 2010-06-24 | 2012-01-12 | Shinko Electric Ind Co Ltd | 配線基板、半導体装置及び配線基板の製造方法 |
JPWO2012056883A1 (ja) * | 2010-10-26 | 2014-03-20 | 株式会社村田製作所 | 複合基板、モジュール、複合基板の製造方法 |
-
2012
- 2012-08-09 JP JP2012177397A patent/JP5410580B1/ja active Active
-
2013
- 2013-07-12 KR KR1020147001897A patent/KR101523479B1/ko active IP Right Grant
- 2013-07-12 EP EP13821782.3A patent/EP2874477B1/en active Active
- 2013-07-12 US US14/236,038 patent/US9699905B2/en active Active
- 2013-07-12 WO PCT/JP2013/004304 patent/WO2014024381A1/ja active Application Filing
- 2013-07-12 CN CN201380002504.0A patent/CN103733740B/zh active Active
- 2013-08-05 TW TW102127929A patent/TWI524830B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
WO2014024381A1 (ja) | 2014-02-13 |
TWI524830B (zh) | 2016-03-01 |
EP2874477A4 (en) | 2016-06-22 |
KR20140048214A (ko) | 2014-04-23 |
EP2874477B1 (en) | 2017-08-30 |
CN103733740B (zh) | 2016-08-31 |
JP2014036160A (ja) | 2014-02-24 |
EP2874477A1 (en) | 2015-05-20 |
CN103733740A (zh) | 2014-04-16 |
KR101523479B1 (ko) | 2015-05-27 |
US9699905B2 (en) | 2017-07-04 |
TW201414387A (zh) | 2014-04-01 |
US20150334837A1 (en) | 2015-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5415632B2 (ja) | 配線基板 | |
JP5410580B1 (ja) | 配線基板 | |
JP5341227B1 (ja) | 配線基板 | |
JP5502139B2 (ja) | 配線基板 | |
JP5913063B2 (ja) | 配線基板 | |
JP2014078551A (ja) | 配線基板、配線基板の製造方法 | |
JP2013105908A (ja) | 配線基板 | |
JP5913055B2 (ja) | 配線基板 | |
JP2014089996A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131015 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5410580 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |