JP4066522B2 - プリント配線板 - Google Patents

プリント配線板 Download PDF

Info

Publication number
JP4066522B2
JP4066522B2 JP20618998A JP20618998A JP4066522B2 JP 4066522 B2 JP4066522 B2 JP 4066522B2 JP 20618998 A JP20618998 A JP 20618998A JP 20618998 A JP20618998 A JP 20618998A JP 4066522 B2 JP4066522 B2 JP 4066522B2
Authority
JP
Japan
Prior art keywords
conductor pattern
insulating substrate
protective film
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20618998A
Other languages
English (en)
Other versions
JP2000040868A (ja
Inventor
輝代隆 塚田
光広 近藤
健司 千原
直人 石田
篤史 庄田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP20618998A priority Critical patent/JP4066522B2/ja
Priority to EP99931459A priority patent/EP1143776B1/en
Priority to PCT/JP1999/003898 priority patent/WO2000005933A1/ja
Priority to KR10-2000-7011431A priority patent/KR100385422B1/ko
Priority to DE69935009T priority patent/DE69935009T2/de
Publication of JP2000040868A publication Critical patent/JP2000040868A/ja
Priority to US09/740,424 priority patent/US6809415B2/en
Application granted granted Critical
Publication of JP4066522B2 publication Critical patent/JP4066522B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0594—Insulating resist or coating with special shaped edges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0597—Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

【０００１】
【技術分野】
本発明は，導体パターンの密着強度に優れたプリント配線板に関する。
【０００２】
【従来技術】
図５（Ａ）に示すごとく，従来のプリント配線板９は，絶縁基板２と，該絶縁基板２に設けた複数の導体パターン９３と，これらを被覆する絶縁性保護膜９４とよりなる。
上記導体パターン９３は，上記絶縁基板２に密着した底面９３１の幅ａが上面９３２の幅ｂと等しい断面長方形である。また，上記導体パターン９３の側面９３５は，上記絶縁性保護膜９４によって完全に被覆してある。
上記導体パターン９３は，配線用，外部端子用に用いられる。また，上記導体パターン９３は，上記絶縁性保護膜９４の形成後に形成されている。
【０００３】
【解決しようとする課題】
しかしながら，上記従来のプリント配線板９には，次の問題がある。
即ち，上記導体パターン９３は断面長方形であり，底面９３１の幅ａが上面９３２の幅ｂと等しく，上記絶縁基板２に密着する部分が比較的少ない。そのため，上記絶縁基板２への上記導体パターン９３の密着強度が低い。それ故，図５（Ｂ）に示すごとく，熱応力等の外力が加わった場合に，上記導体パターン９３が，上記絶縁基板２の表面から剥離するおそれがある。
【０００４】
これを解決するため，図６（Ａ）に示すごとく，上記導体パターン９３を，上記底面９３１の幅ａが上面９３２の幅ｂよりも大きい断面台形に形成することが考えられる。
しかし，この場合には，上記導体パターン９３の形成時に，上記導体パターン９３を形成するためのメッキ等が，アンダーカット状の上記絶縁性保護膜９４を押し上げる。そのため，図６（Ｂ）に示すごとく，上記絶縁性保護膜９４が，上記絶縁基板２の表面から剥離するおそれがある。
また，図６（Ｃ）に示すごとく，上記絶縁性保護膜９４の底面と上記絶縁基板２の表面との間に上記導体パターン９３の一部９３９がもぐり込み，隣の導体パターン９３と接触（短絡）するおそれもある。
【０００５】
また，プリント配線板の導体パターン９３に，例えば接続端子用のメッキ９５及び半田ボール９６等を接合させる場合がある。
上記導体パターン９３の側面９３５は，上記絶縁性保護膜９４によって完全に被覆してある。そのため，半田ボール９６は上記導体パターン９３の側面９３５に引っ掛かる部分がない。それ故，図７（Ａ）に示すごとく，半田ボール９６に横方向の力がかかると，半田ボール９６が上記導体パターン９３から剥離するおそれがある。
【０００６】
これを解決するため，図７（Ｂ）に示すごとく，半田ボール９６が上記導体パターン９３の側面９３５側に侵入できるように，上記導体パターン９３の側面９３５を完全に露出させることが考えられる。
しかし，この場合には，上記半田ボール９６は上記導体パターン９３の側面９３５側に侵入して，機械的強度の比較的低い絶縁基板２に接触する。この絶縁基板２との接触部分は半田ボールの表面張力によって非常に少なくなっている。そのため，半田ボール９６に横方向の力がかかると，その力が絶縁基板２に集中的に作用して，上記絶縁基板２に亀裂９９が生じるおそれがある。
【０００７】
本発明は，かかる従来の問題点に鑑みてなされたもので，絶縁基板への導体パターンの密着強度に優れ，かつ絶縁基板の損傷を防止できるプリント配線板を提供しようとするものである。
【０００８】
【課題の解決手段】
請求項１に記載の発明は，絶縁基板と，該絶縁基板に設けた導体パターンと，上記絶縁基板と上記導体パターンとを被覆する絶縁性保護膜とよりなるプリント配線板において，
上記導体パターンは，上記絶縁基板に密着した基底部の底面幅が上方部の上面幅よりも大きい断面台形であり，
かつ上記基底部の側面は上記絶縁性保護膜によって被覆してあり，一方上記上方部の側面が上記絶縁性保護膜から露出しており，
上記導体パターンの上方部は，その上面及び側面がメッキで被覆されており，
また，上記導体パターンの上方部の上面は上記絶縁性保護膜の表面よりも下方に存在する一方で，上記メッキの最上部は上記絶縁性保護膜の表面よりも上方に存在することを特徴とするプリント配線板にある。
【０００９】
本発明において最も注目すべきことは，上記導体パターンは基底部の底面幅が上方部の上面幅よりも大きい断面台形であり，上記基底部の側面は上記絶縁性保護膜によって被覆してあり，上記上方部の側面は露出していることである。
【００１０】
次に，本発明の作用につき説明する。
本発明のプリント配線板においては，上記導体パターンは断面台形であり，基底部の底面幅が上方部の上面幅よりも大きく，上記絶縁基板に密着する部分が比較的多い。そのため，断面長方形の導体パターンに比べて，上記絶縁基板への上記導体パターンの密着強度を高くすることができる。それ故，上記絶縁基板の表面からの上記導体パターンの剥離を防止することができる。
【００１１】
また，上記導体パターンは，上記絶縁性保護膜の形成前に形成されることが好ましい。この場合には，上記導体パターンの形成時に，上記絶縁性保護膜は存在しないので，上記導体パターンが上記絶縁性保護膜を押し上げることがない。それ故，上記絶縁基板の表面からの上記絶縁性保護膜の剥離を防止することができる。
また，上記絶縁性保護膜の底面と上記絶縁基板の表面との間に，上記導体パターンの一部がもぐり込むことがないので，隣り合う導体パターン同士の接触（短絡）を防止することができる。
【００１２】
また，上記導体パターンは，上記上方部の側面を上記絶縁性保護膜から露出させている。そのため，上記導体パターンに，例えば半田ボール等を接合させる際に，上記導体パターンの上方部の側面側に半田ボール等を侵入させることができる。それ故，接合後の半田ボール等に横方向の力がかかっても，この半田ボールには上記上方部の側面に引っ掛かる部分があるので，上記導体パターンからの半田ボール等の剥離を防止することができる。
【００１３】
また，上記導体パターンは，上記基底部の側面を上記絶縁性保護膜によって被覆してある。そのため，例えば半田ボール等は上記絶縁基板に接触することなく，これよりも機械的強度の高い上記導体パターンに接触する。それ故，接合後の半田ボールに横方向の力がかかっても，その力は上記導体パターンに作用するので，上記絶縁基板に亀裂等の損傷が生じることを防止することができる。
【００１４】
また，上記導体パターンは，略左右対称の断面台形であることが好ましい。この場合には，上記導体パターンの形成が容易である。
また，上記基底部の底面幅から上記上方部の上面幅を差し引いた値の半分の値を，上記導体パターンの高さで除した値は，０．１〜２．５の範囲となることが好ましい。この場合には，上記導体パターンの基底部の側面と上記絶縁性保護膜との接触面積が大きくなる。また，上記絶縁性保護膜によって上方から上記基底部の側面を充分に押さえつけることもできる。それ故，絶縁基板への上記導体パターンの密着強度をより一層高くすることができる。
【００１５】
なお，上記基底部の底面幅から上記上方部の上面幅を差し引いた値の半分の値を，上記導体パターンの高さで除した値が，０．１未満の場合には，上記導体パターンの基底部の側面と上記絶縁性保護膜との接触面積が少なくなる。また，上記絶縁性保護膜によって上方から上記基底部の側面を充分に押さえつけることができない場合がある。一方，上記の値が，２．５を越える場合には，上記導体パターンの露出部分の面積が少なくなり，半導体部品との接続エリアが小さくなるので，強度が低くなるおそれがある。
【００１６】
次に，請求項２に記載の発明のように，上記基底部の高さは，上記導体パターンの高さの５０％以上で１００％未満であることが好ましい。
この場合には，上記基底部の側面を上記絶縁性保護膜によって確実に被覆することができる。それ故，例えば導体パターンに接合した半田ボール等に横方向の力がかかっても，上記絶縁基板の損傷を確実に防止することができる。
【００１７】
なお，上記基底部の高さが，上記導体パターンの高さの５０％未満である場合には，上記基底部の側面を上記絶縁性保護膜によって確実に被覆することができない場合がある。そのため，例えば導体パターンに接合した半田ボール等に横方向にかかる力が，上記基底部下の絶縁基板に加わり，この絶縁基板に亀裂等の損傷が生じるおそれがある。一方，１００％である場合には，上記導体パターンの上方部が存在しなくなる。
【００１８】
次に，請求項３に記載の発明のように，上記導体パターンの上方部は，その上面及び側面がメッキで被覆されている。
これにより，上記導体パターンへの上記半田ボールの接合を容易にすることができる。
【００１９】
次に，請求項３に記載の発明のように，上記導体パターンの表面には半田ボールが接合されているとともに，上記半田ボールは上記導体パターンの側面に係止されていることが好ましい。
この場合には，上記導体パターンの表面に接合された半田ボールに対して横方向の力がかかっても，上記半田ボールは上記導体パターンの側面に係止されているので，上記導体パターンからの半田ボールの剥離を防止することができる。
【００２０】
【発明の実施の形態】
実施形態例１
本発明の実施形態例にかかるプリント配線板について，図１，図２を用いて説明する。
本例のプリント配線板１は，図１，図２に示すごとく，絶縁基板２と，該絶縁基板２に設けた導体パターン３と，上記絶縁基板２と上記導体パターン３とを被覆する絶縁性保護膜としてのソルダーレジスト４とよりなる。
上記導体パターン３は，図１に示すごとく，上記絶縁基板２に密着した基底部３１の底面３１０の幅ｃが上方部３２の上面３２０の幅ｄよりも大きい断面台形である。
また，上記基底部３１の側面３１５は上記ソルダーレジスト４によって被覆してあり，一方上記上方部３２の側面３２５が上記ソルダーレジスト４から露出している。
【００２１】
また，上記基底部３１の高さｈは，上記導体パターンの高さｐの９５％である。
また，上記導体パターン３の上方部３２は，その上面３２０及び側面３２５を接続端子用のメッキ５で被覆されている。
また，このメッキ５を介して，上記導体パターン３の表面には半田ボール６が接合されているとともに，上記半田ボール６は上記導体パターン３の上方部３２の側面３２５に係止されている。
【００２２】
以下，上記プリント配線板１の製造方法に従って説明する。
まず，図２（Ａ）に示すごとく，ガラスエポキシ基板等からなる絶縁基板に銅箔を張り付けた銅張積層板に対して，エッチング等を施すことによって，上記絶縁基板２上に，底面３１０の幅ｃが上面３２０の幅ｄよりも大きい断面台形の導体パターン３を複数個形成する。
具体的には，上記底面３１０の幅ｃは３０〜２００μｍ，上記上面３２０の幅ｄは１０〜１８０μｍとすることが好ましい。本例においては，上記底面３１０の幅ｃを８０μｍ，上記上面３２０の幅ｄを７０μｍ，上記導体パターン３の高さｐを３５μｍとする。
【００２３】
次いで，図２（Ｂ）に示すごとく，上記導体パターン３を形成した絶縁基板２の表面全体に，ソルダーレジスト４の高さが略一定となるように，ソルダーレジスト４を塗布する。このとき，上記導体パターン３の配置に拘わらず，ソルダーレジスト４の表面４１は平らに形成する。
【００２４】
次いで，図２（Ｃ）に示すごとく，上記ソルダーレジスト４の表面４１に対して，各導体パターン３を個々に露出させるようにレーザを照射する。そして，上記導体パターン３の高さｐの５％が露出した段階で，レーザ照射を止めてソルダーレジスト４の除去を停止する。
これにより，上記上方部３２の上面３２０と側面３２５とが，上記ソルダーレジスト４の開口部４０から露出した状態となる。一方，上記導体パターン３の基底部３１の高さｈは略３３μｍとなる。
【００２５】
次いで，図２（Ｄ）に示すごとく，所定の導体パターン３に対してメッキ処理を行うことによって，その上方部３２の上面３２０と側面３２５とを接続端子用のメッキ５で被覆する。このメッキ５は，例えば銅，金，ニッケル等の金属からなる。
次いで，図２（Ｅ）に示すごとく，上記メッキ５の表面に半田ボール（図示略）を供給して，これを加熱溶融させる。これにより，上記メッキ５を介して，上記導体パターン３の上方部３２に半田ボール６を接合する。
【００２６】
また，接続端子用の上記メッキ５の最上部は，上記ソルダーレジスト４の表面４１よりも高い位置に形成される。
これにより，例えば接続用の半田ボールや半田ペースト等が接合しやすくなる。また，上記プリント配線板１の電気的テストを行うにあたって，このテストに用いられる端子，例えばプローブや異方性導電ゴム等に接触しやすくなる。
一方，上記メッキ５の最上部が，上記ソルダーレジスト４の表面４１よりも低い位置に形成される場合には，上記接合，接触が困難になるおそれがある。
【００２７】
次に，本例の作用につき説明する。
本例のプリント配線板１においては，図１に示すごとく，上記導体パターン３は断面台形であり，基底部３１の底面３１０の幅ｃが上方部３２の上面３２０の幅ｄよりも大きく，上記絶縁基板２に密着する部分が比較的多い。そのため，従来例に示した断面長方形の導体パターン９３に比べて，上記絶縁基板２への上記導体パターン３の密着強度を高くすることができる。それ故，上記絶縁基板２の表面からの上記導体パターン３の剥離を防止することができる。
【００２８】
また，上記導体パターン３は，上記のごとく，上記ソルダーレジスト４の形成前に形成されている。そのため，上記導体パターン３の形成時に，上記ソルダーレジスト４は存在しないので，上記導体パターン３が上記ソルダーレジスト４を押し上げることがない。それ故，上記絶縁基板２の表面からの上記ソルダーレジスト４の剥離を防止することができる。
また，上記ソルダーレジスト４の底面と上記絶縁基板２の表面との間に，上記導体パターン３の一部がもぐり込むことがないので，隣り合う導体パターン同士の接触（短絡）を防止することができる。
【００２９】
また，上記導体パターン３は，上記上方部３２の側面３２５を上記ソルダーレジスト４から露出させている。そのため，上記導体パターン３の表面に上記メッキ５を介して上記半田ボール６を接合させる際に，上記導体パターン３の上方部３２の側面３２５側に半田ボール６を侵入させることができる。それ故，接合後の半田ボール６に横方向の力がかかっても，図２（Ｅ）に示すごとく，この半田ボール６には上記上方部３２の側面３２５に引っ掛かる係止部分６３があるので，上記導体パターン３からの半田ボール６の剥離を防止することができる。
【００３０】
また，上記導体パターン３は，上記基底部３１の側面３１５を上記ソルダーレジスト４によって被覆してある。そのため，半田ボール６は上記絶縁基板２に接触することなく，これよりも機械的強度の高い上記導体パターン３に接触する。それ故，接合後の半田ボール６に横方向の力がかかっても，その力は上記導体パターン３に作用するので，上記絶縁基板２に亀裂等の損傷が生じることを防止することができる。
【００３１】
また，上記導体パターン３は，左右対称の断面台形であるので，その形成が容易である。
また，上記底面３１０の幅ｃから上記上面３２０の幅ｄを差し引いた値の半分の値を，上記導体パターン３の高さｐで除した値｛（ｃ−ｄ）／２｝／ｐは，０．１〜２．５の範囲内の略０．１４となる。これにより，上記導体パターン３の基底部３１の側面３１５と上記ソルダーレジスト４との接触面積が大きくなり，上記ソルダーレジスト４によって上方から上記基底部３１の側面３１５を充分に押さえつけることができる。それ故，絶縁基板２への上記導体パターン３の密着強度をより一層高くすることができる。
なお，上記導体パターン３の側面３１５，３２５は，上記のごとく平面でもよいし，凹状の曲面でもよい。
【００３２】
次に，上記導体パターン３の基底部３１の高さｈは，上記導体パターン３の高さｐの９５％である。これにより，上記基底部３１の側面３１５を上記ソルダーレジスト４によって確実に被覆することができる。それ故，導体パターン３の表面に接合した半田ボール６に横方向の力がかかっても，上記絶縁基板２の損傷を確実に防止することができる。
次に，上記導体パターン３の上方部３２は，その上面３２０及び側面３２５を上記メッキ５で被覆されている。これにより，上記導体パターン３への上記半田ボール６の接合を容易にすることができる。
【００３３】
実施形態例２
本例は，図３に示すごとく，上記導体パターン３の配置に対応して，上記ソルダーレジスト４の表面４２を凹凸状に形成したものである。
即ち，図４（Ａ）に示すごとく，上記銅張積層板にエッチング等を施すことによって，上記絶縁基板２上に，底面３１０の幅ｃが上面３２０の幅ｄよりも大きい断面台形の導体パターン３を複数個形成する。
次いで，図４（Ｂ）に示すごとく，上記導体パターン３を形成した絶縁基板２の表面全体に，ソルダーレジスト４の厚みが略一定となるように，ソルダーレジスト４を塗布する。このとき，上記導体パターン３の配置に対応して，ソルダーレジスト４の表面４２は凹凸状に形成される。
【００３４】
次いで，図４（Ｃ）に示すごとく，上記ソルダーレジスト４の表面４２に対して，各導体パターン３を個々に露出させるようにレーザを照射する。そして，上記導体パターン３の高さｐの５％が露出した段階で，レーザ照射を止めてソルダーレジスト４の除去を停止する。これにより，上記上方部３２の上面３２０と側面３２５とが，上記ソルダーレジスト４の開口部４０から露出した状態となる。一方，上記導体パターン３の基底部３１の高さｈは，上記導体パターン３の高さｐの９５％となる。
【００３５】
次いで，実施形態例１と同様に，図４（Ｄ）に示すごとく，所定の導体パターン３に対してメッキ処理を行い，その上方部３２をメッキ５で被覆する。
次いで，図４（Ｅ）に示すごとく，上記メッキ５の表面の半田ボール（図示略）を加熱溶融させて，上記メッキ５を介して，上記導体パターン３の上方部３２に半田ボール６を接合する。
その他は，実施形態例１と同様である。
本例においても，実施形態例１と同様の作用効果を有する。
【００３６】
【発明の効果】
上述のごとく，本発明によれば，絶縁基板への導体パターンの密着強度に優れ，かつ絶縁基板の損傷を防止できるプリント配線板を提供することができる。
【図面の簡単な説明】
【図１】実施形態例１における，プリント配線板の断面図。
【図２】実施形態例１における，プリント配線板の製造方法の説明図。
【図３】実施形態例２における，プリント配線板の断面図。
【図４】実施形態例２における，プリント配線板の製造方法の説明図。
【図５】従来例における，（Ａ）断面長方形の導体パターンを設けたプリント配線板の断面図，（Ｂ）導体パターンの剥離を示す説明図。
【図６】従来例における，（Ａ）断面台形の導体パターンを設けたプリント配線板の断面図，（Ｂ）ソルダーレジストの剥離を示す説明図，（Ｃ）導体パターンの短絡を示す説明図。
【図７】従来例における，（Ａ）半田ボールの剥離を示す説明図，（Ｂ）絶縁基板の亀裂を示す説明図。
【符号の説明】
１．．．プリント配線板，
２．．．絶縁基板，
３．．．導体パターン，
３１．．．基底部，
３１０．．．底面，
３１５．．．側面，
３２．．．上方部，
３２０．．．上面，
３２５．．．側面，
４．．．ソルダーレジスト（絶縁性保護膜），
５．．．メッキ，
６．．．半田ボール，

Claims (3)

  1. 絶縁基板と，該絶縁基板に設けた導体パターンと，上記絶縁基板と上記導体パターンとを被覆する絶縁性保護膜とよりなるプリント配線板において，
    上記導体パターンは，上記絶縁基板に密着した基底部の底面幅が上方部の上面幅よりも大きい断面台形であり，
    かつ上記基底部の側面は上記絶縁性保護膜によって被覆してあり，一方上記上方部の側面が上記絶縁性保護膜から露出しており，
    上記導体パターンの上方部は，その上面及び側面がメッキで被覆されており，
    また，上記導体パターンの上方部の上面は上記絶縁性保護膜の表面よりも下方に存在する一方で，上記メッキの最上部は上記絶縁性保護膜の表面よりも上方に存在することを特徴とするプリント配線板。
  2. 請求項１において，上記基底部の高さは，上記導体パターンの高さの５０％以上で１００％未満であることを特徴とするプリント配線板。
  3. 請求項１又は２において，上記導体パターンの表面には半田ボールが接合されているとともに，上記半田ボールは上記導体パターンの側面に係止されていることを特徴とするプリント配線板。
JP20618998A 1998-07-22 1998-07-22 プリント配線板 Expired - Fee Related JP4066522B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP20618998A JP4066522B2 (ja) 1998-07-22 1998-07-22 プリント配線板
EP99931459A EP1143776B1 (en) 1998-07-22 1999-07-21 Printed-circuit board and method of manufacture thereof
PCT/JP1999/003898 WO2000005933A1 (fr) 1998-07-22 1999-07-21 Carte a circuit imprime et procede de fabrication correspondant
KR10-2000-7011431A KR100385422B1 (ko) 1998-07-22 1999-07-21 프린트 배선판 및 그 제조방법
DE69935009T DE69935009T2 (de) 1998-07-22 1999-07-21 Gedruckte leiterplatte und deren herstellungsverfahren
US09/740,424 US6809415B2 (en) 1998-07-22 2000-12-19 Printed-circuit board and method of manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20618998A JP4066522B2 (ja) 1998-07-22 1998-07-22 プリント配線板

Publications (2)

Publication Number Publication Date
JP2000040868A JP2000040868A (ja) 2000-02-08
JP4066522B2 true JP4066522B2 (ja) 2008-03-26

Family

ID=16519294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20618998A Expired - Fee Related JP4066522B2 (ja) 1998-07-22 1998-07-22 プリント配線板

Country Status (6)

Country Link
US (1) US6809415B2 (ja)
EP (1) EP1143776B1 (ja)
JP (1) JP4066522B2 (ja)
KR (1) KR100385422B1 (ja)
DE (1) DE69935009T2 (ja)
WO (1) WO2000005933A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100475187C (zh) * 2002-12-06 2009-04-08 高露洁-棕榄公司 组合物

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100396787B1 (ko) * 2001-11-13 2003-09-02 엘지전자 주식회사 반도체 패키지용 인쇄회로기판의 와이어 본딩패드 형성방법
JP2004066017A (ja) * 2002-08-01 2004-03-04 Nippon Paint Co Ltd ソルダーレジスト膜の形成方法
CN1326432C (zh) * 2002-12-23 2007-07-11 矽统科技股份有限公司 无焊垫设计的高密度电路板及其制造方法
US7081209B2 (en) * 2003-07-09 2006-07-25 Taiwan Semiconductor Manufacturing Co., Ltd. Solder mask removal method
US7307222B2 (en) * 2003-09-24 2007-12-11 Agilent Technologies, Inc. Printed circuit board test access point structures and method for making the same
JP2005183464A (ja) * 2003-12-16 2005-07-07 Nitto Denko Corp 配線回路基板
KR20120104641A (ko) 2004-02-04 2012-09-21 이비덴 가부시키가이샤 다층프린트배선판
TWI231028B (en) * 2004-05-21 2005-04-11 Via Tech Inc A substrate used for fine-pitch semiconductor package and a method of the same
JP4351129B2 (ja) * 2004-09-01 2009-10-28 日東電工株式会社 配線回路基板
US7626829B2 (en) * 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
JP4955263B2 (ja) * 2004-12-15 2012-06-20 イビデン株式会社 プリント配線板
GB0505826D0 (en) * 2005-03-22 2005-04-27 Uni Microelektronica Ct Vsw Methods for embedding of conducting material and devices resulting from said methods
JP4738971B2 (ja) * 2005-10-14 2011-08-03 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JP2007317852A (ja) * 2006-05-25 2007-12-06 Fujikura Ltd プリント配線板及び基板間接続構造
US7964800B2 (en) 2006-05-25 2011-06-21 Fujikura Ltd. Printed wiring board, method for forming the printed wiring board, and board interconnection structure
JP5072283B2 (ja) * 2006-07-31 2012-11-14 三洋電機株式会社 回路基板
TWI320680B (en) * 2007-03-07 2010-02-11 Phoenix Prec Technology Corp Circuit board structure and fabrication method thereof
JP5227531B2 (ja) * 2007-03-30 2013-07-03 日本発條株式会社 ディスク装置用サスペンション
US8709934B2 (en) * 2007-06-05 2014-04-29 Stats Chippac Ltd. Electronic system with vertical intermetallic compound
TWI340614B (en) * 2007-08-03 2011-04-11 Unimicron Technology Corp Circuit board and method of fabricating the same
KR100951449B1 (ko) * 2008-01-03 2010-04-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8058726B1 (en) * 2008-05-07 2011-11-15 Amkor Technology, Inc. Semiconductor device having redistribution layer
US20100032194A1 (en) * 2008-08-08 2010-02-11 Ibiden Co., Ltd. Printed wiring board, manufacturing method for printed wiring board and electronic device
JP5426122B2 (ja) * 2008-08-21 2014-02-26 セイコーインスツル株式会社 回路基板
US8686300B2 (en) * 2008-12-24 2014-04-01 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP5360221B2 (ja) * 2009-09-16 2013-12-04 株式会社村田製作所 電子部品内蔵モジュール
US8528200B2 (en) * 2009-12-18 2013-09-10 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US8755196B2 (en) * 2010-07-09 2014-06-17 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2012142557A (ja) * 2010-12-15 2012-07-26 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US9449933B2 (en) 2012-03-29 2016-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Packaging device and method of making the same
US8664090B1 (en) 2012-04-16 2014-03-04 Amkor Technology, Inc. Electronic component package fabrication method
JP2013229491A (ja) * 2012-04-26 2013-11-07 Kyocera Corp 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ
JP5341227B1 (ja) * 2012-05-16 2013-11-13 日本特殊陶業株式会社 配線基板
JP5410580B1 (ja) * 2012-08-09 2014-02-05 日本特殊陶業株式会社 配線基板
TWI536508B (zh) * 2012-08-24 2016-06-01 Ngk Spark Plug Co Wiring board
US9245862B1 (en) 2013-02-12 2016-01-26 Amkor Technology, Inc. Electronic component package fabrication method and structure
US9412702B2 (en) 2013-03-14 2016-08-09 Intel Corporation Laser die backside film removal for integrated circuit (IC) packaging
US8975177B2 (en) * 2013-03-14 2015-03-10 Intel Corporation Laser resist removal for integrated circuit (IC) packaging
JP2014216585A (ja) * 2013-04-27 2014-11-17 京セラＳｌｃテクノロジー株式会社 配線基板およびその製造方法
JP6081875B2 (ja) * 2013-04-28 2017-02-15 京セラ株式会社 配線基板の製造方法
JP2015015302A (ja) * 2013-07-03 2015-01-22 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP6424453B2 (ja) * 2014-04-10 2018-11-21 株式会社村田製作所 多層基板の製造方法および多層基板
JP6503687B2 (ja) * 2014-10-23 2019-04-24 イビデン株式会社 プリント配線板
JP6434328B2 (ja) * 2015-02-04 2018-12-05 新光電気工業株式会社 配線基板及び電子部品装置とそれらの製造方法
JP6368657B2 (ja) * 2015-02-02 2018-08-01 日本発條株式会社 金属ベース回路基板及びその製造方法
EP3322267A1 (en) * 2016-11-10 2018-05-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with adhesion promoting shape of wiring structure
US10446515B2 (en) 2017-03-06 2019-10-15 Advanced Semiconductor Engineering, Inc. Semiconductor substrate and semiconductor packaging device, and method for forming the same
US10381296B2 (en) * 2017-03-06 2019-08-13 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
KR102463386B1 (ko) * 2017-06-20 2022-11-04 가부시키가이샤 무라타 세이사쿠쇼 모듈 및 그 제조 방법
TWI693872B (zh) 2018-10-29 2020-05-11 欣興電子股份有限公司 電路板製造方法
JP2020161728A (ja) * 2019-03-27 2020-10-01 イビデン株式会社 配線基板
JP2020188209A (ja) * 2019-05-16 2020-11-19 イビデン株式会社 プリント配線板とプリント配線板の製造方法
JP2022133504A (ja) * 2021-03-02 2022-09-14 イビデン株式会社 プリント配線板

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4289834A (en) * 1977-10-20 1981-09-15 Ibm Corporation Dense dry etched multi-level metallurgy with non-overlapped vias
JPS5828846A (ja) * 1981-08-14 1983-02-19 Nec Corp ボンデイング端子電極
JPS60234982A (ja) * 1984-05-09 1985-11-21 Alps Electric Co Ltd パタ−ン形成方法
JPS6292453A (ja) * 1985-10-18 1987-04-27 Fuji Electric Co Ltd 半導体装置の製造方法
US5207103A (en) * 1987-06-01 1993-05-04 Wise Kensall D Ultraminiature single-crystal sensor with movable member
JPH0666290B2 (ja) * 1987-12-29 1994-08-24 日本電気株式会社 半導体装置の製造方法
JPH01238132A (ja) * 1988-03-18 1989-09-22 Oki Electric Ind Co Ltd 半田接続用電極及び半田接続用電極の製造方法
JPH03153049A (ja) * 1989-11-10 1991-07-01 Fujitsu Ltd 半導体装置
JP2764632B2 (ja) 1990-04-09 1998-06-11 イビデン株式会社 電子回路基板とその製造方法
JP2855882B2 (ja) * 1991-05-27 1999-02-10 松下電器産業株式会社 回路基板およびその製造方法
JPH0529363A (ja) * 1991-07-22 1993-02-05 Sony Corp 配線基板
US5316788A (en) * 1991-07-26 1994-05-31 International Business Machines Corporation Applying solder to high density substrates
JP3141364B2 (ja) * 1992-05-06 2001-03-05 住友電気工業株式会社 半導体チップ
JPH05327179A (ja) 1992-05-15 1993-12-10 Sony Corp プリント配線基板の製造方法
US5609704A (en) * 1993-09-21 1997-03-11 Matsushita Electric Industrial Co., Ltd. Method for fabricating an electronic part by intaglio printing
JP3578232B2 (ja) * 1994-04-07 2004-10-20 インターナショナル・ビジネス・マシーンズ・コーポレーション 電気接点形成方法、該電気接点を含むプローブ構造および装置
US5656550A (en) * 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
JPH08125341A (ja) * 1994-10-25 1996-05-17 Hitachi Ltd 電子回路装置
JPH08181423A (ja) * 1994-12-27 1996-07-12 Nippon Telegr & Teleph Corp <Ntt> はんだバンプ実装用端子電極構造
JP3291950B2 (ja) 1994-12-28 2002-06-17 日産自動車株式会社 設計支援装置
US5597469A (en) * 1995-02-13 1997-01-28 International Business Machines Corporation Process for selective application of solder to circuit packages
JP2671851B2 (ja) * 1995-02-21 1997-11-05 日本電気株式会社 プリント配線板の製造方法
US5634268A (en) * 1995-06-07 1997-06-03 International Business Machines Corporation Method for making direct chip attach circuit card
US5886877A (en) * 1995-10-13 1999-03-23 Meiko Electronics Co., Ltd. Circuit board, manufacturing method therefor, and bump-type contact head and semiconductor component packaging module using the circuit board
US5801689A (en) 1996-01-22 1998-09-01 Extended Systems, Inc. Hypertext based remote graphic user interface control system
KR100216839B1 (ko) * 1996-04-01 1999-09-01 김규현 Bga 반도체 패키지의 솔더 볼 랜드 메탈 구조
US5796169A (en) * 1996-11-19 1998-08-18 International Business Machines Corporation Structurally reinforced ball grid array semiconductor package and systems
US5929521A (en) * 1997-03-26 1999-07-27 Micron Technology, Inc. Projected contact structure for bumped semiconductor device and resulting articles and assemblies
JPH10270624A (ja) * 1997-03-27 1998-10-09 Toshiba Corp チップサイズパッケージ及びその製造方法
JP3346263B2 (ja) * 1997-04-11 2002-11-18 イビデン株式会社 プリント配線板及びその製造方法
US6335571B1 (en) * 1997-07-21 2002-01-01 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
JP3446825B2 (ja) * 1999-04-06 2003-09-16 沖電気工業株式会社 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100475187C (zh) * 2002-12-06 2009-04-08 高露洁-棕榄公司 组合物

Also Published As

Publication number Publication date
EP1143776A4 (en) 2006-05-03
WO2000005933A1 (fr) 2000-02-03
DE69935009T2 (de) 2007-08-23
US6809415B2 (en) 2004-10-26
US20010002728A1 (en) 2001-06-07
JP2000040868A (ja) 2000-02-08
KR100385422B1 (ko) 2003-05-27
EP1143776B1 (en) 2007-01-24
EP1143776A1 (en) 2001-10-10
KR20010042711A (ko) 2001-05-25
DE69935009D1 (de) 2007-03-15

Similar Documents

Publication Publication Date Title
JP4066522B2 (ja) プリント配線板
US7383632B2 (en) Method for fabricating a connector
JP2500462B2 (ja) 検査用コネクタおよびその製造方法
US6938338B2 (en) Method of making an electronic contact
US5983492A (en) Low profile socket for microelectronic components and method for making the same
US5127570A (en) Flexible automated bonding method and apparatus
US6548766B2 (en) Printed wiring board for attachment to a socket connector, having recesses and conductive tabs
US7347949B2 (en) Method of manufacturing a wiring board by utilizing electro plating
US20080029888A1 (en) Solder Interconnect Joints For A Semiconductor Package
JP2006294976A (ja) 半導体装置およびその製造方法
US6278185B1 (en) Semi-additive process (SAP) architecture for organic leadless grid array packages
JPH0158864B2 (ja)
KR20020090908A (ko) 자기 부착 칩
JPH11126795A (ja) 実装基板およびその製造方法ならびに電子部品の実装方法
JP3246959B2 (ja) バンプを備えた回路基板及びその製造法
JPH0727789A (ja) 回路配線板およびその製造方法
KR100294835B1 (ko) 반도체 장치 시험용 기판 및 반도체 장치 시험방법
JPH0648700B2 (ja) 導電性層の剥離防止構造を有するｔａｂテープ
JP3224056B2 (ja) バンプを備えた可撓性回路基板及びその製造法
JP3709035B2 (ja) ２層配線基板、及びその製造方法
JP3733644B2 (ja) ２層配線基板及びその製造方法
JP4572438B2 (ja) 検査治具の製造方法及び検査治具
JP2818904B2 (ja) 電子部品搭載用基板
JP3364866B2 (ja) 可撓性平型導体ケーブルの接続方法
JP2739123B2 (ja) 電子部品搭載用基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071231

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120118

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130118

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees