KR100951449B1

KR100951449B1 - 인쇄회로기판 및 그 제조방법

Info

Publication number: KR100951449B1
Application number: KR1020080000799A
Authority: KR
Inventors: 김준성; 유제광; 류창섭
Original assignee: 삼성전기주식회사
Priority date: 2008-01-03
Filing date: 2008-01-03
Publication date: 2010-04-07
Also published as: US8181339B2; US20120199388A1; US20090173531A1; JP2009164557A; KR20090075041A; JP4721196B2

Abstract

인쇄회로기판 및 그 제조방법이 개시된다. 코어판의 일면에 제1 보호층을 형성하는 단계, 상기 코어판의 타면에 제1 공법으로 제1 회로패턴을 형성하는 단계, 상기 제1 보호층을 제거하는 단계, 상기 코어판의 타면에 제2 보호층을 형성하는 단계, 및 상기 코어판의 일면에 제2 공법으로 제2 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판의 제조방법이 제공된다.

코어판, 회로패턴, 보호층

Description

인쇄회로기판 및 그 제조방법{PCB and manufacturing method thereof}

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.

전자기기가 기능화 소형화 됨에 따라 전자기기의 가격이 증가하고 있다. 따라서, 전자기기에 사용되는 부품의 가격을 다운시키기 위한 노력이 발생한다.

종래 인쇄회로기판의 제조 공정 중 회로패턴의 형성을 위한 방법으로는 텐팅(tenting) 공법과 에디티브(additive) 공법으로 나누어진다.

텐팅 공법은 제조비용이 낮은 대신 미세 회로패턴(fine pattern)을 형성하는데 그 한계점을 가지고 있으며, 그 한계점을 해결하기 위한 방법으로 등장한 방법이 에디티브 공법이다. 그러나, 에디티브 공법은 비용이 비싼 단점이 있다.

종래의 인쇄회로기판은 동박적층판(CCL) 상태를 원자재로 사용할 경우에는 양쪽에 모두 텐팅 공법을 적용하거나 모두 에티티브 공법을 적용하는 제조방법을 사용하여 제조하였다. 이는 양면이 동시에 애칭액이나 도금조에 노출되기 때문이었다. 그러나, 한 쪽면만 미세한 회로패턴이 요구되는 경우에도 양면을 동시에 같은 공정으로 진행할 수 밖에 없었다.

또한, 인쇄회로기판의 두께가 작아짐에 따라 공정 도중에 말리거나 휘어지는 등의 문제가 있었다.

본 발명은 인쇄회로기판의 양면의 회로패턴을 순차적으로 형성하는 방법을 제공하고자 한다.

본 발명의 일 측면에 따르면, 코어판의 일면에 제1 보호층을 형성하는 단계, 상기 코어판의 타면에 제1 공법으로 제1 회로패턴을 형성하는 단계, 상기 제1 보호층을 제거하는 단계, 상기 코어판의 타면에 제2 보호층을 형성하는 단계, 및 상기 코어판의 일면에 제2 공법으로 제2 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판의 제조방법이 제공된다.

상기 코어판은 동박적층판(CCL)일 수 있다.

상기 제1 공법은 텐팅(tenting) 공법, 세미 에디티브(semi-additive) 공법 및 에디티브(additive) 공법으로 이루어진 군으로부터 선택된 어느 하나일 수 있다.

상기 제2 공법은 텐팅(tenting) 공법, 세미 에디티브(semi-additive) 공법 및 에디티브(additive) 공법으로 이루어진 군으로부터 선택된 어느 하나일 수 있다.

상기 제1 및 제2 보호층은 발포 테이프일 수 있다.

상기 제2 회로패턴의 측면이 상기 제1 회로패턴의 측면보다 덜 경사질 수 있 다.

상기 제1 회로패턴의 내부에는 경계면이 형성될 수 있다.

본 발명의 다른 측면에 따르면, 제1 보호층의 양면에 한 쌍의 코어판의 일면을 부착하는 단계, 상기 한 쌍의 코어판의 타면에 제1 공법으로 제1 회로패턴을 형성하는 단계, 상기 한 쌍의 코어판을 상기 제1 보호층으로부터 분리하는 단계, 제2 보호층의 양면에 상기 한 쌍의 코어판의 타면을 부착하는 단계, 및 상기 한 쌍의 코어판의 일면에 제2 공법으로 제2 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판의 제조방법이 제공된다.

상기 코어판은 동박적층판(CCL)일 수 있다.

상기 제1 및 제2 보호층은 발포 테이프일 수 있다.

상기 제2 회로패턴의 측면이 상기 제1 회로패턴의 측면보다 덜 경사질 수 있다.

상기 제1 회로패턴의 내부에는 경계면이 형성될 수 있다.

본 발명의 또 다른 측면에 따르면, 절연층과, 상기 절연층의 일면에 형성되 며, 측면이 상기 절연층에 경사진 제1 회로패턴과, 상기 절연층의 타면에 형성되며, 측면이 상기 절연층에 경사진 제2 회로패턴을 포함하되, 상기 제2 회로패턴의 측면이 상기 제1 회로패턴의 측면보다 덜 경사진 것을 특징으로 하는 인쇄회로기판이 제공된다.

상기 제1 회로패턴의 내부에는 경계면이 형성될 수 있다.

본 발명의 실시예에 따르면, 인쇄회로기판의 양면에 순차적으로 회로패턴을 형성함으로써, 각각 다른 공법으로 인쇄회로기판의 양면에 회로패턴을 형성할 수 있다.

이하에서는, 첨부된 도면을 참조하여 본 발명에 따른 인쇄회로기판 및 그 제조방법의 실시예에 대하여 보다 상세하게 설명하도록 하며, 첨부 도면을 참조하여 설명함에 있어 도면 부호에 상관없이 동일하거나 대응하는 구성 요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

도 1은 본 발명의 제1 실시예에 따른 인쇄회로기판의 제조 순서도이며, 도 2 내지 도 7은 본 발명의 제1 실시예에 따른 인쇄회로기판의 제조 공정도이다. 도 2 내지 도 7을 참조하면, 코어판(11), 절연층(111), 동박(112), 제1 보호층(12), 비아홀(13), 제1 회로패턴(14), 비아(15), 제2 보호층(16)이 도시되어 있다.

S11은 코어판(11)의 일면에 제1 보호층(12)을 형성하는 단계로서, 도 2는 이에 상응하는 공정이다.

코어판(11)은 절연층으로만 이루어질 수도 있다. 본 실시예의 경우 동박적층판(CCL)을 사용하였다. 동박적층판(CCL)은 절연층의 일면에만 동박이 적층될 수도 있고. 본 실시예와 같이 절연층(111)의 양면에 동박(112)이 적층될 수도 있다.

동박(112)의 두께는 텐팅 공법을 수행할 수 있을 정도의 두께가 확보될 수 있다. 또한, 세미 에디티브 공법을 위한 얇은 동박일 수도 있다.

제1 보호층(12)은, 발포 테이프와 같은 테이프를 이용할 수 있으며, 이에 따라, 간단한 방법으로 코어판(11)의 일면을 도금액 또는 에칭액 등으로부터 보호하여, 제1 회로패턴(14) 및 제2 회로패턴(17)이 순차적으로 각각 형성되게 할 수 있다.

S12는 코어판(11)의 타면에 제1 공법으로 제1 회로패턴(14)을 형성하는 단계로서, 도 3 및 도 4는 이에 상응하는 공정이다.

제1 회로패턴(14)을 형성하기 전에 상하층의 회로패턴(14, 17)을 연결하기 위한 비아(15)를 형성하기 위하여 도 3과 같이, 비아홀(13)을 천공한다. 비아홀(13)은 레이져를 사용할 수 있다. 이후, 비아홀(13)의 내부를 도금하여 비아(15)를 형성한다.

한편, 제1 공법의 종류로는 세미 에디티브 공법, 텐팅 공법, 에디티브 공법이 있다. 본 실시예의 제1 회로패턴(14)은 텐팅 공법으로 형성하였다. 코어판(11)이 절연층으로만 이루어질 경우에는 에디티브 공법을 사용할 수 있다. 에디티브 공 법은 절연층 상면에 무전해 도금 및 전해 도금에 의하여 선택적으로 회로패턴을 형성하는 방법으로 이루어 진다. 세미 에디티브 공법은 박막의 동박에 선택적으로 회로패턴을 형성하고, 노출된 동박을 에칭으로 제거하는 방법으로 이루어 진다.

S13은 제1 보호층(12)을 제거하는 단계이다. 제1 보호층(12)은 물리적으로 분리할 수도 있고, 화학적인 용액을 이용하여 제거할 수도 있다. 또한, 제1 보호층(12)을 발포 테이프로 사용할 경우 온도를 증가시키면 기포가 발생하여 접착력이 떨어져 코어판(11)과 쉽게 분리된다.

S14는 코어판(11)의 타면에 제2 보호층(16)을 형성하는 단계로서, 도 5는 이에 상응하는 공정이다.

코어판(11)의 타면은 이미 제1 공법으로 제1 회로패턴(14)이 형성되어 있다. 따라서, 제1 회로패턴(14)이 손상되지 않도록, 코어판(11)의 타면에는 제2 보호층(16)이 부착된다. 제2 보호층(16)은 제1 보호층(12)과 동일한 재질을 사용할 수 있다.

S15는 코어판(11)의 일면에 제2 공법으로 제2 회로패턴(17)을 형성하는 단계로서, 도 6은 이에 상응하는 공정이다.

코어판(11)의 일면은 제1 보호층(12)이 제거되어 노출된 상황이다. 본 실시예의 코어판(11)은 동박적층판이므로 도 5와 같이 동박(112)이 노출되어 있다.

제2 공법은 동박(112)을 제거하는 텐팅 공법일 수 있다. 동박이 얇을 경우 세미 에디티브 공법으로 제2 회로패턴(17)을 형성하고, 노출된 동박을 제거할 수 있다. 한편, 코어판(11)의 일면이 절연층인 경우 에디티브 공법으로 이루어질 수 있다.

한편, 제1 회로패턴(14)은 에디티브나 세미 에디티브 공법으로 형성될 수 있고, 제2 회로패턴(17)은 텐팅 공법으로 형성될 수 있으므로, 제2 회로패턴(17)의 측면은 제1 회로패턴(14)의 측면 보다 절연층(111)을 기준으로 기울기가 작은 경사면을 이룰 수 있다.

이는, 텐팅 공법에 의하여, 제2 회로패턴(17) 측면의 상부가 하부에 비하여 상대적으로 애칭액에 많이 노출되어 많이 제거되기 때문이다.

또한, 이 때, 제1 회로패턴(14)의 경우 비아(15)를 형성할 때, 도금 공정을 한 번 더 거쳤기 때문에 경계면이 형성될 수 있다.

이후, 제2 보호층(16)을 제거하고, 솔더 레지스트를 도포하면 도 7과 같은 인쇄회로기판(10)이 완성된다.

도 8은 본 발명의 제2 실시예에 따른 인쇄회로기판의 제조 순서도이며, 도 9 내지 도 14는 본 발명의 제2 실시예에 따른 인쇄회로기판의 제조 공정도이다. 도 9 내지 도 14을 참조하면, 코어판(21), 절연층(211), 동박(212), 제1 보호층(22), 비아홀(23), 제1 회로패턴(24), 비아(25), 제2 보호층(26)이 도시되어 있다.

S21은 제1 보호층(22)의 양면에 한 쌍의 코어판(21)의 일면을 부착하는 단계로서, 도 9는 이에 상응하는 공정이다.

본 실시예에서 제1 보호층(22)의 양면에 한 쌍의 코어판(21)을 대칭적으로 부착하였다.

코어판(21)은 절연층으로만 이루어질 수도 있다. 본 실시예의 경우 동박적층판(CCL)을 사용하였다. 동박적층판(CCL)은 절연층의 일면에만 동박이 적층될 수도 있고. 본 실시예와 같이 절연층(211)의 양면에 동박(212)이 적층될 수도 있다.

동박(212)의 두께는 텐팅 공법을 수행할 수 있을 정도의 두께가 확보될 수 있다. 또한, 세미 에디티브 공법을 위한 얇은 동박일 수도 있다.

제1 보호층(22)은, 발포 테이프와 같은 테이프를 이용할 수 있으며, 이에 따라, 간단한 방법으로 코어판(21)의 일면을 도금액 또는 에칭액 등으로부터 보호하여, 제1 회로패턴(24) 및 제2 회로패턴(27)이 순차적으로 각각 형성되게 할 수 있다.

S22는 한 쌍의 코어판(21)의 타면에 제1 공법으로 제1 회로패턴(24)을 형성하는 단계로서, 도 10 및 도 11은 이에 상응한다.

제2 회로패턴(27)을 형성하기 전에 상하층의 회로패턴(24, 27)을 연결하기 위한 비아(25)를 형성하기 위하여 도 10과 같이 비아홀(23)을 천공한다. 비아홀(23)은 레이져를 사용할 수 있다. 이후, 비아홀(23)의 내부를 도금하여 비아(25)를 형성한다.

한편, 제1 공법의 종류로는 세미 에디티브 공법, 텐팅 공법, 에디티브 공법이 있다. 본 실시예의 제1 회로패턴(24)은 텐팅 공법으로 형성하였다. 코어판(21)이 절연층으로만 이루어질 경우에는 에디티브 공법을 사용할 수 있다. 에디티브 공법은 절연층 상면에 무전해 도금 및 전해 도금에 의하여 선택적으로 회로패턴을 형성하는 방법으로 이루어 진다. 세미 에디티브 공법은 박막의 동박에 선택적으로 회 로패턴을 형성하고, 노출된 동박을 에칭으로 제거하는 방법으로 이루어 진다.

S23은 한 쌍의 코어판(21)을 제1 보호층(22)으로부터 분리하는 단계이다. 제1 보호층(22)은 물리적으로 분리할 수도 있고, 화학적인 용액을 이용하여 제거할 수도 있다. 또한, 제1 보호층(22)을 발포 테이프로 사용할 경우 온도를 증가시키면 기포가 발생하여 접착력이 떨어져 코어판(21)과 쉽게 분리된다.

S24는 제2 보호층(26)의 양면에 한 쌍의 코어판(21)의 타면을 부착하는 단계로서, 도 12는 이에 상응하는 공정이다.

코어판(21)의 타면은 이미 제1 공법으로 제1 회로패턴(24)이 형성되어 있다. 따라서, 제1 회로패턴(24)이 손상되지 않도록, 코어판(21)의 타면에는 제2 보호층(26)이 부착된다. 제2 보호층(26)은 제1 보호층(26)과 동일한 재질을 사용할 수 있다. 본 실시예는 한 쌍의 코어판(21)이 제2 보호층(26)에 대칭적으로 부착되어 있다.

S25는 한 쌍의 코어판(21)의 일면에 제2 공법으로 제2 회로패턴(27)을 형성하는 단계로서, 도 13은 이에 상응하는 공정이다.

한 쌍의 코어판(21)의 일면은 제1 보호층(22)이 제거되어 노출된 상황이다. 본 실시예의 코어판(21)은 동박적층판이므로 도 12와 같이 동박(212)이 노출되어 있다.

제2 공법은 동박(212)을 제거하는 텐팅 공법일 수 있다. 동박이 얇을 경우 세미 에디티브 공법으로 제2 회로패턴(27)을 형성하고, 노출된 동박을 제거할 수 있다. 한편, 코어판(21)의 일면이 절연층인 경우 에디티브 공법으로 이루어질 수 있다.

한편, 제1 회로패턴(24)은 에디티브나 세미 에디티브 공법으로 형성될 수 있고, 제2 회로패턴(27)은 텐팅 공법으로 형성될 수 있으므로, 제2 회로패턴(27)의 측면은 제1 회로패턴(24)의 측면 보다 절연층(211)을 기준으로 기울기가 작은 경사면을 이룰 수 있다.

이는, 텐팅 공법에 의하여, 제2 회로패턴(27) 측면의 상부가 하부에 비하여 상대적으로 애칭액에 많이 노출되어 많이 제거되기 때문이다.

또한, 이 때, 제1 회로패턴(24)의 경우 비아(25)를 형성할 때, 도금 공정을 한 번 더 거쳤기 때문에 경계면이 형성될 수 있다.

이후, 제2 보호층(26)을 제거하고, 솔더 레지스트를 도포하면 도 14과 같은 한 쌍의 인쇄회로기판(20)이 완성된다. 각각의 인쇄회로기판(20)은 하나의 완전한 제품이 된다.

도 15는 본 발명의 제3 실시예에 따른 인쇄회로기판의 단면도이다. 도 15를 참조하면, 인쇄회로기판(30), 절연층(31), 제1 회로패턴(33), 제2 회로패턴(32), 비아(34)가 도시되어 있다.

본 실시예의 인쇄회로기판(30)은 양면에 각각 제1 회로패턴(33)과 제2 회로패턴(32)이 형성된 것이 특징이다. 제2 회로패턴(32)은 텐팅 공법으로 형성되어 있어서, 제2 회로패턴(32)의 측면(321)이 절연층(31)으로부터 경사되도록 형성되어 있다.

반면, 제1 회로패턴(33)의 측면(331)은 제2 회로패턴(32)의 측면(321)보다 기울기가 더 크도록 절연층(31)으로부터 경사를 이루는데, 이는 제1 회로패턴(33)은 에디티브나 세미 에디티브 공법으로 형성되었기 때문이다.

텐팅 공법의 경우 에칭액으로 불필요한 부분은 제거하고 남은 부분이 회로패턴이 되는 공법이다. 이때, 상대적으로 상부의 회로패턴이 애칭액에 많이 노출되므로 많이 제거된다. 따라서, 도 15와 같이 제2 회로패턴(32)의 측면(321)은 제1 회로패턴(33)보다 절연층(31)을 기준으로 기울기가 작은 경사면을 이룬다.

한편, 제1 회로패턴(33)의 경우 비아(34)를 형성할 때, 도금 공정을 한 번 더 거쳤기 때문에 경계면(36)이 형성되어 있다.

상기에서는 본 발명의 바람직한 실시예에 대해 설명하였지만, 해당기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

도 1은 본 발명의 제1 실시예에 따른 인쇄회로기판의 제조 순서도.

도 2 내지 도 7은 본 발명의 제1 실시예에 따른 인쇄회로기판의 제조 공정도.

도 8은 본 발명의 제2 실시예에 따른 인쇄회로기판의 제조 순서도.

도 9 내지 도 14는 본 발명의 제2 실시예에 따른 인쇄회로기판의 제조 공정도.

도 15는 본 발명의 제3 실시예에 따른 인쇄회로기판의 단면도.

<도면의 주요부분에 대한 부호의 설명>

11: 코어판 111: 절연층

112: 동박 12: 제1 보호층

13: 비아홀 14: 제1 회로패턴

15: 비아 16: 제2 보호층

17: 제2 회로패턴

Claims

코어판의 일면에 제1 보호층을 형성하는 단계;

상기 코어판의 타면에 제1 회로패턴을 형성하는 단계;

상기 제1 보호층을 제거하는 단계;

상기 코어판의 타면에 제2 보호층을 형성하는 단계; 및

상기 코어판의 일면에 제2 회로패턴을 형성하는 단계를 포함하되,

상기 제1 회로패턴을 형성하는 단계와 상기 제2 회로패턴을 형성하는 단계 중 어느 하나는 텐팅(tenting) 공법에 의해 수행되며,

상기 제1 회로패턴을 형성하는 단계와 상기 제2 회로패턴을 형성하는 단계 중 나머지 하나는 세미 에디티브(semi-additive) 공법 또는 에디티브(additive) 공법에 의해 수행되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
제1항에 있어서,

상기 코어판은 동박적층판(CCL)인 것을 특징으로 하는 인쇄회로기판의 제조방법.
삭제
삭제
제1항에 있어서,

상기 제1 및 제2 보호층은 발포 테이프인 것을 특징으로 하는 인쇄회로기판의 제조방법.
제1항에 있어서,

상기 제2 회로패턴의 측면이 상기 제1 회로패턴의 측면보다 덜 경사지는 것을 특징으로 하는 인쇄회로기판의 제조방법.
제1항에 있어서,

상기 제1 회로패턴의 내부에는 경계면이 형성되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
제1 보호층의 양면에 한 쌍의 코어판의 일면을 부착하는 단계;

상기 한 쌍의 코어판의 타면에 제1 회로패턴을 형성하는 단계;

상기 한 쌍의 코어판을 상기 제1 보호층으로부터 분리하는 단계;

제2 보호층의 양면에 상기 한 쌍의 코어판의 타면을 부착하는 단계; 및

상기 한 쌍의 코어판의 일면에 제2 회로패턴을 형성하는 단계를 포함하되,

상기 제1 회로패턴을 형성하는 단계와 상기 제2 회로패턴을 형성하는 단계 중 어느 하나는 텐팅(tenting) 공법에 의해 수행되며,

상기 제1 회로패턴을 형성하는 단계와 상기 제2 회로패턴을 형성하는 단계 중 나머지 하나는 세미 에디티브(semi-additive) 공법 또는 에디티브(additive) 공법에 의해 수행되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
제8항에 있어서,

상기 코어판은 동박적층판(CCL)인 것을 특징으로 하는 인쇄회로기판의 제조방법.
삭제
삭제
제8항에 있어서,

상기 제1 및 제2 보호층은 발포 테이프인 것을 특징으로 하는 인쇄회로기판의 제조방법.
제8항에 있어서,

상기 제2 회로패턴의 측면이 상기 제1 회로패턴의 측면보다 덜 경사지는 것을 특징으로 하는 인쇄회로기판의 제조방법.
제8항에 있어서,

상기 제1 회로패턴의 내부에는 경계면이 형성되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
절연층과;

상기 절연층의 일면에 형성되며, 측면이 상기 절연층에 경사진 제1 회로패턴과;

상기 절연층의 타면에 형성되며, 측면이 상기 절연층에 경사진 제2 회로패턴을 포함하되,

상기 제2 회로패턴의 측면이 상기 제1 회로패턴의 측면보다 덜 경사진 것을 특징으로 하는 인쇄회로기판.
제15항에 있어서,

상기 제1 회로패턴의 내부에는 경계면이 형성된 것을 특징으로 하는 인쇄회로기판.