JP4721196B2 - 印刷回路基板の製造方法 - Google Patents

印刷回路基板の製造方法 Download PDF

Info

Publication number
JP4721196B2
JP4721196B2 JP2008155567A JP2008155567A JP4721196B2 JP 4721196 B2 JP4721196 B2 JP 4721196B2 JP 2008155567 A JP2008155567 A JP 2008155567A JP 2008155567 A JP2008155567 A JP 2008155567A JP 4721196 B2 JP4721196 B2 JP 4721196B2
Authority
JP
Japan
Prior art keywords
protective layer
circuit board
printed circuit
circuit pattern
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008155567A
Other languages
English (en)
Other versions
JP2009164557A (ja
Inventor
キム ジョーン−スン
ヨー ジェ−クワン
リュウ チャン−サップ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2009164557A publication Critical patent/JP2009164557A/ja
Application granted granted Critical
Publication of JP4721196B2 publication Critical patent/JP4721196B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1394—Covering open PTHs, e.g. by dry film resist or by metal disc
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は印刷回路基板及びその製造方法に関する。
最近、電子機器の機能化及び小型化に伴い、電子機器の価格が高くなっている。したがって、電子機器に使用する部品のコストを低減するための努力が行われている。
従来の印刷回路基板の製造工程中、回路パターンの形成方法はテンティング工法とアディティブ工法とに分けられる。
テンティング工法は、製造費用は低いが、微細回路パターン(fine pattern)を形成するのに限界点があり、その限界点を解決するための方法として登場したのがアディティブ工法である。しかし、アディティブ工法は費用が高いという短所があった。
従来の印刷回路基板は、銅張積層板を原資材として使用する場合、両方ともにテンティング工法を適用するか、両方ともにエティティブ工法を適用する製造方法を用いた。これは、両面が同時にエッチング液またはメッキ槽に露出されるからであった。しかし、一面にだけ微細な回路パターンが要求される場合にも、両面について同時に同じ工程を行うしかなかった。
また、印刷回路基板の厚さが薄くなることにつれ、工程途中に巻がれたり、反ったりするなどの問題点があった。
こうした従来技術の問題点に鑑み、本発明は、印刷回路基板の両面の回路パターンを順次形成する方法を提供することにその目的がある。
本発明の一実施形態によれば、コア板の一面に第１保護層を形成する段階と、 第１工法により前記コア板の他面に第１回路パターンを形成する段階と、前記第１保護層を除去する段階と、前記コア板の他面に第２保護層を形成する段階と、 第２工法により前記コア板の一面に第２回路パターンを形成する段階と、を含む印刷回路基板の製造方法が提供される。
前記コア板としては銅張積層板を用いることができる。
前記第１工法は、テンティング工法、セミアディティブ工法、及びアディティブ工法からなる群より選ばれる何れか一つであることができる。
前記第２工法は、テンティング工法、セミアディティブ工法、及びアディティブ工法からなる群より選ばれる何れか一つであることができる。
前記第１及び第２保護層は、発泡テープであってもよい。
前記第２回路パターンの側面は前記第１回路パターンの側面より少なく傾いていてもよい。
前記第１回路パターンの内部には境界面が形成できる。
本発明の他の実施形態によれば、第１保護層の両面に一対のコア板それぞれの一面を付着する段階と、第１工法により前記一対のコア板の他面に第１回路パターンを形成する段階と、前記一対のコア板を前記第１保護層から分離する段階と、第２保護層の両面に前記一対のコア板の他面を付着する段階と、第２工法により前記一対のコア板それぞれの一面に第２回路パターンを形成する段階と、を含む印刷回路基板の製造方法が提供される。
前記コア板として銅張積層板を用いることができる。
前記第１工法は、テンティング工法、セミアディティブ工法、及びアディティブ工法からなる群より選ばれる何れか一つであることができる。
前記第２工法は、テンティング工法、セミアディティブ工法、及びアディティブ工法からなる群より選ばれる何れか一つであることができる。
前記第１及び第２保護層は、発泡テープであってもよい。
前記第２回路パターンの側面は前記第１回路パターンの側面より少なく傾いていてもよい。
前記第１回路パターンの内部には境界面が形成できる。
本発明のさらに他の実施形態によれば、絶縁層と、前記絶縁層の一面に形成され、側面が前記絶縁層に対して傾いている第１回路パターンと、前記絶縁層の他面に形成され、側面が前記絶縁層に対して傾いている第２回路パターンと、を含み、前記第２回路パターンの側面は前記第１回路パターンの側面より少なく傾いていることを特徴とする印刷回路基板が提供される。
前記第１回路パターンの内部には境界面が形成できる。
本発明の実施例によれば、印刷回路基板の両面に順次回路パターンを形成することにより、印刷回路基板の両面に各々異なる工法で回路パターンを形成することができる。
以下では、添付図面に基づいて本発明に係る印刷回路基板及びその製造方法の実施例をより詳細に説明し、添付図面を参照して説明することにおいて、図面符号にかかわらず同一かつ対応する構成要素は同一の参照番号を付し、これに対する重複説明は省略する。
図１は、本発明の一実施例による印刷回路基板の製造順序図であり、図２から図７は、本発明の一実施例による印刷回路基板の製造工程図である。図２から図７を参照すると、コア板１１、絶縁層１１１、銅薄１１２、第１保護層１２、ビアホール１３、第１回路パターン１４、ビア１５、第２保護層１６、第２回路パターン１７が示されている。
段階Ｓ１１は、図２に示すように、コア板１１の一面に第１保護層１２を形成する段階である。
コア板１１は絶縁層だけで形成されてもよく、本実施例のように、銅張積層板を用いることもできる。銅張積層板は絶縁層の一面だけに銅薄が積層されてもよく、本実施例のように、絶縁層１１１の両面に銅薄１１２が積層されてもよい。
銅薄１１２の厚さは、テンティング工法が行える程の厚さであってもよく、セミアディティブ工法のための薄い銅薄であってもよい。
第１保護層１２としては発泡テープのようなテープを用いることができ、これにより、コア板１１の一面をメッキ液またはエッチング液などから簡単な方法で保護しながら第１回路パターン１４と第２回路パターン１７とを順次形成できるようになる。
段階Ｓ１２は、図３及び図４に示すように、第１工法によりコア板１１の他面に第１回路パターン１４を形成する段階である。
第１回路パターン１４を形成する前に、上下層の回路パターン１４，１７を接続させるためのビア１５の形成のために、図３に示すように、ビアホール１３を穿孔する。このためにレーザを用いてもよい。以後、ビアホール１３の内部をメッキしてビア１５を形成する。
一方、第１工法には、セミアディティブ工法、テンティング工法、アディティブ工法がある。本実施例の第１回路パターン１４はテンティング工法で形成された。コア板１１が絶縁層だけで形成された場合にはアディティブ工法を用いることができる。アディティブ工法は、絶縁層の上面に無電解メッキ及び電解メッキを用いて選択的に回路パターンを形成する方法により行われる。セミアディティブ工法は、薄膜の銅薄に選択的に回路パターンを形成し、露出された銅薄をエッチングで除去する方法により行われる。
段階Ｓ１３は、第１保護層１２を除去する段階である。第１保護層１２は物理的に分離することもでき、化学的溶液を用いて除去することもできる。また、第１保護層１２が発泡テープからなった場合には温度を増加させると、気泡が発生して接着力が劣ってコア板１１から容易に分離される。
段階Ｓ１４は、図５に示すように、コア板１１の他面に第２保護層１６を形成する段階である。
コア板１１の他面には、既に第１工法により第１回路パターン１４が形成されている。したがって、第１回路パターン１４が損傷されないように、コア板１１の他面には第２保護層１６が付着される。第２保護層１６としては第１保護層１２と同じ材質を使用することができる。
段階Ｓ１５は、図６に示すように、第２工法によりコア板１１の一面に第２回路パターン１７を形成する段階である。
コア板１１の一面は、第１保護層１２の除去により露出されている状態である。本実施例のコア板１１は銅張積層板であるため、図５に示すように、銅薄１１２が露出されている。
第２工法としては、銅薄１１２を除去するテンティング工法を用いることができる。銅薄が薄い場合には、セミアディティブ工法で第２回路パターン１７を形成し、露出された銅薄を除去すればよい。一方、コア板１１の一面が絶縁層である場合には、アディティブ工法を用いることができる。
一方、第１回路パターン１４はアディティブ工法またはセミアディティブ工法で形成でき、第２回路パターン１７はテンティング工法で形成できるため、第２回路パターン１７の側面が第１回路パターン１４の側面より絶縁層１１１に対して傾きが小さい傾斜面を有することができる。
これは、テンティング工法により、第２回路パターン１７の側面の上部が下部に比べて相対的にエッチング液に多く露出されるので、多く除去されるからである。
また、ここで、第１回路パターン１４の場合ビア１５を形成する際にメッキ工程をもう一回経たので、境界面が形成され得る。
以後、第２保護層１６を除去し、ソルダレジストを塗布すると、図７に示すような印刷回路基板１０が完成される。
図８は、本発明の他の実施例による印刷回路基板の製造順序図であり、図９から図１４は、本発明の他の実施例による印刷回路基板の製造工程図である。図９から図１４を参照すると、コア板２１、絶縁層２１１、銅薄２１２、第１保護層２２、ビアホール２３、第１回路パターン２４、ビア２５、第２保護層２６、第２回路パターン２７が示されている。
段階Ｓ２１は、図９に示すように、第１保護層２２の両面に一対のコア板２１それぞれの一面を付着する段階である。
本実施例によれば、第１保護層２２の両面に一対のコア板２１を対称的に付着した。
コア板２１は絶縁層だけで形成されてもよく、本実施例のように、銅張積層板を用いることもできる。銅張積層板は絶縁層の一面だけに銅薄が積層されてもよく、本実施例のように、絶縁層２１１の両面に銅薄２１２が積層されてもよい。
銅薄２１２の厚さは、テンティング工法が行える程の厚さであってもよく、セミアディティブ工法のための薄い銅薄であってもよい。
第１保護層２２としては発泡テープのようなテープを用いることができ、これにより、コア板２１の一面をメッキ液またはエッチング液などから簡単な方法で保護しながら第１回路パターン２４と第２回路パターン２７とを順次形成できるようになる。
段階Ｓ２２は、図１０及び図１１に示すように、第１工法により一対のコア板２１の他面に第１回路パターン２４を形成する段階である。
第２回路パターン２７を形成する前に、上下層の回路パターン２４，２７を接続させるためのビア２５の形成のために、図１０に示すように、ビアホール２３を穿孔する。このためにレーザを用いてもよい。以後、ビアホール２３の内部をメッキしてビア２５を形成する。
一方、第１工法には、セミアディティブ工法、テンティング工法、アディティブ工法がある。本実施例の第１回路パターン２４はテンティング工法で形成された。コア板２１が絶縁層だけで形成された場合にはアディティブ工法を用いることができる。アディティブ工法は、絶縁層の上面に無電解メッキ及び電解メッキを用いて選択的に回路パターンを形成する方法により行われる。セミアディティブ工法は、薄膜の銅薄に選択的に回路パターンを形成し、露出された銅薄をエッチングで除去する方法により行われる。
段階Ｓ２３は、一対のコア板２１を第１保護層２２から分離する段階である。第１保護層２２は物理的に分離することもでき、化学的溶液を用いて除去することもできる。また、第１保護層２２が発泡テープからなった場合には温度を増加させると、気泡が発生して接着力が劣ってコア板２１から容易に分離される。
段階Ｓ２４は、図１２に示すように、第２保護層２６の両面に一対のコア板２１の他面を付着する段階である。
コア板２１の他面には、既に第１工法により第１回路パターン２４が形成されている。したがって、第１回路パターン２４が損傷されないように、コア板２１の他面には第２保護層２６が付着される。第２保護層２６としては第１保護層２２と同じ材質を使用することができる。本実施例では一対のコア板２１が第２保護層２６に対称的に付着されている。
段階Ｓ２５は、図１３に示すように、第２工法により一対のコア板２１の一面に第２回路パターン２７を形成する段階である。
コア板２１の一面は、第１保護層２２の除去により露出されている状態である。本実施例のコア板２１は銅張積層板であるため、図１２に示すように、銅薄２１２が露出されている。
第２工法としては、銅薄２１２を除去するテンティング工法を用いることができる。銅薄が薄い場合には、セミアディティブ工法で第２回路パターン２７を形成し、露出された銅薄を除去すればよい。一方、コア板２１の一面が絶縁層である場合には、アディティブ工法を用いることができる。
一方、第１回路パターン２４はアディティブ工法またはセミアディティブ工法で形成でき、第２回路パターン２７はテンティング工法で形成できるため、第２回路パターン２７の側面が第１回路パターン２４の側面より絶縁層２１１に対して傾きが小さい傾斜面を有することができる。
これは、テンティング工法により、第２回路パターン２７の側面の上部が下部に比べて相対的にエッチング液に多く露出されるので、多く除去されるからである。
また、ここで、第１回路パターン２４の場合ビア２５を形成する際にメッキ工程をもう一回経たので、境界面が形成され得る。
以後、第２保護層２６を除去し、ソルダレジストを塗布すると、図１４に示すような一対の印刷回路基板２０が完成される。各々の印刷回路基板２０は一つの完全な製品となる。
図１５は、本発明のまた他の実施例による印刷回路基板の断面図である。図１５を参照すると、印刷回路基板３０、絶縁層３１、第１回路パターン３３、第２回路パターン３２、ビア３４が示されている。
本実施例の印刷回路基板３０は、両面にそれぞれ第１回路パターン３３と第２回路パターン３２とが形成されたことを特徴とする。第２回路パターン３２はテンティング工法で形成されたので、第２回路パターン３２の側面３２１が絶縁層３１に対して傾くように形成されている。
一方、第１回路パターン３３の側面３３１は第２回路パターン３２の側面３２１より絶縁層３１に対して大きく傾くことになるが、これは、第１回路パターン３３が、アディティブ工法またはセミアディティブ工法で形成されたからである。
テンティング工法は、エッチング液で不要な部分を除去し、その他の部分が回路パターンになるようにする工法である。この際、相対的に上部の回路パターンがエッチング液に多く露出されるので、多く除去される。したがって、図１５に示すように、第２回路パターン３２の側面３２１は、第１回路パターン３３より絶縁層３１に対して傾きが小さい傾斜面を有することになる。
一方、第１回路パターン３３の場合、ビア３４を形成する際に、メッキ工程をもう一回経たので、境界面３６が形成される。
前記では本発明の好ましい実施例に対して説明したが、当該技術分野で通常の知識を有する者であれば下記の特許請求の範囲に記載した本発明の思想及び領域から脱しない範囲内で本発明を多様に修正及び変更させることができることを理解できよう。
本発明の一実施例による印刷回路基板の製造順序図である。 本発明の一実施例による印刷回路基板の製造工程図である。 本発明の一実施例による印刷回路基板の製造工程図である。 本発明の一実施例による印刷回路基板の製造工程図である。 本発明の一実施例による印刷回路基板の製造工程図である。 本発明の一実施例による印刷回路基板の製造工程図である。 本発明の一実施例による印刷回路基板の製造工程図である。 本発明の他の実施例による印刷回路基板の製造フローチャートである。 本発明の他の実施例による印刷回路基板の製造工程図である。 本発明の他の実施例による印刷回路基板の製造工程図である。 本発明の他の実施例による印刷回路基板の製造工程図である。 本発明の他の実施例による印刷回路基板の製造工程図である。 本発明の他の実施例による印刷回路基板の製造工程図である。 本発明の他の実施例による印刷回路基板の製造工程図である。 本発明のまた他の実施例による印刷回路基板の断面図である。
符号の説明
１１ コア板
１１１ 絶縁層
１１２ 銅薄
１２ 第１保護層
１３ ビアホール
１４ 第１回路パターン
１５ ビア
１６ 第２保護層
１７ 第２回路パターン

Claims (16)

  1. コア板の一面に第１保護層を形成する段階と、
    第１工法により前記コア板の他面に第１回路パターンを形成する段階と、
    前記第１保護層を除去する段階と、
    前記コア板の他面に第２保護層を形成する段階と、
    第２工法により前記コア板の一面に第２回路パターンを形成する段階とを含み、
    前記コア板は、銅張積層板(CCL)であり、
    前記第１及び第２保護層は、発泡テープである
    ことを特徴とする印刷回路基板の製造方法。
  2. 前記第１工法は、テンティング(tenting)工法、セミアディティブ(semi-additive)工法、及びアディティブ(additive)工法からなる群より選ばれる何れか一つであることを特徴とする請求項１に記載の印刷回路基板の製造方法。
  3. 前記第２工法は、テンティング工法、セミアディティブ工法、及びアディティブ工法からなる群より選ばれる何れか一つであることを特徴とする請求項１または請求項２に記載の印刷回路基板の製造方法。
  4. 前記第２回路パターンの側面は前記第１回路パターンの側面より少なく傾くことを特徴とする請求項１から請求項３のいずれか１項に記載の印刷回路基板の製造方法。
  5. 前記第１回路パターンの内部には、境界面が形成されることを特徴とする請求項１から請求項４のいずれか１項に記載の印刷回路基板の製造方法。
  6. 前記第１保護層を除去する段階は、前記第１保護層の温度を増加させて除去する
    請求項１から請求項５のいずれか１項に記載の印刷回路基板の製造方法。
  7. 前記第２保護層を形成する段階の後に、前記第２保護層を除去する段階を
    更に含む請求項１から請求項６のいずれか１項に記載の印刷回路基板の製造方法。
  8. 前記第２保護層を除供する段階では、前記第２保護層の温度を増加させて除去する
    請求項７に記載の印刷回路基板の製造方法。
  9. 第１保護層の両面に一対のコア板それぞれの一面を付着する段階と、
    第１工法により前記一対のコア板の他面に第１回路パターンを形成する段階と、
    前記一対のコア板を前記第１保護層から分離する段階と、
    第２保護層の両面に前記一対のコア板それぞれの他面を付着する段階と、
    第２工法により前記一対のコア板の一面に第２回路パターンを形成する段階と、
    を含み、
    前記一対のコア板は、銅張積層板(CCL)であり、
    前記第１及び第２保護層は、発泡テープである
    ことを特徴とする印刷回路基板の製造方法。
  10. 前記第１工法は、テンティング工法、セミアディティブ工法、及びアディティブ工法からなる群より選ばれる何れか一つであることを特徴とする請求項９に記載の印刷回路基板の製造方法。
  11. 前記第２工法は、テンティング工法、セミアディティブ工法、アディティブ工法からなる群より選ばれる何れか一つであることを特徴とする請求項９または１０に記載の印刷回路基板の製造方法。
  12. 前記第２回路パターンの側面が前記第１回路パターンの側面より少なく傾くことを特徴とする請求項９から請求項１１のいずれか１項に記載の印刷回路基板の製造方法。
  13. 前記第１回路パターンの内部には、境界面が形成されることを特徴とする請求項９から請求項１２のいずれか１項に記載の印刷回路基板の製造方法。
  14. 前記一対のコア板から前記第１保護層から分離する段階は、前記第１保護層の温度を増加させて除去する
    請求項９から請求項１３のいずれか１項に記載の印刷回路基板の製造方法。
  15. 前記第２保護層に前記一対のコア板を付着した段階の後に、前記第２保護層を除去する段階を
    更に含む請求項９から請求項１４のいずれか１項に記載の印刷回路基板の製造方法。
  16. 前記第２保護層を除去する段階では、前記第２保護層の温度を増加させて除去する
    請求項１５に記載の印刷回路基板の製造方法。
JP2008155567A 2008-01-03 2008-06-13 印刷回路基板の製造方法 Expired - Fee Related JP4721196B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080000799A KR100951449B1 (ko) 2008-01-03 2008-01-03 인쇄회로기판 및 그 제조방법
KR10-2008-0000799 2008-01-03

Publications (2)

Publication Number Publication Date
JP2009164557A JP2009164557A (ja) 2009-07-23
JP4721196B2 true JP4721196B2 (ja) 2011-07-13

Family

ID=40843676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008155567A Expired - Fee Related JP4721196B2 (ja) 2008-01-03 2008-06-13 印刷回路基板の製造方法

Country Status (3)

Country Link
US (2) US8181339B2 (ja)
JP (1) JP4721196B2 (ja)
KR (1) KR100951449B1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9086737B2 (en) * 2006-06-15 2015-07-21 Apple Inc. Dynamically controlled keyboard
KR20110037332A (ko) * 2009-10-06 2011-04-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법
DE102010016780B4 (de) 2010-05-04 2021-08-12 Cicor Management AG Verfahren zur Herstellung einer flexiblen Schaltungsanordnung
KR101148745B1 (ko) * 2010-07-14 2012-05-23 삼성전기주식회사 반도체 패키지 기판의 제조방법
JP6029958B2 (ja) * 2012-12-04 2016-11-24 新光電気工業株式会社 配線基板の製造方法
CN104659017A (zh) * 2013-11-20 2015-05-27 宏启胜精密电子(秦皇岛)有限公司 中介板及其制作方法
TWI499364B (zh) * 2014-01-03 2015-09-01 Subtron Technology Co Ltd 核心基材與線路板的製作方法
CN111787708A (zh) * 2020-06-24 2020-10-16 西安金百泽电路科技有限公司 一种高低铜pad线路板的制作方法
KR20220052154A (ko) * 2020-10-20 2022-04-27 삼성전자주식회사 회로 기판 및 상기 회로 기판을 포함하는 전자 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004265967A (ja) * 2003-02-28 2004-09-24 Nec Toppan Circuit Solutions Inc 多層プリント配線板及びその製造方法並びに半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5116459A (en) * 1991-03-06 1992-05-26 International Business Machines Corporation Processes for electrically conductive decals filled with organic insulator material
US5108541A (en) * 1991-03-06 1992-04-28 International Business Machines Corp. Processes for electrically conductive decals filled with inorganic insulator material
FI982568A (fi) * 1997-12-02 1999-06-03 Samsung Electro Mech Menetelmä monikerroksisen painetun piirilevyn valmistamiseksi
JP4066522B2 (ja) * 1998-07-22 2008-03-26 イビデン株式会社 プリント配線板
US6323435B1 (en) * 1998-07-31 2001-11-27 Kulicke & Soffa Holdings, Inc. Low-impedance high-density deposited-on-laminate structures having reduced stress
JP3015788B1 (ja) * 1998-11-19 2000-03-06 日東電工株式会社 導電層転写シート、その転写方法及び電気部品
JP2000307217A (ja) * 1999-04-26 2000-11-02 Shinko Electric Ind Co Ltd 配線パターンの形成方法及び半導体装置
WO2000076281A1 (fr) * 1999-06-02 2000-12-14 Ibiden Co., Ltd. Carte a circuit imprime multicouche et procede de fabrication d'une telle carte
JP2002261440A (ja) * 2001-03-01 2002-09-13 Sony Chem Corp フレキシブル配線基板の製造方法及びフレキシブル配線基板
JP2002374054A (ja) * 2001-06-15 2002-12-26 Ibiden Co Ltd プリント基板の製造方法
KR100582079B1 (ko) * 2003-11-06 2006-05-23 엘지전자 주식회사 인쇄회로기판 및 그 제조방법
KR101199285B1 (ko) * 2004-02-04 2012-11-12 이비덴 가부시키가이샤 다층프린트배선판

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004265967A (ja) * 2003-02-28 2004-09-24 Nec Toppan Circuit Solutions Inc 多層プリント配線板及びその製造方法並びに半導体装置

Also Published As

Publication number Publication date
JP2009164557A (ja) 2009-07-23
KR100951449B1 (ko) 2010-04-07
US8181339B2 (en) 2012-05-22
KR20090075041A (ko) 2009-07-08
US20090173531A1 (en) 2009-07-09
US20120199388A1 (en) 2012-08-09

Similar Documents

Publication Publication Date Title
JP4721196B2 (ja) 印刷回路基板の製造方法
US7707715B2 (en) Method of fabricating multilayer printed circuit board
JP2006203155A (ja) リジッドフレキシブルプリント基板の製造方法
JP5379281B2 (ja) プリント基板の製造方法
US10064292B2 (en) Recessed cavity in printed circuit board protected by LPI
JP2015213169A (ja) リジッドフレキシブルプリント回路基板およびリジッドフレキシブルプリント回路基板の製造方法
KR102142521B1 (ko) 경연성 인쇄회로기판 및 그의 제조 방법
US8187479B2 (en) Manufacturing method of printed circuit board
JP2009272444A (ja) フレックスリジッド配線基板とその製造方法
KR100905574B1 (ko) 인쇄회로기판의 제조방법
JP2010016335A (ja) 金属積層板及びその製造方法
KR101373330B1 (ko) Ｒ.ｔ.ｒ 노광 및 슬리팅 공법을 이용한 ｆｐｃｂ의 제조 방법
KR101317597B1 (ko) 인쇄회로기판의 비아홀 및 외층회로형성방법
KR101077430B1 (ko) 리지드-플렉시블 기판의 제조방법
KR100722600B1 (ko) 다층 인쇄회로기판의 관통홀 형성 방법
KR20090054291A (ko) 인쇄회로기판의 제조방법
KR100571726B1 (ko) 리지드 플렉시블 인쇄회로기판의 제조방법
JP2013008945A (ja) コアレス基板の製造方法
KR20130044554A (ko) 인쇄회로기판 및 그 제조방법
KR101055455B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR101043551B1 (ko) 경연성 인쇄회로기판
JP2007095910A (ja) 配線基板の製造方法
KR100797695B1 (ko) 리지드-플렉서블 인쇄회로기판의 제조방법
KR101085576B1 (ko) 금속을 이용한 인쇄회로기판을 제조하는 방법 및 이를 이용하여 제조한 인쇄회로기판
JP2018190765A (ja) リジッド・フレックス多層プリント配線板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110329

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees