KR102142521B1 - 경연성 인쇄회로기판 및 그의 제조 방법 - Google Patents

경연성 인쇄회로기판 및 그의 제조 방법 Download PDF

Info

Publication number
KR102142521B1
KR102142521B1 KR1020130164194A KR20130164194A KR102142521B1 KR 102142521 B1 KR102142521 B1 KR 102142521B1 KR 1020130164194 A KR1020130164194 A KR 1020130164194A KR 20130164194 A KR20130164194 A KR 20130164194A KR 102142521 B1 KR102142521 B1 KR 102142521B1
Authority
KR
South Korea
Prior art keywords
layer
build
region
insulating layer
protective layer
Prior art date
Application number
KR1020130164194A
Other languages
English (en)
Other versions
KR20150075841A (ko
Inventor
유경철
김하일
김영만
안동기
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130164194A priority Critical patent/KR102142521B1/ko
Priority to TW103112069A priority patent/TWI561126B/zh
Priority to US14/249,124 priority patent/US20150189735A1/en
Publication of KR20150075841A publication Critical patent/KR20150075841A/ko
Application granted granted Critical
Publication of KR102142521B1 publication Critical patent/KR102142521B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure

Abstract

본 발명은 경연성 인쇄회로기판 및 그의 제조 방법에 관한 것이다.
본 발명의 실시 예에 따른 경연성 인쇄회로기판은 연성 영역과 다수의 경성 영역을 포함하는 연성 기판 및 경성 영역에 형성되며, 경성 영역으로부터 연장되어 연성 영역의 일부를 덮도록 형성된 제1 절연층 경성 영역의 제1 절연층에 형성되며 빌드업 절연층 및 회로 패턴을 포함하는 다수개의 빌드업층을 포함하며, 다수개의 빌드업층 중 적어도 하나는 두께가 상이할 수 있다.

Description

경연성 인쇄회로기판 및 그의 제조 방법{RIGID FLEXIBLE PRINTED CIRCUIT BOARD AND METHOD OF MANUFACTURING THE SAME}
본 발명은 경연성 인쇄회로기판 및 그의 제조 방법에 관한 것이다.
최근 전자 제품의 소형화, 박형화 그리고 외형 디자인의 중요성이 증가하고 있다. 이를 만족하는 전자 제품을 구현하기 위해서, 전자 제품의 내부에 삽입되는 인쇄회로기판의 중요성이 부각되고 있다. 전자 제품의 소형화 및 박형화에 대응하기 위해 전자 제품에 삽입되는 기판으로 경연성 인쇄회로기판이 사용되고 있다. 경연성 인쇄회로기판은 좁은 공간에 효율적인 배치를 위해서 센서 및 부품을 실장하는 경성 부분과 굴곡부인 연성 부분으로 구분되어 효율적으로 이용되고 있다.
미국 공개특허 제 2008-0014768호
본 발명의 일 측면은 다양한 층수의 빌드업층이 형성된 경연성 인쇄회로기판 및 그의 제조 방법을 제공하는 데 있다.
본 발명의 다른 측면은 연성 영역에서 노출되는 내부 보호층의 손상이 방지된 경연성 인쇄회로기판 및 그의 제조 방법을 제공하는 데 있다.
본 발명의 실시 예에 따르면, 연성 영역과 다수의 경성 영역을 포함하는 연성 기판 및 경성 영역에 형성되며, 경성 영역으로부터 연장되어 연성 영역의 일부를 덮도록 형성된 제1 절연층 경성 영역의 제1 절연층에 형성되며 빌드업 절연층 및 회로 패턴을 포함하는 다수개의 빌드업층을 포함하며, 다수개의 빌드업층 중 적어도 하나는 두께가 상이한 경연성 인쇄회로기판이 제공된다.
빌드업층에 형성되는 보호층을 더 포함할 수 있다.
보호층은 솔더 레지스트층 또는 커버레이로 형성될 수 있다.
다수개의 빌드업층 중에서 가장 두꺼운 빌드업층의 보호층은 솔더 레지스트층이며, 다른 빌드업층의 보호층은 커버레이일 수 있다.
제1 절연층 및 빌드업층은 연성 기판의 양면에 형성될 수 있다.
연성 기판은 연성 절연층, 연성 절연층의 일면 또는 양면에 형성된 내부 회로 패턴 및 내부 회로 패턴에 형성된 내부 보호층을 포함할 수 있다.
내부 보호층은 커버레이일 수 있다.
본 발명의 실시 예에 따르면, 연성 영역과 다수의 경성 영역을 포함하는 연성 기판을 준비하는 단계, 경성 영역에 형성되며, 경성 영역으로부터 연장되어 연성 영역의 일부를 덮도록 형성된 제1 절연층을 형성하는 단계, 연성 영역의 상부 및 제1 절연층에 제1 빌드업 절연층 및 제1 회로 패턴을 포함하는 제1 빌드업층을 형성하는 단계, 다수의 경성 영역 중 적어도 한 영역의 제1 빌드업층에 경계층을 형성하는 단계, 제1 빌드업층 및 경계층에 제2 빌드업 절연층 및 제2 회로 패턴을 포함하는 제2 빌드업층을 형성하는 단계, 연성 영역의 제1 빌드업층 및 제2 빌드업층을 제거하는 단계 및 경계층의 상부에 형성된 제2 빌드업층을 제거하는 단계를 포함하는 경연성 인쇄회로기판 제조 방법이 제공된다.
제1 빌드업층을 형성하는 단계에서, 연성 영역에 형성된 에칭 저지 패턴(Etching Stop Pattern)을 형성하는 단계를 더 포함할 수 있다.
에칭 저지 패턴은 제1 회로 패턴과 동시에 형성될 수 있다.
제1 빌드업층 및 제2 빌드업층을 제거하는 단계는, 연성 영역에 형성된 제1 절연층의 상부에 형성된 제1 빌드업층 및 제2 빌드업층을 레이저 드릴로 제거하는 단계, 제1 빌드업층 및 제2 빌드업층의 제거로 노출된 에칭 저지 패턴을 습식 에칭(Wet Etching)하는 단계, 에칭 저지 패턴의 습식 에칭으로 노출된 제1 빌드업 절연층을 레이저 드릴로 제거하는 단계 및 연성 영역의 상부에 형성된 제1 빌드업 절연층, 에칭 저지 패턴, 제1 빌드업층 및 제2 빌드업층을 분리하여 제거하는 단계를 포함할 수 있다.
경계층을 형성하는 단계에서, 경계층은 제1 빌드업층의 상면에 위치하는 보호층 및 보호층에 형성된 이형층을 포함할 수 있다.
보호층은 커버레이(Coverlay)일 수 있다.
경계층의 상부에 형성된 제2 빌드업층을 제거하는 단계에서, 경계층의 보호층과 이형층이 분리되어, 이형층 및 제2 빌드업층이 제거될 수 있다.
경계층을 형성하는 단계에서, 경계층은 보호층 및 이형층 사이에 개재되는 접착층을 더 포함하며, 경계층의 상부에 형성된 제2 빌드업층을 제거하는 단계에서, 경계층의 보호층과 접착층이 분리되어, 접착층, 이형층 및 제2 빌드업층이 제거될 수 있다.
외부 보호층을 형성하는 단계에서, 외부 보호층은 솔더 잉크(Solder Ink) 또는 커버레이로 형성될 수 있다.
제1 절연층을 형성하는 단계에서, 제1 절연층은 연성 기판의 양면에 형성될 수 있다.
연성 기판은 연성 절연층, 연성 절연층의 일면 또는 양면에 형성된 내부 회로 패턴 및 내부 회로 패턴에 형성된 내부 보호층을 포함할 수 있다.
내부 보호층은 커버레이일 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 실시 예에 따른 경연성 인쇄회로기판 및 그의 제조 방법은 다양한 층수의 빌드업층을 동시에 형성할 수 있다.
본 발명의 실시 예에 따른 경연성 인쇄회로기판 및 그의 제조 방법은 연성 영역에서 노출되는 내부 보호층이 액 공정에 의해 손상되는 것을 방지할 수 있다.
도 1은 본 발명의 실시 예에 따른 경연성 인쇄회로기판을 나타낸 예시도이다.
도 2 내지 도 15는 본 발명의 실시 예에 따른 경연성 인쇄회로기판 제조 방법을 나타낸 예시도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 경연성 인쇄회로기판을 나타낸 예시도이다.
도 1을 참조하면 경연성 인쇄회로기판(100)은 연성 기판(110), 제1 절연층(120), 제1 빌드업층(130) 내지 제3 빌드업층(170), 제1 보호층(141), 제2 보호층(161) 및 외부 보호층(180)을 포함할 수 있다.
본 발명의 실시 예에 따른 연성 기판(110)은 연성 절연층(111), 내부 회로 패턴(112), 내부 보호층(113) 및 내부 접착층(114)을 포함할 수 있다. 연성 절연층(111)은 유연한 절연 필름으로 형성될 수 있다. 예를 들어, 연성 절연층(111)은 폴리 이미드(Polyimide; PI)로 형성될 수 있다.
연성 절연층(111)의 상부에는 내부 회로 패턴(112)이 형성될 수 있다. 도 2에서 내부 회로 패턴(112)이 연성 절연층(111)의 양면에 형성됨이 도시되었다. 그러나 내부 회로 패턴(112)은 연성 절연층(111)의 양면에 형성되는 것으로 한정되는 것은 아니다. 예를 들어, 내부 회로 패턴(112)은 연성 절연층(111)의 일면에만 형성될 수 있다. 회로 기판 분야에서 사용되는 전도성 금속으로 형성될 수 있다. 예를 들어, 내부 회로 패턴(112)은 구리로 형성될 수 있다.
내부 회로 패턴(112)의 상부에는 내부 보호층(113)이 형성될 수 있다. 내부 보호층(113)은 외부 환경으로부터 내부 회로 패턴(112)을 보호하기 위해서 형성될 수 있다. 예를 들어, 내부 보호층(113)은 커버레이(Coverlay)로 형성될 수 있다.
내부 접착층(114)은 내부 회로 패턴(112)과 내부 보호층(113) 사이에 형성될 수 있다. 내부 접착층(114)은 내부 회로 패턴(112), 연성 절연층(111)과 내부 보호층(113) 사이의 접착력을 향상시킬 수 있다.
이와 같이 형성된 연성 기판(110)은 연성 영역과 경성 영역으로 구분될 수 있다. 연성 영역은 경연성 인쇄회로기판(100)의 유연한 부분으로 휘어질 수 있다. 경성 영역은 연성 영역의 일측 또는 양측에 위치하여 빌드업층이 형성될 수 있다. 본 발명의 실시 예에서, 연성 기판(110)은 제1 연성 영역(211), 제2 연성 영역(212), 제1 경성 영역(221) 내지 제3 경성 영역(223)을 포함할 수 있다. 본 발명의 실시 예에서, 연성 기판(110)이 2개의 연성 영역과 3개의 경성 영역을 포함하는 것으로 설명하나, 이는 실시 예로 연성 영역과 경성 영역의 개수는 당업자의 선택에 의해서 변경될 수 있다.
또한, 본 발명의 실시 예에서, 연성 기판(110)이 한 층의 연성 절연층 및 내부 회로 패턴으로 형성됨을 예시로 설명하였지만, 이에 한정되는 것은 아니다. 즉, 연성 기판(110)의 당업자의 선택에 따라 한 층뿐만 아니라 다층의 연성 절연층 및 내부 회로 패턴으로 구성될 수 있다.
본 발명의 실시 예에 다른 제1 절연층(120)은 제1 경성 영역(221) 내지 제3 경성 영역(223)의 내부 보호층(113)에 형성될 수 있다. 또한, 제1 절연층(120)은 제1 경성 영역(221) 내지 제3 경성 영역(223)으로부터 연장되어 제1 연성 영역(211) 및 제2 연성 영역(212)의 일부를 덮도록 형성될 수 있다. 이와 같이 형성된 제1 절연층(120)에 의해서 제1 연성 영역(211) 및 제2 연성 영역(212)에 형성된 내부 보호층(113)의 일부가 노출될 수 있다.
본 발명의 실시 예에 따른 제1 절연층(120)은 열경화성 절연 수지로 형성될 수 있다. 예를 들어, 제1 절연층(120)은 프리프레그(Prepreg)가 될 수 있다.
본 발명의 실시 예에 따른 제1 빌드업층(130)은 제1 절연층(120)에 형성되며, 제1 경성 영역(221) 내지 제3 경성 영역(223)에 형성될 수 있다. 예를 들어, 제1 빌드업층(130)은 제1 빌드업 절연층(131) 및 제1 회로 패턴(132)을 포함할 수 있다. 제1 빌드업 절연층(131)은 제1 절연층(120)의 상면에 형성될 수 있다. 이때, 제1 빌드업 절연층(131)은 제1 경성 영역(221) 내지 제2 경성 영역(222)에만 형성되기 때문에, 제1 연성 기판(110) 및 제2 연성 기판(110)에 형성된 제1 절연층(120)을 노출시킬 수 있다. 즉, 제1 절연층(120)과 제1 빌드업 절연층(131)은 단차 구조로 형성될 수 있다. 제1 회로 패턴(132)은 제1 절연층(120)의 상부에 형성될 수 있다.
본 발명의 실시 예에 따른 제2 빌드업층(150)은 제2 경성 영역(222) 및 제3 경성 영역(223)에 형성된 제1 빌드업층(130)에 형성될 수 있다. 예를 들어, 제2 빌드업층(150)은 제2 빌드업 절연층(151) 및 제2 회로 패턴(152)을 포함할 수 있다. 제2 빌드업 절연층(151)은 제2 경성 영역(222) 및 제3 경성 영역(223)에 형성된 제1 회로 패턴(132)을 감싸도록 형성될 수 있다. 제2 회로 패턴(152)은 제2 빌드업 절연층(151)의 상부에 형성될 수 있다.
본 발명의 실시 예에 따른 제3 빌드업층(170)은 제3 경성 영역(223)에 형성된 제2 빌드업층(150)에 형성될 수 있다. 예를 들어, 제3 빌드업층(170)은 제3 빌드업 절연층(171) 및 제3 회로 패턴(172)을 포함할 수 있다. 제3 빌드업 절연층(171)은 제3 경성 영역(223)에 형성된 제2 회로 패턴(152)을 감싸도록 형성될 수 있다. 제3 회로 패턴(172)은 제3 빌드업 절연층(171)의 상부에 형성될 수 있다.
이와 같이 본 발명의 실시 예에 따른 경연성 인쇄회로기판(100)은 다양한 층수를 갖도록 형성될 수 있다. 즉, 본 발명의 실시 예에 따른 경연성 인쇄회로기판(100)은 다양한 두께를 갖도록 형성될 수 있다.
본 발명의 실시 예에 따른 제1 보호층(141)은 제1 경성 영역(221)의 제1 회로 패턴(132)에 형성될 수 있다. 제2 보호층(161)은 제2 경성 영역(222)의 제2 회로 패턴(152)에 형성될 수 있다. 외부 보호층(180)은 제3 경성 영역(223)의 제3 회로 패턴(172)에 형성될 수 있다. 제1 보호층(141), 제2 보호층(161) 및 외부 보호층(180)은 땜납 등과 같은 외부 환경 또는 물질로부터 제1 회로 패턴(132) 내지 제3 회로 패턴(172)을 보호하기 위해 형성될 수 있다. 예를 들어, 제1 보호층(141), 제2 보호층(161) 및 외부 보호층(180)은 액상 또는 필름 타입의 솔더 레지스트로 형성될 수 있다. 또는 제1 보호층(141), 제2 보호층(161) 및 외부 보호층(180)은 커버레이로 형성될 수 있다. 그러나 제1 보호층(141), 제2 보호층(161) 및 외부 보호층(180)의 재질은 이에 한정되지 않고, 회로 기판 분야에서 회로 패턴을 보호하는 다수의 재질 중에서 선택될 수 있다. 본 발명의 실시 예에서, 제1 보호층(141) 및 제2 보호층(161)은 커버레이로 형성되며, 외부 보호층(180)은 SR 잉크(Ink)로 형성될 수 있다.
본 발명의 실시 예에서, 제1 보호층(141)은 제1 경성 영역(221)에, 제2 보호층(161)은 제2 경성 영역(222)에, 외부 보호층(180)은 제3 경성 영역(223)에 형성됨을 예시로 설명하였지만, 본 발명이 이와 같은 구조로 한정되는 것은 아니다. 예를 들어, 외부 보호층(180)은 제3 경성 영역(223)뿐만 아니라 제1 보호층(141) 및 제2 보호층(161)에 더 형성될 수 있다. 또한, 제1 보호층(141) 및 제2 보호층(161) 대신에 제1 경성 영역(221) 및 제2 경성 영역(222)에 외부 보호층(180)이 형성될 수 있다.
또한, 본 발명의 실시 예에 따르면, 경연성 인쇄회로기판(100)은 비아 및 관통 비아를 포함할 수 있다. 예를 들어, 경연성 인쇄회로기판(100)은 제1 비아(191) 내지 제3 비아(193), 제1 관통 비아(195) 및 제2 관통 비아(196)가 더 형성될 수 있다.
제1 비아(191)는 제1 절연층(120) 및 제1 빌드업 절연층(131)을 관통하도록 형성되어, 내부 회로 패턴(112)과 제1 회로 패턴(132)을 전기적으로 연결할 수 있다.
제2 비아(192)는 제2 빌드업 절연층(151)을 관통하도록 형성되어, 제1 회로 패턴(132)과 제2 회로 패턴(152)을 전기적으로 연결할 수 있다.
제3 비아(193)는 제3 빌드업 절연층(171)을 관통하도록 형성되어, 제2 회로 패턴(152)과 제3 회로 패턴(172)을 전기적으로 연결할 수 있다.
제1 관통 비아(195)는 연성 기판(110)의 상부 및 하부에 각각 형성된 제1 회로 패턴(132)을 전기적으로 연결하도록 형성될 수 있다.
제2 관통 비아(196)는 연성 기판(110)의 상부 및 하부에 각각 형성된 제2 회로 패턴(152)을 전기적으로 연결하도록 형성될 수 있다.
본 발명의 실시 예에 따르면, 제1 경성 영역(221)에는 제1 비아(191) 및 제1 관통 비아(195)가 형성될 수 있다. 또한, 제2 경성 영역(222)에는 제1 비아(191), 제2 비아(192) 및 제2 관통 비아(196)가 형성될 수 있다. 또한, 제3 경성 영역(223)에는 제2 비아(192), 제3 비아(193) 및 제2 관통 비아(196)가 형성될 수 있다.
이와 같은 비아 및 관통 비아가 형성되는 위치 및 개수는 본 발명의 실시 예일 뿐 한정되는 것은 아니다. 즉, 비아 및 관통 비아가 형성되는 구조, 개수 및 위치는 당업자의 선택에 의해서 변경될 수 있다.
도 2 내지 도 15는 본 발명의 실시 예에 따른 경연성 인쇄회로기판 제조 방법을 나타낸 예시도이다.
도 2를 참조하면, 연성 기판(110)을 준비할 수 있다.
본 발명의 실시 예에서, 연성 기판(110)은 연성 절연층(111), 내부 회로 패턴(112), 내부 보호층(113) 및 내부 접착층(114)을 포함할 수 있다. 연성 절연층(111)은 유연한 절연 필름으로 형성될 수 있다. 예를 들어, 연성 절연층(111)은 폴리 이미드(Polyimide; PI)로 형성될 수 있다.
연성 절연층(111)의 상부에는 내부 회로 패턴(112)이 형성될 수 있다. 도 2에서 내부 회로 패턴(112)이 연성 절연층(111)의 양면에 형성됨이 도시되었다. 그러나 내부 회로 패턴(112)은 연성 절연층(111)의 양면에 형성되는 것으로 한정되는 것은 아니다. 예를 들어, 내부 회로 패턴(112)은 연성 절연층(111)의 일면에만 형성될 수 있다. 회로 기판 분야에서 사용되는 전도성 금속으로 형성될 수 있다. 예를 들어, 내부 회로 패턴(112)은 구리로 형성될 수 있다. 본 발명의 실시 예에 따른 연성 절연층(111) 및 내부 회로 패턴(112)은 양면 FCCL(Flexible Copper Clad Laminate)로 형성될 수 있다. 양면 FCCL은 유연한 절연 필름의 양면에 동박이 형성된 것이다. 예를 들어, 양면 FCCL의 동박을 패터닝하여 내부 회로 패턴(112)을 형성할 수 있다. 그러나 이는 예시일 뿐, 이와 같은 방법으로 한정되는 것은 아니다.
내부 회로 패턴(112)의 상부에는 내부 보호층(113)이 형성될 수 있다. 내부 보호층(113)은 외부 환경으로부터 내부 회로 패턴(112)을 보호하기 위해서 형성될 수 있다. 예를 들어, 내부 보호층(113)은 커버레이(Coverlay)로 형성될 수 있다.
내부 접착층(114)은 내부 회로 패턴(112)과 내부 보호층(113) 사이에 형성될 수 있다. 내부 접착층(114)은 내부 회로 패턴(112), 연성 절연층(111)과 내부 보호층(113) 사이의 접착력을 향상시킬 수 있다.
이와 같이 형성된 연성 기판(110)은 연성 영역과 경성 영역으로 구분될 수 있다. 연성 영역은 유연하여 휘어질 수 있다. 경성 영역은 연성 영역의 일측 또는 양측에 위치하여 추후 빌드업층이 형성될 수 있다. 본 발명의 실시 예에서, 연성 기판(110)은 제1 연성 영역(211), 제2 연성 영역(212), 제1 경성 영역(221) 내지 제3 경성 영역(223)을 포함할 수 있다. 본 발명의 실시 예에서, 연성 기판(110)이 2개의 연성 영역과 3개의 경성 영역을 포함하는 것으로 설명하나, 이는 실시 예로, 연성 영역과 경성 영역의 개수는 당업자의 선택에 의해서 변경될 수 있다.
또한, 본 발명의 실시 예에서, 연성 기판(110)이 한 층의 연성 절연층 및 내부 회로 패턴으로 형성됨을 예시로 설명하였지만, 이에 한정되는 것은 아니다. 즉, 연성 기판(110)의 당업자의 선택에 따라 한 층뿐만 아니라 다층의 연성 절연층 및 내부 회로 패턴으로 구성될 수 있다.
도 3을 참조하면, 연성 기판(110)에 제1 절연층(120)이 형성될 수 있다.
본 발명의 실시 예에서, 제1 절연층(120)은 제1 경성 영역(221) 내지 제3 경성 영역(223)에 형성될 수 있다. 또한, 제1 절연층(120)은 제1 경성 영역(221) 내지 제3 경성 영역(223)으로부터 연장되어, 제1 연성 영역(211) 및 제2 연성 영역(212)의 일부를 덮도록 형성될 수 있다. 이와 같이 형성된 제1 절연층(120)에 의해서 제1 연성 영역(211) 및 제2 연성 영역(212)에 형성된 내부 보호층(113)의 일부가 노출될 수 있다.
본 발명의 실시 예에 따른 제1 절연층(120)은 열경화성 절연 수지로 형성될 수 있다. 예를 들어, 제1 절연층(120)은 프리프레그(Prepreg)가 될 수 있다.
도 4를 참조하면, 제1 절연층(120)에 제1 빌드업 절연층(131) 및 제1 금속층(135)을 형성할 수 있다.
본 발명의 실시 예에서, 제1 빌드업 절연층(131)은 제 연성 기판(110)의 상부에 위치하여, 제1 절연층(120)의 상면에 형성될 수 있다. 제1 금속층(135)은 제1 빌드업 절연층(131)의 상면에 형성될 수 있다. 예를 들면, 단면 FCCL을 이용하여 제1 빌드업 절연층(131) 및 제1 금속층(135)을 형성할 수 있다. 단면 FCCL은 유연한 절연 필름의 일면에 동박이 형성된 것이다. 즉, 단면 FCCL의 유연한 절연 필름은 제1 빌드업 절연층(131)이 되며, 동박은 제1 금속층(135)이 될 수 있다.
도 5를 참조하면, 제1 회로 패턴(132) 및 제1 에칭 저지 패턴(133)을 형성할 수 있다.
본 발명의 실시 예에 따르면, 제1 금속층(135)을 패터닝하여 제1 회로 패턴(132)을 형성할 수 있다. 제1 회로 패턴(132)은 제1 경성 영역(221) 내지 제3 경성 영역(223) 중 적어도 한 영역에 형성될 수 있다. 본 발명의 실시 예에 따르면, 제1 회로 패턴(132)은 제1 경성 영역(221) 내지 제3 경성 영역(223)에 형성될 수 있다.
또한, 제1 에칭 저지 패턴(Etching Stop Pattern)(133)이 형성될 수 있다. 제1 에칭 저지 패턴(133)은 추후 레이저 드릴을 이용한 에칭 시, 하부에 위치한 연성 기판(110)을 보호하기 위해서 형성될 수 있다. 본 발명의 실시 예에 따르면 제1 에칭 저지 패턴(133)은 제1 연성 영역(211) 및 제2 연성 영역(212)에 형성될 수 있다. 이때, 제1 절연층(120)이 제1 연성 영역(211) 및 제2 연성 영역(212)의 일부를 덮도록 형성되어, 제1 에칭 저지 패턴(133)의 양측면은 제1 절연층(120) 상부에 위치하도록 형성될 수 있다. 여기서, 제1 에칭 저지 패턴(133)과 제1 절연층(120)이 겹치는 부분은 절단 영역(230)이 될 수 있다.
또한, 제1 경성 영역(221) 내지 제3 경성 영역(223) 중 적어도 한 영역에 제1 비아(191)가 형성될 수 있다. 본 발명의 실시 예에 따르면 제1 비아(191)는 제1 경성 영역(221)과 제2 경성 영역(222)에 형성될 수 있다.
본 발명의 실시 예에 따르면, 제1 비아(191)가 형성될 수 있다. 제1 비아(191)는 제1 절연층(120) 및 제1 빌드업 절연층(131)을 관통하도록 형성되어 내부 회로 패턴(112)과 제1 회로 패턴(132)을 전기적으로 연결할 수 있다.
또한, 제1 경성 영역(221)에 제1 관통 비아(195)가 형성될 수 있다. 본 발명의 실시 예에 따르면, 제1 관통 비아(195)는 연성 기판(110)의 상부 및 하부에 각각 형성된 제1 회로 패턴(132)이 서로 전기적으로 연결되도록 형성될 수 있다.
본 발명의 실시 예에서, 제1 비아(191) 및 제1 관통 비아(195)의 형성은 당업자의 선택에 의해서 생략될 수 있다.
본 발명의 실시 예에 따르면, 제1 빌드업 절연층(131), 제1 회로 패턴(132), 제1 에칭 저지 패턴(133)이 제1 빌드업층(130)이 될 수 있다.
본 발명의 실시 예에 따른 제1 빌드업층(130), 제1 비아(191) 및 제1 관통 비아(195)는 회로 기판 분야에서 적용되는 회로 패턴, 절연층, 블라인드 비아 및 관통 비아를 형성하는 방법들이 적용되어 형성될 수 있다. 또한, 본 발명의 실시 예에서, 제1 빌드업층(130)이 한 층의 절연층 및 회로 패턴으로 형성됨을 예시로 설명하였지만, 이에 한정되는 것은 아니다. 즉, 제1 빌드업층(130)의 당업자의 선택에 따라 한 층뿐만 아니라 다층의 절연층 및 회로 패턴으로 구성될 수 있다.
도 6을 참조하면, 제1 경계층(140)이 형성될 수 있다.
본 발명의 실시예에 따르면 제1 경계층(140)은 제1 경성 영역(221)의 제1 회로 패턴(132)의 상부에 형성될 수 있다. 제1 경계층(140)은 제1 경성 영역(221)의 최외층과 제거되는 영역을 구분하기 위해서 형성될 수 있다. 즉, 추후 제1 경성 영역(221)의 최외층은 제1 회로 패턴(132)이 될 수 있다.
본 발명의 실시 예에 따르면, 제1 경계층(140)은 제1 보호층(141), 제1 접착층(142) 및 제1 이형층(143)을 포함할 수 있다. 예를 들어, 제1 경계층(140)은 커버레이로 형성될 수 있다. 제1 접착층(142)은 제1 보호층(141)과 제1 이형층(143) 사이에 위치할 수 있다. 본 발명의 실시 예에서, 제1 경계층(140)이 제1 경성 영역(221)에 형성될 때, 제1 보호층(141)이 제1 회로 패턴(132)의 상면에 위치하도록 형성될 수 있다. 여기서, 제1 접착층(142)은 점착력이 낮고 물리적 또는 기계적인 방법으로 제1 보호층(141)과 분리될 수 있는 재질로 형성될 수 있다.
본 발명의 실시 예에서, 제1 경계층(140)이 3층 구조로 형성됨을 예시로 설명하였지만, 이에 한정되지 않는다. 예를 들어, 제1 경계층(140)은 제1 보호층(141) 및 제1 이형층(143)으로 구성된 2층 구조가 될 수 있다. 이때, 제1 이형층(143)은 낮은 접착력을 가질 수 있다. 따라서, 제1 이형층(143)은 기계적 또는 물리적인 방법으로 제1 보호층(141)과 분리될 수 있다.
도 7을 참조하면, 제2 빌드업층(150)이 형성될 수 있다.
본 발명의 실시 예에 따른 제2 빌드업층(150)은 제2 빌드업 절연층(151), 제2 회로 패턴(152) 및 제2 에칭 저지 패턴(153)을 포함할 수 있다.
본 발명에 실시 예에 따르면, 제2 빌드업 절연층(151)은 제1 빌드업층(130) 및 제1 경계층(140)의 상부에 형성될 수 있다.
제2 회로 패턴(152)은 제2 빌드업 절연층(151)의 상부에 형성될 수 있다. 본 발명의 실시 예에 따르면, 제2 회로 패턴(152)은 제1 경성 영역(221) 내지 제3 경성 영역(223)에 형성될 수 있다. 여기서, 제2 경성 영역(222)과 제3 경성 영역(223)에 형성된 제2 회로 패턴(152)은 신호 전송을 위한 회로 패턴일 수 있다. 또한, 제1 경성 영역(221)에 형성된 제2 회로 패턴(152)은 더미 패턴이 될 수 있다. 본 발명의 실시 예에서, 제1 경성 영역(221)에 형성된 제2 빌드업 절연층(151)과 더미 패턴인 제2 회로 패턴(152)은 추후에 제거될 수 있다.
제2 에칭 저지 패턴(153)은 제1 연성 영역(211) 및 제2 연성 영역(212)에 형성된 제2 빌드업 절연층(151)의 상부에 형성될 수 있다. 이때, 제2 에칭 저지 패턴(153)은 절단 영역(230)에 형성된 제2 빌드업 절연층(151)이 노출되도록 형성될 수 있다.
본 발명의 실시 예에 따르면, 제2 비아(192)가 형성될 수 있다. 제2 비아(192)는 제2 빌드업 절연층(151)을 관통하도록 형성되어, 제1 회로 패턴(132)과 제2 회로 패턴(152)을 전기적으로 연결할 수 있다.
본 발명의 실시 예에 따르면, 제2 관통 비아(196)가 형성될 수 있다. 제2 관통 비아(196)는 연성 기판(110)의 상부 및 하부에 각각 형성된 제2 회로 패턴(152)을 전기적으로 연결하도록 형성될 수 있다.
본 발명의 실시 예에 따르면, 제2 빌드업층(150)은 제1 빌드업층(130)을 형성하는 방법을 통해서 형성될 수 있다. 또한, 제2 비아(192) 및 제2 관통 비아(196)도 제1 비아(191) 및 제1 관통 비아(195)를 형성하는 방법을 통해서 형성될 수 있다. 또한, 본 발명의 실시 예에서, 제2 빌드업층(150)이 한 층의 절연층 및 회로 패턴으로 형성됨을 예시로 설명하였지만, 이에 한정되는 것은 아니다. 즉, 제2 빌드업층(150)의 당업자의 선택에 따라 한 층뿐만 아니라 다층의 절연층 및 회로 패턴으로 구성될 수 있다.
도 8을 참조하면, 제2 경계층(160)이 형성될 수 있다.
본 발명의 실시 예에 따르면, 제2 경계층(160)은 제2 경성 영역(222)의 제2 회로 패턴(152)의 상부에 형성될 수 있다. 제2 경계층(160)은 제2 경성 영역(222)의 최외층과 제거되는 영역을 구분하기 위해서 형성될 수 있다. 즉, 추후 제2 경성 영역(222)의 최외층은 제2 회로 패턴(152)이 될 수 있다.
본 발명의 실시 예에 따르면, 제2 경계층(160)은 제2 보호층(161), 제2 접착층(162) 및 제2 이형층(163)을 포함할 수 있다. 예를 들어, 제2 경계층(160)은 커버레이로 형성될 수 있다. 제2 접착층(162)은 제2 보호층(161)과 제2 이형층(163) 사이에 위치할 수 있다. 여기서, 제2 접착층(162)은 낮은 접착력을 가질 수 있다. 따라서, 제2 접착층(162)은 제2 보호층(161)으로부터 물리적 또는 기계적인 방법으로 분리될 수 있다. 본 발명의 실시 예에서, 제2 경계층(160)이 제2 경성 영역(222)에 형성될 때, 제2 보호층(161)이 제2 회로 패턴(152)의 상면에 위치하도록 형성될 수 있다.
본 발명의 실시 예에서, 제2 경계층(160)이 3층 구조로 형성됨을 예시로 설명하였지만, 이에 한정되지 않는다. 예를 들어, 제2 경계층(160)은 제2 보호층(161) 및 제2 이형층(163)으로 구성된 2층 구조가 될 수 있다. 이때, 제2 이형층(163)은 낮은 접착력을 가질 수 있다. 따라서, 제2 이형층(163)은 기계적 또는 물리적인 방법으로 제2 보호층(161)과 분리될 수 있다.
도 9를 참조하면, 제3 빌드업층(170)이 형성될 수 있다.
본 발명의 실시 예에 따른 제3 빌드업층(170)은 제3 빌드업 절연층(171), 제3 회로 패턴(172) 및 제3 에칭 저지 패턴(173)을 포함할 수 있다.
본 발명에 실시 예에 따르면, 제3 빌드업 절연층(171)은 제2 빌드업층(150) 및 제2 경계층(160)의 상부에 형성될 수 있다.
제3 회로 패턴(172)은 제2 빌드업 절연층(151)의 상부에 형성될 수 있다. 본 발명의 실시 예에 따르면, 제3 회로 패턴(172)은 제1 경성 영역(221) 내지 제3 경성 영역(223)에 형성될 수 있다. 여기서, 제3 경성 영역(223)에 형성된 제3 회로 패턴(172)은 신호 전송을 위한 회로 패턴일 수 있다. 또한, 제1 경성 영역(221) 및 제2 경성 영역(222)에 형성된 제3 회로 패턴(172)은 더미 패턴이 될 수 있다. 본 발명의 실시 예에서, 제1 경성 영역(221) 및 제2 경성 영역(222)에 형성된 제3 빌드업 절연층(171)과 더미 패턴인 제3 회로 패턴(172)은 추후에 제거될 수 있다.
본 발명의 실시 예에서, 제3 회로 패턴(172)은 제1 경성 영역(221) 내지 제3 경성 영역(223)에 형성될 수 있다.
제3 에칭 저지 패턴(173)은 제1 연성 영역(211) 및 제2 연성 영역(212)에 형성된 제3 빌드업 절연층(171)의 상부에 형성될 수 있다. 이때, 제3 에칭 저지 패턴(173)은 절단 영역(230)에 형성된 제3 빌드업 절연층(171)이 노출되도록 형성될 수 있다.
본 발명의 실시 예에 따르면, 제3 비아(193)가 형성될 수 있다. 제3 비아(193)는 제3 빌드업 절연층(171)을 관통하도록 형성되어, 제2 회로 패턴(152)과 제3 회로 패턴(172)을 전기적으로 연결할 수 있다. 제3 비아(193)는 제1 비아(191) 또는 제2 비아(192)를 형성하는 방법을 통해서 형성될 수 있다.
본 발명의 실시 예에 따르면, 제3 빌드업층(170)은 제1 빌드업층(130) 또는 제2 빌드업층(150)을 형성하는 방법을 통해서 형성될 수 있다. 또한, 본 발명의 실시 예에서, 제3 빌드업층(170)이 한 층의 절연층 및 회로 패턴으로 형성됨을 예시로 설명하였지만, 이에 한정되는 것은 아니다. 즉, 제3 빌드업층(170)의 당업자의 선택에 따라 한 층뿐만 아니라 다층의 절연층 및 회로 패턴으로 구성될 수 있다.
도 10을 참조하면, 절단 영역(230)의 제2 빌드업 절연층(151) 및 제3 빌드업 절연층(171)이 제거될 수 있다.
본 발명의 실시 예에 따르면, 절단 영역(230)은 레이저 드릴을 이용하여 제거될 수 있다. 본 발명의 실시 예에 따르면, 절단 영역(230)은 제2 빌드업 절연층(151) 및 제3 빌드업 절연층(171)으로 구성될 수 있다. 레이저 드릴로 절단 영역(230)의 제2 빌드업 절연층(151) 및 제3 빌드업 절연층(171)을 제거할 수 있다. 이때, 제1 에칭 저지 패턴(133) 내지 제3 에칭 저지 패턴(173)에 의해서 절단 영역(230) 이외의 영역이 보호될 수 있다.
제1 연성 영역(211) 및 제2 연성 영역(212)은 레이저 드릴의 가공으로부터 보호될 수 있다. 또한, 제1 에칭 저지 패턴(133)의 경우 절단 영역(230)에도 형성되기 때문에, 레이저 드릴에 의해서 제1 절연층(120) 및 제1 빌드업 절연층(131)이 제거되는 것을 방지할 수 있다. 즉, 제1 에칭 저지 패턴(133)에 의해서 제1 에칭 저지 패턴(133)의 상의 절단 영역(230)만 제거될 수 있다.
도 11을 참조하면, 절단 영역(230)의 제1 에칭 저지 패턴(133)이 제거될 수 있다.
본 발명의 실시 예에 따르면, 절단 영역(230)의 제2 빌드업 절연층(151) 및 제3 빌드업 절연층(171)이 제거되면서 절단 영역(230)에 위치한 제1 에칭 저지 패턴(133)이 노출될 수 있다. 절단 영역(230)의 위치한 제1 에칭 저지 패턴(133)은 에칭액을 이용하여 제거될 수 있다.
도 12를 참조하면, 절단 영역(230)의 제1 빌드업 절연층(131)이 제거될 수 있다.
본 발명의 실시 예에 따르면, 절단 영역(230)의 제1 에칭 저지 패턴(133)이 제거되면 절단 영역(230)에 위치한 제1 빌드업 절연층(131)이 노출될 수 있다. 이와 같이 노출된 절단 영역(230)의 제1 빌드업 절연층(131)은 레이저 드릴을 이용하여 제거할 수 있다. 이때, 레이저 드릴의 출력을 조절하여 제1 절연층(120)과 제1 연성 영역(211) 및 제2 연성 영역(212)의 내부 보호층(113)까지 제거되는 것을 방지할 수 있다.
도 13을 참조하면 제1 연성 영역(211) 및 제2 연성 영역(212)의 제1 빌드업층(130) 내지 제3 빌드업층(170)이 제거될 수 있다.
본 발명의 실시 예에 따르면, 도 10 내지 도 12를 통한 절단 영역(230)의 제거로 제1 연성 영역(211) 및 제2 연성 영역(212)에서는 제1 절연층(120)으로부터 제1 빌드업층(130) 내지 제3 빌드업층(170)이 분리되어 제거될 수 있다. 즉, 제1 연성 영역(211) 및 제2 연성 영역(212)에 형성된 제1 빌드업 절연층(131), 제1 에칭 저지 패턴(133), 제2 빌드업 절연층(151), 제2 에칭 저지 패턴(153), 제3 빌드업 절연층(171) 및 제3 에칭 저지 패턴(173)이 제거될 수 있다.
도 14를 참조하면, 제1 경성 영역(221)의 제1 보호층(141) 상부 및 제2 경성 영역(223)의 제2 보호층(161)가 제거될 수 있다.
본 발명의 실시 예에 따르면, 제1 경계층(140)의 제1 보호층(141)과 제1 접착층(142)이 분리되어, 제1 경성 영역(221)에 형성된 제2 빌드업층(150) 및 제3 빌드업층(170)이 제거될 수 있다. 이때, 제거되는 제2 빌드업층(150)은 제2 빌드업 절연층(151) 및 제2 회로 패턴(152)이 될 수 있다. 또한, 제2 빌드업층(150)과 함께 제거되는 제3 빌드업층(170)은 제3 빌드업 절연층(171) 및 제3 회로 패턴(173)이 될 수 있다. 여기서, 제2 회로 패턴(152) 및 제3 회로 패턴(153)은 더미 패턴이 될 수 있다. 따라서, 본 발명의 실시 예에 따르면, 제1 경성 영역(221)의 최외층은 제1 빌드업층(130)의 제1 회로 패턴(132) 및 제1 보호층(141)이 될 수 있다.
또한, 제2 경계층(160)의 제2 보호층(161)과 제2 접착층(162)이 분리되어, 제3 빌드업층(170)이 제거될 수 있다. 이때, 제거되는 제3 빌드업층(170)은 제3 빌드업 절연층(171) 및 제3 회로 패턴(173)이 될 수 있다. 여기서, 제3 회로 패턴(153)은 더미 패턴이 될 수 있다. 따라서, 본 발명의 실시 예에 따르면, 제2 경성 영역(222)의 최외층은 제2 빌드업층(150)의 제2 회로 패턴(152) 및 제2 보호층(161)이 될 수 있다.
또한, 제3 경성 영역(223)의 최외층은 제3 빌드업층(170)의 제3 회로 패턴(172)이 될 수 있다.
이와 같은 본 발명의 실시 예에 따른 제1 경계층(140) 및 제2 경계층(160)을 이용하여 제1 경성 영역(221) 내지 제3 경성 영역(223)에 각각 층수가 다른 빌드업층이 동시에 형성될 수 있다. 즉, 본 발명의 실시 예에 따르면, 각각의 경성 영역이 다른 두께를 갖도록 형성될 수 있다. 종래에는 절연층을 타발한 후 적층하고 회로 패턴을 형성하여, 연성 영역의 내부 보호층이 에칭 공정 및 디스미어(Desmear) 공정 등과 같은 액 공정에 의해서 손상되었다. 그러나 본 발명의 실시 예에 따르면 연성 영역의 내부 보호층이 도금 공정 및 에칭 공정 등이 모두 진행된 후에 노출될 수 있다. 따라서, 종래와 같이 액 공정에 의해서 내부 보호층이 손상되는 것을 방지할 수 있다.
도 15를 참조하면, 외부 보호층(180)이 형성될 수 있다.
본 발명의 실시 예에 따르면, 외부 보호층(180)은 제3 경성 영역(223)의 제3 회로 패턴(172)에 형성될 수 있다. 외부 보호층(180)은 땜납 등과 같은 외부 환경 또는 물질로부터 제3 회로 패턴(172)을 보호하기 위해 형성될 수 있다. 예를 들어, 외부 보호층(180)은 액상 또는 필름 타입의 솔더 레지스트로 형성될 수 있다. 또는 외부 보호층(180)은 커버레이로 형성될 수 있다. 그러나 외부 보호층(180)의 재질은 이에 한정되지 않고, 회로 기판 분야에서 회로 패턴을 보호하는 다수의 재질 중에서 선택될 수 있다. 또한, 외부 보호층(180)을 형성하는 방법은 선택된 재질에 따라 변경될 수 있다.
본 발명의 실시 예에서, 제1 경성 영역(221)과 제2 경성 영역(222)에는 최외층에 제1 보호층(141)과 제2 보호층(161)이 각각 형성되어 있으므로 외부 보호층(180)의 형성을 생략할 수 있다. 그러나 당업자가 필요에 따라 제1 경성 영역(221) 및 제2 경성 영역(222)에도 외부 보호층(180)을 형성할 수 있다. 예를 들어, 제1 경성 영역(221) 및 제2 경성 영역(222)의 제1 보호층(141) 및 제2 보호층(161)을 제거하고, 제1 회로 패턴(132) 및 제2 회로 패턴(152)에 외부 보호층(180)이 형성될 수 있다. 또는 제1 경성 영역(221) 및 제2 경성 영역(222)의 제1 보호층(141) 및 제2 보호층(161)에 외부 보호층(180)이 형성될 수 있다.
본 발명의 실시 예에서, 외부 보호층(180)을 형성하는 단계가 불필요한 영역이 제거된 이후에 수행되지만, 이에 한정되는 것은 아니다. 즉, 외부 보호층(180)은 제3 빌드업층(170)이 형성되는 단계 이후라면, 어떠한 순서로도 수행될 수 있다.
이와 같은 본 발명의 실시 예에 따른 경연성 인쇄회로기판 제조 방법에 의해서 각각의 경성 영역마다 다른 층수 또는 두께를 갖는 빌드업층이 형성된 경연성 인쇄회로기판(100)을 형성할 수 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100: 경연성 인쇄회로기판
110: 연성 기판
111: 연성 절연층
112: 내부 회로 패턴
113: 내부 보호층
114: 내부 접착층
130: 제1 빌드업층
131: 제1 빌드업 절연층
120: 제1 절연층
132: 제1 회로 패턴
133: 제1 에칭 저지 패턴
135: 제1 금속층
140: 제1 경계층
141: 제1 보호층
142: 제1 접착층
143: 제1 이형층
150: 제2 빌드업층
151: 제2 빌드업 절연층
152: 제2 회로 패턴
153: 제2 에칭 저지 패턴
160: 제2 경계층
161: 제2 보호층
162: 제2 접착층
163: 제2 이형층
170: 제3 빌드업층
171: 제3 빌드업 절연층
172: 제3 회로 패턴
173: 제3 에칭 저지 패턴
180: 외부 보호층
191: 제1 비아
192: 제2 비아
193: 제3 비아
195: 제1 관통 비아
196: 제2 관통 비아
211: 제1 연성 영역
212: 제2 연성 영역
221: 제1 경성 영역
222: 제2 경성 영역
223: 제3 경성 영역
230: 절단 영역

Claims (20)

  1. 제1 영역과 다수의 제2 영역으로 구분되며, 연성 절연층, 상기 연성 절연층의 일면 또는 양면에 형성된 내부 회로 패턴 및 상기 내부 회로 패턴에 형성된 내부 보호층을 포함하는 연성 기판; 및
    상기 제2 영역에서 상기 연성 기판 상에 형성되며, 상기 제2 영역으로부터 연장되어 제1 영역의 일부를 덮도록 형성된 제1 절연층;
    상기 제1 절연층 상에 상기 제1 절연층의 상면보다 좁은 면적을 갖도록 형성되어 상기 제1 절연층의 상면 중 일부를 오픈하며, 빌드업 절연층 및 회로 패턴을 포함하는 다수개의 빌드업층;을 포함하며,
    상기 다수의 제2 영역 중 적어도 두 개는 서로 다른 개수의 상기 빌드업층을 포함하여 서로 두께가 상이하며,
    상기 다수의 제2 영역 각각에 배치된 상기 빌드업층의 최상면에는 보호층이 배치되며,
    상기 다수의 제2 영역 중 상기 빌드업층의 개수가 가장 적은 것에 배치된 보호층의 하면은 다른 제2 영역의 빌드업층의 회로 패턴의 상면과 동일한 레벨에 배치되는 경연성 인쇄회로기판.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 보호층은 솔더 레지스트층 또는 커버레이로 형성되는 경연성 인쇄회로기판.
  4. 청구항 1에 있어서,
    상기 다수의 제2 영역 중 상기 빌드업층의 개수가 가장 많은 것에 배치된 보호층은 솔더 레지스트층이며, 다른 제2 영역에 배치된 보호층은 커버레이인 경연성 인쇄회로기판.
  5. 청구항 1에 있어서,
    상기 제1 절연층 및 빌드업층은 상기 연성 기판의 양면에 형성되는 경연성 인쇄회로기판.
  6. 삭제
  7. 청구항 1에 있어서,
    상기 내부 보호층은 커버레이인 경연성 인쇄회로기판.
  8. 제1 영역과 다수의 제2 영역으로 구분되며, 연성 절연층, 상기 연성 절연층의 일면 또는 양면에 형성된 내부 회로 패턴 및 상기 내부 회로 패턴에 형성된 내부 보호층을 포함하는 연성 기판을 준비하는 단계;
    상기 제2 영역에서 상기 연성 기판 상에 형성되며, 상기 제2 영역으로부터 연장되어 상기 제1 영역의 일부를 덮도록 형성된 제1 절연층을 형성하는 단계;
    상기 제1 영역의 상부 및 상기 제1 절연층에 제1 빌드업 절연층 및 제1 회로 패턴을 포함하는 제1 빌드업층을 형성하는 단계;
    상기 다수의 제2 영역 중 적어도 한 영역의 제1 빌드업층에 보호층을 포함하는 경계층을 형성하는 단계;
    상기 제1 빌드업층 및 상기 경계층에 제2 빌드업 절연층 및 제2 회로 패턴을 포함하는 제2 빌드업층을 형성하는 단계;
    상기 제1 영역의 제1 빌드업층 및 제2 빌드업층을 제거하는 단계; 및
    상기 경계층의 상부에 형성된 제2 빌드업층을 제거하는 단계;를 포함하며,
    상기 제1 빌드업층은 상기 제1 절연층의 상면보다 좁은 면적을 갖도록 형성되어 상기 제1 절연층의 상면 중 일부를 오픈하며,
    상기 경계층의 상부에 형성된 제2 빌드업층을 제거하는 단계에서 상기 보호층은 상기 제1 빌드업층 상에 잔존하며,
    상기 보호층의 하면은 상기 제2 회로 패턴의 상면과 동일한 레벨에 배치되는 경연성 인쇄회로기판 제조 방법.
  9. 청구항 8에 있어서,
    상기 제1 빌드업층을 형성하는 단계에서,
    상기 제1 영역에 형성된 에칭 저지 패턴(Etching Stop Pattern)을 형성하는 단계를 더 포함하는 경연성 인쇄회로기판 제조 방법.
  10. 청구항 9에 있어서,
    상기 에칭 저지 패턴은 상기 제1 회로 패턴과 동시에 형성되는 경연성 인쇄회로기판 제조 방법.
  11. 청구항 9에 있어서,
    상기 제1 빌드업층 및 제2 빌드업층을 제거하는 단계는,
    상기 제1 영역에 형성된 제1 절연층의 상부에 형성된 제1 빌드업층 및 제2 빌드업층을 레이저 드릴로 제거하는 단계;
    상기 제1 빌드업층 및 제2 빌드업층의 제거로 노출된 상기 에칭 저지 패턴을 습식 에칭(Wet Etching)하는 단계;
    상기 에칭 저지 패턴의 습식 에칭으로 노출된 제1 빌드업 절연층을 레이저 드릴로 제거하는 단계; 및
    상기 제1 영역의 상부에 형성된 제1 빌드업 절연층, 에칭 저지 패턴, 제1 빌드업층 및 제2 빌드업층을 분리하여 제거하는 단계;
    를 포함하는 경연성 인쇄회로기판 제조 방법.
  12. 청구항 8에 있어서,
    상기 경계층을 형성하는 단계에서,
    상기 경계층은 상기 보호층에 형성된 이형층을 더 포함하는 경연성 인쇄회로기판 제조 방법.
  13. 청구항 12에 있어서,
    상기 보호층은 커버레이(Coverlay)인 경연성 인쇄회로기판 제조 방법.
  14. 청구항 12에 있어서,
    상기 경계층의 상부에 형성된 제2 빌드업층을 제거하는 단계에서,
    상기 경계층의 보호층과 이형층이 분리되어, 상기 이형층 및 제2 빌드업층이 제거되는 경연성 인쇄회로기판 제조 방법.
  15. 청구항 14에 있어서,
    상기 경계층을 형성하는 단계에서,
    상기 경계층은 상기 보호층 및 이형층 사이에 개재되는 접착층을 더 포함하며,
    상기 경계층의 상부에 형성된 제2 빌드업층을 제거하는 단계에서,
    상기 경계층의 보호층과 접착층이 분리되어, 상기 접착층, 이형층 및 제2 빌드업층이 제거되는 경연성 인쇄회로기판 제조 방법.
  16. 청구항 8에 있어서,
    상기 경계층의 상부에 형성된 제2 빌드업층을 형성하는 단계 이후 또는 상기 제2 빌드업층을 제거하는 단계 이후에,
    상기 제2 영역의 제2 빌드업층에 외부 보호층을 형성하는 단계를 더 포함하는 경연성 인쇄회로기판 제조 방법.
  17. 청구항 16에 있어서,
    상기 외부 보호층을 형성하는 단계에서,
    상기 외부 보호층은 솔더 잉크(Solder Ink) 또는 커버레이로 형성되는 경연성 인쇄회로기판 제조 방법.
  18. 청구항 8에 있어서,
    상기 제1 절연층을 형성하는 단계에서,
    상기 제1 절연층은 상기 연성 기판의 양면에 형성되는 경연성 인쇄회로기판 제조 방법.
  19. 삭제
  20. 청구항 8에 있어서,
    상기 내부 보호층은 커버레이인 경연성 인쇄회로기판 제조 방법.
KR1020130164194A 2013-12-26 2013-12-26 경연성 인쇄회로기판 및 그의 제조 방법 KR102142521B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130164194A KR102142521B1 (ko) 2013-12-26 2013-12-26 경연성 인쇄회로기판 및 그의 제조 방법
TW103112069A TWI561126B (en) 2013-12-26 2014-04-01 Rigid flexible printed circuit board and method of manufacturing the same
US14/249,124 US20150189735A1 (en) 2013-12-26 2014-04-09 Rigid flexible printed circuit board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130164194A KR102142521B1 (ko) 2013-12-26 2013-12-26 경연성 인쇄회로기판 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20150075841A KR20150075841A (ko) 2015-07-06
KR102142521B1 true KR102142521B1 (ko) 2020-08-07

Family

ID=53483567

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130164194A KR102142521B1 (ko) 2013-12-26 2013-12-26 경연성 인쇄회로기판 및 그의 제조 방법

Country Status (3)

Country Link
US (1) US20150189735A1 (ko)
KR (1) KR102142521B1 (ko)
TW (1) TWI561126B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022234959A1 (ko) * 2021-05-07 2022-11-10 삼성전자 주식회사 연성 회로 기판 및 이를 포함하는 폴더블 전자 장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051491B1 (ko) 2009-10-28 2011-07-22 삼성전기주식회사 다층 경연성 인쇄회로기판 및 다층 경연성 인쇄회로기판의 제조방법
KR20150125424A (ko) * 2014-04-30 2015-11-09 삼성전기주식회사 강연성 인쇄회로기판 및 강연성 인쇄회로기판의 제조 방법
JP6426067B2 (ja) * 2015-08-06 2018-11-21 日本メクトロン株式会社 多層フレキシブルプリント配線板およびその製造方法
US11096273B2 (en) 2017-04-05 2021-08-17 Amosense Co., Ltd. Printed circuit boards including a rigid region on which devices or connectors are to be mounted and a flexible region that is bendable, and methods of manufacturing same
KR102325407B1 (ko) * 2017-04-05 2021-11-12 주식회사 아모센스 인쇄회로기판 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006287007A (ja) * 2005-04-01 2006-10-19 Cmk Corp 多層プリント配線板とその製造方法
JP2008085099A (ja) * 2006-09-28 2008-04-10 Sumitomo Bakelite Co Ltd リジッドフレックス回路板
KR101125356B1 (ko) * 2011-03-25 2012-04-02 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6927471B2 (en) * 2001-09-07 2005-08-09 Peter C. Salmon Electronic system modules and method of fabrication
TWI233771B (en) * 2002-12-13 2005-06-01 Victor Company Of Japan Flexible rigid printed circuit board and method of fabricating the board
KR100754080B1 (ko) 2006-07-13 2007-08-31 삼성전기주식회사 리지드-플렉서블 인쇄회로기판 및 그 제조방법
KR20100101000A (ko) * 2008-07-30 2010-09-15 이비덴 가부시키가이샤 플렉스 리지드 배선판 및 그의 제조 방법
JP4825286B2 (ja) * 2009-08-07 2011-11-30 ナミックス株式会社 多層配線板の製造方法
US9129908B2 (en) * 2011-11-15 2015-09-08 Cisco Technology, Inc. Manufacturing a semiconductor package including an embedded circuit component within a support structure of the package
TWI583723B (zh) * 2012-01-20 2017-05-21 Asahi Kasei E-Materials Corp Multilayer printed circuit boards

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006287007A (ja) * 2005-04-01 2006-10-19 Cmk Corp 多層プリント配線板とその製造方法
JP2008085099A (ja) * 2006-09-28 2008-04-10 Sumitomo Bakelite Co Ltd リジッドフレックス回路板
KR101125356B1 (ko) * 2011-03-25 2012-04-02 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022234959A1 (ko) * 2021-05-07 2022-11-10 삼성전자 주식회사 연성 회로 기판 및 이를 포함하는 폴더블 전자 장치

Also Published As

Publication number Publication date
TW201526722A (zh) 2015-07-01
US20150189735A1 (en) 2015-07-02
TWI561126B (en) 2016-12-01
KR20150075841A (ko) 2015-07-06

Similar Documents

Publication Publication Date Title
KR102142521B1 (ko) 경연성 인쇄회로기판 및 그의 제조 방법
JP5529239B2 (ja) 多層硬軟性印刷回路基板及びその製造方法
US9999134B2 (en) Self-decap cavity fabrication process and structure
US9674968B2 (en) Rigid flexible printed circuit board and method of manufacturing the same
US10321560B2 (en) Dummy core plus plating resist restrict resin process and structure
JP2007123902A (ja) リジッドフレキシブルプリント基板の製造方法
KR100951449B1 (ko) 인쇄회로기판 및 그 제조방법
US20150040389A1 (en) Method for manufacturing wiring board with built-in electronic component
US9992880B2 (en) Rigid-bend printed circuit board fabrication
JP2023022267A (ja) プリント回路基板
US8883016B2 (en) Carrier for manufacturing printed circuit board, method of manufacturing the same and method of manufacturing printed circuit board using the same
JP2009272444A (ja) フレックスリジッド配線基板とその製造方法
US20160073505A1 (en) Manufacturing method of multilayer flexible circuit structure
JP2006287007A (ja) 多層プリント配線板とその製造方法
JP2015173302A (ja) 印刷回路基板
KR20150062059A (ko) 다층 경연성 인쇄회로기판 및 그 제조 방법
JP7389666B2 (ja) リジッド・フレックス多層プリント配線板の製造方法
KR101283164B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101043551B1 (ko) 경연성 인쇄회로기판
KR20130046717A (ko) 인쇄회로기판의 제조 방법
KR102494343B1 (ko) 인쇄회로기판
KR102551217B1 (ko) 캐리어 기판 및 이를 이용하는 제조된 인쇄회로기판
KR101044123B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR20130046314A (ko) 인쇄회로기판 및 그의 제조 방법
US20130146337A1 (en) Multi-layered printed circuit board and manufacturing method thereof

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant