JP2015173302A - 印刷回路基板 - Google Patents

印刷回路基板 Download PDF

Info

Publication number
JP2015173302A
JP2015173302A JP2015138493A JP2015138493A JP2015173302A JP 2015173302 A JP2015173302 A JP 2015173302A JP 2015138493 A JP2015138493 A JP 2015138493A JP 2015138493 A JP2015138493 A JP 2015138493A JP 2015173302 A JP2015173302 A JP 2015173302A
Authority
JP
Japan
Prior art keywords
layer
buildup
insulating layer
copper foil
circuit layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015138493A
Other languages
English (en)
Inventor
ホ コ,テ
Tae Ho Ko
ホ コ,テ
ゼ リ,チャン
Chang Jae Lee
ゼ リ,チャン
ホ カン,ジュン
Jun Ho Kang
ホ カン,ジュン
ジュン アン,ショック
Seok Jun Ahn
ジュン アン,ショック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2015173302A publication Critical patent/JP2015173302A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1536Temporarily stacked PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]

Abstract

【課題】ビアホールの底面の残渣を容易に除去することができるとともに、ビアの密着力を向上させることができる印刷回路基板を提供する。【解決手段】本発明の印刷回路基板200は、絶縁層111と、絶縁層に形成された第1回路層117、第2回路層118と、第1ビルドアップ絶縁層121および第1ビルドアップ回路層127を備える第1ビルドアップ層128と、第2ビルドアップ絶縁層131および第2ビルドアップ回路層137を備える第2ビルドアップ層138と、ビア116、126、136と、を含み、第1回路層117、第2回路層118、第1ビルドアップ回路層127および第2ビルドアップ回路層137は、滑らかな面および粗い面を備えており、第1回路層117、第2回路層118および第1ビルドアップ回路層127の粗い面と第2ビルドアップ回路層137の粗い面とが対向するように形成されるものである。【選択図】図3

Description

本発明は、印刷回路基板に関する。
近年、電子製品の多機能化および高速化の傾向が迅速に進められている。このような傾向に対応するために、半導体チップおよび半導体チップが実装される印刷回路基板も非常に速い速度で発展している。このような印刷回路基板に対しては、軽薄短小化、微細回路化、優れた電気的特性、高信頼性、および高速信号伝逹などが要求される。
一方、従来、内部にコア層を挿入して印刷回路基板の歪み現象(Warpage)を防止するコア基板が主に使用されてきた。しかし、コア基板には、厚さが厚く、信号処理時間が長いという問題点があった。そのため、印刷回路基板の発展に伴う薄板化に応えるべく、コア層を除去して全体の厚さを減少し、信号処理時間を短縮できるコアレス基板が注目されている(例えば、特許文献1参照)。
米国特許出願公開第2010/0096177号明細書
本発明の目的は、ビアホールの底面の残渣を減少できる銅張積層板、印刷回路基板およびその製造方法を提供することにある。
本発明の他の目的は、ビアの密着力を向上できる銅張積層板、印刷回路基板およびその製造方法を提供することにある。
本発明の実施例によれば、一面および他面を備える絶縁層と、滑らかな面である一面および滑らかな面より大きい粗さを有する粗い面である他面を備える第1銅箔層および第2銅箔層と、を含み、絶縁層の一面は第1銅箔層の粗い面と接触し、絶縁層の他面は第2銅箔層の滑らかな面と接触する銅張積層板が提供される。
第1銅箔層および第2銅箔層の粗い面の粗さ(Rz)は、3.5μm以上であってもよい。
第1銅箔層および第2銅箔層の滑らかな面の粗さ(Rz)は、2.0から2.5μm以下であってもよい。
本発明の他の実施例によれば、一面および他面を備える絶縁層と、滑らかな面である一面および滑らかな面より大きい粗さを有する粗い面である他面を備える第1回路層および第2回路層と、絶縁層を貫通して第1回路層と第2回路層とを連結する第1ビアと、を含み、絶縁層の一面は第1回路層の粗い面と接触し、絶縁層の他面は第2回路層の滑らかな面と接触する印刷回路基板が提供される。
第1回路層および第2回路層の粗い面の粗さ(Rz)は、3.5μm以上であってもよい。
第1回路層および第2回路層の滑らかな面の粗さ(Rz)は、2.0から2.5μm以下であってもよい。
本発明のさらに他の実施例によれば、一面および他面を備える絶縁層と、絶縁層の一面に形成された第1回路層と、絶縁層の他面に形成された第2回路層と、絶縁層および第1回路層に形成され、第1ビルドアップ絶縁層および第1ビルドアップ回路層を備える第1ビルドアップ層と、絶縁層および第2回路層に形成され、第2ビルドアップ絶縁層および第2ビルドアップ回路層を備える第2ビルドアップ層と、絶縁層、第1ビルドアップ層および第2ビルドアップ層のうち少なくとも一つの層に形成されたビアと、を含み、第1回路層、第2回路層、第1ビルドアップ回路層および第2ビルドアップ回路層は、滑らかな面である一面および滑らかな面より大きい粗さを有する粗い面である他面を備えており、第1回路層、第2回路層および第1ビルドアップ回路層の粗い面と第2ビルドアップ回路層の粗い面とが対向するように形成される印刷回路基板が提供される。
粗い面の粗さ(Rz)は、3.5μm以上であってもよい。
滑らかな面の粗さ(Rz)は、2.0から2.5μm以下であってもよい。
絶縁層にビアが形成されると、ビアの一面は第1回路層の粗い面に連結され、他面は第2回路層の滑らかな面に連結されることができる。
第1ビルドアップ絶縁層にビアが形成されると、ビアの一面は第1ビルドアップ回路層の粗い面に連結され、他面は第1回路層の滑らかな面に連結されることができる。
第2ビルドアップ絶縁層にビアが形成されると、ビアの一面は第2回路層の粗い面に連結され、他面は第2ビルドアップ回路層の粗い面に連結されることができる。
本発明のさらに他の実施例によれば、一面および他面を備える絶縁層と、滑らかな面である一面および滑らかな面より大きい粗さを有する粗い面である他面を備える第1銅箔層および第2銅箔層と、を含み、絶縁層の一面は第1銅箔層の粗い面と接触し、絶縁層の他面は第2銅箔層の滑らかな面と接触する銅張積層板を準備する段階と、キャリア基板の両面に銅張積層板の粗い面が互いに対向するように積層する段階と、銅張積層板に第1ビアホールを形成する段階と、第1ビアホールおよび第1銅箔層にめっきを施して第1ビアおよび第1めっき層を形成する段階と、キャリア基板を除去する段階と、第1めっき層および第1銅箔層をパターニングして第1回路層を形成する段階と、第2銅箔層をパターニングして第2回路層を形成する段階と、を含む印刷回路基板の製造方法が提供される。
粗い面の粗さ(Rz)は、3.5μm以上であってもよい。
滑らかな面の粗さ(Rz)は、2.0から2.5μm以下であってもよい。
第1ビアホールを形成する段階において、第1ビアホールは、レーザドリル(Laser Drill)で加工されることができる。
第1ビアホールを形成する段階において、レーザドリル加工の後、デスミア(Desmear)が行われることができる。
第1回路層を形成する段階と第2回路層を形成する段階は、同時に行われることができる。
第1回路層を形成する段階の後、絶縁層および第1回路層に第1ビルドアップ層を形成する段階をさらに含むことができる。
第1ビルドアップ層を形成する段階は、一面および他面を備える第1ビルドアップ絶縁層と、滑らかな面である一面および滑らかな面より大きい粗さを有する粗い面である他面を備える第3銅箔層と、を含み、第1ビルドアップ絶縁層の一面と第3銅箔層の粗い面とが接触するように形成された第1ビルドアップ基板を準備する段階と、絶縁層および第1回路層と第1ビルドアップ絶縁層の他面とが接触するように第1ビルドアップ基板を積層する段階と、第1ビルドアップ基板に第2ビアホールを形成する段階と、第2ビアホールおよび第3銅箔層にめっきを施して第2ビアおよび第2めっき層を形成する段階と、第2めっき層および第3銅箔層をパターニングして第1ビルドアップ回路層を形成する段階と、を含むことができる。
第2ビアホールを形成する段階において、第2ビアホールは、レーザドリルで加工されることができる。
第2ビアホールを形成する段階において、レーザドリル加工の後、デスミアが行われることができる。
粗い面の粗さ(Rz)は、3.5μm以上であってもよい。
滑らかな面の粗さ(Rz)は、2.0から2.5μm以下であってもよい。
第2回路層を形成する段階の後、絶縁層および第2回路層に第2ビルドアップ層を形成する段階をさらに含むことができる。
第2ビルドアップ層を形成する段階は、一面および他面を備える第2ビルドアップ絶縁層と、滑らかな面である一面および滑らかな面より大きい粗さを有する粗い面である他面を備える第4銅箔層と、を含み、第2ビルドアップ絶縁層の他面と第4銅箔層の滑らかな面とが接触するように形成された第2ビルドアップ基板を準備する段階と、絶縁層および第2回路層と第2ビルドアップ絶縁層の一面とが接触するように第2ビルドアップ基板を積層する段階と、第2ビルドアップ基板に第3ビアホールを形成する段階と、第3ビアホールおよび第4銅箔層にめっきを施して第3ビアおよび第3めっき層を形成する段階と、第3めっき層および第4銅箔層をパターニングして第2ビルドアップ回路層を形成する段階と、を含むことができる。
第3ビアホールを形成する段階において、第3ビアホールは、レーザドリルで加工されることができる。
第3ビアホールを形成する段階において、レーザドリル加工の後、デスミアが行われることができる。
粗い面の粗さ(Rz)は、3.5μm以上であってもよい。
滑らかな面の粗さ(Rz)は2.0から2.5μm以下であってもよい。
本発明の銅張積層板、印刷回路基板およびその製造方法によれば、ビアホールの底面の残渣を容易に除去することができる。
本発明の銅張積層板、印刷回路基板およびその製造方法によれば、ビアの密着力を向上させることができる。
本発明の実施例による銅張積層板を示す例示図である。 本発明の実施例による印刷回路基板を示す例示図である。 本発明の他の実施例による印刷回路基板を示す例示図である。 本発明の実施例による印刷回路基板の製造方法を示すための例示図である。 本発明の実施例による印刷回路基板の製造方法を示すための例示図である。 本発明の実施例による印刷回路基板の製造方法を示すための例示図である。 本発明の実施例による印刷回路基板の製造方法を示すための例示図である。 本発明の実施例による印刷回路基板の製造方法を示すための例示図である。 本発明の実施例による印刷回路基板の製造方法を示すための例示図である。 本発明の実施例による印刷回路基板の製造方法を示すための例示図である 。 本発明の実施例による印刷回路基板の製造方法を示すための例示図である 。 本発明の実施例による印刷回路基板の製造方法を示すための例示図である 。 本発明の実施例による印刷回路基板の製造方法を示すための例示図である 。 本発明の実施例による印刷回路基板の製造方法を示すための例示図である 。 本発明の実施例による印刷回路基板の製造方法を示すための例示図である 。 本発明の実施例によるビアホールの底面と従来技術によるビアホールの底 面とを比較した例示図(写真)である。
本発明の目的、特定の長所および新規の特徴は、添付図面に係る以下の詳細な説明および好ましい実施例によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ異なる図面に示されても、できるだけ同一の番号を付けるようにしていることに留意しなければならない。また、「一面」、「他面」、「第1」、「第2」などの用語は、一つの構成要素を他の構成要素から区別するために用いられるものであり、構成要素が前記用語によって限定されるものではない。以下、本発明を説明するにあたり、本発明の要旨を不明瞭にする可能性がある係る公知技術についての詳細な説明は省略する。
以下、添付図面を参照して、本発明の好ましい実施例を詳細に説明する。
(銅張積層板)
図1は、本発明の実施例による銅張積層板を示す例示図である。
本発明の実施例による銅張積層板110は、絶縁層111と、第1銅箔層112と、第2銅箔層113と、を含む。
絶縁層111は、通常、層間絶縁素材として用いられる複合高分子樹脂であってもよい。例えば、絶縁層111は、プリプレグまたはABF(Ajinomoto Build up Film)であってもよい。また、絶縁層111は、FR−4、BT(Bismaleimide Triazine)のようなエポキシ系樹脂であってもよい。絶縁層111の材質は、これに限定されず、通常使用される層間絶縁素材から選択されてもよい。絶縁層111の一面には、第1銅箔層112を形成することができる。また、絶縁層111の他面には、第2銅箔層113を形成することができる。
第1銅箔層112は、絶縁層111の一面に形成することができる。第1銅箔層112の一面は、滑らかな面である。また、第1銅箔層112の他面は、粗い面である。ここで、粗い面は、滑らかな面より大きい粗さを有する。本発明の実施例によれば、第1銅箔層112の滑らかな面の粗さ(Rz)は、2.0から2.5μm以下であってもよい。また、第1銅箔層112の粗い面の粗さ(Rz)は、3.5μm以上であってもよい。第1銅箔層112は、粗い面が絶縁層111の一面と接触するように形成することができる。
第2銅箔層113は、絶縁層111の他面に形成することができる。第2銅箔層113の一面は、滑らかな面である。また、第2銅箔層113の他面は、粗い面である。本発明の実施例によれば、第2銅箔層113の滑らかな面の粗さ(Rz)は、2.0から2.5μm以下であってもよい。また、第2銅箔層113の粗い面の粗さ(Rz)は、3.5μm以上であってもよい。第2銅箔層113は、滑らかな面が絶縁層111の他面と接触するように形成することができる。
このように形成された銅張積層板110は、第1銅箔層112と第2銅箔層113の粗さの大きい粗い面が同じ方向に向かうように形成することができる。以降、本発明の実施例による銅張積層板110にビアホール(図示せず)を形成する際、第2銅箔層113の滑らかな面がビアホール(図示せず)の底面になってもよい。以降、デスミア工程を行うと、第2銅箔層113の滑らかな面の低い粗さにより絶縁層111の残渣を容易に除去することができる。
(印刷回路基板)
図2は、本発明の実施例による印刷回路基板100を示す例示図である。
図2を参照すると、印刷回路基板100は、絶縁層111と、第1回路層117と、第2回路層118と、第1ビア116と、を含むことができる。
本発明の実施例によれば、印刷回路基板100は、図1の銅張積層板(図1の110)に回路パターンを形成したものであってもよい。
絶縁層111は、通常、層間絶縁素材として用いられる複合高分子樹脂であってもよい。例えば、絶縁層111は、プリプレグまたはABF(Ajinomoto Build up Film)であってもよい。また、絶縁層111は、FR−4、BT(Bismaleimide Triazine)のようなエポキシ系樹脂であってもよい。絶縁層111の材質は、これに限定されず、通常使用される層間絶縁素材から選択されてもよい。
第1回路層117は、絶縁層111の一面に形成することができる。第1回路層117は、第1銅箔層112と第1めっき層115からなることができる。第1銅箔層112の一面は、滑らかな面であり、他面は、滑らかな面より大きい粗さを有する粗い面である。第1銅箔層112の粗い面は、絶縁層111の一面と接触することができる。第1銅箔層112の滑らかな面には第1めっき層115を形成することができる。すなわち、第1回路層117は、大きい粗さを有する粗い面が絶縁層111と接触するように形成することができる。
第2回路層118は、絶縁層111の他面に形成することができる。本発明の実施例において、第2回路層118は、図1の第1銅箔層(図1の112)をパターニングさせて形成することができる。第2回路層118の一面は、滑らかな面であり、他面は、滑らかな面より大きい粗さを有する粗い面である。第2回路層118の滑らかな面は、絶縁層111の他面と接触することができる。
本発明の実施例によれば、第1回路層117および第2回路層118の滑らかな面の粗さ(Rz)は、2.0から2.5μm以下であってもよい。また、第1回路層117および第2回路層118の粗い面の粗さ(Rz)は、3.5μm以上であってもよい。
第1ビア116は、絶縁層111の内部に形成することができる。第1ビア116は、絶縁層111を貫通して第1回路層117と第2回路層118とを連結することができる。本発明の実施例によれば、第1ビア116は、第2回路層118の滑らかな面に形成することができる。この際、第1ビアホール114の底面は、低い粗さの滑らかな面であるため、従来のように粗い面にビアホールが形成される場合より絶縁層に残る残渣が少ない。また、本発明は、第1ビアホール114の形成後にデスミア工程を行うと、第1ビアホール114の底面の粗さが低いため、絶縁層の残渣を容易に除去することができる。
図3は、本発明の他の実施例による印刷回路基板200を示す例示図である。
図3を参照すると、印刷回路基板200は、絶縁層111と、第1回路層117と、第2回路層118と、第1ビア116と、第1ビルドアップ層128と、第2ビルドアップ層138と、を含むことができる。
絶縁層111は、通常、層間絶縁素材として用いられる複合高分子樹脂であってもよい。例えば、絶縁層111は、プリプレグまたはABF(Ajinomoto Build up Film)であってもよい。また、絶縁層111は、FR−4、BT(Bismaleimide Triazine)のようなエポキシ系樹脂であってもよい。絶縁層111の材質は、これに限定されず、通常使用される層間絶縁素材から選択されてもよい。
第1回路層117は、絶縁層111の一面に形成することができる。第1回路層117は、第1銅箔層112と第1めっき層115からなることができる。第1銅箔層112の一面は、滑らかな面であり、他面は、滑らかな面より大きい粗さを有する粗い面である。第1銅箔層112の粗い面は、絶縁層111の一面と接触することができる。第1銅箔層112の滑らかな面には、第1めっき層115を形成することができる。すなわち、第1回路層117は、大きい粗さを有する粗い面が絶縁層111と接触するように形成することができる。
第2回路層118は、絶縁層111の他面に形成することができる。本発明の実施例において、第2回路層118は、図1の第1銅箔層(図1の112)をパターニングさせて形成することができる。第2回路層118の一面は、滑らかな面であり、他面は、滑らかな面より大きい粗さを有する粗い面である。第2回路層118の滑らかな面は、絶縁層111の他面と接触することができる。
第1ビア116は、絶縁層111の内部に形成することができる。第1ビア116は、絶縁層111を貫通して第1回路層117と第2回路層118とを連結することができる。本発明の実施例によれば、第1ビア116は、第2回路層118の滑らかな面に形成することができる。この際、第1ビアホール114の底面は、低い粗さの滑らかな面であるため、従来のように粗い面にビアホールが形成される場合より絶縁層に残る残渣が少ない。また、本発明は、第1ビアホール114の形成後にデスミア工程を行うと、第1ビアホール114の底面の粗さが低いため、絶縁層の残渣を容易に除去することができる。第1ビアホール114の絶縁層の残渣が減少すると、第1ビア116と第2回路層118との密着力が向上する。
第1ビルドアップ層128は、絶縁層111および第1回路層117に形成することができる。すなわち、第1ビルドアップ層128は、絶縁層111の一面に形成することができる。第1ビルドアップ層128は、第1ビルドアップ絶縁層121と、第1ビルドアップ回路層127と、を含むことができる。
第1ビルドアップ絶縁層121は、絶縁層111の一面である滑らかな面に形成することができる。第1ビルドアップ絶縁層121は、通常、層間絶縁素材として用いられる複合高分子樹脂であってもよい。例えば、第1ビルドアップ絶縁層121は、プリプレグまたはABF(Ajinomoto Build up Film)であってもよい。また、第1ビルドアップ絶縁層121は、FR−4、BT(Bismaleimide Triazine)のようなエポキシ系樹脂であってもよい。
第1ビルドアップ回路層127は、第1ビルドアップ絶縁層121の一面に形成することができる。第1ビルドアップ回路層127は、第3銅箔層122と第2めっき層125からなることができる。第3銅箔層122の一面は、滑らかな面であり、他面は、滑らかな面より大きい粗さを有する粗い面である。第3銅箔層122の粗い面は、第1ビルドアップ絶縁層121の一面と接触することができる。第3銅箔層122の滑らかな面には、第2めっき層125を形成することができる。すなわち、第1ビルドアップ回路層127は、大きい粗さを有する粗い面が第1ビルドアップ絶縁層121と接触するように形成することができる。
第1ビルドアップ層128は、第2ビア126をさらに含んでもよい。第2ビア126は、第1ビルドアップ絶縁層121の内部に形成することができる。第2ビア126は、第1ビルドアップ絶縁層121を貫通して、第1ビルドアップ回路層127と第1回路層117とを連結することができる。本発明の実施例による第2ビア126は、第1回路層117の滑らかな面に形成することができる。したがって、第2ビア126は、第1ビア116と同様に、第1回路層117との高い密着力を有することができる。
第2ビルドアップ層138は、絶縁層111および第2回路層118に形成することができる。すなわち、第2ビルドアップ層138は、絶縁層111の他面に形成することができる。第2ビルドアップ層138は、第2ビルドアップ絶縁層131と、第2ビルドアップ回路層137と、を含むことができる。
第2ビルドアップ絶縁層131は、絶縁層111の他面である粗い面に形成することができる。第2ビルドアップ絶縁層131は、通常、層間絶縁素材として用いられる複合高分子樹脂であってもよい。例えば、第2ビルドアップ絶縁層131は、プリプレグまたはABF(Ajinomoto Build up Film)であってもよい。また、第2ビルドアップ絶縁層131は、FR−4、BT(Bismaleimide Triazine)のようなエポキシ系樹脂であってもよい。
第2ビルドアップ回路層137は、第2ビルドアップ絶縁層131の他面に形成することができる。第2ビルドアップ回路層137は、第4銅箔層132と第3めっき層135に形成することができる。第4銅箔層132の一面は、滑らかな面であり、他面は、滑らかな面より大きい粗さを有する粗い面である。第4銅箔層132の粗い面は、第2ビルドアップ絶縁層131の他面と接触することができる。第4銅箔層132の滑らかな面には、第3めっき層135を形成することができる。すなわち、第2ビルドアップ回路層137は、大きい粗さを有する粗い面が第2ビルドアップ絶縁層131と接触するように形成することができる。
第2ビルドアップ層138は、第3ビア136をさらに含んでもよい。第3ビア136は、第2ビルドアップ絶縁層131の内部に形成することができる。第3ビア136は、第2ビルドアップ絶縁層131を貫通して、第2ビルドアップ回路層137と第1回路層117とを連結することができる。
本発明の実施例によれば、第1回路層117、第2回路層118、第1ビルドアップ回路層127および第2ビルドアップ回路層137の滑らかな面の粗さ(Rz)は、2.0から2.5μm以下であってもよい。また、第1回路層117、第2回路層118、第1ビルドアップ回路層127および第2ビルドアップ回路層137の粗い面の粗さ(Rz)は、3.5μm以上であってもよい。
本発明の実施例による印刷回路基板は、ビアホールの底面の粗さ(Rz)が2.0〜2.5μmに維持されることによってビアと銅箔層または回路層との密着力が0.5kg/cm以上になるようにすることができる。ビアホールの底面の粗さ(Rz)が2.0μm未満である場合には、剥離強度(Peel Strength)が低くて内部または外部衝撃によってデラミネーション不良などが生じるおそれがある。また、ビアホールの底面の粗さ(Rz)が2.5μmを超える場合には、粗さの間に残存する絶縁層の残渣が容易に除去されず、ビアと銅箔層または回路層との十分な密着力を維持することができない。
(印刷回路基板の製造方法)
図4から図15は、本発明の実施例による印刷回路基板の製造方法を示す例示図である。
図4を参照すると、銅張積層板110を準備する。本発明の実施例による銅張積層板110は、絶縁層111と、第1銅箔層112と、第2銅箔層113と、を含む。
絶縁層111は、通常、層間絶縁素材として用いられる複合高分子樹脂であってもよい。例えば、絶縁層111は、プリプレグまたはABF(Ajinomoto Build up Film)であってもよい。また、絶縁層111は、FR−4、BT(Bismaleimide Triazine)のようなエポキシ系樹脂であってもよい。絶縁層111の材質はこれに限定されず、通常使用される層間絶縁素材から選択されてもよい。
第1銅箔層112は、絶縁層111の一面に形成することができる。第1銅箔層112の一面は、滑らかな面である。また、第1銅箔層112の他面は、粗い面である。ここで、粗い面は、滑らかな面より大きい粗さを有する。第1銅箔層112は、粗い面が絶縁層111の一面と接触するように形成することができる。
第2銅箔層113は、絶縁層111の他面に形成することができる。第2銅箔層113の一面は、滑らかな面である。また、第2銅箔層113の他面は、粗い面である。第2銅箔層113は、滑らかな面が絶縁層111の他面と接触するように形成することができる。
本発明の実施例によれば、第1銅箔層112および第2銅箔層113の滑らかな面の粗さ(Rz)は、2.0から2.5μm以下であってもよい。また、第1銅箔層112および第2銅箔層113の粗い面の粗さ(Rz)は、3.5μm以上であってもよい。
図5を参照すると、キャリア基板210の両面に銅張積層板110を積層することができる。キャリア基板210は、絶縁層と、絶縁層の両面に積層された金属箔と、を含んでもよい。しかし、キャリア基板210の材質および構造は、これに限定されるものではない。すなわち、キャリア基板210は、通常のコアレス基板を製作する際に使用されるキャリアであってもよい。銅張積層板110は、粗い面がキャリア基板210と接触するように積層することができる。したがって、キャリア基板210の両面に銅張積層板110を積層すれば、銅張積層板110の粗い面が互いに対向する形態になることができる。
図6を参照すると、銅張積層板(図5の110)に第1ビアホール114を形成することができる。第1ビアホール114は、第1銅箔層112および絶縁層111を貫通するように形成することができる。第1ビアホール114は、レーザドリル(Laser Drill)で形成することができる。この際、第1ビアホール114の底面は、第2銅箔層113の滑らかな面になる。レーザドリル加工を行うと、第1ビアホール114の底面には、絶縁層111の残渣が残る。絶縁層111の残渣は、第2銅箔層113の粗さの間に存在することができる。このように第1ビアホール114の底面に存在する残渣を除去するためにデスミア工程が行われてもよい。この際、第1ビアホール114の底面である第2銅箔層113の滑らかな面は粗さが低いため、残渣を容易に除去することができる。
図7を参照すると、第1めっき層115を形成することができる。第1めっき層115は、第1銅箔層112の一面および第1ビアホール114の内部に形成することができる。第1めっき層115は、無電解めっき法および電解めっき法により形成することができる。しかし、第1めっき層115の形成方法は、これに限定されず、印刷回路基板分野において通常使用されるめっき法で形成されてもよい。第1ビアホール114の内部が第1めっき層115で充填されて第1ビア116を形成することができる。この際、第1ビアホール114の底面が第2銅箔層113の滑らかな面からなり、容易に残渣を除去したため、第1ビア116は、第2銅箔層113との十分な密着力を有することができる。
図8を参照すると、キャリア基板210を除去することができる。キャリア基板210は、ルーティング(Routing)工程により除去することができる。ここで、キャリア基板210を除去する方法は、これに限定されず、通常のキャリア基板を除去する方法が適用されてもよい。
キャリア基板210を除去すると、キャリア基板210の一面および他面に形成された印刷回路基板100を分離することができる。ここで、印刷回路基板100は、図2に示された構造の印刷回路基板(図2の100)であってもよい。分離した印刷回路基板100には、以降、同じ順序の工程が行われるため、一つの印刷回路基板100を図示および説明する。
図9を参照すると、第1エッチングレジスト220および第2エッチングレジスト230を形成することができる。第1エッチングレジスト220は、第1めっき層115の一面に形成することができる。第1エッチングレジスト220は、第1回路層(図示せず)が形成される領域に位置するようにパターニングされたものであってもよい。第2エッチングレジスト230は、第2銅箔層113の他面に形成することができる。第2エッチングレジスト230は、第2回路層(図示せず)が形成される領域に位置するようにパターニングされたものであってもよい。すなわち、第1エッチングレジスト220および第2エッチングレジスト230は、第1回路層(図示せず)および第2回路層(図示せず)が形成される領域がエッチング工程から保護されるように形成することができる。
図10を参照すると、第1回路層117および第2回路層118を形成することができる。第1エッチングレジスト220および第2エッチングレジスト230が形成された第1めっき層115および第2銅箔層113にエッチングを行うことができる。この際、第1めっき層115の他面に形成された第1銅箔層112も同時にエッチングされてもよい。または、第1銅箔層112は、第1めっき層115をエッチングした後にエッチングされてもよい。第1めっき層115、第1銅箔層112および第2銅箔層113にエッチングが行われた後、第1エッチングレジスト220および第2エッチングレジスト230は除去されてもよい。ここで、第1回路層117は、パターニングされた第1めっき層115と、第1銅箔層112と、を含んでなることができる。また、第2回路層118は、パターニングされた第2銅箔層113になることができる。
本発明の実施例によれば、第1ビア116は、第1回路層117と第2回路層118とを電気的に連結することができる。
図11を参照すると、第1ビルドアップ基板120および第2ビルドアップ基板130を積層することができる。本発明の実施例によれば、第1ビルドアップ基板120は、絶縁層111の一面および第1回路層117に形成される。第1ビルドアップ基板120は、第1ビルドアップ絶縁層121と、第3銅箔層122と、を含むことができる。
第1ビルドアップ絶縁層121は、通常、層間絶縁素材として用いられる複合高分子樹脂であってもよい。例えば、第1ビルドアップ絶縁層121は、プリプレグまたはABF(Ajinomoto Build up Film)であってもよい。また、第1ビルドアップ絶縁層121は、FR−4、BT(Bismaleimide Triazine)のようなエポキシ系樹脂であってもよい。
第3銅箔層122は、第1ビルドアップ絶縁層121の一面に形成することができる。第3銅箔層122の一面は、滑らかな面である。また、第3銅箔層122の他面は、粗い面である。ここで、粗い面は、滑らかな面より大きい粗さを有する。第3銅箔層122は、粗い面が第1ビルドアップ絶縁層121の一面と接触するように形成することができる。
本発明の実施例によれば、第2ビルドアップ基板130は、絶縁層111の他面および第2回路層118に形成される。第2ビルドアップ基板130は、第2ビルドアップ絶縁層131と、第4銅箔層132と、を含むことができる。
第2ビルドアップ絶縁層131は、通常、層間絶縁素材として用いられる複合高分子樹脂であってもよい。例えば、第2ビルドアップ絶縁層131は、プリプレグまたはABF(Ajinomoto Build up Film)であってもよい。また、第2ビルドアップ絶縁層131は、FR−4、BT(Bismaleimide Triazine)のようなエポキシ系樹脂であってもよい。第1ビルドアップ絶縁層121および第2ビルドアップ絶縁層131の材質は、これに限定されず、通常使用される層間絶縁素材から選択されてもよい。
第4銅箔層132は、第2ビルドアップ絶縁層131の他面に形成することができる。第3銅箔層122の一面は、粗い面である。また、第4銅箔層132の他面は、滑らかな面である。ここで、粗い面は、滑らかな面より大きい粗さを有する。第4銅箔層132は、粗い面が第2ビルドアップ絶縁層131の一面と接触するように形成することができる。
図12を参照すると、第2ビアホール123および第3ビアホール133を形成することができる。
第2ビアホール123は、第1ビルドアップ基板120を貫通するように形成することができる。第2ビアホール123は、レーザドリルで形成することができる。この際、第2ビアホール123の底面は、第1回路層117の滑らかな面となる。レーザドリル加工を行うと、第2ビアホール123の底面には、第1ビルドアップ絶縁層121の残渣が残る。第1ビルドアップ絶縁層121の残渣は、第2回路層118の滑らかな面の粗さの間に存在することができる。残渣を除去するためにデスミア工程が行われてもよい。この際、第2ビアホール123の底面は、粗さが低いため、残渣を容易に除去することができる。
第3ビアホール133は、第2ビルドアップ基板130を貫通するように形成することができる。第3ビアホール133は、レーザドリルで形成することができる。この際、第3ビアホール133の底面は、第2回路層118の粗い面となる。レーザドリル加工を行った後、デスミア工程をさらに行って第3ビアホール133の底面に残っている残渣を除去することができる。
図13を参照すると、第2めっき層125および第3めっき層135を形成することができる。第2めっき層125は、第3銅箔層122の一面および第2ビアホール123の内部に形成することができる。第2ビアホール123の内部が第2めっき層125で充填されて第2ビア126を形成することができる。この際、第2ビアホール123の底面の残渣が十分に除去されたため、第2ビア126は、第1回路層117との十分な密着力を有することができる。
第3めっき層135は、第4銅箔層132の一面および第3ビアホール133の内部に形成することができる。第3ビアホール133の内部が第3めっき層135で充填されて第3ビア136を形成することができる。
第2めっき層125および第3めっき層135は、無電解めっき法および電解めっき法により形成することができる。しかし、第2めっき層125および第3めっき層135の形成方法は、これに限定されず、印刷回路基板分野において通常使用されるめっき法で形成されてもよい。
図14を参照すると、第3エッチングレジスト240および第4エッチングレジスト250を形成することができる。第3エッチングレジスト240は、第2めっき層125の一面に形成することができる。第3エッチングレジスト240は、第1ビルドアップ回路層(図示せず)が形成される領域に位置するようにパターニングされたものであってもよい。第4エッチングレジスト250は、第3めっき層135の他面に形成することができる。第4エッチングレジスト250は、第2ビルドアップ回路層(図示せず)が形成される領域に位置するようにパターニングされたものであってもよい。すなわち、第3エッチングレジスト240および第4エッチングレジスト250は、第1ビルドアップ回路層(図示せず)および第2ビルドアップ回路層(図示せず)が形成される領域がエッチング工程から保護されるように形成することができる。
図15を参照すると、第1ビルドアップ回路層127および第2ビルドアップ回路層137を形成することができる。第3エッチングレジスト240および第4エッチングレジスト250が形成された第2めっき層125および第3めっき層135にエッチングを行うことができる。この際、第2めっき層125がエッチングされる際、他面に形成された第3銅箔層122も同時にエッチングされてもよい。または、第3銅箔層122のエッチングは、第2めっき層125をエッチングした後に行われてもよい。第3めっき層135がエッチングされる際、一面に形成された第4銅箔層132も同時にエッチングされてもよい。または、第4銅箔層132のエッチングは、第3めっき層135をエッチングした後に行われてもよい。このようにエッチングが行われた後、第3エッチングレジスト240および第4エッチングレジスト250は、除去されてもよい。ここで、第1ビルドアップ回路層127は、エッチングによってパターニングされた第2めっき層125および第3銅箔層122になることができる。また、第2ビルドアップ回路層137は、エッチングによってパターニングされた第3めっき層135および第4銅箔層132になることができる。
本発明の実施例によれば、第2ビア126は、第1回路層117と第1ビルドアップ回路層127とを電気的に連結することができる。また、第3ビア136は、第2回路層118と第2ビルドアップ回路層137とを電気的に連結することができる。
このような過程により図3に示された第1ビルドアップ層128および第2ビルドアップ層138が形成された印刷回路基板200を形成することができる。
図16は、本発明の実施例によるビアホールの底面と従来技術によるビアホールの底面とを比較した例示図である。
図16を参照すると、従来のビアホールの底面311、312,313と、本発明のビアホールの底面321、322の粗さを確認することができる。
Aは、従来の銅張積層板と本発明の実施例による銅張積層板とにそれぞれ形成されたビアホールの底面の粗さを比較したものである。Aにおいて、従来の銅張積層板に形成されたビアホールの底面311の粗さ(Rz)は7.0μmである。本発明の実施例による銅張積層板に形成されたビアホールの底面321の粗さ(Rz)は2.0μmである。
Bは、従来のビアホールと本発明の実施例によるビアホールとにそれぞれデスミア工程を行った際の粗さを比較したものである。Bにおいて、デスミア工程を行った後、従来の銅張積層板に形成されたビアホールの底面312の粗さ(Rz)は6.5μmである。デスミア工程を行った際、本発明の実施例による銅張積層板に形成されたビアホールの底面322の粗さ(Rz)は1.2μmである。
Cは、従来の銅張積層板に形成されたビアホールにデスミア工程およびハーフエッチング(Half etching)を行った後、底面313の粗さを示すものである。この際、ビアホールの底面313の粗さ(Rz)は5.2μmである。
このようにA、B、Cを参照すると、本発明の銅張積層板を使用した場合、従来よりビアホールが低い粗さを有する底面を有することができる。特に、本発明の実施例によるビアホールは、デスミア工程のみを行った場合、従来のデスミア工程とハーフエッチングを行った場合より低い粗さを有する。すなわち、本発明は、従来よりビアホールの底面が低い粗さを有することで、粗さの間に存在する絶縁層の残渣をより容易に除去することができる。したがって、本発明は、従来より多くの絶縁層の残渣をより効果的に除去することができ、これにより、以降形成されるビアとの接続信頼性を向上させることができる。
また、従来、絶縁層の残渣を除去するためにデスミア工程とハーフエッチングの両方を行わなければならなかったが、本発明は、デスミア工程だけでも絶縁層の残渣を十分除去することができる。すなわち、本発明の実施例によれば、従来行われたハーフエッチング工程を削除することができる。これにより、工程時間およびコストを低減することができる。
本発明の実施例による印刷回路基板の製造方法によれば、ビアホールの底面の粗さ(Rz)を2.0〜2.5μmに維持することによってビアと銅箔層または回路層との密着力が0.5kg/cm以上になるようにすることができる。ビアホールの底面の粗さ(Rz)が2.0μm未満である場合には、剥離強度(Peel Strength)が低くて内部または外部衝撃によってデラミネーション不良などが生じるおそれがある。また、ビアホールの底面の粗さ(Rz)が2.5μmを超える場合には、粗さの間に残存する絶縁層の残渣が容易に除去されず、ビアと銅箔層または回路層との十分な密着力を維持することができない。
以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのものであり、本発明はこれに限定されず、該当分野における通常の知識を有する者であれば、本発明の技術的思想内にての変形や改良が可能であることは明白であろう。
本発明の単純な変形乃至変更はいずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は添付の特許請求の範囲により明確になるであろう。
本発明は、印刷回路基板に適用可能である。
100 印刷回路基板
110 銅張積層板
111 絶縁層
112 第1銅箔層
113 第2銅箔層
114 第1ビアホール
115 第1めっき層
116 第1ビア
117 第1回路層
118 第2回路層
120 第1ビルドアップ基板
121 第1ビルドアップ絶縁層
122 第3銅箔層
123 第2ビアホール
125 第2めっき層
126 第2ビア
127 第1ビルドアップ回路層
128 第1ビルドアップ層
130 第2ビルドアップ基板
131 第2ビルドアップ絶縁層
132 第4銅箔層
133 第3ビアホール
135 第3めっき層
136 第3ビア
137 第2ビルドアップ回路層
138 第2ビルドアップ層
200 印刷回路基板
210 キャリア基板
220 第1エッチングレジスト
230 第2エッチングレジスト
240 第3エッチングレジスト
250 第4エッチングレジスト
311、312、313 従来のビアホールの底面
321、322 本発明のビアホールの底面

Claims (6)

  1. 一面および他面を備える絶縁層と、
    前記絶縁層の一面に形成された第1回路層と、
    前記絶縁層の他面に形成された第2回路層と、
    前記絶縁層および前記第1回路層に形成され、第1ビルドアップ絶縁層および第1ビルドアップ回路層を備える第1ビルドアップ層と、
    前記絶縁層および前記第2回路層に形成され、第2ビルドアップ絶縁層および第2ビルドアップ回路層を備える第2ビルドアップ層と、
    前記絶縁層、前記第1ビルドアップ層および前記第2ビルドアップ層のうち少なくとも一つの層に形成されたビアと、を含み、
    前記第1回路層、前記第2回路層、前記第1ビルドアップ回路層および前記第2ビルドアップ回路層は、滑らかな面である一面および前記滑らかな面より大きい粗さを有する粗い面である他面を備えており、前記第1回路層、前記第2回路層および前記第1ビルドアップ回路層の粗い面と前記第2ビルドアップ回路層の粗い面とが対向するように形成される、印刷回路基板。
  2. 前記粗い面の粗さ(Rz)は3.5μm以上である、請求項1に記載の印刷回路基板。
  3. 前記滑らかな面の粗さ(Rz)は2.0から2.5μm以下である、請求項1に記載の印刷回路基板。
  4. 前記絶縁層に前記ビアが形成されると、前記ビアの一面は前記第1回路層の粗い面に連結され、他面は前記第2回路層の滑らかな面に連結される、請求項1に記載の印刷回路基板。
  5. 前記第1ビルドアップ絶縁層に前記ビアが形成されると、前記ビアの一面は前記第1ビルドアップ回路層の粗い面に連結され、他面は前記第1回路層の滑らかな面に連結される、請求項1に記載の印刷回路基板。
  6. 前記第2ビルドアップ絶縁層に前記ビアが形成されると、前記ビアの一面は前記第2回路層の粗い面に連結され、他面は前記第2ビルドアップ回路層の粗い面に連結される、請求項1に記載の印刷回路基板。
JP2015138493A 2013-07-16 2015-07-10 印刷回路基板 Pending JP2015173302A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20130083732A KR101494090B1 (ko) 2013-07-16 2013-07-16 동박적층판, 인쇄회로기판 및 그 제조 방법
KR10-2013-0083732 2013-07-16

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014145132A Division JP2015023288A (ja) 2013-07-16 2014-07-15 銅張積層板、印刷回路基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2015173302A true JP2015173302A (ja) 2015-10-01

Family

ID=52342658

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014145132A Pending JP2015023288A (ja) 2013-07-16 2014-07-15 銅張積層板、印刷回路基板およびその製造方法
JP2015138493A Pending JP2015173302A (ja) 2013-07-16 2015-07-10 印刷回路基板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2014145132A Pending JP2015023288A (ja) 2013-07-16 2014-07-15 銅張積層板、印刷回路基板およびその製造方法

Country Status (3)

Country Link
US (1) US9578740B2 (ja)
JP (2) JP2015023288A (ja)
KR (1) KR101494090B1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020161727A (ja) * 2019-03-27 2020-10-01 イビデン株式会社 配線基板
US11211316B1 (en) * 2020-09-23 2021-12-28 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
CN115066985A (zh) * 2020-11-18 2022-09-16 株式会社藤仓 布线基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0874090A (ja) * 1994-09-09 1996-03-19 Mitsui Mining & Smelting Co Ltd プリント配線板用銅箔
JP2007165680A (ja) * 2005-12-15 2007-06-28 Toppan Printing Co Ltd 積層用配線基板、多層配線基板およびそれらの製造方法、ならびに半導体装置
JP2007216662A (ja) * 2006-01-19 2007-08-30 Matsushita Electric Works Ltd 両面銅張積層板
JP2010080702A (ja) * 2008-09-26 2010-04-08 Hitachi Chem Co Ltd 多層プリント配線板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6596384B1 (en) * 2002-04-09 2003-07-22 International Business Machines Corporation Selectively roughening conductors for high frequency printed wiring boards
KR100467825B1 (ko) * 2002-12-12 2005-01-25 삼성전기주식회사 스택형 비아홀을 갖는 빌드업 인쇄회로기판 및 그 제조 방법
JP2004259899A (ja) * 2003-02-25 2004-09-16 Matsushita Electric Works Ltd プリント配線板用樹脂組成物、プリント配線板及び多層プリント配線板
JP3979391B2 (ja) * 2004-01-26 2007-09-19 松下電器産業株式会社 回路形成基板の製造方法および回路形成基板の製造用材料
JP2007311466A (ja) * 2006-05-17 2007-11-29 Matsushita Electric Ind Co Ltd 多層プリント配線基板及びその製造方法
KR20100043547A (ko) 2008-10-20 2010-04-29 삼성전기주식회사 필드 비아 패드를 갖는 코어리스 기판 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0874090A (ja) * 1994-09-09 1996-03-19 Mitsui Mining & Smelting Co Ltd プリント配線板用銅箔
JP2007165680A (ja) * 2005-12-15 2007-06-28 Toppan Printing Co Ltd 積層用配線基板、多層配線基板およびそれらの製造方法、ならびに半導体装置
JP2007216662A (ja) * 2006-01-19 2007-08-30 Matsushita Electric Works Ltd 両面銅張積層板
JP2010080702A (ja) * 2008-09-26 2010-04-08 Hitachi Chem Co Ltd 多層プリント配線板

Also Published As

Publication number Publication date
JP2015023288A (ja) 2015-02-02
US9578740B2 (en) 2017-02-21
US20150021084A1 (en) 2015-01-22
KR20150009351A (ko) 2015-01-26
KR101494090B1 (ko) 2015-02-16

Similar Documents

Publication Publication Date Title
KR101077340B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR101601815B1 (ko) 임베디드 기판, 인쇄회로기판 및 그 제조 방법
JP5908003B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
KR101044105B1 (ko) 휨 발생 방지를 위한 기판의 제조방법
KR20140108164A (ko) 배선 기판 및 그 제조 방법
JP2015173302A (ja) 印刷回路基板
JP7234049B2 (ja) プリント配線基板
KR20160019297A (ko) 인쇄회로기판 및 그 제조방법
JP4485975B2 (ja) 多層フレキシブル回路配線基板の製造方法
KR101167422B1 (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
US20150101852A1 (en) Printed circuit board and method of manufacturing the same
KR101119380B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR101109336B1 (ko) 인쇄회로기판 제조용 캐리어 및 이를 이용한 인쇄회로기판의 제조방법
JP4802402B2 (ja) 高密度多層ビルドアップ配線板及びその製造方法
KR101055571B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
JP2010129997A (ja) 埋込みパターンを持つプリント基板及びその製造方法
JP5608262B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
KR101108816B1 (ko) 다층 인쇄회로기판 및 이의 제조방법
KR101156776B1 (ko) 인쇄회로기판의 제조방법
US20140174798A1 (en) Metal core substrate and method of manufacturing the same
KR102186150B1 (ko) 절연 필름을 이용한 인쇄회로기판 및 그 제조 방법
US20130146337A1 (en) Multi-layered printed circuit board and manufacturing method thereof
TWI519219B (zh) 印刷電路板及印刷電路板製造方法
JP4302045B2 (ja) 多層フレキシブル回路配線基板及びその製造方法
KR101156924B1 (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160802

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20161102

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170307