KR102186150B1 - 절연 필름을 이용한 인쇄회로기판 및 그 제조 방법 - Google Patents

절연 필름을 이용한 인쇄회로기판 및 그 제조 방법 Download PDF

Info

Publication number
KR102186150B1
KR102186150B1 KR1020140096672A KR20140096672A KR102186150B1 KR 102186150 B1 KR102186150 B1 KR 102186150B1 KR 1020140096672 A KR1020140096672 A KR 1020140096672A KR 20140096672 A KR20140096672 A KR 20140096672A KR 102186150 B1 KR102186150 B1 KR 102186150B1
Authority
KR
South Korea
Prior art keywords
layer
insulating
circuit board
build
printed circuit
Prior art date
Application number
KR1020140096672A
Other languages
English (en)
Other versions
KR20160014432A (ko
Inventor
강동헌
이정석
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020140096672A priority Critical patent/KR102186150B1/ko
Priority to US14/699,808 priority patent/US9775253B2/en
Publication of KR20160014432A publication Critical patent/KR20160014432A/ko
Application granted granted Critical
Publication of KR102186150B1 publication Critical patent/KR102186150B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H05K1/0225—Single or multiple openings in a shielding, ground or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 절연 필름, 이를 포함하는 인쇄회로기판 및 그 제조 방법에 관한 것이다.
본 발명의 실시 예에 따른 절연 필름은 제1 절연재, 제2 절연재 및 제1 절연재 및 제2 절연재 사이에 개재된 금속 박막을 포함할 수 있다.

Description

절연 필름을 이용한 인쇄회로기판 및 그 제조 방법{PRINTED CIRCUIT BOARD USING THE INSULATING FILM AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 절연 필름, 이를 포함하는 인쇄회로기판 및 그 제조 방법에 관한 것이다.
전자기기의 경박단소화로 기판에 적용되는 소재 또한 소형화의 요구가 증대되고 있다. 또한, 전자기기의 고성능화, 고속화 등의 사양들이 높아짐에 따라 더욱 안정적이고 효율적인 신호 전달을 수행할 수 있는 기판의 중요성이 늘어나고 있다. 기판의 안정적이며 효율적인 신호 전달 수행을 위해서는 고주파에 따른 잡음(Noise)을 차폐할 수 있는 기능의 중요성이 더욱 증대되고 있다. 이와 같은 기판의 안정적인 신호 전달 및 낮은 임피던스를 제공하기 위한 잡음 차폐를 위해서 접지층을 추가적으로 형성하는 공정이 수행된다.
한국 등록특허 제 0274782호
본 발명의 일 측면은 추가적인 접지층 형성 공정을 생략하여 공정 수를 감소시킬 수 있는 절연 필름, 이를 포함하는 인쇄회로기판 및 그 제조 방법을 제공하는 데 있다.
본 발명의 다른 측면은 신호 잡음을 차폐할 수 있는 절연 필름, 이를 포함하는 인쇄회로기판 및 그 제조 방법을 제공하는 데 있다.
본 발명의 또 다른 측면은 신호 전송 거리를 감소로 신호 전달 신뢰성을 향상시킬 수 있는 절연 필름, 이를 포함하는 인쇄회로기판 및 그 제조 방법을 제공하는 데 있다.
본 발명의 일 실시 예에 따르면, 제1 절연재, 제2 절연재 및 제1 절연재 및 제2 절연재 사이에 개재된 금속 박막을 포함하는 절연 필름이 제공된다.
본 발명의 다른 실시 예에 따르면, 내층 빌드업층이 형성된 기판, 내층 빌드업층에 형성되는 제1 절연층, 제1 절연층에 형성되는 금속층, 금속층에 형성되는 제2 절연층, 제1 절연층, 금속층 및 제2 절연층을 관통하며, 내층 빌드업층의 내층 회로층과 접합되도록 형성되는 비아 및 제1 절연층, 금속층 및 제2 절연층과 비아 사이에 형성된 절연 코팅(Coating)층을 포함하는 인쇄회로기판이 제공된다.
금속층은 제1 절연층의 일면 전체와 접촉하도록 형성된다.
금속층은 접지층이다.
본 발명의 또 다른 실시 예에 따르면, 내층 빌드업층이 형성된 기판을 준비하는 단계, 제1 절연재, 제2 절연재 및 제1 절연재 및 제2 절연재 사이에 개재된 금속 박막을 포함하는 절연 필름을 내층 빌드업층에 형성하는 단계, 내층 빌드업층의 내층 회로층의 일부가 노출되도록 절연 필름에 비아홀을 형성하는 단계, 절연 필름 및 비아홀의 측벽에 절연 코팅(Coating)층을 형성하는 단계 및 비아홀에 형성되며, 노출된 내층 회로층과 접합되는 비아를 형성하는 단계를 포함하는 인쇄회로기판 제조 방법이 제공된다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
도 1은 본 발명의 실시 예에 따른 절연 필름을 나타낸 예시도이다.
도 2는 본 발명의 실시 예에 따른 인쇄회로기판을 나타낸 예시도이다.
도 3 내지 도 10은 본 발명의 실시 예에 따른 인쇄회로기판 제조 방법을 나타낸 예시도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 솔더 레지스트 필름, 이를 포함하는 기판 및 그 제조 방법에 관하여 상세히 설명하기로 한다.
절연 필름
도 1은 본 발명의 실시 예에 대한 절연 필름을 나타낸 예시도이다.
도 1을 참조하면, 본 발명의 실시 예에 따른 절연 필름(100)은 제1 절연재(110), 제2 절연재(130) 및 금속 박막(120)을 포함한다.
본 발명의 실시 예에 따르면, 제1 절연재(110) 및 제2 절연재(130)는 통상적으로 층간 절연소재로 사용되는 복합 고분자 수지이다. 예를 들어, 제1 절연재(110) 및 제2 절연재(130)는 프리프레그, ABF(Ajinomoto Build up Film) 및 FR-4, BT(Bismaleimide Triazine) 등의 에폭시계 수지로 형성될 수 있다. 또한, 제1 절연재(110) 및 제2 절연재(130)는 필름의 형태로 형성될 수 있다. 그러나 본 발명의 실시 예에서 제1 절연재(110) 및 제2 절연재(130)를 형성하는 재질 및 형태에 상술한 예시대로 한정되는 것은 아니다. 즉, 제1 절연재(110) 및 제2 절연재(130)는 회로 기판 분야에서 사용되는 절연 재질 및 형태 중 어느 것도 적용될 수 있다.
본 발명의 실시 예에 따르면, 금속 박막(120)은 제1 절연재(110) 및 제2 절연재(130) 사이에 형성된다. 금속 박막(120)은 구리, 은, 니켈 등과 같은 금속으로 형성될 수 있다. 본 발명의 실시 예에서 금속 박막(120)은 구리가 될 수 있다. 그러나 금속 박막(120)을 이루는 물질이 구리로 한정되지 않는다. 즉, 금속 박막(120)을 이루는 물질은 회로 기판 분야에서 사용되는 전도성을 갖는 금속 물질이면 가능하다.
이와 같이, 본 발명의 실시 예에 따른 절연 필름(100)은 제1 절연재(110), 금속 박막(120) 및 제2 절연재(130)가 순차적으로 적층된 구조를 갖는다. 여기서, 절연 필름(100)의 금속 박막(120)은 기판의 접지층과 같은 기능을 수행한다. 즉, 본 발명의 실시 예에 따른 절연 필름(100)을 기판에 적용하면, 금속 박막(120)에 의해 잡음이 차폐된다. 따라서, 기판에 형성된 회로 패턴들 간의 안정적인 신호 전송이 가능할 수 있다.
또한, 본 발명의 실시 예에 따른 절연 필름(100)은 두께 조절이 가능하다. 즉, 절연 필름(100)이 적용될 기판에 따라 금속 박막(120)의 두께를 조절함으로써, 절연 필름(100)의 전체 두께 조절이 가능하다.
인쇄회로기판
도 2는 본 발명의 실시 예에 따른 인쇄회로기판을 나타낸 예시도이다.
도 2를 참조하면, 본 발명의 실시 예에 따른 인쇄회로기판(200)은 기판(210), 내층 빌드업층, 제1 절연층(230), 금속층(240), 제2 절연층(250), 비아(260), 절연 코팅층(270), 외층 빌드업층 및 솔더 레지스트층(290)을 포함한다.
본 발명의 실시 예에 따르면, 기판(210)은 통상적으로 층간 절연소재로 사용되는 복합 고분자 수지이다. 예를 들어, 기판(210)은 프리프레그를 채용하여 인쇄회로기판(200)을 더 얇게 제작할 수 있다. 또는 기판(210)은 ABF(Ajinomoto Build up Film)를 채용하여 미세회로를 용이하게 구현할 수 있다. 이외에도, 기판(210)은 FR-4, BT(Bismaleimide Triazine) 등의 에폭시계 수지를 사용할 수 있으나, 특별히 이에 한정되는 것은 아니다. 또한, 기판(210)은 동박적층판(CCL)을 이용하여 형성될 수 있다. 본 발명의 실시 예에서 기판(210)이 단일의 절연층으로 구성된 것을 도시하였으나, 본 발명은 이에 한정되지 않는다. 즉, 기판(210)은 한층 이상의 절연층과 회로층 및 비아로 구성될 수 있다.
본 발명의 실시 예에 따르면, 내층 빌드업층은 기판(210)에 형성될 수 있다. 내층 빌드업층은 내층 회로층(220)을 포함한다. 내층 회로층(220)은 내층 회로 패턴(221) 및 비아 패드(222)를 포함할 수 있다. 여기서 비아 패드(222)는 비아(260)와 접합되어 전기적으로 연결된다. 내층 회로층(220)은 전도성 물질로 형성된다. 예를 들어, 내층 회로층(220)은 구리로 형성될 수 있다. 그러나 내층 회로층(220)을 형성하는 물질은 구리로 한정되는 것은 아니다. 즉, 내층 회로층(220)은 회로 기판 분야에서 회로용 전도성 물질로 사용되는 것이라면 제한 없이 적용될 수 있다. 도 2에는 내층 빌드업층이 1층의 내층 회로층(220)으로 구성됨이 도시되었지만, 내층 빌드업층의 구성이 이에 한정되는 것은 아니다. 예를 들어, 내층 빌드업층은 다층의 내층 회로층(220)과 내층 회로층(220)들 간의 절연을 위한 내층 회로층(220)들 사이에 형성되는 내층 절연층(미도시)이 형성될 수 있다.
본 발명의 실시 예에 따르면, 제1 절연층(230)은 내층 빌드업층에 형성된다. 제1 절연층(230)은 통상적으로 층간 절연소재로 사용되는 복합 고분자 수지로 형성된다. 예를 들어, 제1 절연층(230)은 프리프레그, ABF(Ajinomoto Build up Film) 및 FR-4, BT(Bismaleimide Triazine) 등의 에폭시계 수지로 형성될 수 있다. 그러나 본 발명의 실시 예에서 제1 절연층(230)을 형성하는 물질이 이에 한정되는 것은 아니다. 즉, 제1 절연층(230)은 회로 기판 분야에서 사용되는 절연 재질 중에서 어느 것도 적용될 수 있다.
본 발명의 실시 예에 따르면, 금속층(240)은 제1 절연층(230)에 형성된다. 본 발명의 실시 예에 따르면, 금속층(240)은 제1 절연층(230)의 일면 전체와 접촉되도록 형성된다. 도 2를 참조하면, 금속층(240)은 비아(260)가 형성된 부분을 제외하고 제1 절연층(230)에 연속적으로 형성된다. 금속층(240)은 구리, 은, 니켈 등과 같은 금속으로 형성된다. 본 발명의 실시 예에서 금속층(240)은 구리가 될 수 있다. 그러나 금속층(240)을 이루는 물질이 구리로 한정되지 않는다. 즉, 금속층(240)을 이루는 물질은 회로 기판 분야에서 사용되는 전도성을 갖는 금속 물질이면 가능하다. 본 발명의 실시 예에 따르면, 이와 같이 형성된 금속층(240)은 접지층이 된다.
본 발명의 실시 예에 따르면, 제2 절연층(250)은 금속층(240)에 형성된다. 제2 절연층(250)은 통상적으로 층간 절연소재로 사용되는 복합 고분자 수지로 형성된다. 예를 들어, 제2 절연층(250)은 프리프레그, ABF(Ajinomoto Build up Film) 및 FR-4, BT(Bismaleimide Triazine) 등의 에폭시계 수지로 형성될 수 있다. 그러나 본 발명의 실시 예에서 제2 절연층(250)을 형성하는 물질이 이에 한정되는 것은 아니다. 즉, 제2 절연층(250)은 회로 기판 분야에서 사용되는 절연 재질 중에서 어느 것도 적용될 수 있다.
본 발명의 실시 예에 따르면, 비아(260)는 제1 절연층(230), 제2 절연층(250) 및 금속층(240)을 관통하도록 형성된다. 본 발명의 실시 예에 따르면, 비아(260)의 일면은 내층 빌드업층의 내층 회로층(220)과 접합된다. 또한, 비아(260)의 타면은 외층 빌드업층의 외층 회로층(280)과 접합된다. 이와 같이 형성된 비아(260)는 내층 빌드업층과 외층 빌드업층을 전기적으로 연결한다. 본 발명의 실시 예에 따르면, 비아(260)는 구리로 형성될 수 있다. 그러나 비아(260)를 형성하는 물질은 구리로 한정되는 것은 아니다. 즉, 비아(260)를 형성하는 물질은 회로 기판 분야에서 사용되는 전도성 재질이면 가능하다.
본 발명의 실시 예에 따르면, 절연 코팅층(270)은 제1 절연층(230), 제2 절연층(250) 및 금속층(240)과 비아(260) 사이에 형성된다. 절연 코팅층(270)은 비아(260)와 금속층(240) 간의 절연을 위해 형성된다. 또한, 절연 코팅층(270)은 비아(260)를 위한 비아홀(미도시)을 형성할 때 발생하는 제1 절연층(230) 및 제2 절연층(250)의 잔사 또는 버(Burr)에 의한 불량을 방지한다. 이때, 절연 코팅층(270)은 비아(260)와 내층 빌드업층 또는 외층 빌드업층 간의 전기적 연결을 위해, 그 사이에는 형성되지 않는다.
본 발명의 실시 예에 따르면, 절연 코팅층(270)은 통상적으로 층간 절연소재로 사용되는 복합 고분자 수지로 형성된다. 예를 들어, 절연 코팅층(270)은 프리프레그, ABF(Ajinomoto Build up Film) 및 FR-4, BT(Bismaleimide Triazine) 등의 에폭시계 수지로 형성될 수 있다. 그러나 본 발명의 실시 예에서 절연 코팅층(270)을 형성하는 물질이 이에 한정되는 것은 아니다. 즉, 절연 코팅층(270)은 회로 기판 분야에서 사용되는 절연 재질 중에서 어느 것도 적용될 수 있다.
본 발명의 실시 예에 따르면, 외층 빌드업층은 제2 절연층(250) 및 비아(260)에 형성된다. 외층 빌드업층은 외층 회로층(280)을 포함한다. 또한, 외층 회로층(280)은 외층 회로 패턴(281) 및 외부 접속 패드(282)를 포함한다.
본 발명의 실시 예에 따르면, 외부 접속 패드(282)는 외부 접속 단자 등을 통해서 외부와 전기적으로 연결되는 구성이다. 예를 들어, 외부 접속 단자는 솔더 볼(Solder Ball)이 될 수 있다.
본 발명의 실시 예에 따르면, 외층 회로층(280)은 전도성 물질로 형성된다. 예를 들어, 외층 회로층(280)은 구리로 형성될 수 있다. 그러나 외층 회로층(280)을 형성하는 물질은 구리로 한정되는 것은 아니다. 즉, 외층 회로층(280)은 회로 기판 분야에서 회로용 전도성 물질로 사용되는 것이라면 제한 없이 적용될 수 있다.
도 2에서 외층 빌드업층이 1층의 외층 회로층(280)으로 구성됨이 도시되었지만, 외층 빌드업층의 구성이 이에 한정되는 것은 아니다. 예를 들어, 외층 빌드업층은 다층의 외층 회로층(280)과 외층 회로층(280)들 간의 절연을 위해 외층 회로층(280)들 사이에 형성되는 외층 절연층(미도시)이 형성될 수 있다.
본 발명의 실시 예에 따르면, 솔더 레지스트층(290)은 외층 빌드업층에 형성된다. 솔더 레지스트층(290)은 솔더링(Soldering) 공정이 수행될 때, 외층 회로 패턴(281)에 땜납이 도포되거나 산화되는 것을 방지하기 위해 형성된다. 이와 같은 솔더 레지스트층(290)은 외층 회로 패턴(281)을 감싸고 외부 접속 패드(282)를 노출하도록 형성된다. 예를 들어, 솔더 레지스트층(290)은 내열성 피복 재료로 형성된다.
본 발명의 실시 예에 따른 인쇄회로기판(200)은 금속층(240)이 접지층 기능을 수행함으로써, 신호 잡음을 차폐한다. 따라서, 인쇄회로기판(200)에 형성된 회로 패턴과 추후 인쇄회로기판(200)과 연결되는 전자 부품(미도시) 간의 안정적인 신호 전송이 가능하다. 또한, 본 발명의 실시 예에 따른 인쇄회로기판(200)은 비아(260)가 금속층(240)을 통과하여 직접 내층 회로층(220) 및 외층 회로층(280)과 연결된다. 따라서, 내층 회로층(220)과 외층 회로층(280) 간의 신호 전달 거리가 감소되어, 신호 전달 능력이 향상될 수 있다.
인쇄회로기판 제조 방법
도 3 내지 도 10은 본 발명의 실시 예에 따른 인쇄회로기판 제조 방법을 나타낸 예시도이다.
도 3을 참조하면, 내층 빌드업층이 형성된 기판(210)이 준비된다.
본 발명의 실시 예에 따른 기판(210)은 통상적으로 층간 절연소재로 사용되는 복합 고분자 수지이다. 예를 들어, 기판(210)은 프리프레그를 채용하여 인쇄회로기판(200)을 더 얇게 제작할 수 있다. 또는 기판(210)은 ABF(Ajinomoto Build up Film)를 채용하여 미세회로를 용이하게 구현 가능할 수 있다. 이외에도, 기판(210)은 FR-4, BT(Bismaleimide Triazine) 등의 에폭시계 수지를 사용할 수 있으나, 특별히 이에 한정되는 것은 아니다. 또한, 기판(210)은 동박적층판(CCL)을 이용하여 형성될 수 있다. 본 발명의 실시 예에서 기판(210)이 단일의 절연층으로 구성된 것을 도시하였으나, 본 발명은 이에 한정되지 않는다. 즉, 기판(210)은 한층 이상의 절연층과 회로층 및 비아로 구성될 수 있다.
본 발명의 실시 예에 따르면, 기판(210)에는 내층 빌드업층이 형성된다. 내층 빌드업층은 내층 회로층(220)을 포함한다. 또한, 내층 회로층(220)은 내층 회로 패턴(221) 및 비아 패드(222)를 포함한다. 여기서 비아 패드(222)는 추후 형성되는 비아와 접합되어 전기적으로 연결된다.
본 발명의 실시 예에 따르면, 내층 회로층(220)은 전도성 물질로 형성된다. 예를 들어, 내층 회로층(220)은 구리로 형성될 수 있다. 그러나 내층 회로층(220)을 형성하는 물질은 구리로 한정되는 것은 아니다. 즉, 내층 회로층(220)은 회로 기판 분야에서 회로용 전도성 물질로 사용되는 것이라면 제한 없이 적용될 수 있다. 도 3에는 내층 빌드업층이 1층의 내층 회로층(220)으로 구성됨이 도시되었지만, 내층 빌드업층의 구성이 이에 한정되는 것은 아니다. 예를 들어, 내층 빌드업층은 다층의 내층 회로층(220)과 내층 회로층(220)들 간의 절연을 위한 내층 회로층(220)들 사이에 형성되는 내층 절연층(미도시)이 형성될 수 있다.
도 4를 참조하면, 절연 필름(100)이 준비된다.
본 발명의 실시 예에 따르면 절연 필름(100)은 제1 절연재(110), 제2 절연재(130) 및 금속 박막(120)을 포함한다.
본 발명의 실시 예에 따르면, 제1 절연재(110) 및 제2 절연재(130)는 통상적으로 층간 절연소재로 사용되는 복합 고분자 수지로 형성된다. 예를 들어, 제1 절연재(110) 및 제2 절연재(130)는 프리프레그, ABF(Ajinomoto Build up Film) 및 FR-4, BT(Bismaleimide Triazine) 등의 에폭시계 수지로 형성될 수 있다. 또한, 제1 절연재(110) 및 제2 절연재(130)는 필름의 형태로 형성될 수 있다. 그러나 본 발명의 실시 예에서 제1 절연재(110) 및 제2 절연재(130)를 형성하는 재질 및 형태에 상술한 예시대로 한정되는 것은 아니다. 즉, 제1 절연재(110) 및 제2 절연재(130)는 회로 기판 분야에서 사용되는 절연 재질 및 형태 중 어느 것도 적용될 수 있다.
본 발명의 실시 예에 따르면, 금속 박막(120)은 제1 절연재(110) 및 제2 절연재(130) 사이에 형성된다. 금속 박막(120)은 구리, 은, 니켈 등과 같은 금속으로 형성된다. 본 발명의 실시 예에서 금속 박막(120)은 구리가 될 수 있다. 그러나, 금속 박막(120)을 이루는 물질이 구리로 한정되지 않는다. 즉, 금속 박막(120)을 이루는 물질은 전도성을 갖는 금속 물질이면 가능하다.
이와 같이, 본 발명의 실시 예에 따른 절연 필름(100)은 제1 절연재(110), 금속 박막(120) 및 제2 절연재(130)가 순차적으로 적층된 구조를 갖는다.
도 5를 참조하면, 내층 빌드업층에 절연 필름(도 4의 100)이 적층된다.
본 발명의 실시 예에 따르면 절연 필름(도 4의 100)은 내층 빌드업층의 내층 회로층(220)에 위치된 후 가압된다.
본 발명의 실시 예에 따르면, 내층 빌드업층에 형성된 절연 필름(도 4의 100)의 제1 절연재(도 4의 110)는 인쇄회로기판(200)의 제1 절연층(230)이 된다. 또한, 내층 빌드업층에 형성된 절연 필름(도 4의 100)의 제2 절연재(도 4의 130)는 인쇄회로기판(200)의 제2 절연층(250)이 된다. 또한, 절연 필름(도 4의 100)의 금속 박막(120)은 인쇄회로기판(200)의 금속층(240)으로 접지층의 역할을 수행한다.
도 6을 참조하면, 비아홀(261)이 형성될 수 있다.
본 발명의 실시 예에 따른 비아홀(261)은 제1 절연층(230), 금속층(240) 및 제2 절연층(250)을 관통하여 내층 빌드업층의 비아 패드(222)를 노출 시킬 수 있다. 또한, 본 발명의 실시 예에 따르면 비아홀(261)은 야그(Yag) 레이저 드릴로 형성될 수 있다. 그러나 비아홀(261)을 형성하는 방법은 야그 레이저 드릴을 이용하는 것으로 한정되는 것은 아니다. 비아홀(261)은 라우터(Router) 및 레이저(Laser) 드릴 중 하나로 형성될 수 있다.
도 7을 참조하면, 절연 코팅층(270)이 형성된다.
본 발명의 실시 예에 따른 절연 코팅층(270)은 비아홀(261)의 내벽 및 비아홀(261)에 의해서 노출된 비아 패드(222)에 형성된다. 절연 코팅층(270)은 금속층(240)과 추후 비아홀(261)에 형성될 비아(도 9의 260)와의 절연을 위해 형성된다.
본 발명의 실시 예에 따른 절연 코팅층(270)은 통상적으로 층간 절연소재로 사용되는 복합 고분자 수지로 형성된다. 예를 들어, 절연 코팅층(270)은 프리프레그, ABF(Ajinomoto Build up Film) 및 FR-4, BT(Bismaleimide Triazine) 등의 에폭시계 수지로 형성될 수 있다. 그러나 본 발명의 실시 예에서 절연 코팅층(270)을 형성하는 물질이 이에 한정되는 것은 아니다. 즉, 절연 코팅층(270)은 회로 기판 분야에서 사용되는 절연 재질 중에서 어느 것도 적용될 수 있다.
이와 같이 형성된 절연 코팅층(270)은 비아홀(261)을 형성할 때 발생하는 제1 절연층(230) 및 제2 절연층(250)의 잔사 또는 버(Burr)에 의한 신뢰성 저하를 방지한다.
도 8을 참조하면, 비아 패드(222)에 형성된 절연 코팅층(270)이 제거된다.
본 발명의 실시 예에 따르면, 비아 패드(222)와 추후 비아홀(261)에 형성되는 비아(도 9의 260) 간의 전기적 접속을 위해서, 비아 패드(222)에 형성된 절연 코팅층(270)이 제거된다. 예를 들어, 절연 코팅층(270)은 CO2 레이저 드릴을 이용하여 제거될 수 있다. 그러나 절연 코팅층(270)을 제거하는 방법이 CO2 레이저 드릴을 이용하는 것으로 한정되는 것은 아니다. 절연 코팅층(270)은 회로 기판 분야에서 공지된 절연재를 제거하는 방법 중 하나를 적용하여 제거될 수 있다. 또한, 절연 코팅층(270)을 레이저 드릴 등을 이용하여 제거한 후, 디스미어(Desmear) 공정이 더 수행하여 비아 패드(222)에 남아 있는 절연 잔사를 제거할 수 있다.
도 9를 참조하면, 비아(260) 및 외층 빌드업층이 형성된다.
본 발명의 실시 예에 따르면, 비아(260)는 비아홀(261)의 내부에 형성된다. 즉, 비아(260)는 제1 절연층(230), 제2 절연층(250) 및 금속층(240)을 관통하도록 형성된다. 본 발명의 실시 예에 따르면, 비아(260)의 일면은 내층 빌드업층의 내층 회로층(220)과 접합된다. 또한, 비아(260)의 타면은 외층 빌드업층의 외층 회로층(280)과 접합된다. 이와 같이 형성된 비아(260)는 내층 빌드업층과 외층 빌드업층을 전기적으로 연결한다. 본 발명의 실시 예에 따르면, 비아(260)는 구리로 형성될 수 있다. 그러나 비아(260)를 형성하는 물질은 구리로 한정되는 것은 아니다. 즉, 비아(260)를 형성하는 물질은 전도성 재질이면 가능하다.
본 발명의 실시 예에 따르면, 외층 빌드업층은 제2 절연층(250) 및 비아(260)에 형성된다. 외층 빌드업층은 외층 회로층(280)을 포함한다. 또한, 외층 회로층(280)은 외층 회로 패턴(281) 및 외부 접속 패드(282)를 포함한다. 여기서, 외부 접속 패드(282)는 외부 접속 단자 등을 통해서 외부와 전기적으로 연결되는 구성이다. 예를 들어, 외부 접속 단자는 솔더 볼(Solder Ball)이 될 수 있다.
본 발명의 실시 예에 따르면, 외층 회로층(280)은 전도성 물질로 형성된다. 예를 들어, 외층 회로층(280)은 구리로 형성될 수 있다. 그러나 외층 회로층(280)을 형성하는 물질은 구리로 한정되는 것은 아니다. 즉, 외층 회로층(280)은 회로 기판 분야에서 회로용 전도성 물질로 사용되는 것이라면 제한 없이 적용될 수 있다.
본 발명의 실시 예에 따르면, 비아(260)와 외층 회로층(280)은 도금 레지스트(미도시) 또는 에칭 레지스트(미도시)를 이용하여 동시에 형성될 수 있다. 또한, 비아(260) 및 외층 회로층(280)은 개별적으로도 형성될 수 있다. 본 발명의 실시 예에 따른 비아(260)와 외층 회로층(280)은 회로 기판 분야에서 공지된 회로 패턴 및 비아를 형성하는 방법을 적용하여 형성될 수 있다.
본 발명의 실시 예에서, 비아(260)에 1층의 외층 회로층(280)이 형성됨이 도시되어 있다. 그러나 빌드업층이 1층의 외층 회로층(280)으로 구성됨을 예시로 설명하였으나, 외층 빌드업층의 구성이 이에 한정되는 것은 아니다. 예를 들어, 외층 빌드업층은 다층의 외층 회로층(280)과 외층 회로층(280)들 간의 절연을 위해 외층 회로층(280)들 사이에 형성되는 외층 절연층(미도시)이 형성될 수 있다.
종래에는 접지층을 형성하기 위해서는 절연층 형성 및 노광, 현상, 에칭, 도금 공정 등이 수행되어야 한다. 그러나 본 발명의 실시 예에 따르면, 별도의 공정이 필요 없이 금속 박막(120)이 개재된 절연 필름(100)을 적층하는 것만으로 접지층을 형성할 수 있다. 따라서 본 발명의 실시 예에 따른 절연 필름(100)을 이용한 인쇄회로기판(200)의 제조 방법은 종래에 비해 공정 수가 감소된다. 또한, 본 발명의 실시 예에 따른 절연 필름(100)을 이용한 인쇄회로기판(200)의 제조 방법은 공정 수 감소로 비용 원가를 절약할 수 있다.
또한, 이와 같이 형성된 인쇄회로기판(200)은 금속층(240)이 접지층 기능을 수행함으로써, 신호 잡음을 차폐한다. 따라서, 인쇄회로기판(200)에 형성된 회로 패턴과 추후 인쇄회로기판(200)과 연결되는 전자 부품(미도시) 간의 안정적인 신호 전송이 가능하다. 또한, 본 발명의 실시 예에 따라 형성된 인쇄회로기판(200)은 비아(260)가 금속층(240)을 통과하여 직접 내층 회로층(220) 및 외층 회로층(280)과 연결된다. 따라서, 내층 회로층(220)과 외층 회로층(280) 간의 신호 전달 거리가 감소되어, 신호 전달 능력이 향상될 수 있다.
도 10을 참조하면, 솔더 레지스트층(290)이 형성된다.
본 발명의 실시 예에 따르면 솔더 레지스트층(290)은 외층 빌드업층에 형성된다. 솔더 레지스트층(290)은 솔더링(Soldering) 공정이 수행될 때, 외층 회로 패턴(281)에 땜납이 도포되거나 산화되는 것을 방지하기 위해 형성된다. 이와 같은 솔더 레지스트층(290)은 외층 회로 패턴(281)을 감싸고 외부 접속 패드(282)를 노출하도록 형성된다. 예를 들어, 솔더 레지스트층(290)은 내열성 피복 재료로 형성된다.
이상 본 발명을 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 솔더 레지스트 필름, 이를 포함하는 기판 및 그 제조 방법이 이에 한정되지 않으며, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100: 절연 필름
110: 제1 절연재
120: 금속 박막
130: 제2 절연재
200: 인쇄회로기판
210: 기판
220: 내층 회로층
221: 내층 회로 패턴
222: 비아 패드
230: 제1 절연층
240: 금속층
250: 제2 절연층
260: 비아
261: 비아홀
270: 절연 코팅층
280: 외층 회로층
281: 외층 회로 패턴
282: 외부 접속 패드
290: 솔더 레지스트층

Claims (17)

  1. 삭제
  2. 내층 빌드업층이 형성된 기판;
    상기 내층 빌드업층에 형성되는 제1 절연층;
    상기 제1 절연층에 형성되는 금속층;
    상기 금속층에 형성되는 제2 절연층;
    상기 제1 절연층, 금속층 및 제2 절연층을 관통하며, 내층 빌드업층의 내층 회로층과 접합되도록 형성되는 비아; 및
    상기 제1 절연층, 금속층 및 제2 절연층과 상기 비아 사이에 형성된 절연 코팅(Coating)층을 포함하는 인쇄회로기판.
  3. 청구항 2에 있어서,
    상기 금속층은 상기 제1 절연층의 일면 전체와 접촉하도록 형성되는 인쇄회로기판.
  4. 청구항 2에 있어서,
    상기 금속층은 접지층인 인쇄회로기판.
  5. 청구항 2에 있어서,
    상기 내층 빌드업층은 한 층 이상의 상기 내층 회로층을 포함하는 인쇄회로기판.
  6. 청구항 2에 있어서,
    상기 제2 절연층에 형성되는 솔더 레지스트층을 더 포함하는 인쇄회로기판.
  7. 청구항 2에 있어서,
    상기 제2 절연층에 형성되며, 한 층 이상의 외층 회로층을 포함하는 외층 빌드업층을 더 포함하는 인쇄회로기판.
  8. 청구항 7에 있어서,
    상기 외층 빌드업층에 형성되는 솔더 레지스트층을 더 포함하는 인쇄회로기판.
  9. 내층 빌드업층이 형성된 기판을 준비하는 단계;
    제1 절연재, 제2 절연재 및 상기 제1 절연재 및 제2 절연재 사이에 개재된 금속 박막을 포함하는 절연 필름을 상기 내층 빌드업층에 형성하는 단계;
    상기 내층 빌드업층의 내층 회로층의 일부가 노출되도록 상기 절연 필름에 비아홀을 형성하는 단계;
    상기 절연 필름 및 상기 비아홀의 측벽에 절연 코팅(Coating)층을 형성하는 단계; 및
    상기 비아홀에 형성되며, 상기 노출된 내층 회로층과 접합되는 비아를 형성하는 단계;
    를 포함하는 인쇄회로기판 제조 방법.
  10. 청구항 9에 있어서,
    상기 비아홀을 형성하는 단계는,
    라우터(Router) 또는 레이저 드릴을 이용하여 수행되는 인쇄회로기판 제조 방법.
  11. 청구항 9에 있어서,
    상기 절연 코팅층을 형성하는 단계는,
    상기 절연 필름, 상기 비아홀 내벽 및 상기 노출된 내층 회로층에 절연 코팅층을 형성하는 단계; 및
    상기 내층 회로층에 형성된 솔더 코팅막을 제거하는 단계;
    를 포함하는 인쇄회로기판 제조 방법.
  12. 청구항 11에 있어서,
    상기 내층 회로층에 형성된 솔더 코팅막을 제거하는 단계에서,
    상기 솔더 코팅막은 레이저 드릴로 제거되는 인쇄회로기판 제조 방법.
  13. 청구항 9에 있어서,
    상기 절연 코팅층을 형성하는 단계 이후에,
    디스미어(Desmear)를 수행하는 단계를 더 포함하는 인쇄회로기판 제조 방법.
  14. 청구항 9에 있어서,
    상기 비아를 형성하는 단계 이후에,
    상기 절연 필름에 솔더 레지스트층을 형성하는 단계를 더 포함하는 인쇄회로기판 제조 방법.
  15. 청구항 9에 있어서,
    상기 내층 빌드업층은 한 층 이상의 상기 내층 회로층을 포함하는 인쇄회로기판 제조 방법.
  16. 청구항 9에 있어서,
    상기 비아를 형성하는 단계 이후에,
    상기 절연 필름에 한 층 이상의 외층 회로층을 포함하는 외층 빌드업층을 형성하는 단계를 더 포함하는 인쇄회로기판 제조 방법.
  17. 청구항 16에 있어서,
    상기 외층 빌드업층을 형성하는 단계 이후에,
    상기 외층 빌드업층에 솔더 레지스트층을 형성하는 단계를 더 포함하는 인쇄회로기판 제조 방법.
KR1020140096672A 2014-07-29 2014-07-29 절연 필름을 이용한 인쇄회로기판 및 그 제조 방법 KR102186150B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140096672A KR102186150B1 (ko) 2014-07-29 2014-07-29 절연 필름을 이용한 인쇄회로기판 및 그 제조 방법
US14/699,808 US9775253B2 (en) 2014-07-29 2015-04-29 Insulating film, printed circuit board using the same, and method of manufacturing the printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140096672A KR102186150B1 (ko) 2014-07-29 2014-07-29 절연 필름을 이용한 인쇄회로기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20160014432A KR20160014432A (ko) 2016-02-11
KR102186150B1 true KR102186150B1 (ko) 2020-12-03

Family

ID=55181611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140096672A KR102186150B1 (ko) 2014-07-29 2014-07-29 절연 필름을 이용한 인쇄회로기판 및 그 제조 방법

Country Status (2)

Country Link
US (1) US9775253B2 (ko)
KR (1) KR102186150B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140054075A1 (en) * 2012-08-24 2014-02-27 Zhen Ding Technology Co., Ltd. Printed circuit baord and method for manufacturing same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100274782B1 (ko) 1996-04-04 2001-01-15 윤종용 인쇄회로기판
JP2003347742A (ja) * 2002-05-27 2003-12-05 Hitachi Ltd 多層回路基板とその製造法及び多層回路用基板並びに電子装置
US8519270B2 (en) * 2010-05-19 2013-08-27 Unimicron Technology Corp. Circuit board and manufacturing method thereof
KR101167466B1 (ko) * 2010-12-30 2012-07-26 삼성전기주식회사 다층 인쇄회로기판 그 제조방법
JP5912616B2 (ja) * 2012-02-08 2016-04-27 株式会社ジェイデバイス 半導体装置及びその製造方法
KR20160048277A (ko) * 2014-10-23 2016-05-04 에스케이하이닉스 주식회사 칩 내장 패키지 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140054075A1 (en) * 2012-08-24 2014-02-27 Zhen Ding Technology Co., Ltd. Printed circuit baord and method for manufacturing same

Also Published As

Publication number Publication date
US20160037653A1 (en) 2016-02-04
US9775253B2 (en) 2017-09-26
KR20160014432A (ko) 2016-02-11

Similar Documents

Publication Publication Date Title
KR101103301B1 (ko) 다층인쇄회로기판 및 그 제조방법
KR102186148B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR101601815B1 (ko) 임베디드 기판, 인쇄회로기판 및 그 제조 방법
US11812556B2 (en) Printed circuit board and manufacturing method thereof
KR102194718B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR20160126290A (ko) 인쇄회로기판, 반도체 패키지 및 그 제조방법
US20140209361A1 (en) Wiring board and method for manufacturing the same
KR102356810B1 (ko) 전자부품내장형 인쇄회로기판 및 그 제조방법
KR101136396B1 (ko) 인쇄회로기판 및 그 제조방법
US20150351247A1 (en) Package board and method for manufacturing the same
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
JP2015173302A (ja) 印刷回路基板
KR102186150B1 (ko) 절연 필름을 이용한 인쇄회로기판 및 그 제조 방법
JP2013115110A (ja) 段差構造のプリント配線板
US20150101852A1 (en) Printed circuit board and method of manufacturing the same
KR101580285B1 (ko) 솔더 레지스트 필름, 이를 포함하는 패키지 기판 및 그 제조 방법
KR20070007406A (ko) 동축 선로가 내장된 인쇄 회로 기판 및 제조 방법
KR101397303B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR101108816B1 (ko) 다층 인쇄회로기판 및 이의 제조방법
KR20130013639A (ko) 인쇄회로기판 제조 방법
CN111629513B (zh) 同时具有贯孔及盲孔的多层电路板结构及其制法
JP2009290043A (ja) 配線基板
JP2006253372A (ja) 多層プリント配線基板とその製造方法
KR102281470B1 (ko) 인쇄회로기판 및 그 제조방법
KR101015780B1 (ko) 미세 패턴을 포함하는 인쇄회로기판 및 그 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right