KR20130013639A - 인쇄회로기판 제조 방법 - Google Patents

인쇄회로기판 제조 방법 Download PDF

Info

Publication number
KR20130013639A
KR20130013639A KR1020110075369A KR20110075369A KR20130013639A KR 20130013639 A KR20130013639 A KR 20130013639A KR 1020110075369 A KR1020110075369 A KR 1020110075369A KR 20110075369 A KR20110075369 A KR 20110075369A KR 20130013639 A KR20130013639 A KR 20130013639A
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
printed circuit
circuit board
residue
Prior art date
Application number
KR1020110075369A
Other languages
English (en)
Inventor
김병문
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110075369A priority Critical patent/KR20130013639A/ko
Publication of KR20130013639A publication Critical patent/KR20130013639A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Abstract

본 발명은 인쇄회로기판 제조 방법에 관한 것이다. 본 발명의 실시 예에 따르면, 회로층 및 상기 회로층 상에 형성된 절연층을 포함하는 베이스 기판을 준비하는 단계, 상기 절연층에 절연층 잔사가 잔존하는 개구부를 형성하는 단계, 상기 절연층 잔사를 에칭 레지스트로 이용하여 상기 개구부 내부의 상기 회로층 표면을 에칭하는 단계 및 상기 절연층 잔사를 제거하는 단계를 포함하는 인쇄회로기판 제조 방법이 개시된다.

Description

인쇄회로기판 제조 방법{Manufacturing Method for Printed Circuit Board}
본 발명은 인쇄회로기판 제조 방법에 관한 것이다.
전자 제품이 소형화가 되어 가는 추세에 따라 전자 제품에 전자 부품이 실장 되어 전기적으로 연결되는 인쇄회로기판 역시 소형화가 되어 가고 있다.
인쇄회로기판은 층간을 도통하도록 형성된 비아를 통해서 층간 전기적 접속이 가능하도록 한다. 또한, 인쇄회로기판 상에 외부 부품을 실장 하는 경우에는 인쇄회로기판의 접속 패드가 노출되도록 개구부가 형성되고 개구부 솔더 범프와 같은 접속 단자를 형성한다. 접속 단자 상에 외부 부품이 실장 되어, 인쇄회로기판과 외부 부품과의 전기적 접속이 가능하게 된다.
그러나 인쇄회로기판이 점점 소형화 됨에 따라 물리적, 환경적 요인에 의해서 회로층과 비아, 또는 접속 패드와 접속 단자 사이에 크랙(Crack)이 발생될 수 있다. 이와 같은 크랙은 전기적 접속에 영향을 미쳐, 인쇄회로기판의 신뢰성에 영향을 미치게 된다.
본 발명의 일 측면은 비아 내부의 회로층에 조도를 형성하여 회로층과 비아 간의 밀착력이 향상된 인쇄회로기판의 제조 방법을 제공하는 것이다.
본 발명의 다른 측면은 회로층과 비아간의 밀착력을 증가시켜 층간 접속에 대한 신뢰성이 향상된 인쇄회로기판의 제조 방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 회로층 및 상기 회로층 상에 형성된 절연층을 포함하는 베이스 기판을 준비하는 단계;
상기 절연층에 절연층 잔사가 잔존하는 개구부를 형성하는 단계;
상기 절연층 잔사를 에칭 레지스트로 이용하여 상기 개구부 내부의 상기 회로층 표면을 에칭하는 단계; 및
상기 절연층 잔사를 제거하는 단계;
를 포함하는 인쇄회로기판 제조 방법이 제공된다.
상기 베이스 기판을 형성하는 단계에서, 상기 절연층은 상기 베이스 기판에 적층 되어 열과 압력이 가해짐으로써, 상기 베이스 기판을 매립하는 형태로 형성될 수 있다.
상기 베이스 기판을 준비하는 단계에서, 상기 절연층은 ABF로 형성될 수 있다.
상기 개구부를 형성하는 단계에서, 상기 절연층에 형성되는 상기 개구부는 레이저 가공에 의해서 형성될 수 있다.
상기 개구부를 형성하는 단계에서, 상기 레이저의 가공 에너지에 따라 상기 개구부의 내부에 잔존하는 절연층 잔사의 양이 조절될 수 있다.
상기 회로층 표면을 에칭하는 단계에서, 상기 회로층은 화학적 에칭으로 상기 회로층 표면이 에칭 될 수 있다.
상기 화학적 에칭에 사용되는 에칭액은 황산, 질산 및 염산 중 적어도 하나를 포함할 수 있다.
상기 회로층 표면을 에칭하는 단계에서, 상기 절연층 잔사가 존재하지 않은 영역의 상기 회로층 표면이 에칭 되어, 상기 회로층의 표면에 조도가 형성될 수 있다.
상기 회로층의 표면에 형성된 조도의 범위는 최소 1㎛일 수 있다.
상기 절연층 잔사를 제거하는 단계에서, 상기 절연층 잔사는 디스미어 공정에 의해서 제거될 수 있다.
상기 절연층 잔사를 제거하는 단계 이후, 상기 개구부에 비아를 형성하는 단계를 더 포함할 수 있다.
상기 비아를 형성하는 단계는 도금법을 통해서 수행될 수 있다.
상기 회로층은 접속 패드를 포함하며, 상기 절연층 잔사를 제거하는 단계 이후에, 상기 개구부에 접속 단자를 형성하는 단계를 더 포함할 수 있다.
상기 접속 단자는 솔더(Solder) 범프가 될 수 있다.
상기 절연층은 보호층 일 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 인쇄회로기판 제조 방법은 개구부 내부의 회로층을 절연층 잔사를 이용하여 에칭 함으로써, 회로층에 쉽게 높은 조도를 형성할 수 있다.
본 발명의 인쇄회로기판의 제조 방법은 회로층에 형성된 높은 조도에 의해서 회로층과 비아 또는 접속 단자 간의 밀착력을 향상 시킬 수 있다.
본 발명의 인쇄회로기판의 제조 방법은 회로층과 비아간의 밀착력 향상으로 인쇄회로기판의 층간 접속에 대한 신뢰성을 향상 시킬 수 있다.
도1 내지 도9는 본 발명의 일 실시 예에 따른 인쇄회로기판 제조 방법을 공정 순서대로 도시한 공정 단면도.
도10 내지 도14는 본 발명의 다른 실시 예에 따른 인쇄회로기판 제조 방법을 공정 순서대로 도시한 공정 단면도.
도15는 본 발명의 실시 예에 따른 절연층 잔사가 잔존하는 제1 회로층 표면을 나타낸 사시도.
도16은 본 발명의 실시 예에 따른 절연층 잔사가 제거된 제1 회로층 표면을 나타낸 사시도.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
인쇄회로기판이 미세화됨에 따라, 여러 가지 요인에 의해서 인쇄회로기판의 회로층과 비아 간에 크랙(Crack)이 발생되며, 이와 같은 크랙은 전기신호 전달 및 기판 신뢰성에 영향을 미친다.
이에 본 발명에서는 비아홀 형성 시 잔존하게 되는 절연층 잔사를 이용하여 회로층에 높은 조도를 형성하여, 회로층에 비아 간의 밀착력을 향상시켜 인쇄회로기판의 신뢰성을 향상시키고자 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 반도체 패키지 기판에 관하여 상세히 설명하기로 한다.
인쇄회로기판 제조 방법
도1 내지 도9는 본 발명의 일 실시 예에 따른 인쇄회로기판 제조 방법을 공정 순서대로 도시한 공정 단면도이다.
본 발명의 일 실시 예에 따르면, 인쇄회로기판의 층간 접속에 대해서 신뢰성 향상을 위한 인쇄회로기판 제조 방법에 관한 것이다.
도1을 참조하면, 제1 회로층(110) 및 제1 회로층(110)상에 형성된 절연층(120)을 포함하는 베이스 기판을 준비한다.
베이스 기판은 통상의 인쇄회로기판으로서 단면, 양면 또는 다층 인쇄회로기판이 될 수 있다. 즉, 본 발명의 실시 예에서 단면 인쇄회로기판을 도시하지만, 이는 본 발명이 단면 인쇄회로기판에만 적용됨을 한정하는 것이 아니며, 본 발명의 실시 예에 따르면, 도면은 양면 또는 다층 인쇄회로기판의 최외각에 적층된 절연층 및 회로층이 도시된 것으로 이해될 수 있다.
베이스 기판의 제1 회로층(110)은 전기신호를 전달하기 위한 구성으로 전기 전도성이 양호한 구리, 금, 은, 니켈 등의 금속으로 형성될 수 있다. 또한 제1 회로층(110)은 회로 패턴, 비아, 접속 패드를 모두 포함하는 구성부로 설명될 수 있다.
베이스 기판에서 제1 회로층(110) 상에 적층 되는 절연층(120)은 층간 절연소재로 통상적으로 사용되는 복합 고분자 수지로 이루어 질 수 있다. 예를 들어, 절연층(120)은 프리프레그, FR-4, BT(Bismaleimide Triazine), ABF(Ajnomoto build-up film) 등의 에폭시계 수지를 사용할 수 있다.
본 발명의 실시 예에 의하면, 베이스 기판은 제1 회로층(110)에 절연층(120)을 적층 한 후, 열과 압력을 가하여 압착할 수 있다. 이와 같이 제1 회로층(110) 상에 절연층(120)을 압착함으로써, 도1에서 도시된 바와 같이 제1 회로층(110)이 절연층(120)에 매립되는 형태가 될 수 있다.
도2를 참조하면, 베이스 기판의 절연층(120)에 비아홀(130)을 가공한다.
본 발명의 실시 예에 따르면 비아홀(130)은 CO2 레이저 또는 Yag 레이저를 이용한 레이저 드릴로 가공될 수 있다. 이와 같이 비아홀(130)을 가공한 후, 비아홀(130) 내부에 노출된 제1 회로층(110)에는 절연층 잔사(121)가 잔존하게 된다. 도15를 참조하면, 비아홀(130) 내부에 노출된 제1 회로층(110) 표면에 절연층 잔사가 잔존해 있는 것을 확인할 수 있다.
본 발명의 실시 예에 따른 인쇄회로기판은 이와 같은 비아홀 가공 후 잔존하게 되는 절연층 잔사(121)를 이용하여 제1 회로층(110) 표면에 조도를 형성하는 것이다. 이때, 비아홀(130)을 가공하는 에너지의 크기에 따라서 제1 회로층(110) 표면에 형성되는 절연층 잔사(121)의 양을 제어할 수 있다. 즉, 비아홀(130)을 가공하는 에너지가 작으면, 제1 회로층(110)에 남는 절연층 잔사(121)의 양이 많아져, 노출되는 제1 회로층(110)의 표면이 감소하게 된다. 반대로, 비아홀(130)을 가공하는 에너지가 크면, 제1 회로층(110)에 남는 절연층 잔사(121)의 양이 감소하여, 노출되는 제1 회로층(110)의 표면이 증가하게 된다.
본 발명의 실시 예에서 비아홀(130)이 레이저 가공에 의해서 형성된다고 하였지만, 비아홀(130)을 가공하는 방법은 이에 한정되지 않는다. 즉, 비아홀(130)은 레이저 가공뿐만 아니라 CNC 드릴(computer Nuerial Control drill), 플라즈마(Plasma) 에칭 등에 의해서 가공될 수 있다.
도3을 참조하면, 비아홀(130) 내부에 에칭을 수행한다.
비아홀(130)에 에칭을 수행 시, 비아홀(130) 외부의 절연층 상부에 에칭 레지스트를 형성한 후, 비아홀(130) 내부에 에칭을 수행할 수 있다. 이때, 비아홀(130) 내부에 잔존하는 절연층 잔사(121)가 에칭 레지스트의 역할을 하여, 절연층 잔사(121)가 잔존하지 않은 부분의 제1 회로층(110)의 표면이 에칭 된다.
이와 같이, 비아홀(130)을 가공 후 제1 회로층(110) 표면에 잔존하는 절연층 잔사(121)를 에칭 레지스트로 이용하여 제1 회로층(110) 표면에 에칭을 수행함으로써, 제1 회로층(110) 표면에 조도(111)를 형성할 수 있다.
본 발명의 실시 예에 따르면, 비아홀(130) 내부를 화학 에칭법을 이용하여 에칭을 수행할 수 있다. 화학 에칭에 사용되는 에칭액은 황산, 질산, 염산 등과 같이 산 계열의 에칭액이 될 수 있다.
또한, 본 발명의 실시 예에 따르면, 제1 회로층(110)의 표면에 형성되는 조도(111)의 크기는 최소로는 1㎛가 되며, 최대로는 제1 회로층(110)의 두께가 될 수 있다. 이와 같은 조도(111)의 크기는 에칭 시간에 따라 조절될 수 있다. 즉, 에칭을 수행하는 시간이 길수록 제1 회로층(110) 표면에 형성되는 조도(111) 역시 증가하게 된다.
도4를 참조하면, 제1 회로층(110) 표면의 절연층 잔사(121)를 제거한다.
본 발명의 실시 예에 따르면, 비아홀(130) 내부의 제1 회로층(110) 표면에 조도(111)를 형성 한 후, 디스미어(Desmear) 공정을 수행함으로써, 제1 회로층(110)의 표면에 잔존하는 절연층 잔사(도3의 121)를 제거할 수 있다. 절연층 잔사(도3의 121)가 제거된 제1 회로층(110)의 표면은 도16을 통해 확인할 수 있다.
도5를 참조하면, 비아홀(130) 내벽을 포함하여 절연층(120)에 시드층(150)을 형성한다. 시드층(150)은 무전해 금속 도금, 금속박 적층 및 스퍼터링(Sputtering) 중 적어도 하나를 이용하여 형성될 수 있다. 본 발명의 실시 예에서는 무전해 금속 도금 방법으로 시드층(150)을 형성할 수 있다.
도6을 참조하면, 시드층(150)의 회로형성영역에 오픈부를 갖는 도금 레지스트 패턴(160)을 형성한다. 이때, 도금 레지스트 패턴(160)의 형성에 드라이 필름(Dry Film) 또는 액상의 포지티브 포토 레지스트(P-LPR: Positive liquid photo resist)와 같은 감광성 레지스트가 사용될 수 있다. 감광성 레지스트를 시드층(150)에 도포한 후, 회로형성영역에 해당하는 부분에 자외선을 노광하고, 노광된 부분을 현상액을 이용하여 제거하여 패터닝 함으로써, 오픈부를 형성할 수 있다.
도7을 참조하면, 비아홀(130)의 내부를 포함하여 도금 레지스트 패턴(160)의 오픈부에 제2 회로층용 금속층(170)을 형성한다. 금속층(170)은 전해 도금법, 페이스트 도포법, 증착법 등으로 형성할 수 있으며, 본 발명의 실시 예에서는 전해 도금법을 이용하여 금속층(170)을 형성한다.
도8을 참조하면, 도금 레지스트 패턴(160)을 제거한다. 도금 레지스트 패턴(160)은 수산화나트륨(NaOH) 또는 수산화칼륨(KOH) 등의 박리액을 사용하여 제거될 수 있다.
도9를 참조하면, 노출된 시드층(150)을 제거하여 비아를 포함하는 제2 회로층(140)을 형성한다. 도금 레지스트 패턴(160)이 제거됨에 따라 노출된 시드층(150)에 퀵 에칭(Quick etching) 또는 플래시 에칭(Flash etching) 등을 수행하여 시드층(150)이 제거될 수 있다. 이와 같이 시드층(150)이 제거됨으로써, 비아를 포함하는 제2 회로층(140)이 형성된다.
본 발명의 일 실시 예에 따른 인쇄회로기판의 제조 방법에 따르면, 제1 회로층에 형성된 조도에 의해서 제1 절연층과 비아 간의 접합 면적이 증가하여 밀착력이 향상된다. 이와 같이 제1 회로층과 비아 간의 밀착력 향상으로 제1회로층과 비아 또는 비아를 통해서 연결되는 제2회로층 간의 접속에 대한 신뢰성이 향상된다.
도10 내지 도14는 본 발명의 다른 실시 예에 따른 인쇄회로기판 제조 방법을 공정 순서대로 도시한 공정 단면도이다.
본 발명의 일 실시 예에 따르면, 인쇄회로기판의 외부 부품과의 접속에 대해서 신뢰성 향상을 위한 인쇄회로기판 제조 방법에 관한 것이다.
도10을 참조하면, 접속 패드(210) 및 제 접속 패드(210)상에 형성된 보호층(220)을 포함하는 베이스 기판을 준비한다.
여기서, 접속 패드(210)는 외부 부품을 실장 하기 위한 구성부로, 접속 패드(210)와 외부 부품이 추후 접속 패드(210)에 형성되는 접속단자(240)에 의해서 접속된다.
보호층(220)은 베이스 기판의 접속 패드(210) 상에 형성되며, 예를 들어 솔더 레지스트로 형성될 수 있다.
본 발명의 실시 예에 의하면, 베이스 기판은 접속 패드(210)에 보호층(220)을 적층 한 후, 열과 압력을 가하여 압착함으로써, 도시된 바와 같이 접속 패드(210)가 보호층(220)에 매립되는 형태가 될 수 있다.
도11을 참조하면, 접속 패드(210) 상부의 보호층(220)에 개구부(230)를 가공한다.
본 발명의 실시 예에 따르면 개구부(230)은 CO2 레이저 또는 Yag 레이저를 이용한 레이저 드릴로 가공될 수 있다. 이와 같이 개구부(230)을 가공한 후, 개구부(230) 내부에 노출된 접속 패드(210)에는 보호층 잔사(221)가 잔존하게 된다 이때, 개구부(230)을 가공하는 에너지의 크기에 따라서 접속 패드(210) 표면에 형성되는 보호층 잔사(221)의 양을 제어할 수 있다.
도12을 참조하면, 개구부(230) 내부에 에칭을 수행한다.
개구부(230) 내부에 잔존하는 보호층 잔사(221)가 에칭 레지스트의 역할을 하여, 보호층 잔사(221)가 잔존하지 않은 부분의 접속 패드(210)의 표면이 에칭 된다. 이와 같이, 개구부(230)을 가공 후 접속 패드(210) 표면에 잔존하는 보호층 잔사(221)를 에칭 레지스트로 이용하여 접속 패드(210) 표면에 에칭을 수행함으로써, 접속 패드(210) 표면에 조도(211)를 형성할 수 있다.
본 발명의 실시 예에 따르면, 개구부(230) 내부를 화학 에칭법을 이용하여 에칭을 수행할 수 있다. 본 발명의 실시 예에 따르면, 접속 패드(210)의 표면에 형성되는 조도(211)의 크기는 최소로는 1㎛가 되며, 최대로는 접속 패드(210)의 두께가 될 수 있다. 이와 같은 조도(211)의 크기는 에칭 시간에 따라 조절될 수 있다.
도13을 참조하면, 접속 패드(210) 표면의 보호층 잔사(221)를 제거한다.
본 발명의 실시 예에 따르면, 개구부(230) 내부의 접속 패드(210) 표면에 조도(211)를 형성 한 후, 디스미어(Desmear) 공정을 수행함으로써, 접속 패드(210)의 표면에 잔존하는 보호층 잔사(도12의 221)를 제거할 수 있다.
도14를 참조하면, 개구부(230)에 접속단자(240)가 형성된다. 여기서 접속단자(240)는 솔더로 형성될 수 있다. 예를 들어, 보호층 잔사(도12의 221)가 제거된 개구부(230) 내부 및 보호층(220) 상부에 마스크를 이용하여 솔더를 도포할 수 있다. 솔더가 도포된 베이스 기판을 솔더의 융점 이상으로 가열하여 용융시킴으로써, 솔더 범프인 접속단자(240)를 형성할 수 있다.
본 발명의 다른 실시 예에 따른 인쇄회로기판의 제조 방법에 따르면, 접속 패드에 형성된 조도에 의해서 접속 패드와 접속 단자간의 접합 면적이 증가하여 밀착력이 향상된다. 이와 같이 접속 패드와 접속 단자 간의 밀착력 향상으로 접속 패드와 외부 부품 간의 접속에 대한 신뢰성이 향상된다.
이상 본 발명을 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판 제조 방법은 이에 한정되지 않으며, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
110: 제1회로층 111 211: 조도
120: 절연층 121: 절연층 잔사
130: 비아홀 140: 제2 회로층
150: 시드층 160: 도금 레지스트 패턴
170: 금속층 210: 접속 패드
220: 보호층 221: 보호층 잔사
230: 개구부 240: 접속 단자

Claims (15)

  1. 회로층 및 상기 회로층 상에 형성된 절연층을 포함하는 베이스 기판을 준비하는 단계;
    상기 절연층에 절연층 잔사가 잔존하는 개구부를 형성하는 단계;
    상기 절연층 잔사를 에칭 레지스트로 이용하여 상기 개구부 내부의 상기 회로층 표면을 에칭하는 단계; 및
    상기 절연층 잔사를 제거하는 단계;
    를 포함하는 인쇄회로기판 제조 방법.
  2. 청구항1에 있어서,
    상기 베이스 기판을 형성하는 단계에서,
    상기 절연층은 상기 베이스 기판에 적층 되어 열과 압력이 가해짐으로써, 상기 베이스 기판을 매립하는 형태로 형성되는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  3. 청구항1에 있어서,
    상기 베이스 기판을 준비하는 단계에서,
    상기 절연층은 ABF로 형성되는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  4. 청구항1에 있어서,
    상기 개구부를 형성하는 단계에서,
    상기 절연층에 형성되는 상기 개구부는 레이저 가공에 의해서 형성되는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  5. 청구항4에 있어서,
    상기 개구부를 형성하는 단계에서,
    상기 레이저의 가공 에너지에 따라 상기 개구부의 내부에 잔존하는 절연층 잔사의 양이 조절되는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  6. 청구항1에 있어서,
    상기 회로층 표면을 에칭하는 단계에서,
    상기 회로층은 화학적 에칭으로 상기 회로층 표면이 에칭 되는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  7. 청구항6에 있어서,
    상기 화학적 에칭에 사용되는 에칭액은 황산, 질산 및 염산 중 적어도 하나를 포함하는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  8. 청구항1에 있어서,
    상기 회로층 표면을 에칭하는 단계에서,
    상기 절연층 잔사가 존재하지 않은 영역의 상기 회로층 표면이 에칭 되어, 상기 회로층의 표면에 조도가 형성되는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  9. 청구항7에 있어서,
    상기 회로층의 표면에 형성된 조도의 범위는 최소 1㎛인 것을 특징으로 하는 인쇄회로기판 제조 방법.
  10. 청구항1에 있어서,
    상기 절연층 잔사를 제거하는 단계에서,
    상기 절연층 잔사는 디스미어 공정에 의해서 제거되는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  11. 청구항1에 있어서,
    상기 절연층 잔사를 제거하는 단계 이후,
    상기 개구부에 비아를 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  12. 청구항11에 있어서,
    상기 비아를 형성하는 단계는
    도금법을 통해서 수행되는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  13. 청구항1에 있어서,
    상기 회로층은 접속 패드를 포함하며,
    상기 절연층 잔사를 제거하는 단계 이후에,
    상기 개구부에 접속 단자를 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  14. 청구항13에 있어서,
    상기 접속 단자는 솔더(Solder) 범프인 것을 특징으로 하는 인쇄회로기판 제조 방법.
  15. 청구항13에 있어서,
    상기 절연층은 보호층인 것을 특징으로 하는 인쇄회로기판 제조 방법.
KR1020110075369A 2011-07-28 2011-07-28 인쇄회로기판 제조 방법 KR20130013639A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110075369A KR20130013639A (ko) 2011-07-28 2011-07-28 인쇄회로기판 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110075369A KR20130013639A (ko) 2011-07-28 2011-07-28 인쇄회로기판 제조 방법

Publications (1)

Publication Number Publication Date
KR20130013639A true KR20130013639A (ko) 2013-02-06

Family

ID=47894066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110075369A KR20130013639A (ko) 2011-07-28 2011-07-28 인쇄회로기판 제조 방법

Country Status (1)

Country Link
KR (1) KR20130013639A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101506785B1 (ko) * 2013-05-29 2015-03-27 삼성전기주식회사 인쇄회로기판
WO2023059003A1 (ko) * 2021-10-05 2023-04-13 엘지이노텍 주식회사 회로기판 및 이를 포함하는 반도체 패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101506785B1 (ko) * 2013-05-29 2015-03-27 삼성전기주식회사 인쇄회로기판
WO2023059003A1 (ko) * 2021-10-05 2023-04-13 엘지이노텍 주식회사 회로기판 및 이를 포함하는 반도체 패키지

Similar Documents

Publication Publication Date Title
JP4126052B2 (ja) プリント基板の製造方法および薄型プリント基板
KR100965339B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
WO2015151512A1 (ja) インターポーザ、半導体装置、インターポーザの製造方法、半導体装置の製造方法
US20060060558A1 (en) Method of fabricating package substrate using electroless nickel plating
TWI392428B (zh) Method for manufacturing double sided flexible printed wiring board
TW201446103A (zh) 電路板及其製作方法
JP6033872B2 (ja) 部品内蔵基板の製造方法
US10779414B2 (en) Electronic component embedded printed circuit board and method of manufacturing the same
JP2004152904A (ja) 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法
TW201444440A (zh) 配線基板及其製造方法
KR101669534B1 (ko) 범프를 구비한 회로기판 및 그 제조 방법
KR100752017B1 (ko) 인쇄회로기판의 제조방법
KR20090025546A (ko) 연성인쇄회로기판의 제조방법
KR20130013639A (ko) 인쇄회로기판 제조 방법
KR20110060370A (ko) 인쇄회로기판 제조방법
KR100704911B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR100754061B1 (ko) 인쇄회로기판의 제조방법
KR101194552B1 (ko) 인쇄회로기판 및 그 제조방법
TWI429348B (zh) 側邊具有導電接觸件的積層印刷電路板模組及其製造方法
KR100771320B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
KR100688697B1 (ko) 패키지 기판의 제조방법
KR100771319B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
KR101156776B1 (ko) 인쇄회로기판의 제조방법
JP2018101776A (ja) プリント回路基板及びパッケージ
KR101397303B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination