JP6033872B2 - 部品内蔵基板の製造方法 - Google Patents

部品内蔵基板の製造方法 Download PDF

Info

Publication number
JP6033872B2
JP6033872B2 JP2014535251A JP2014535251A JP6033872B2 JP 6033872 B2 JP6033872 B2 JP 6033872B2 JP 2014535251 A JP2014535251 A JP 2014535251A JP 2014535251 A JP2014535251 A JP 2014535251A JP 6033872 B2 JP6033872 B2 JP 6033872B2
Authority
JP
Japan
Prior art keywords
mark
component
copper
layer
copper layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014535251A
Other languages
English (en)
Other versions
JPWO2014041601A1 (ja
Inventor
晃 八巻
晃 八巻
竜也 菊池
竜也 菊池
光昭 戸田
戸田　　光昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meiko Co Ltd
Original Assignee
Meiko Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meiko Co Ltd filed Critical Meiko Co Ltd
Publication of JPWO2014041601A1 publication Critical patent/JPWO2014041601A1/ja
Application granted granted Critical
Publication of JP6033872B2 publication Critical patent/JP6033872B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0008—Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • C25D7/0607—Wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29387—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/8212—Aligning
    • H01L2224/82121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/82132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/0293—Non-woven fibrous reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0353—Making conductive layer thin, e.g. by etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer

Description

本発明は、電気又は電子的な部品を基板内に埋め込んだ部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板に関する。
近年、電子回路基板の高密度化、高機能化に伴い、電子部品を絶縁層である絶縁基板内に埋め込んだ構造の部品内蔵基板が注目されている（例えば、特許文献１参照）。このような部品内蔵基板は、その絶縁基板の表面に配線パターンが形成されており、この配線パターンの所定位置に他の各種電子部品が表面実装されてモジュール基板として使用することができ、また、ビルドアップ法で部品内蔵多層回路基板を製造するときのコア基板として使用することもできる。
このような部品内蔵基板においては、絶縁基板の表面の配線パターンと、絶縁基板内の電子部品の端子とを電気的に接続する接続部を設ける必要がある。ここで、従来の部品内蔵基板の製造方法としては、まず、支持板上に配線パターンとなるべき銅層が形成され、この銅層上の所定位置に半田ペーストにより接続部が形成される。そして、この接続部上に端子が位置付けられるように電子部品が配設される。次いで、絶縁基板となる絶縁材料により、接続部及び電子部品が埋設され、電子部品を内蔵した中間製品が得られる。その後、この中間製品から支持板が剥離され、露出した銅層が所定形状の配線パターンに形成されることにより部品内蔵基板が得られる。
ところで、部品内蔵基板は、その表面に他の各種電子部品を表面実装する際にリフロー半田付けが行われるため、その度に半田の溶融温度以上の高温に晒される。このため、配線パターンと電子部品の端子部との間の接続部の信頼性が低下する虞がある。
そこで、部品内蔵基板においては、配線パターンと電子部品の端子部との間の接続部の熱的な信頼性の向上を図るべく、かかる接続部を形成する材料として、半田に比べて融点が高く、リフロー半田付けの際の熱の影響を受け難い銅を用いることが考えられる。この銅を用いた接続部は、例えば、電子部品を絶縁基板内に埋設した後、基板表面の配線パターンから基板内の電子部品の端子にまで至る接続孔を設け、この接続孔にめっき法を用いて銅を充填することにより形成される。この場合、絶縁基板内の電子部品の端子に向けて正確に接続孔を形成しなければならないので、製造過程においては、電子部品の位置決めの精度及び端子位置の特定の精度を向上させる必要がある。ここで、これらの精度の向上を図った部品内蔵基板の製造方法の一態様につき、以下に説明する。
まず、支持板を準備し、この支持板の上に銅層を形成する。そして、この銅層上には銅の柱状体からなるマークをめっき法により形成する。次いで、このマークを基準にして電子部品を銅層上の所定位置に位置決めし、絶縁性の接着剤で固定する。その後、固定した電子部品及びマークを絶縁材料で覆い、電子部品を埋設した絶縁基板としての絶縁層を形成する。その後、支持板を剥離し、銅層を露出させる。露出した銅層においては、マークが存在する部分をエッチング除去することによりマークを露出させる。そして、露出したマークを基準にして、電子部品の端子位置を特定し、この端子まで到達する接続孔を形成する。その後、接続孔を含め銅層の全体に銅めっきを施し、接続孔内を銅で充填することにより、銅層と端子とを電気的に接続する。そして、最後に絶縁基板表面の銅層を所定の配線パターンに加工することにより、部品内蔵基板が製造される。
この製造方法によれば、電子部品の位置決めと端子位置の特定に同一のマークを基準として使用するので、電子部品の位置決め及び端子の位置の特定を精度良く行うことができる。
特開２０１０−０２７９１７号公報
ところで、上記した製造方法においては、支持板を剥離した後、マークが埋設されている部分の銅層をエッチングする際、マークも一緒にエッチングされることがある。このマークは、銅めっきにより形成されるので、めっき条件により、厚さに若干のばらつきがある。このため、エッチングの条件によっては、マークの薄い部分が除去され、マークが欠ける虞がある。また、マークが極端に薄くなり、マーク部分に凹みができる虞がある。このように、マークが欠けたり、マーク部分に凹みができると、以下のような問題が起こる。まずは、検出手段においてマークの検出誤差が大きくなり、電子部品の端子位置を正確に特定することができなくなるといった問題がある。更に、部品内蔵基板は、通常、大判の製造パネルに複数個作り込まれ、最後に個々に切り出されて製品化される。ここで、基板の膨張収縮を考慮すると位置決め用のマークは、位置決めの対象物により近い箇所に設けるほど位置決め精度が向上する。このため、位置決め精度向上の観点からは各部品内蔵基板内にマークを設けることが好ましい。しかしながら、マーク部分が凹んでいると、かかる凹みが欠陥となり部品内蔵基板の品質が低下する。よって、マークは、製造パネルにおける部品内蔵基板以外の枠部分に形成せざるを得ず、位置決め精度が多少犠牲になっている。
また、上記した製造方法においては、電子部品を位置決めする際、マークの位置を検出手段で検出し、この位置を基準に電子部品を所定位置に配置する。この検出手段においては、所定面積の検出領域に検出光を照射し、この検出領域内の対象物からの反射光を受光センサーで受光することにより、対象物を認識する。このとき、受光センサーの検出の精度を高めるため、対象物とそれ以外の部分の反射光の強度の差を明確にする前処理が行われる。具体的には、マークにマスキングテープを貼付した状態で銅層の全体をエッチング剤により粗面化する。これにより、銅層の表面は、粗面化されるが、マークの表面は、光沢面を維持することができる。その結果、マークとその回りの銅層とにおいては、反射光のコントラストが明確になるため、受光センサーの検出精度が向上し、位置決め精度の向上が図れる。
しかしながら、上記した前処理は、微小なマークにマスキングテープを貼付し、粗面化した後、かかるマスキングテープを剥がすといった煩雑な作業が必要であり、手間がかかる。このため、部品内蔵基板の製造効率の低下を招くといった問題がある。
本発明は、上記の事情に基づいてなされたものであり、その目的とするところは、製造効率の低下を抑制しつつ、部品の位置決め及び位置の特定を精度良く行うことができる部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板を提供することにある。
上記目的を達成するために、本発明によれば、表面に配線パターンを有する絶縁基板内に、前記配線パターンと電気的に接続された端子を有する電気又は電子的な部品が内蔵されている部品内蔵基板の製造方法であって、支持板上に前記配線パターンとなるべき銅層を形成し、この銅層の前記支持板に接する第１面とは反対側の第２面にマークを形成するマーク形成工程と、前記マークを基準にして前記部品を位置決めし、絶縁性の接着層を介在させて前記銅層の第２面上に前記部品を搭載する部品搭載工程と、前記部品を搭載した前記銅層の第２面上に、前記部品及び前記マークを埋設させる前記絶縁基板としての埋設層を形成する埋設層形成工程と、前記銅層から前記支持板を剥離させた後、この剥離により露出した前記銅層の第１面側から前記銅層の一部を銅のエッチングに用いられる銅エッチング剤によりエッチング除去し、前記マークにおける前記銅層の第２面に接していた基端面の全体とともに前記埋設層を部分的に露出させるウィンドウを形成するウィンドウ形成工程と、前記ウィンドウから露出した前記マークを基準にして前記部品の端子の位置を特定し、前記端子まで到達するビアホールを形成した後、前記ビアホールに導電性材料を充填し、前記端子と前記銅層とを電気的に接続する導通ビアを形成する導通ビア形成工程と、前記導通ビアを介して前記端子と電気的に接続された前記銅層を前記配線パターンに形成するパターン形成工程とを備えており、前記マーク形成工程は、前記銅エッチング剤に対して、銅よりもエッチングされ難いエッチング耐性を有しているエッチング耐性材料を用いて前記マークを形成することを特徴とする部品内蔵基板の製造方法が提供される。
好ましくは、前記部品搭載工程の前に、前記銅層の第２面に対し前記銅エッチング剤を用いて粗面化処理を施す粗面化工程を更に備えている構成とする。
ここで、前記マーク形成工程は、前記エッチング耐性材料としてのニッケルのめっき層からなる前記マークを無電解めっき法及び電解めっき法のうちの少なくとも一方により形成する態様とすることが好ましい。
また、前記ニッケルのめっき層の上に、無電解めっき法及び電解めっき法のうちの少なくとも一方により、前記エッチング耐性材料としての金のめっき層を更に設け、前記マークをニッケル−金めっき層により形成する態様とすることが好ましい。
また、前記マーク形成工程は、前記エッチング耐性材料としての銀のめっき層からなる前記マークを無電解めっき法及び電解めっき法のうちの少なくとも一方により形成する態様とすることが好ましい。
また、前記マーク形成工程は、前記エッチング耐性材料としての銀ペーストを前記銅層上に供給することにより前記マークを形成する態様とすることが好ましい。
また、本発明によれば、上記した部品内蔵基板の製造方法を用いて製造された部品内蔵基板が提供される。
本発明の部品内蔵基板は、前記基端面が前記絶縁基板の表面と面一となるように前記絶縁基板内に埋設されている前記マークと、前記マークの基端面上に形成された銅めっき層からなり、表面が平坦な部品実装用ランドとを備えている構成とすることが好ましい。
また、前記部品実装用ランドは、前記銅めっき層上に形成されたニッケルめっき層及びこのニッケルめっき層上に形成された金めっき層を更に有している構成とすることが好ましい。
本発明に係る部品内蔵基板の製造方法は、マーク形成工程において、エッチング耐性材料を用いてマークを形成しているので、以下の効果を奏する。まず、ウィンドウを形成するために銅層の一部をエッチング除去する際にマークも一緒にエッチングされることを抑制することができる。これにより、マークが欠けることを抑えられるので、センサーによるマークの検出誤差を低く抑えることができ、内蔵される部品と配線パターンとの位置決め精度を高くすることができる。
また、マークのエッチングが抑制されるため、マークの部分に凹みは形成されず、平坦となるので、品質の低下を抑制しつつ大判の製造パネルに複数配置されている部品内蔵基板毎にマークを配置できる。これにより、位置決めの対象物に近い位置にマークを形成できるため、高精度の位置決めが可能となる。このため、本発明は、今後更に小型化される部品にも対応できる。
また、マークの部分は、上記したように平坦となるので、この部分に部品実装用のランドを形成することが可能である。これにより、部品内蔵基板においてマークを形成した箇所を無駄にせずランドとして利用可能となるので、基板の高密度化にも寄与する。
更に、マークとその回りの銅層とのコントラストを明確にするために銅層の粗面化処理を行う場合でも、かかるマークはエッチング耐性を有するため、マスキングテープの貼付が不要である。よって、マークに対してマスキングテープの貼付及び剥離をする作業を省略することができる。このため、部品内蔵基板の製造効率を低下させることなく、センサーによるマークの検出誤差を低く抑えることができ、部品の位置決め精度の向上を図ることができる。
また、本発明の部品内蔵基板は、上記した製造方法により得られるので、内蔵される部品の端子と配線パターンとが高精度に位置決めされており、電気的接続の不良は極めて少なく、品質に優れている。
本発明の実施形態に係る部品内蔵基板の製造方法に用いる支持板（ステンレス鋼製の薄板）を概略的に示す断面図である。 図１の支持板上に銅層を形成した銅張り鋼板を概略的に示す断面図である。 図２の銅張り鋼板の銅層上にパターンめっき用のめっきレジスト膜を形成した状態を概略的に示す断面図である。 図２の銅張り鋼板の銅層上にマークを形成した状態を概略的に示す断面図である。 図４の銅張り鋼板の銅層上に接着剤を供給した状態を概略的に示す断面図である。 図５の銅張り鋼板の接着剤上に電子部品を搭載した状態を概略的に示す断面図である。 電子部品が搭載された銅張り鋼板の上に絶縁基材及び銅箔を積層する状態を概略的に示す断面図である。 電子部品が搭載された銅張り鋼板の上に絶縁基材及び銅箔を積層し一体化した状態を概略的に示す断面図である。 銅層から支持板を剥離させて得た中間製品を概略的に示す断面図である。 図９の中間製品の銅層上にマスク層を形成した状態を概略的に示す断面図である。 図１０の中間製品にウィンドウを形成した状態を概略的に示す断面図である。 図１１の中間製品にレーザービアホールを形成した状態を概略的に示す断面図である。 図１２の中間製品にめっき処理を施した状態を概略的に示す断面図である。 図１３の中間製品に配線パターンを形成した状態を示す断面図である。 本発明の実施形態に係る部品内蔵基板を概略的に示す断面図である。 図１５の円Ｒ内を拡大して示した断面図である。 別の実施形態の図１６に対応する断面図である。
（第１の実施形態）
本発明においては、まず、出発素材上に銅製の柱状体からなる位置決め用のマークを形成する（マーク形成工程）。ここで、出発素材は、例えば、次のようにして準備される。
まず、図１に示すように、支持板２を用意する。この支持板２は、例えばステンレス鋼製の薄板である。そして、図２に示すように、支持板２上に薄膜からなる第１の銅層４を形成する。この第１の銅層４は、例えば、電解めっきにより得られる銅めっき膜からなる。このようにして得られた銅張り鋼板６を出発素材とする。ここで、第１の銅層４において、支持板２に接している面を第１面３とし、この第１面３とは反対側の面を第２面５とする。
なお、支持板２としては、アルミ製の薄板を用いることもできる。この場合、第1の銅層４は、例えば、銅箔からなり、アルミ製の薄板の表面に貼り付けられる。
次に、図３に示すように、準備した銅張り鋼板６の第１の銅層４上にマスク層８を形成する。このマスク層８は、例えば、所定厚みのドライフィルムからなるめっきレジストであり、所定位置に開口１０が設けられており、この開口１０から銅層４が露出している。そして、このようなマスク層８を有する銅張り鋼板６に対しニッケルの無電解めっきを施すことにより、前記した露出部分にニッケルを優先的に析出させ、開口１０の内部の形状に沿った柱状のニッケルポストを形成する。この後、ドライフィルム８を除去することにより、第１の銅層４の第２面５上の所定位置にニッケルポストからなる位置決め用のマーク１２が形成される（図４）。なお、ニッケルめっき層からなるマーク１２の形成方法は、無電解めっき法に限られるものではなく、電解めっき法を採用することもでき、また、これらを併用することもできる。
このマーク１２の設置位置は、任意に選定することができるが、絶縁基板内に内蔵すべき電子部品（以下、基板内部品という）１４の位置決めを行う光学系位置決め装置（図示せず）の光学系センサーが認識しやすい位置に設けることが好ましい。本実施形態においては、図４に示すように、マーク１２は、基板内部品１４が搭載される予定の搭載予定領域Ｓを挟むように２個形成した。
ここで、第１の銅層４の第２面５に対し、銅のエッチングに用いられる銅エッチング剤のうち硫酸−過酸化水素系の銅エッチング剤を用いて粗面化処理を行うことが好ましい。このとき、ニッケルからなるマークは、硫酸−過酸化水素系の銅エッチング剤に対し、耐性があるので、腐食されず、光沢面を維持することができる。その結果、光沢のあるマークと、その回りの粗面化された第１の銅層４とのコントラストが明確となり、光学センサーの検出誤差の低減に寄与する。また、第１の銅層４が粗面となることにより、後工程である埋設層形成工程において、絶縁基板と第１の銅層４との間にアンカー効果が発揮され密着性の向上が図れる。
次に、銅張り鋼板６上に接着剤１６を介して基板内部品１４を搭載する（部品搭載工程）。
まず、図５に示すように、銅層４上における搭載予定領域Ｓに接着剤１６が供給される。接着剤１６は、少なくとも搭載予定領域Ｓの全体を覆っていればよく、接着剤１６の位置決め精度は、比較的低くてもよい。ここで、接着剤１６の位置決めを行う際、マーク１２を基準にして搭載予定領域Ｓを特定し、特定された位置に接着剤１６を塗布すると接着剤１６の位置決め精度は向上するので好ましい。なお、基板内部品１４の端子が存在する位置に対応する所定位置に接着剤１６が適切に配設されるならば、接着剤１６は、搭載予定領域Ｓの一部を覆う態様でも構わない。
上記した接着剤１６は、硬化して所定厚さの接着層１８となる。得られる接着層１８は、基板内部品１４を所定位置に固定するとともに、所定の絶縁性を有している。接着剤１６としては、硬化後に所定の接着強度及び所定の絶縁性とを発揮するものであれば格別限定されないが、例えば、熱硬化型のエポキシ系樹脂又はポリイミド系樹脂にフィラーを添加したものが用いられる。このフィラーとしては、例えば、シリカ（二酸化ケイ素）、ガラス繊維等の微粉末が用いられる。
本発明において、搭載予定領域Ｓに供給される接着剤１６の形態としては、特に限定されるものではなく、液体状の接着剤１６を所定厚さで塗布する形態をとってもよいし、所定厚さのシート状の接着剤１６を載置する形態をとってもよい。本実施形態においては、熱硬化型のエポキシ系樹脂にシリカの微粉末を添加した液体状の接着剤を使用した。
次に、図６に示すように、第１の銅層４の第２面５上の搭載予定領域Ｓに接着剤１６を塗布し、その上に基板内部品１４を搭載する。このとき、基板内部品１４は、マーク１２を基準にして搭載予定領域Ｓに位置決めされる。この後、接着剤１６は、熱硬化炉などを使用し加熱されることで硬化し接着層１８となる。これにより基板内部品１４は所定位置に固定される。
詳しくは、図６から明らかなように、基板内部品１４は、ＩＣチップ等（図示せず）が樹脂で覆われた直方体状のパッケージ部品であり、このパッケージ部品の下部には複数の端子２０が設けられている。そして、基板内部品１４及び端子２０と銅層４の第２面５との間には、接着層１８が介在している。
次に、絶縁基材を積層して基板内部品１４、マーク１２の埋設を行う（埋設層形成工程）。
まずは、図７に示すように、第１及び第２の絶縁基材２２，２４を用意する。これら絶縁基材２２，２４は、樹脂製である。ここで、絶縁基材２２，２４は、ガラス繊維に未硬化状態の熱硬化性樹脂を含浸させたシート状をなすいわゆるプリプレグである。この第１の絶縁基材２２は、貫通孔３０を有している。貫通孔３０は、その開口部が基板内部品１４を挿通可能な大きさに形成されているとともに、その高さ（絶縁基材２２の厚さに相当）が基板内部品１４の高さよりも高く設定されている。一方、第２の絶縁基材２４は、図７に示すように、貫通孔が設けられていない平板状をなしている。
ついで、第１の銅層４上に第１の絶縁基材２２を積層し、この第１の絶縁基材２２の上側に第２の絶縁基材２４を重ね、更にこの第２の絶縁基材２４の上側に第２の銅層２８となるべき銅箔を重ねて積層体とする。ここで、第１の絶縁基材２２は、貫通孔３０内に基板内部品１４が位置付けられるように配設する。その後、前記積層体の全体に対し、加圧するとともに加熱するいわゆるホットプレスを行う。
これにより、プリプレグの未硬化状態の熱硬化性樹脂は、加圧されて貫通孔３０等の隙間に充填された後、ホットプレスの熱により硬化し、その結果、図８に示すように、絶縁基材２２，２４からなる絶縁基板（埋設層）３４が形成される。このようにして、絶縁基板３４内に基板内部品１４が埋設されている加圧成形体３７が得られる。ここで、絶縁基材２２には、予め貫通孔３０が設けられているため、ホットプレスの際に基板内部品１４にかかる圧力を回避することができる。このため、大型の基板内部品１４であっても破損することなく絶縁基板内に埋設することができる。
次いで、図９に示すように、加圧成形体３７から支持板２を剥離させる。これにより部品内蔵基板の中間製品４０が得られる。この中間製品４０は、内部に基板内部品１４を含む絶縁基板３４と、この絶縁基板３４の一方の面（下面）３６に形成された第１の銅層４と、他方の面（上面）３８に形成された第２の銅層２８とを備えている。ここで、第１の銅層４においては、支持板２の剥離により第１面３が露出している。
次に、得られた中間製品４０に対し、第１の銅層４の所定箇所を除去してウィンドウを形成する（ウィンドウ形成工程）。
まずは、図１０に示すように、両銅層４，２８の表面にマスク層３９，４１を形成する。このマスク層３９，４１は、例えば、所定厚みのドライフィルムからなるエッチングレジストであり、所定位置に開口４３が設けられている。開口４３からは銅層４の第１面３が露出している。開口４３は、マーク１２，１２が存在する部分及び基板内部品１４の端子２０，２０が存在する部分（以下、端子存在部という）Ｔ，Ｔにそれぞれ設けられている。ここで、これら開口４３は、例えば、絶縁基板３４の端部を基準にして、マーク１２，１２が存在する部分及びを端子存在部Ｔ，Ｔを特定し、その特定した位置において、マーク１２，１２及び端子２０，２０よりも大きめに形成されている。この開口４３は、マーク１２や端子２０よりも大きめに形成されるので、その位置を特定する際の精度は、比較的低くても構わない。
次いで、中間製品４０に対し、塩化第２銅水溶液からなる銅エッチング剤を用いた通常のエッチング法により、露出した部分の第１の銅層４を除去する。その後、マスク層３９，４１を除去する。これにより、図１１に示すように、マーク１２，１２と共に絶縁基板３４を部分的に露出させる第１ウィンドウＷ１及び端子存在部Ｔを含む接着層１８の部位を露出させる第２ウィンドウＷ２が形成される。ここで、各ウィンドウＷ１、Ｗ２は、開口４３に倣い、これらマーク１２，１２及び端子２０，２０よりも大きめに形成される。また、マーク１２は、ニッケルからなるので、塩化第２銅水溶液には耐性を示すため、エッチングに際し、腐食は抑制される。つまり、第１ウィンドウＷ１の部分にて第１の銅層４がエッチング除去された後、マーク１２が露出しても、このマーク１２が腐食されて欠けたり凹みが生じたりするような不具合は起こらない。なお、銅エッチング剤としては、上記した塩化第２銅水溶液に限定されるものではなく、塩化第２鉄水溶液も用いられる。ニッケルは、この塩化第２鉄水溶液にも耐性を示す。
次に、端子存在部Ｔの接着層１８にビアホールを形成する（ビアホール形成工程）。
まず、露出したマーク１２，１２を光学系位置決め装置（図示せず）の光学系センサーで認識する。そして、マーク１２，１２の位置を基準として接着層１８で隠れている基板内部品１４の端子２０の位置を特定する。その後、特定した端子位置の接着層１８にレーザー、例えば、炭酸ガスレーザーを照射して接着層１８を除去し、図１２に示すように、端子２０まで到達するレーザービアホール（以下、ＬＶＨという）４６を形成する。これにより、基板内部品１４の端子２０が露出する。ここで、各ウィンドウＷ１、Ｗ２をマーク１２，１２及び端子２０，２０よりも大きめに形成しているので、第１ウィンドウＷ１では、マーク１２，１２の全体を認識することができ、第２ウィンドウＷ２では、銅層４により反射されることなく効率良く目標箇所にレーザーを照射することができる。
上記した態様から明らかなように、本発明においては、基板内部品１４の位置決めに使用したマーク１２，１２をＬＶＨ４６の形成に再度使用することを特徴としている。つまり、本発明は、基板内部品１４の位置決め及びＬＶＨ４６の位置決めに共通したマークを用いているので、極めて高い位置決め精度を発揮することができ、接着層１８に隠れている端子２０に対し、正確な位置にＬＶＨ４６を形成することができる。
次に、ＬＶＨ４６が形成された中間製品４０にデスミア処理により樹脂残渣を除去した後、めっき処理を施し中間製品４０表面へ銅を析出させ、ＬＶＨ４６内に銅を充填する。これにより、基板内部品１４の端子２０と第１の銅層４とを電気的に接続する導通ビアを形成する（導通ビア形成工程）。
まず、ＬＶＨ４６内に銅の無電解めっき処理を施し、ＬＶＨ４６の内壁面及び基板内部品１４の端子２０の表面を銅で覆う。その後、銅の電解めっき処理を施し、図１３に示すように、ＬＶＨ４６内を含め第１の銅層４の全体及び第２の銅層２８の全体を覆う銅のめっき層４８を成長させる。これにより、ＬＶＨ４６内は銅で充填されて導通ビア４７が形成され、この導通ビア４７が第１の銅層４と一体化し、基板内部品１４の端子２０と第１の銅層４とが電気的に接続される。
次に、絶縁基板３４の表面の第１の銅層４及び第２の銅層２８の一部を除去し、所定の配線パターン５０を形成する（パターン形成工程）。
両銅層４，２８の一部の除去は、通常のエッチング法が用いられる。これにより、図１４に示すように、絶縁基板３４の表面に所定の配線パターン５０が形成される。
配線パターン５０が形成された後、絶縁基板３４の表面には、半田の付着を避けたい部分に半田レジストが塗布される。これにより、絶縁基板３４の表面に半田レジスト層６０が形成される。ここで、本実施形態においては、図１５に示すように、マーク１２の部分には、半田レジストを塗布せず、半田レジスト層６０に開口６２を設けている。この結果、マーク１２の部分に対応する銅のめっき層４８の部分は、露出した状態となり、部品実装用ランド６１となる。詳しくは、図１６に示すように、マーク１２は、エッチング耐性を備えているため、ウィンドウ形成工程において、銅層４とともにエッチングされることはないので、その基端面１３につき平坦な状態を維持している。つまり、マーク１２の基端面１３は、絶縁基板３４の表面３５と面一となっている。この状態のマーク１２と絶縁基板３４の表面上に銅めっき層４８が形成されるので、この部分の銅めっき層４８も平坦となる。この平坦な部分の銅めっき層４８に対し半田レジスト６０を塗布せず開口６２を設けることにより、当該部分は部品実装用ランド６１に形成される。このように、マーク１２の部分に欠けや凹みが生じないので、かかる部分に部品実装用ランド６１を形成することができることから、マーク１２の部分を無駄にすることなく活用できる。つまり、本発明に係るマーク１２は基板の高密度化にも貢献する。
以上のようにして、表面に所定の配線パターン５０を有する絶縁基板３４内に、この配線パターン５０と電気的に接続された端子２０を有する基板内部品１４が内蔵されている部品内蔵基板１が得られる。
このようにして得られた部品内蔵基板１は、表面に他の電子部品を表面実装してモジュール基板とすることができる。また、この部品内蔵基板１をコア基板として、通常行われるビルドアップ法を用いて多層回路基板を形成することもできる。
なお、第１の実施形態は、ウィンドウ形成工程において、第１ウィンドウとともに第２ウィンドウを形成したが、本発明はこの態様に限定されるものではなく、第１ウィンドウのみ形成する態様でも構わない。この場合、第１ウィンドウから露出したマーク１２を基準にして部品１４の端子２０の位置を特定し、例えば、カッパーダイレクト法を利用し、銅層４を含めて接着層１８を除去してビアホールを形成する。
次に、第２〜第５の実施形態について説明する。これらの説明にあたり、既に説明した工程と同じ工程については、その詳細な説明を省略する。また、既に説明した構成部材及び部位と同一の機能を発揮する物については同一の参照符号を付し、その説明を省略する。
（第２の実施形態）
第２の実施形態は、第１の実施形態のマーク形成工程において、ニッケル−金めっき層によりマーク１２を形成する点のみで第１の実施形態と相違する。
第２の実施形態のマーク形成工程では、まず、マスク層８を有する銅張り鋼板６に対しニッケルの無電解めっきを施し、開口１０内にニッケルめっき層を形成する。その後、かかるニッケルめっき層上に金の無電解めっきを更に施し、ニッケル−金めっき層からなるマーク１２を形成する。なお、ニッケル−金めっき層からなるマーク１２の形成方法は、無電解めっき法に限られるものではなく、電解めっき法を採用することもでき、また、これらを併用することもできる。
（第３の実施形態）
第３の実施形態は、第１の実施形態のマーク形成工程において、銀めっき層によりマーク１２を形成する点のみで第１の実施形態と相違する。
第３の実施形態のマーク形成工程では、マスク層８を有する銅張り鋼板６に対し銀の無電解めっきを施すことにより、銀めっき層からなるマーク１２を形成する。なお、銀めっき層からなるマーク１２の形成方法は、無電解めっき法に限られるものではなく、電解めっき法を採用することもでき、また、これらを併用することもできる。
（第４の実施形態）
第４の実施形態は、第１の実施形態のマーク形成工程において、銀ペーストを用いてマーク１２を形成する点のみで第１の実施形態と相違する。
第４の実施形態のマーク形成工程では、有機バインダー内に導電性フィラーとしての銀粉が分散されてなる銀ペーストを準備し、この銀ペーストを第１の銅層４上にスクリーン印刷する。これにより、第１の銅層４上の所定位置に銀ペーストからなるポストを形成する。その後、銀ペーストのポストを載置した銅張り鋼板６を１００〜１８０℃の温度雰囲気の下に１０〜６０分間保持することにより、銀ペーストを硬化させ、マーク１２に形成する。
（第５の実施形態）
第５の実施形態は、第１の実施形態において、部品実装用ランドを形成する際に、銅のめっき層４８の上にニッケルめっき層６４を形成し、更に、このニッケルめっき層６４の上に金めっき層６６を形成する点のみで第１の実施形態と相違する。
第５の実施形態においては、図１７に示すように、部品実装用ランド６１における銅めっき層４８がエッチング耐性を備えたニッケルめっき層６４及び金めっき層６６により覆われているので、部品実装用ランド６１の耐食性向上が図れる。
上記したように、第１〜第５の実施形態におけるマーク１２は、ニッケル、ニッケル−金、銀又は銀ペーストからなり、いずれも、硫酸−過酸化水素系エッチング剤、塩化第２銅水溶液、塩化第２鉄水溶液等の銅エッチング剤に対し、銅よりも腐食され難いエッチング耐性を備えている。このため、銅の粗面化及び銅のエッチングに際し、マーク１２が一緒に腐食されることはない。つまり、マーク１２は、当初の形状を維持することができるので、部品の位置決め精度及び端子位置の特定の精度の向上に寄与する。
なお、本発明において、絶縁基板内に内蔵される部品としては、パッケージ部品に限定されるものではなく、チップ部品等他の各種電子部品を対象とすることができる。
１ 部品内蔵基板
２ 支持板
３ 第１面
４ 第１の銅層
５ 第２面
６ 銅張り鋼板
８ マスク層
１２ マーク
１４ 電子部品（基板内部品）
１６ 接着剤
１８ 接着層
２０ 端子
３４ 絶縁基板
４０ 中間製品
４６ レーザービアホール（ＬＶＨ）
４７ 導通ビア
５０ 配線パターン
Ｓ 搭載予定領域
Ｔ 端子存在部

Claims (6)

  1. 表面に配線パターンを有する絶縁基板内に、前記配線パターンと電気的に接続された端子を有する電気又は電子的な部品が内蔵されている部品内蔵基板の製造方法であって、
    支持板上に前記配線パターンとなるべき銅層を形成し、この銅層の前記支持板に接する第１面とは反対側の第２面にマークを形成するマーク形成工程と、
    前記マークを基準にして前記部品を位置決めし、絶縁性の接着層を介在させて前記銅層の第２面上に前記部品を搭載する部品搭載工程と、
    前記部品を搭載した前記銅層の第２面上に、前記部品及び前記マークを埋設させる前記絶縁基板としての埋設層を形成する埋設層形成工程と、
    前記銅層から前記支持板を剥離させた後、この剥離により露出した前記銅層の第１面側から前記銅層の一部を銅のエッチングに用いられる銅エッチング剤によりエッチング除去し、前記マークにおける前記銅層の第２面に接していた基端面の全体とともに前記埋設層を部分的に露出させるウィンドウを形成するウィンドウ形成工程と、
    前記ウィンドウから露出した前記マークを基準にして前記部品の端子の位置を特定し、前記端子まで到達するビアホールを形成した後、前記ビアホールに導電性材料を充填し、前記端子と前記銅層とを電気的に接続する導通ビアを形成する導通ビア形成工程と、
    前記導通ビアを介して前記端子と電気的に接続された前記銅層を前記配線パターンに形成するパターン形成工程とを備えており、
    前記マーク形成工程は、前記銅エッチング剤に対して、銅よりもエッチングされ難いエッチング耐性を有しているエッチング耐性材料を用いて前記マークを形成することを特徴とする部品内蔵基板の製造方法。
  2. 前記部品搭載工程の前に、前記銅層の第２面に対し前記銅エッチング剤を用いて粗面化処理を施す粗面化工程を更に備えていることを特徴とする請求項１に記載の部品内蔵基板の製造方法。
  3. 前記マーク形成工程は、前記エッチング耐性材料としてのニッケルのめっき層からなる前記マークを無電解めっき法及び電解めっき法のうちの少なくとも一方により形成することを特徴とする請求項１又は２に記載の部品内蔵基板の製造方法。
  4. 前記ニッケルのめっき層の上に、無電解めっき法及び電解めっき法のうちの少なくとも一方により、前記エッチング耐性材料としての金のめっき層を更に設け、前記マークをニッケル−金めっき層により形成することを特徴とする請求項３に記載の部品内蔵基板の製造方法。
  5. 前記マーク形成工程は、前記エッチング耐性材料としての銀のめっき層からなる前記マークを無電解めっき法及び電解めっき法のうちの少なくとも一方により形成することを特徴とする請求項１又は２に記載の部品内蔵基板の製造方法。
  6. 前記マーク形成工程は、前記エッチング耐性材料としての銀ペーストを前記銅層上に供給することにより前記マークを形成することを特徴とする請求項１又は２に記載の部品内蔵基板の製造方法。
JP2014535251A 2012-09-11 2012-09-11 部品内蔵基板の製造方法 Expired - Fee Related JP6033872B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/073204 WO2014041601A1 (ja) 2012-09-11 2012-09-11 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板

Publications (2)

Publication Number Publication Date
JPWO2014041601A1 JPWO2014041601A1 (ja) 2016-08-12
JP6033872B2 true JP6033872B2 (ja) 2016-11-30

Family

ID=50277759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014535251A Expired - Fee Related JP6033872B2 (ja) 2012-09-11 2012-09-11 部品内蔵基板の製造方法

Country Status (5)

Country Link
US (1) US9596765B2 (ja)
EP (1) EP2897447A4 (ja)
JP (1) JP6033872B2 (ja)
TW (1) TWI549582B (ja)
WO (1) WO2014041601A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6084283B2 (ja) * 2013-02-12 2017-02-22 株式会社メイコー 部品内蔵基板及びその製造方法
KR102086792B1 (ko) * 2013-09-02 2020-03-09 삼성전자주식회사 착탈 가능한 장치를 포함하는 전자 장치
EP3024024B1 (en) * 2013-10-21 2020-03-18 NSK Ltd. Semiconductor module
KR102194718B1 (ko) * 2014-10-13 2020-12-23 삼성전기주식회사 임베디드 기판 및 임베디드 기판의 제조 방법
JP2021048225A (ja) * 2019-09-18 2021-03-25 オムロン株式会社 回路構造体の製造方法
CN112954914A (zh) * 2021-01-29 2021-06-11 深圳市强达电路有限公司 一种耐电压补强印制电路板制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7178229B2 (en) * 2003-11-20 2007-02-20 E. I. Du Pont De Nemours And Company Method of making interlayer panels
FI20040592A (fi) 2004-04-27 2005-10-28 Imbera Electronics Oy Lämmön johtaminen upotetusta komponentista
FI117814B (fi) * 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
US20070053766A1 (en) * 2005-09-02 2007-03-08 Chen-Feng Lin Screw for assembling aluminum doors/windows
JP2007088009A (ja) 2005-09-20 2007-04-05 Cmk Corp 電子部品の埋め込み方法及び電子部品内蔵プリント配線板
JP4535002B2 (ja) * 2005-09-28 2010-09-01 Ｔｄｋ株式会社 半導体ｉｃ内蔵基板及びその製造方法
US8225503B2 (en) * 2008-02-11 2012-07-24 Ibiden Co., Ltd. Method for manufacturing board with built-in electronic elements
JP4874305B2 (ja) 2008-07-22 2012-02-15 株式会社メイコー 電気・電子部品内蔵回路基板とその製造方法
CN102204418B (zh) 2008-10-30 2016-05-18 At&S奥地利科技及系统技术股份公司 用于将电子部件集成到印制电路板中的方法
JP5603600B2 (ja) * 2010-01-13 2014-10-08 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体パッケージ
JP5659234B2 (ja) 2010-09-10 2015-01-28 株式会社メイコー 部品内蔵基板
EP2624672A4 (en) * 2010-10-01 2014-11-26 Meiko Electronics Co Ltd METHOD FOR PRODUCING A SUBSTRATE WITH INTEGRATED COMPONENT AND SUBSTRATE PRODUCED BY THIS PROCESS WITH INTEGRATED COMPONENT
KR20140089386A (ko) * 2011-11-08 2014-07-14 메이코 일렉트로닉스 컴파니 리미티드 부품내장기판의 제조방법 및 이 방법을 이용하여 제조한 부품내장기판

Also Published As

Publication number Publication date
TW201419969A (zh) 2014-05-16
WO2014041601A1 (ja) 2014-03-20
JPWO2014041601A1 (ja) 2016-08-12
EP2897447A1 (en) 2015-07-22
EP2897447A4 (en) 2016-05-25
US9596765B2 (en) 2017-03-14
TWI549582B (zh) 2016-09-11
US20150223343A1 (en) 2015-08-06

Similar Documents

Publication Publication Date Title
KR101475109B1 (ko) 다층배선기판 및 그의 제조방법
JP6033872B2 (ja) 部品内蔵基板の製造方法
US9756735B2 (en) Method for manufacturing printed wiring board
JP2007073834A (ja) 絶縁樹脂層上の配線形成方法
JP5698377B2 (ja) 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
US20080128911A1 (en) Semiconductor package and method for manufacturing the same
JP2010251688A (ja) 部品内蔵印刷配線板及びその製造方法
JP5688162B2 (ja) 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
KR20110077403A (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
TW201334647A (zh) 多層配線基板及其製造方法
US9433106B2 (en) Method for manufacturing printed wiring board
JP6084283B2 (ja) 部品内蔵基板及びその製造方法
KR20130051424A (ko) 다층 배선기판의 제조방법
JP5047906B2 (ja) 配線基板の製造方法
JP6033878B2 (ja) 部品内蔵基板の製造方法
KR101055455B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
JP2004241427A (ja) 配線基板の製造方法
KR20130013639A (ko) 인쇄회로기판 제조 방법
JP4294536B2 (ja) 多層フレキシブル回路基板およびその製造方法
JP2012099586A (ja) 配線基板およびその製造方法
JP2021012957A (ja) プリント配線板
JP2021012958A (ja) プリント配線板
JP2009302437A (ja) 部品内蔵印刷配線板及びその製造方法
JP2009290233A (ja) 配線基板とその製造方法
KR20080043207A (ko) 능동 소자 내장형 인쇄회로기판 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161026

R150 Certificate of patent or registration of utility model

Ref document number: 6033872

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees