KR20140089386A - 부품내장기판의 제조방법 및 이 방법을 이용하여 제조한 부품내장기판 - Google Patents

부품내장기판의 제조방법 및 이 방법을 이용하여 제조한 부품내장기판 Download PDF

Info

Publication number
KR20140089386A
KR20140089386A KR1020147014054A KR20147014054A KR20140089386A KR 20140089386 A KR20140089386 A KR 20140089386A KR 1020147014054 A KR1020147014054 A KR 1020147014054A KR 20147014054 A KR20147014054 A KR 20147014054A KR 20140089386 A KR20140089386 A KR 20140089386A
Authority
KR
South Korea
Prior art keywords
component
hole
metal layer
forming
mark
Prior art date
Application number
KR1020147014054A
Other languages
English (en)
Inventor
요시오 이마무라
Original Assignee
메이코 일렉트로닉스 컴파니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 메이코 일렉트로닉스 컴파니 리미티드 filed Critical 메이코 일렉트로닉스 컴파니 리미티드
Publication of KR20140089386A publication Critical patent/KR20140089386A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H05K13/0469—Surface mounting by applying a glue or viscous material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29387—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/8212—Aligning
    • H01L2224/82121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/82132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y10T29/49135—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting and shaping, e.g., cutting or bending, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

금속층(4) 상에 메인 마크(A, B) 및 전자부품(14)의 단자(20)와 대향할 원환상의 자리(60)를 형성하고, 이어서 메인 마크(A, B)를 기준으로 하여 전자부품(14)을 탑재예정영역(S)에 위치결정하여 접착층(18)을 통해 탑재한 후, 전자부품(14) 및 메인 마크(A, B)를 절연기판(34) 내에 매설하고, 그 후 금속층(4)의 일부를 제거하여 메인 마크(A, B) 및 자리(60)를 각각 노출시키는 제1 및 제2창(W1, W2)을 형성하고, 노출된 메인 마크(A, B)를 기준으로 자리(60)의 중앙 관통홀(62) 내의 접착층(18)에 레이저를 조사하여 단자(20)까지 도달하는 레이저 비아홀(46)을 형성하고, 이 레이저 비아홀(46)에 구리를 충전하여 형성한 도통 비아(47)를 통해, 단자(20)와 전기적으로 접속된 금속층(4)을 배선패턴(50)으로 형성한다.

Description

부품내장기판의 제조방법 및 이 방법을 이용하여 제조한 부품내장기판{METHOD FOR MANUFACTURING COMPONENT-EMBEDDED SUBSTRATE AND COMPONENT-EMBEDDED SUBSTRATE MANUFACTURED THEREBY}
본 발명은 전기 또는 전자적인 부품을 기판 내에 매설한 부품내장기판의 제조방법 및 이 방법을 이용하여 제조한 부품내장기판에 관한 것이다.
최근 전자회로기판에 표면실장(表面實裝)된 부품의 고밀도화, 즉 전자회로기판의 고기능화에 따라 전자부품을 절연층인 절연기판 내에 매설한 구조의 부품내장기판이 주목받고 있다. 이 부품내장기판의 절연기판의 표면에는 배선패턴(配線pattern)이 형성되어 있으며, 이 배선패턴의 소정 위치에 다른 각종 전자부품이 표면실장되어 있어 부품내장기판은 모듈기판(module board)으로 사용될 수 있다. 또한, 부품내장기판은 빌드업(buildup) 방법에 의해 부품내장 다층회로기판을 제조할 때의 코어기판(core board)으로 사용될 수도 있다.
상기 부품내장기판에 있어서는 상기 배선패턴과 상기 절연기판 내의 전자부품의 단자를 전기적으로 접속을 할 필요가 있고, 이 접속에는 땜납을 이용하는 것으로 알려져 있다(예를 들면, 특허문헌 1 참조).
그런데 모듈기판이나 다층회로기판의 제조과정에 있어서는, 수차례에 걸쳐 각종 전자부품의 표면실장이 진행된다. 통상적으로 전자부품의 표면실장에는 리플로우(reflow) 방식의 납땜이 이루어지므로, 부품내장기판은 표면실장마다 리플로우로(reflow furnace)에 투입되어 땜납이 녹는 온도까지 가열된다. 이 때문에, 특허문헌 1의 부품내장기판에 있어서 상기 절연기판 내의 접속부는 땜납의 용융 온도까지 수차례에 걸쳐 가열되므로 상기 접속부의 신뢰성이 저하될 우려가 있다.
그래서, 부품내장기판에 있어서 상기 접속부의 신뢰성을 향상시키기 위해, 절연기판 내의 접속부의 전기적 접속을 땜납 대신 구리 도금에 의해 실시하는 것으로 알려져 있다(예를 들면, 특허문헌 2 참조). 즉, 구리의 융점은 땜납의 융점보다 높기 때문에, 부품내장기판이 리플로우로에 투입되어도 접속부가 녹는 것이 아니어서 상기 접속부의 신뢰성은 유지된다.
특허문헌 2의 제조방법에 대한 상세한 내용은 다음과 같다.
우선, 동박(銅箔) 등의 금속층 상에 절연층이 적층되어 층상체(層狀體)가 형성된다. 이 층상체에 가이드홀(guide hole)이 형성되고, 또한 이 가이드홀을 기준으로 하여 상기 층상체에는 접속홀(connection hole)이 형성된다. 이 접속홀은 상기 절연층 상에 배설(配設)될 기판 내 부품(intra-substrate component)의 영역에 형성된다. 이 접속홀 내에는 후 공정에서 구리가 충전되고, 충전된 구리는 기판 내 부품의 단자와 배선패턴을 전기적으로 접속하는 금속 조인트(joint)를 형성한다. 그 후, 상기 영역에 접착제가 도포되고, 이 접착제를 이용하여 절연층 상에 기판 내 부품이 고정된다. 이 때 기판 내 부품의 위치결정(positioning)에는 상기 접속홀이 이용된다. 여기서, 상기 기판 내 부품은 그 단자가 상기 접속홀과 대응하도록 위치결정된다. 또한, 상기 접속홀에는 상기 접착제가 흘러 들어간다.
다음으로, 층상체의 절연층에는 절연기판이 될 프리프레그(prepreg) 등의 절연기재가 적층되고, 이 시점에서 절연기재 내에 기판 내 부품을 매설한 절연기판이 형성된다. 얻어진 절연기판은, 한쪽 면에 상기 층상체의 상기 금속층이 존재하고, 이 금속층의 외면(outer surface)에는 상기 접속홀이 개구하고 있다. 이 상태의 절연기판에 대해, 상기 금속층의 외면 쪽으로부터 상기 접속홀 내의 접착제를 제거하여 상기 기판 내 부품의 단자를 접속홀 내에 노출시킨 후, 상기 접속홀을 포함하여 상기 금속층의 외면 전체에 구리 도금처리를 실시한다. 이에 따라, 상기 접속홀 내에는 구리가 성장하고 충전되어, 절연기판의 표면에 위치결정된 금속층과 기판 내 부품의 단자가 전기적으로 접속된다. 이 후, 절연기판 표면의 금속층의 일부를 에칭(etching)하여 배선패턴을 형성함으로써 부품내장기판이 형성된다.
[특허문헌 1] 특개2010-027917호공보 [특허문헌 2] 특표2008-522396호공보
그런데 상기 언급한 제조방법에 있어서는, 상기 기판 내 부품을 고정하는 접착제가 상기 영역에 도포되었을 때, 상술한 바와 같이 일부가 상기 접속홀 내로 흘러 들어간다. 그 결과, 접착층의 두께가 얇아져 다음과 같은 문제가 발생할 우려가 있다.
우선, 접착제는 경화된 후 접착층의 강도를 유지하기 위해 필러(filler)를 포함하여 통상 사용되고 있다. 그러나 접착층의 두께가 필러의 사이즈(size)보다 얇아지면 필러가 접착층으로부터 탈락(脫落)하기 쉬워 필요한 강도를 얻지 못할 수 있다.
또한, 접착층은 절연층으로도 이용되기 때문에, 그 두께가 얇아지면 필요한 절연성 확보가 곤란해질 수 있다.
따라서 상기 언급한 제조방법에 있어서는, 접속홀 내로 흘러 들어가기 쉬운 저점도(低粘度) 타입 또는 틱소트로피(thixotropy)성이 낮은 타입의 접착제는 적합하지 않으므로, 사용할 수 있는 접착제가 한정된다.
본 발명은 상기의 사정에 따라 이루어진 것으로, 그 목적으로 하는 바는, 내장된 부품의 단자에 대해 배선패턴과의 전기적 접속에 이용되는 접속홀을 정확도 좋게 위치결정하여 형성할 수 있으면서, 부품을 고정하는 접착제의 선택의 폭을 넓힐 수 있는 부품내장기판의 제조방법 및 이 방법을 이용하여 제조한 부품내장기판을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 의하면, 표면에 배선패턴을 갖는 절연기판 내에 내장된 전기 또는 전자적인 부품을 포함하고, 이 부품의 단자가 상기 배선패턴과 전기적으로 접속된 부품내장기판의 제조방법에 있어서, 지지판 상에 금속층을 형성하고, 이 금속층이 상기 지지판에 접하는 제1면 및 이 제1면의 반대쪽에 제2면을 포함하고, 이 제2면이 상기 부품을 위한 탑재예정영역 및 이 탑재예정영역 이외의 비(非)탑재영역을 갖는 금속층 형성공정과, 상기 제2면의 상기 비탑재영역에 금속의 메인 마크(main mark)를 형성하는 마크 형성공정과, 상기 제2면의 상기 탑재예정영역에 상기 메인 마크의 형성과 동시에 중앙 관통홀을 갖는 금속의 자리(seat)를 형성하는 자리 형성공정과, 상기 탑재예정영역 및 상기 자리에 절연성의 접착제를 도포하여 접착층을 형성하고, 이 접착층이 상기 자리의 상기 중앙 관통홀의 위치에 상기 중앙 관통홀 내를 상기 접착제로 채운 충전영역을 갖는 접착제 도포공정과, 상기 메인 마크를 기준으로 하여 상기 부품의 위치를 결정(positioning)하고, 상기 부품의 상기 단자가 상기 충전영역에 접한 상태로, 상기 접착층 상에 상기 부품을 탑재하는 부품 탑재공정과, 상기 제2면 상에 상기 부품 및 상기 메인 마크를 매설시키는 상기 절연기판으로 매설층을 형성하는 매설층 형성공정과, 상기 금속층으로부터 상기 지지판을 박리(剝離)시켜, 이 박리에 의해 상기 금속층의 제1면을 노출시키는 박리공정과, 노출된 제1면 쪽으로부터 상기 금속층의 일부를 제거하고, 상기 금속층에 적어도 상기 메인 마크를 노출시키는 제1창(window) 및 적어도 상기 자리의 상기 중앙 관통홀을 노출시키는 제2창을 각각 형성하는 창 형성공정과, 노출된 상기 메인 마크를 기준으로 하여 상기 부품의 단자의 위치를 특정하고, 노출된 상기 자리의 상기 관통홀 내를 충전시킨 상기 충전영역의 상기 접착제를 제거하고, 상기 충전영역에 상기 단자까지 도달하는 비아홀(via hole)을 형성하는 비아홀 형성공정과, 상기 비아홀에 도금처리를 실시하고, 이 후 상기 비아홀 및 상기 제2창 내에 금속을 충전함으로써 상기 단자와 상기 금속층을 전기적으로 접속하는 도통(導通) 비아를 형성하는 도통 비아 형성공정과, 상기 금속층을 상기 배선패턴으로 형성하는 패턴 형성공정을 포함한 것을 특징으로 하는 부품내장기판의 제조방법이 제공된다.
여기서, 상기 부품내장기판의 제조방법은, 상기 마크 형성공정은 금속의 서브(sub) 마크를 상기 메인 마크와 동시에 상기 제2면의 비탑재영역에 형성하고, 상기 박리공정과 상기 창 형성공정 사이에서 상기 서브 마크를 X선을 이용하여 특정하고, 상기 금속층, 상기 서브 마크 및 상기 매설층을 함께 관통하는 관통홀 마크를 형성하는 관통홀 마크 형성공정을 더 포함하고, 상기 창 형성공정은 상기 관통홀 마크를 기준으로 하여 상기 제1창 및 제2창을 형성하는 태양(態樣)으로 하는 것이 바람직하다.
또한, 바람직하게는, 상기 메인 마크, 서브 마크 및 상기 자리는 도금 레지스트 막(resist film)을 이용한 패턴 도금에 의해 형성되는 태양으로 한다.
또한, 본 발명에 의하면, 상기 언급한 부품내장기판의 제조방법을 이용하여 제조한 부품내장기판이 제공된다.
여기서, 상기 부품내장기판은 상기 서브 마크 및 상기 관통홀 마크를 더 포함한 구성으로 하는 것이 바람직하다.
본 발명에 따른 부품내장기판의 제조방법은, 금속층에 형성된 메인 마크를 이용하여 전기 또는 전자적인 부품의 위치결정을 수행하고, 후 공정에서 형성되는 비아홀은 상기 메인 마크와 동시에 형성되는 상기 자리의 상기 중앙 관통홀 내의 수지를 제거함으로써 형성된다. 따라서, 형성되는 비아홀의 위치는 상기 자리의 중앙 관통홀에 의한 것이 된다. 즉, 상기 자리와 동시에 형성되는 메인 마크를 이용하여 이루어진 상기 부품의 위치결정은, 상기 자리의 위치 즉, 비아홀의 위치를 향해 이루어지므로, 상기 부품과 상기 부품의 단자에 전기적인 접속을 실시하기 위한 비아홀의 위치결정은 매우 높은 위치 정확도로의 대응이 가능해진다.
또한, 본 발명에서는 메인 마크와 동시에 형성된 자리가 상기 부품과 상기 금속층(배선패턴) 사이의 스페이스(space)를 확보하는 스페이서(spacer)로 기능하므로, 상기 부품과 상기 금속층 사이의 접착층의 두께를 일정하게 유지할 수 있다. 이 결과, 우수한 접착 강도 및 절연성을 갖는 접착층을 안정적으로 얻을 수 있다. 게다가, 이 자리는 중앙 관통홀을 가지고 있으며, 이 중앙 관통홀 및 탑재된 상기 부품의 단자의 위치가 일치하고 있으므로, 중앙 관통홀 내의 접착층의 충전영역을 제거함으로써, 설계한대로의 정확한 위치에 비아홀을 형성할 수 있다.
또한, 본 발명에 따른 부품내장기판의 제조방법은 상기 부품을 상기 금속층에 접착제를 통해 탑재한 후, 당해 접착제를 경화시켜 접착층을 얻는다. 상기 금속층에는 미리 홀(hole)을 두는 것은 하지 않으므로 미(未)경화 접착제가 홀에서 흘러 떨어지는 것은 아니다. 이 때문에, 얻어지는 접착층의 두께를 필요한 두께로 할 수 있고, 설계한대로의 접착 강도 및 절연성을 확보할 수 있다. 즉, 본 발명에 의하면, 접착제의 선택의 폭이 넓어진다.
또한, 본 발명에서는 마크 형성공정에서, 서브 마크를 상기 메인 마크와 동시에 형성하고, 상기 창 형성공정 전에 상기 서브 마크를 X선을 이용하여 특정하고, 상기 금속층, 상기 서브 마크 및 상기 매설층을 함께 관통하는 관통홀 마크를 형성한다. 이 관통홀 마크를 기준으로 하면, 금속층에 숨어있는 메인 마크의 위치 및 상기 부품의 단자에 대응하는 위치를 간단하게 특정할 수 있기 때문에, 상기 제1창 및 제2창을 용이하게 형성할 수 있다.
또한, 본 발명에서는 상기 메인 마크, 서브 마크 및 상기 자리는 도금 레지스트 막을 이용한 패턴 도금에 의해 형성되므로, 종래부터 일반적으로 사용되는 인쇄 회로기판 제조 설비에서 간단하게 형성될 수 있다. 이 때문에, 본 발명은 부품내장기판 전체의 생산 효율 향상에 기여한다.
또한, 본 발명의 부품내장기판은 상기 언급한 제조방법에 의해 얻을 수 있으므로, 내장된 부품과 배선패턴의 위치결정의 정확도가 매우 높고, 불량품의 발생률이 낮다.
도 1은 본 발명의 실시예에 따른 부품내장기판의 제조방법에 있어서, 지지판의 금속층 상에 마크 및 자리가 형성될 때까지의 수순을 개략적으로 나타내는 단면도이다.
도 2는 도 2의 자리를 개략적으로 나타내는 사시도이다.
도 3은 도 1(e)의 금속층 상에 접착제를 공급한 상태를 개략적으로 나타내는 단면도이다.
도 4는 도 3의 접착제 상에 전자부품을 탑재한 상태를 개략적으로 나타내는 단면도이다.
도 5는 전자부품이 탑재된 금속층 상에 절연기재 및 동박을 적층한 상태를 개략적으로 나타내는 단면도이다.
도 6은 전자부품이 탑재된 금속층 상에 절연기재 및 동박을 적층 일체화한 상태를 개략적으로 나타내는 단면도이다.
도 7은 금속층으로부터 지지판을 박리한 상태를 개략적으로 나타내는 단면도이다.
도 8은 중간체에 X선 홀 가공을 실시한 상태를 개략적으로 나타내는 단면도이다.
도 9는 도 8의 중간체에 창을 형성한 상태를 개략적으로 나타내는 단면도이다.
도 10은 도 9의 중간체에 레이저 비아홀을 형성한 상태를 개략적으로 나타내는 단면도이다.
도 11은 도 9의 중간체에 레이저를 조사한 상태를 개략적으로 나타내는 단면도이다.
도 12는 도 10의 중간체에 도금처리를 실시한 상태를 개략적으로 나타내는 단면도이다.
도 13은 본 발명의 실시예에 따른 부품내장기판을 개략적으로 나타낸 단면도이다.
절연기판 내에 전자부품(이하, 기판 내 부품 등)(14)을 내장한 부품내장기판에 대해, 본 발명에 따른 부품내장기판의 제조방법을 적용하여 제조하는 수순을 이하 설명한다.
본 발명에서는, 우선, 지지판 상에 금속층을 형성한다(금속층 형성공정).
본 공정은, 도 1(a)에 나타낸 바와 같이 지지판(2)을 준비한다. 이 지지판(2)은, 예를 들어 스테인레스강제(stainless鋼製)의 박판(薄板)이다. 그리고 도 1(b)에 나타낸 바와 같이, 지지판(2) 상에 박막(薄膜)으로 이루어진 제1 금속층(4)을 형성한다. 이 제1 금속층(4)은, 예를 들어 전기 도금에 의해 얻어지는 구리 도금막으로 구성된다. 이런 식으로 구리피복강판(copper-clad steel plate)(6)을 얻는다. 여기서, 제1 금속층(4)에서 지지판(2)에 접하고 있는 면을 제1면(3)으로 하고, 이 제1면(3)의 반대쪽 면을 제2면(5)으로 한다. 또한, 이 제2면(5)은 기판 내 부품(14)을 위한 탑재예정영역(S) 및 이 탑재예정영역 이외의 비탑재영역(N)을 가지고 있다.
다음으로, 구리피복강판(6) 상에 구리 주상체(柱狀體)로 이루어진 위치결정 마크를 형성하는(마크 형성공정) 동시에 구리 환상체(環狀體)로 이루어진 자리(seat)를 형성한다(자리 형성공정).
보다 상세하게는, 도 1(c)에 나타낸 바와 같이, 준비한 구리피복강판(6)의 제1 금속층(4) 상에 마스크층(mask layer)(8)을 형성한다. 이 마스크층(8)은, 예를 들어 소정 두께의 드라이 필름(dry film)으로 이루어진 도금 레지스트(plating resist)이며, 소정 위치에 소정 형상의 개구(10)가 설치되어 있고, 이 개구(10)로부터 금속층(4)이 노출되어 있다. 그리고, 이러한 마스크층(8)을 갖는 구리피복강판(6)에 대하여 구리 전해 도금을 실시함으로써, 상기 노출 부분에 구리(7)를 우선적으로 석출시킨다(도 1(d)). 이 후, 마스크층(8)에서 드라이 필름을 제거함으로써, 제1 금속층(4)의 제2면(5) 상의 소정의 위치에 구리 포스트(copper post)가 형성된다(도 1(e)). 이 구리 포스트의 경우에는 원주상(cylindrical)인 위치결정용 마크(12) 및 원환상(annular)인 자리(60)가 형성된다. 여기서, 자리(60)에 대한 상세한 내용은, 도 2에 나타낸 바와 같이, 편평한 원주체(cylindrical body)의 중심에 중앙 관통홀(62)을 갖는 형상을 이루고 있다. 게다가, 이 구리 포스트는 드라이 필름의 높이와 같은 높이로 형성되지만, 적어도 자리(60)는 그 높이가 후 공정으로 형성되는 접착층(18)에서 요구되는 두께와 같은 치수로 설정되어 있다.
마크(12)의 설치 위치는 비탑재영역(N)에서 임의로 선정할 수 있지만, 절연기판 내에 내장될 기판 내 부품(14)의 위치결정을 위해 광학계 위치결정장치(미도시)의 광학계 센서가 인식하기 쉬운 위치에 설치하는 것이 바람직하다. 마크(12)는 기판 내 부품(14)이 탑재될 예정인 탑재예정영역(S)을 샌드위치(sandwich)하기 위하여, 구리피복강판(6) 양단부의 비탑재영역(N)에 2개씩 형성했다. 여기서, 각 마크에 대해, 도 1(e) 중, 탑재예정영역(S)에 가까운 쪽에 위치해 있는 것을 인사이드 마크(메인 마크) A와 B, 이러한 인사이드 마크 A와 B를 사이에 두고 탑재예정영역(S)과 반대쪽에 위치해 있는 것을 아웃사이드 마크(서브 마크) C, D라고 칭한다.
한편, 자리(60)의 설치 위치는 탑재예정영역(S) 내임과 동시에 기판 내 부품(14)의 단자(20)가 위치되어야 할 단자 위치(t)에, 중앙 관통홀(62)이 대향하도록 위치되어야 할 위치로 한다.
다음으로, 탑재예정영역(S)에 접착제(16)를 공급한다(접착제 도포공정).
우선, 도 3에 나타낸 바와 같이, 금속층(4) 상의 부품 탑재예정영역(S)에 절연성의 접착층이 될 접착제(16)가 공급된다. 이 때 공급되는 접착제(16)의 형태는 특별히 한정되는 것은 아니고, 저점도 타입이거나 고점도 타입의 반죽 접착제(16)를 소정의 두께로 도포하는 형태를 취할 수 있다. 본 실시 형태에서는, 저점도 타입의 접착제(16)를 사용하여, 도 3에 나타낸 바와 같이, 간신히 자리(60)를 덮는 정도의 두께로 탑재예정영역(S)의 전체를 덮도록 도포한다. 여기서, 자리(60)의 중앙 관통홀(62) 내에도 접착제(16)가 도입되어 중앙 관통홀(62)은 접착제(16)로 채워진 상태가 된다. 이를 통해, 접착층은 중앙 관통홀(62) 내를 접착제로 채운 충전영역(63)을 가진다.
중앙 관통홀(62)은, 도 3에서 알 수 있듯이, 일 단부(도 3의 아래쪽)가 금속층(4)에 의해 막혀 있으므로, 접착제(16)는 중앙 관통홀(62) 내에 머무른다. 여기서, 접착제(16)는 탑재예정영역(S)의 전체를 덮고 있으면 좋고, 접착제(16)의 위치결정 정확도는 비교적 낮을 수도 있다. 또한, 접착제(16)의 위치를 결정할 때, 인사이드 마크 A, B를 기준으로 하여 탑재예정영역(S)을 특정하고, 특정된 위치에 접착제(16)를 도포하여 접착제(16)의 위치결정 정확도를 향상시키는 것이 바람직하다.
상기 언급한 접착제(16)는 경화되어 소정 두께의 접착층(18)이 된다. 얻어진 접착층(18)은 기판 내 부품(14)을 소정의 위치에 고정하고, 소정의 절연성을 가지고 있다. 접착제(16)로는, 경화 후에 소정의 접착 강도 및 소정의 절연성을 발휘하는 것이라면 각별히 한정되지 않지만, 예를 들어 자외선 경화형 에폭시계(epoxy-based) 수지 또는 폴리이미드계(polyimide-based) 수지에 필러를 첨가한 것, 열경화형 에폭시계 수지 또는 폴리이미드계 수지에 필러를 첨가한 것 등이 사용된다. 이 필러로는, 예를 들면 실리카(이산화규소), 유리 섬유 등의 미세 분말이 사용된다. 본 실시 형태에 있어서는 열 경화형 에폭시 수지에 실리카 미분말을 첨가한 저점도 타입의 접착제를 사용했다.
다음으로, 구리피복강판(6) 상에 접착제(16)를 통해 기판 내 부품(14)을 탑재한다(부품 탑재공정).
우선, 도 4에 나타낸 바와 같이, 탑재예정영역(S)에 도포된 접착제(16) 상에 기판 내 부품(14)을 탑재한다. 여기서, 기판 내 부품(14)은, 도 4에서 알 수 있듯이, IC칩 등(미도시)이 수지로 덮인 직방체상(rectangular)의 패키지 부품이며, 이 패키지 부품의 하부에는 복수의 단자(20)가 설치되어 있다. 이 기판 내 부품(14)은, 인사이드 마크(A, B)를 기준으로 탑재예정영역(S)에 위치결정된다. 보다 상세하게는, 기판 내 부품(14)은 기판 내 부품(14)의 단자(20)가 자리(60)의 중앙 관통홀(62)과 대향하는 위치에서 위치결정되어, 단자(20)는 충전영역(63)과 접한 상태가 된다. 다음으로, 기판 내 부품(14)은 제1 금속층(4) 쪽에 가압되어 그 하면(15)이 자리(60)의 상단부에 접한다. 이를 통해, 제1 금속층(4)의 제2면(5)과 기판 내 부품(14)의 하면(15) 사이에는 소정의 두께 공간이 확보된다. 이 후, 접착제(16)는 소정의 온도로 가열되고 경화되어 접착층(18)이 된다. 이를 통해, 접착층(18)의 두께는 설계한대로의 두께가 되므로, 필요한 접착 강도와 절연성이 확보된다. 그 결과, 기판 내 부품(14)은 소정의 위치에 고정된다.
다음으로, 절연기재를 적층하여 기판 내 부품(14), 인사이드 마크(A, B) 및 아웃사이드 마크(C, D)의 매설을 수행한다(매설층 형성공정).
우선은, 도 5에 나타낸 바와 같이, 절연기재(22, 24)를 준비한다. 이러한 절연기재(22, 24)는 둘 다 수지로 이루어진다. 여기서, 절연기재(22, 24)는 유리섬유에 미경화 상태의 열경화성 수지를 함침(含浸)시킨 시트상(sheet狀)을 이루는 소위 프리프레그가 바람직하게 이용된다. 절연기재(22)는 관통홀(30)을 가지고 있다. 이 관통홀(30)은 기판 내 부품(14)이 삽입 가능한 크기로 형성되어 있다. 이 관통홀(30)에 기판 내 부품(14)을 삽입하도록 제1 금속층(4) 상에 절연기재(22)를 적층하고, 그 위쪽에 절연기재(24)를 겹치고, 다시 그 위쪽에 제2 금속층(28)이 될 동박을 겹친 후, 전체를 핫프레스(hot press)한다.
이를 통해 프리프레그의 미경화 상태의 열경화성 수지는 가압되어 관통홀(30) 등의 틈새에 충전된 후, 핫프레스의 열에 의해 경화된다. 그 결과, 도 6에 나타낸 바와 같이, 절연기재(22, 24)로 이루어진 절연기판(34)이 형성되고, 기판 내 부품(14)은 절연기판(34) 내에 매설된다. 여기서, 절연기재(22)에는 미리 관통홀(30)이 설치되어 있어서(그림 5 참조), 핫프레스를 할 때 기판 내 부품(14)에 걸리는 압력을 완화할 수 있다. 따라서 대형 기판 내 부품(14)이라도 절연기판 내에 매설할 수 있다.
다음으로, 도 7에 나타낸 바와 같이, 지지판(2)을 박리시킨다(박리공정).
본 공정에서는 제1 금속층(4)으로부터 지지판(2)을 박리시키고, 이 박리에 의해 제1 금속층(4)의 제1면(3)을 노출시킨다. 이에 따라 부품내장기판의 중간체(40)가 얻어진다. 이 중간체(40)는 내부에 기판 내 부품(14)을 포함한 절연기판(34)과, 이 절연기판(34)의 한쪽 면(아랫면)(36)에 형성된 제1 금속층(4)과, 다른쪽 면(윗면)(38)에 형성된 제2 금속층(28)을 갖추고 있다.
다음으로, 얻어진 중간체(40)에 대하여, 제1 금속층(4)의 소정의 개소(箇所)를 제거하여 창을 형성한다(창 형성공정).
우선, 도 8에 나타낸 바와 같이, 아웃사이드 마크(C, D)의 위치를 검출하고, 양 금속층(4, 28), 절연기판(34) 및 아웃사이드 마크(C, D)를 함께 관통하는 기준홀(관통홀 마크)(42, 42)을 드릴을 이용하여 형성한다. 여기에서, 아웃사이드 마크(C, D)의 위치 검출은 통상의 X선 홀 가공 시에 이용되는 X선 조사장치(미도시)를 이용하여 이루어진다.
이 후, 기준홀(42)을 기준으로 인사이드 마크(A, B)가 존재하는 부분 및 자리(60)가 존재하는 부분(이하, 자리 존재부로 참조)(T)을 특정하고, 특정된 개소에 대해 제1 금속층(4)의 제1면(3) 쪽으로부터 제1 금속층(4)의 일부를 통상적으로 이용되는 에칭 방법에 의해 제거한다. 이를 통해, 인사이드 마크(A, B)와 함께 절연기판(34)을 부분적으로 노출시키는 제1창(W1) 및 자리 존재부(T)를 포함하는 접착층(18)의 부위를 노출시키는 제2창(W2)이 형성된다. 이 때, 제1창(W1)은, 도 9에 나타낸 바와 같이, 이러한 인사이드 마크(A, B)보다 크게 형성된다. 이를 통해, 제1창(W1)에서는 인사이드 마크(A, B)의 전체를 용이하게 인식할 수 있다. 한편, 제2창(W2)은 자리(60)의 중앙 관통홀(62)의 충전영역(63)이 완전히 노출되어 있으면 되고, 자리(60)의 전체가 노출되지 않아도 상관없다. 또한, 본 실시예에 있어서는, 제1창(W1) 및 제2창(W2) 모두 인사이드 마크(A, B)의 전체 및 자리(60)의 전체가 노출되도록 비교적 크게 형성했다. 이 경우, 창을 형성할 때의 위치결정 정확도를 높이지 않아도 되기 때문에, 생산 효율의 향상에 바람직하게 기여한다.
다음으로, 자리(60)의 중앙 관통홀(62) 내의 접착층(18)의 충전영역(63)을 제거하고, 이 충전영역(63)에 비아홀을 형성한다(비아홀 형성공정).
우선, 노출된 인사이드 마크(A, B)를 광학계 위치결정 장치(미도시)의 광학계 센서로 인식한다. 그리고, 인사이드 마크(A, B)의 위치를 기준으로 접착층(18)에 숨어있는 기판 내 부품(14)의 단자(20)의 위치를 특정한다. 그 후, 특정된 단자 위치를 향해 레이저, 예를 들면 탄산가스 레이저를 조사하여, 기판 내 부품(14)의 단자(20)를 노출시키도록 접착층(18)의 충전영역(63)을 제거해 나간다. 상기 레이저는, 어느 정도 폭의 조사범위(R)를 가지고 조사되어, 조사범위(R) 내의 접착층(18)을 제거할 수 있다.
본 발명에서는, 기판 내 부품(14)의 단자(20)의 위치는 자리(60)의 중앙 관통홀(62)과 합치되기 때문에, 중앙 관통홀(62)을 포함한 자리(60)의 하단면을 향해 레이저가 조사된다. 이를 통해 중앙 관통홀(62) 내의 접착층(18)의 충전영역(63)은 제거되고, 중앙 관통홀(62)은 단자(20)까지 도달하는 레이저 비아홀(이하, LVH로 참조)(46)로 형성된다(도 10). 여기서, 자리(60)의 중앙 관통홀(62)의 위치와 기판 내 부품(14)의 단자(20)의 위치가 미리 정확하게 위치결정되어 있으므로, 중앙 관통홀(62) 내의 접착층(18)의 충전영역(63)이 제거되면, 설계한대로의 정확한 위치에 LVH(46)를 형성할 수 있다. 여기서, 본 발명에서는, 만일 레이저의 조사범위(R)가, 도 11의 화살표 X와 같이 다소 어긋나더라도 금속제(金屬製)의 자리(60)가 마스크로 되어 있기 때문에, 미리 설정한 개소 이외의 접착층(18)을 제거하는 것은 방지되고, 중앙 관통홀(62) 내의 접착층(18)의 충전영역(63)을 우선적으로 제거할 수 있다. 따라서, 본 발명은 정확한 위치에 LVH(46)를 보다 안정적으로 형성할 수 있다. 또한, 도 11의 참조 부호 P로 나타낸 일점쇄선은 레이저 조사범위의 중심축선을 나타낸다.
상기 언급한 태양으로부터 명백한 바와 같이, 본 발명에서는 기판 내 부품(14)의 위치결정에 사용한 인사이드 마크(A, B)를 LVH(46)의 형성에 다시 사용하는 것을 특징으로 하고 있다. 이로 인해, 매우 높은 위치결정 정확도를 발휘할 수 있으므로, 접착층(18)에 숨어있는 단자(20)에 대해 정확한 위치에 LVH(46)를 형성할 수 있다.
다음으로, LVH(46)가 형성된 중간체(40)에 도금처리를 실시한 후, LVH(46) 내에 구리를 충전하고, 기판 내 부품(14)의 단자(20)와 제1 금속층(4)을 전기적으로 접속하는 도통 비아를 형성한다(도통 비아 형성공정).
우선, LVH(46) 내부도 포함하여 제1창(W1) 및 제2창(W2) 내부에 구리의 무전해 도금 처리를 실시한다. 이를 통해, 제1창(W1) 및 제2창(W2)에서 부분적으로 노출된 절연기판(34) 및 접착층(18)의 표면, LVH(46)의 내벽면 및 기판 내 부품(14)의 단자(20)의 표면을 구리로 덮는다. 그 후, 구리의 전해 도금 처리를 실시하여, 도 12에 나타낸 바와 같이, LVH(46) 내부를 포함해 제1 금속층(4) 전체를 덮는 구리 도금층(48)을 성장시킨다. 이를 통해, LVH(46) 내부는 구리로 충전되어 도통 비아(47)가 형성되고, 이 도통 비아(47)가 제1 금속층(4)과 일체화 되어, 기판 내 부품(14)의 단자(20)와 제1 금속층(4)이 전기적으로 접속된다.
다음으로, 절연기판(34) 표면의 제1 금속층(4) 및 제2 금속층(28)의 일부를 제거하여 소정의 배선패턴(50)을 형성한다(패턴 형성공정).
양 금속층(4, 28)의 일부 제거에는 통상의 에칭 방법이 이용된다. 이를 통해, 도 13에 나타낸 바와 같이, 표면에 소정의 배선패턴(50)을 갖는 절연기판(34) 내에, 이 배선패턴(50)과 전기적으로 접속된 단자(20)를 갖는 기판 내 부품(14)이 내장된 부품내장기판(1)이 얻어진다.
본 발명에서는, 탑재예정영역(S)의 금속층(4)에 미리 홀을 두는 것은 하지 않으므로, 금속층(4)의 아래쪽에 접착제가 흘러 떨어지는 것은 아니다. 따라서, 점도(粘度)가 낮은 타입의 접착제를 사용할 수 있다.
이상과 같이 하여 얻어진 부품내장기판(1)은, 표면에 다른 전자부품을 표면실장(實裝)하여 모듈기판(module board)으로 할 수 있다. 또한, 이 부품내장기판(1)을 코어기판(core board)으로 하고 통상 이루어지는 빌드업(buildup) 방법을 이용하여 다층회로기판을 형성할 수도 있다.
또한, 상기 언급한 각 실시예에서는 기판 내 부품(14)의 위치결정 및 LVH의 위치결정의 마크로 인사이드 마크 A 및 인사이드 마크 B 모두를 이용하고 있지만, 본 발명은 이 실시예에 한정되지 않고, 기판 내 부품(14) 및 LVH의 위치결정에 인사이드 마크 A와 인사이드 마크 B 중 어느 한쪽만을 이용하는 태양일 수도 있다. 본 발명은 기판 내 부품의 위치결정 및 LVH를 설치할 때 단자의 위치 특정에 동일한 마크를 사용하는 것에 특징이 있고, 인사이드 마크 A와 인사이드 마크 B 중 어느 한쪽만을 이용해도 충분히 높은 위치결정 정확도를 발휘할 수 있다. 상기 언급한 실시예에서는 위치결정 정확도가 더 향상되는 바람직한 태양으로서, 인사이드 마크 A와 인사이드 마크 B 모두를 사용하는 태양에 대해 설명했다.
또한, 본 발명은 위치결정용 마크를 탑재예정영역(S) 근방에 설치한 태양에 한정되는 것이 아니라, 위치결정용 마크를 탑재예정영역(S)으로부터 떨어진 부분에 설치하여도 상관없다. 이와 같이, 위치결정용 마크를 탑재예정영역(S)으로부터 떨어진 부분에 설치하는 태양은, 예를 들어 대형 워크(work)에 부품내장기판(piece)을 복수개 만들어 넣을 때 채용된다. 상세한 내용은, 이 워크는 주연(周緣)에 큰 테두리 부분(large frame portion)을 구비한 기판이며, 이 큰 테두리 부분의 안쪽에 복수개의 시트(sheet)가 형성된다. 각 시트는 각각의 주연에 작은 테두리 부분(small frame portion)를 구비하고 있어, 이 작은 테두리 부분의 안쪽에 복수개의 피스(piece)가 형성된다. 그리고, 최종적으로는 각 피스가 잘려 개별의 부품내장기판이 얻어진다. 이와 같은 워크에서는, 예를 들어 상기 작은 테두리 부분에 메인 마크(인사이드 마크)가 형성되고, 상기 큰 테두리 부분에 서브 마크(아웃사이드 마크)가 형성된다. 이와 같이, 대형 워크에서는 상기 언급한 큰 테두리 부분 및 작은 테두리 부분과 같은 피스로부터 떨어진 부분에 메인 마크 및 서브 마크(위치결정용 마크)가 형성되고, 이 마크를 기준으로 하여 부품의 위치결정 및 LVH를 설치할 때 단자의 위치 특정이 이루어진다.
또한, 본 발명에 있어서 절연기판 내에 내장된 부품으로는, 패키지 부품에 한정되는 것이 아니라, 칩 부품 등 다른 각종 전자부품을 대상으로 할 수 있다.
1 부품내장기판
2 지지판
3 제1면
4 제1 금속층
5 제2면
6 구리피복강판
8 마스크층
12 마크
14 전자부품 (기판 내 부품)
16 접착제
18 접착층
20 단자
34 절연기판
40 중간체
46 레이저 비아홀(LVH)
47 도통 비아
50 배선패턴
60 자리
63 충전영역
N 비탑재영역
S 탑재예정영역

Claims (5)

  1. 표면에 배선패턴을 갖는 절연기판 내에 내장된 전기 또는 전자적인 부품을 포함하고, 상기 부품의 단자가 상기 배선패턴과 전기적으로 접속된 부품내장기판의 제조방법에 있어서,
    지지판 상에 금속층을 형성하고, 상기 금속층이 상기 지지판에 접하는 제1면 및 상기 제1면의 반대쪽에 제2면을 포함하고, 상기 제2면이 상기 부품을 위한 탑재예정영역 및 상기 탑재예정영역 이외의 비탑재영역을 갖는 금속층 형성공정과,
    상기 제2면의 상기 비탑재영역에 금속의 메인 마크를 형성하는 마크 형성공정과,
    상기 제2면의 상기 탑재예정영역에 상기 메인 마크의 형성과 동시에 중앙 관통홀을 갖는 금속의 자리를 형성하는 자리 형성공정과,
    상기 탑재예정영역 및 상기 자리에 절연성의 접착제를 도포하여 접착층을 형성하고, 상기 접착층이 상기 자리의 상기 중앙 관통홀의 위치에 상기 중앙 관통홀 내를 상기 접착제로 채운 충전영역을 갖는 접착제 도포공정과,
    상기 메인 마크를 기준으로 하여 상기 부품의 위치를 결정하고, 상기 부품의 상기 단자가 상기 충전영역에 접한 상태로, 상기 접착층 상에 상기 부품을 탑재하는 부품 탑재공정과,
    상기 제2면 상에 상기 부품 및 상기 메인 마크를 매설시키는 상기 절연기판으로 매설층을 형성하는 매설층 형성공정과,
    상기 금속층으로부터 상기 지지판을 박리시켜, 이 박리에 의해 상기 금속층의 제1면을 노출시키는 박리공정과,
    노출된 제1면 쪽으로부터 상기 금속층의 일부를 제거하고, 상기 금속층에 적어도 상기 메인 마크를 노출시키는 제1창 및 적어도 상기 자리의 상기 중앙 관통홀을 노출시키는 제2창을 각각 형성하는 창 형성공정과,
    노출된 상기 메인 마크를 기준으로 하여 상기 부품의 단자의 위치를 특정하고, 노출된 상기 자리의 상기 관통홀 내를 충전시킨 상기 충전영역의 상기 접착제를 제거하고, 상기 충전영역에 상기 단자까지 도달하는 비아홀을 형성하는 비아홀 형성공정과,
    상기 비아홀에 도금처리를 실시하고, 이 후 상기 비아홀 및 상기 제2창 내에 금속을 충전함으로써 상기 단자와 상기 금속층을 전기적으로 접속하는 도통 비아를 형성하는 도통 비아 형성공정과,
    상기 금속층을 상기 배선패턴으로 형성하는 패턴 형성공정을 포함한 것을 특징으로 하는 부품내장기판의 제조방법.
  2. 제1항에 있어서,
    상기 마크 형성공정은, 금속의 서브 마크를 상기 메인 마크와 동시에 상기 제2면의 비탑재영역에 형성하고,
    상기 박리공정과 상기 창 형성공정 사이에서, 상기 서브 마크를 X선을 이용하여 특정하고, 상기 금속층, 상기 서브 마크 및 상기 매설층을 함께 관통하는 관통홀 마크를 형성하는 관통홀 마크 형성공정을 더 포함하고,
    상기 창 형성공정은 상기 관통홀 마크를 기준으로 하여 상기 제1창 및 제2창을 형성하는 것을 특징으로 하는 부품내장기판의 제조방법.
  3. 제1항 또는 제2항에 있어서,
    상기 메인 마크, 서브 마크 및 상기 자리는 도금 레지스트 막을 이용한 패턴 도금에 의해 형성되는 것을 특징으로 하는 부품내장기판의 제조방법.
  4. 제1항에 기재된 제조방법을 이용하여 제조한 부품내장기판.
  5. 제4항에 있어서,
    제2항의 상기 서브 마크 및 상기 관통홀 마크를 더 포함하는 것을 특징으로 하는 부품내장기판.
KR1020147014054A 2011-11-08 2011-11-08 부품내장기판의 제조방법 및 이 방법을 이용하여 제조한 부품내장기판 KR20140089386A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/075705 WO2013069093A1 (ja) 2011-11-08 2011-11-08 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板

Publications (1)

Publication Number Publication Date
KR20140089386A true KR20140089386A (ko) 2014-07-14

Family

ID=48288680

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147014054A KR20140089386A (ko) 2011-11-08 2011-11-08 부품내장기판의 제조방법 및 이 방법을 이용하여 제조한 부품내장기판

Country Status (6)

Country Link
US (1) US20140299367A1 (ko)
JP (1) JP5688162B2 (ko)
KR (1) KR20140089386A (ko)
CN (1) CN103918356A (ko)
TW (1) TW201340818A (ko)
WO (1) WO2013069093A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014041601A1 (ja) * 2012-09-11 2014-03-20 株式会社メイコー 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
JP2015226013A (ja) * 2014-05-29 2015-12-14 イビデン株式会社 プリント配線板およびその製造方法
JP2016025096A (ja) * 2014-07-16 2016-02-08 イビデン株式会社 プリント配線板およびその製造方法
JP2017212356A (ja) * 2016-05-26 2017-11-30 京セラ株式会社 積層型基板およびその製造方法
EP3349247B1 (en) * 2017-01-13 2020-12-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Patterned cover layer on base structure defining cavity and alignment marker
JP7239298B2 (ja) * 2018-10-23 2023-03-14 株式会社ディスコ レーザー加工方法
JP2020066015A (ja) 2018-10-23 2020-04-30 株式会社ディスコ レーザー加工方法
EP3833164A1 (en) * 2019-12-05 2021-06-09 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Compensating misalignment of component carrier feature by modifying target design concerning correlated component carrier feature
CN117119718A (zh) * 2023-04-13 2023-11-24 荣耀终端有限公司 金属件、电子设备及金属件的成型工艺

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI117369B (fi) 2004-11-26 2006-09-15 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JP4535002B2 (ja) * 2005-09-28 2010-09-01 Ｔｄｋ株式会社 半導体ｉｃ内蔵基板及びその製造方法
US8024858B2 (en) * 2008-02-14 2011-09-27 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
FI123205B (fi) * 2008-05-12 2012-12-31 Imbera Electronics Oy Piirimoduuli ja menetelmä piirimoduulin valmistamiseksi
JP4874305B2 (ja) 2008-07-22 2012-02-15 株式会社メイコー 電気・電子部品内蔵回路基板とその製造方法

Also Published As

Publication number Publication date
CN103918356A (zh) 2014-07-09
US20140299367A1 (en) 2014-10-09
WO2013069093A1 (ja) 2013-05-16
TW201340818A (zh) 2013-10-01
JP5688162B2 (ja) 2015-03-25
JPWO2013069093A1 (ja) 2015-04-02

Similar Documents

Publication Publication Date Title
KR20140089386A (ko) 부품내장기판의 제조방법 및 이 방법을 이용하여 제조한 부품내장기판
US7935893B2 (en) Method of manufacturing printed wiring board with built-in electronic component
US9526182B2 (en) Component-embedded substrate manufacturing method
US8024858B2 (en) Method of manufacturing printed wiring board with built-in electronic component
US10383224B2 (en) Method of manufacturing flexible printed circuit board with component mounting section for mounting electronic component and flexible cable sections extending in different directions from the component mounting section
EP2624673B1 (en) Substrate with built-in component and method for manufacturing substrate with built-in component
JP5955023B2 (ja) 部品内蔵印刷配線板及びその製造方法
JP2011216740A (ja) 配線板及び配線板の製造方法
WO2006056643A2 (en) Method for manufacturing an electronics module
JP2000101245A (ja) 積層樹脂配線基板及びその製造方法
JP2010251688A (ja) 部品内蔵印刷配線板及びその製造方法
KR100820633B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
TWI549582B (zh) A method for manufacturing a part-embedded substrate, and a part-embedded substrate manufactured by using the method
US9622352B2 (en) Manufacturing method for component incorporated substrate and component incorporated substrate
KR20150130886A (ko) 인쇄회로기판 및 이의 제조 방법
JP2014207322A (ja) 部品内蔵プリント配線板の製造方法、および部品内蔵プリント配線板
KR20130035018A (ko) 전자부품 내장 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid