JPWO2013069093A1 - 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板 - Google Patents

部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板 Download PDF

Info

Publication number
JPWO2013069093A1
JPWO2013069093A1 JP2013542735A JP2013542735A JPWO2013069093A1 JP WO2013069093 A1 JPWO2013069093 A1 JP WO2013069093A1 JP 2013542735 A JP2013542735 A JP 2013542735A JP 2013542735 A JP2013542735 A JP 2013542735A JP WO2013069093 A1 JPWO2013069093 A1 JP WO2013069093A1
Authority
JP
Japan
Prior art keywords
component
mark
hole
metal layer
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013542735A
Other languages
English (en)
Other versions
JP5688162B2 (ja
Inventor
圭男 今村
圭男 今村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meiko Co Ltd
Original Assignee
Meiko Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meiko Co Ltd filed Critical Meiko Co Ltd
Application granted granted Critical
Publication of JP5688162B2 publication Critical patent/JP5688162B2/ja
Publication of JPWO2013069093A1 publication Critical patent/JPWO2013069093A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H05K13/0469—Surface mounting by applying a glue or viscous material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29387—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/8212—Aligning
    • H01L2224/82121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/82132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y10T29/49135—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting and shaping, e.g., cutting or bending, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

金属層（４）上にメインマーク（Ａ，Ｂ）及び電子部品（１４）の端子（２０）と相対すべき円環状の座（６０）を形成し、ついで、メインマーク（Ａ，Ｂ）を基準にして電子部品（１４）を搭載予定領域（Ｓ）に位置決めして接着層（１８）を介して搭載した後、電子部品（１４）及びメインマーク（Ａ，Ｂ）を絶縁基板（３４）内に埋設し、その後、金属層（４）の一部を除去し、メインマーク（Ａ，Ｂ）及び座（６０）をそれぞれ露出させる第１及び第２のウィンドウ（Ｗ１，Ｗ２）を形成し、露出したメインマーク（Ａ，Ｂ）を基準にして座（６０）の中央貫通孔（６２）内の接着層（１８）にレーザーを照射し、端子（２０）まで到達するレーザービアホール（４６）を形成し、このレーザービアホール（４６）に銅を充填して形成した導通ビア（４７）を介して端子（２０）と電気的に接続された金属層（４）を配線パターン（５０）に形成する。

Description

本発明は、電気又は電子的な部品を基板内に埋め込んだ部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板に関する。
近年、電子回路基板に表面実装された部品の高密度化、即ち、電子回路基板の高機能化に伴い、電子部品を絶縁層である絶縁基板内に埋め込んだ構造の部品内蔵基板が注目されている。この部品内蔵基板の絶縁基板の表面には配線パターンが形成されており、この配線パターンの所定位置に他の各種電子部品が表面実装されることで、部品内蔵基板はモジュール基板として使用することができる。また、部品内蔵基板は、ビルドアップ法により部品内蔵多層回路基板を製造するときのコア基板として使用することもできる。
上記した部品内蔵基板においては、前記配線パターンと、前記絶縁基板内の電子部品の端子とを電気的に接続する必要があり、この接続には、半田を用いることが知られている（例えば、特許文献１参照）。
ところで、モジュール基板や多層回路基板の製造過程においては、数度にわたって各種電子部品の表面実装が行われる。通常、電子部品の表面実装には、リフロー方式の半田付けが行われるので、部品内蔵基板は、表面実装の度にリフロー炉に投入され、半田が溶ける温度まで加熱される。このため、特許文献１の部品内蔵基板における前記絶縁基板内の接続部は、半田の溶融温度まで数度にわたって加熱されるので、前記接続部の信頼性が低下する虞がある。
そこで、部品内蔵基板における前記接続部の信頼性を向上させるために、絶縁基板内での接続部の電気的接続を半田に代えて銅めっきにより行うことが知られている（例えば、特許文献２参照）。つまり、銅の融点は、半田の融点より高いので、部品内蔵基板がリフロー炉に投入されても接続部が溶けることはなく、前記接続部の信頼性は維持される。
詳しくは、特許文献２の製造方法は、以下の通りである。
まず、銅箔等の金属層上に絶縁層が積層され、層状体が形成される。この層状体にガイド孔が形成され、更に、このガイド孔を基準にして前記層状体には、接続孔が形成される。この接続孔は、前記絶縁層上に配設されるべき基板内部品の領域に形成される。この接続孔内には後工程にて銅が充填され、充填された銅は基板内部品の端子と配線パターンとを電気的に接続する金属ジョイントを形成する。その後、前記領域に接着剤が塗布され、この接着剤を利用して絶縁層の上に基板内部品が固定される。このときの基板内部品の位置決めには、前記接続孔が利用される。ここで、前記基板内部品は、その端子が前記接続孔と対応するように位置決めされる。なお、前記接続孔には、前記接着剤が流れ込んでいる。
ついで、層状体の絶縁層には絶縁基板となるべきプリプレグ等の絶縁基材が積層され、この時点で、絶縁基材内に基板内部品を埋設した絶縁基板が形成される。得られた絶縁基板は、一方の面に前記層状体の前記金属層が存在しており、この金属層の外面には前記接続孔が開口している。この状態の絶縁基板に対し、前記金属層の外面側から前記接続孔内の接着剤を除去して前記基板内部品の端子を接続孔内で露出させたのち、前記接続孔を含め、前記金属層の外面の全体に銅のめっき処理を施す。これにより、前記接続孔内には、銅が成長して充填され絶縁基板の表面に位置付けられた金属層と基板内部品の端子とが電気的に接続される。この後、絶縁基板表面の金属層の一部をエッチングして配線パターンを形成することにより部品内蔵基板が形成される。
特開２０１０−０２７９１７号公報 特表２００８−５２２３９６号公報
ところで、上記した製造方法においては、前記基板内部品を固定する接着剤は、前記領域に塗布された際、上述したように一部が前記接続孔内へ流れ込む。その結果、接着層の厚さが薄くなり、以下のような不具合が生じる虞がある。
まず、接着剤は、硬化した後の接着層の強度を維持するためフィラーを含むものが通常用いられている。しかし、接着層の厚さがフィラーのサイズよりも薄くなると、フィラーが接着層から脱落しやすくなり所要の強度が得られなくなることがある。
また、接着層は、絶縁層としても用いられるので、その厚さが薄くなりすぎると所要の絶縁性の確保が困難となることがある。
このため、上記した製造方法においては、接続孔内へ流れ込みやすい低粘度タイプ、あるいは、チクソトロピー性の低いタイプの接着剤は適しておらず、用いることのできる接着剤が限定される。
本発明は、上記の事情に基づいてなされたものであり、その目的とするところは、内蔵された部品の端子に対して配線パターンとの電気的接続に用いられる接続孔を精度良く位置決めして形成できるとともに、部品を固定する接着剤の選択の幅を拡げることができる部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板を提供することにある。
上記目的を達成するために、本発明によれば、表面に配線パターンを有する絶縁基板内に内蔵された電気又は電子的な部品を含み、この部品の端子が前記配線パターンと電気的に接続されている、部品内蔵基板の製造方法において、支持板上に金属層を形成し、この金属層が前記支持板に接する第１面及びこの第１面とは反対側の第２面を含み、この第２面が前記部品のための搭載予定領域及びこの搭載予定領域以外の非搭載領域を有する、金属層形成工程と、前記第２面の前記非搭載領域に金属のメインマークを形成するマーク形成工程と、前記第２面の前記搭載予定領域に前記メインマークの形成と同時に中央貫通孔を有する金属の座を形成する座形成工程と、前記搭載予定領域及び前記座に絶縁性の接着剤を塗布して接着層を形成し、この接着層が前記座の前記中央貫通孔の位置に前記中央貫通孔内を前記接着剤で満たした充填域を有する、接着剤塗布工程と、前記メインマークを基準にして前記部品を位置決めし、前記部品の前記端子が前記充填域に接した状態で、前記接着層上に前記部品を搭載する部品搭載工程と、前記第２面上に、前記部品及び前記メインマークを埋設させる前記絶縁基板としての埋設層を形成する埋設層形成工程と、前記金属層から前記支持板を剥離させ、この剥離により前記金属層の第１面を露出させる剥離工程と、露出された第１面側から前記金属層の一部を除去し、前記金属層に少なくとも前記メインマークを露出させる第１のウィンドウ及び少なくとも前記座の前記中央貫通孔を露出させる第２のウィンドウをそれぞれ形成するウィンドウ形成工程と、露出された前記メインマークを基準にして前記部品の端子の位置を特定し、露出した前記座の前記貫通孔内を満たしている前記充填域の前記接着剤を除去し、前記充填域に前記端子まで到達するビアホールを形成するビアホール形成工程と、前記ビアホールにめっき処理を施し、この後、前記ビアホール及び前記第２のウィンドウ内に金属を充填することにより前記端子と前記金属層とを電気的に接続する導通ビアを形成する導通ビア形成工程と、前記金属層を前記配線パターンに形成するパターン形成工程とを備えていることを特徴とする部品内蔵基板の製造方法が提供される。
ここで、前記部品内蔵基板の製造方法は、前記マーク形成工程は、金属のサブマークを前記メインマークと同時に前記第２面の非搭載領域に形成し、前記剥離工程と前記ウィンドウ形成工程との間にて、前記サブマークをＸ線を用いて特定し、前記金属層、前記サブマーク及び前記埋設層を共に貫通する貫通孔マークを形成する貫通孔マーク形成工程を更に備え、前記ウィンドウ形成工程は、前記貫通孔マークを基準にして前記第１のウィンドウ及び第２のウィンドウを形成する態様とすることが好ましい。
また、好ましくは、前記メインマーク、サブマーク及び前記座は、めっきレジスト膜を用いたパターンめっきにより形成される態様とする。
また、本発明によれば、上記した部品内蔵基板の製造方法を用いて製造した部品内蔵基板が提供される。
ここで、前記部品内蔵基板は、前記サブマーク及び前記貫通孔マークを更に備えている構成とすることが好ましい。
本発明に係る部品内蔵基板の製造方法は、金属層に形成したメインマークを用いて電気又は電子的な部品の位置決めを行い、後工程にて形成されるビアホールは前記メインマークと同時に形成される前記座の前記中央貫通孔内の樹脂を除去することで形成される。従って、形成されるビアホールの位置は前記座の前記中央貫通孔によるものとなる。つまり、前記座と同時に形成されるメインマークを用いて行なわれる前記部品の位置決めは、前記座の位置すなわちビアホールの位置に向けて行なうこととなるため、前記部品と前記部品の端子への電気的な接続を行なうビアホールの位置決めは、極めて高い位置精度での対応が可能となる。
また、本発明においては、メインマークと同時に形成された座が前記部品と前記金属層（配線パターン）との間のスペースを確保するスペーサとして機能するので、前記部品と前記金属層との間の接着層の厚さを一定に保つことができる。この結果、優れた接着強度及び絶縁性を有する接着層を安定して得ることができる。しかも、この座は、中央貫通孔を有しており、この中央貫通孔と搭載される前記部品の端子の位置とが合致しているので、中央貫通孔内の接着層の充填域を除去することにより、設計通りの正確な位置にビアホールを形成することができる。
また、本発明に係る部品内蔵基板の製造方法は、前記部品を前記金属層に接着剤を介して搭載した後に、当該接着剤を硬化させた接着層を得る。前記金属層には予め孔をあけることは行わないので、未硬化の接着剤が孔から流れ落ちることはない。このため、得られる接着層の厚さを所要の厚さとすることができ、設計通りの接着強度及び絶縁性を確保することができる。つまり、本発明によれば、接着剤の選択の幅が広がる。
更に、本発明においては、マーク形成工程にて、サブマークを前記メインマークと同時に形成し、前記ウィンドウ形成工程の前に、前記サブマークをＸ線を用いて特定し、前記金属層、前記サブマーク及び前記埋設層を共に貫通する貫通孔マークを形成する。この貫通孔マークを基準にすれば、金属層に隠れているメインマークの位置及び前記部品の端子に対応する位置は、簡単に特定することができるので、前記第１のウィンドウ及び第２のウィンドウを容易に形成することができる。
また、本発明においては、前記メインマーク、サブマーク及び前記座は、めっきレジスト膜を用いたパターンめっきにより形成されるので、従来より一般的に使用されているプリント基板製造設備にて簡単に形成できる。このため、本発明は、部品内蔵基板全体としての生産効率向上に寄与する。
また、本発明の部品内蔵基板は、上記した製造方法により得られるので、内蔵される部品と配線パターンとの位置決め精度が極めて高く、不良品の発生率が低い。
本発明の実施形態に係る部品内蔵基板の製造方法において、支持板の金属層上にマーク及び座が形成されるまでの手順を概略的に示す断面図である。 図２の座を概略的に示す斜視図である。 図１（ｅ）の金属層上に接着剤を供給した状態を概略的に示す断面図である。 図３の接着剤上に電子部品を搭載した状態を概略的に示す断面図である。 電子部品が搭載された金属層上に絶縁基材及び銅箔を積層する状態を概略的に示す断面図である。 電子部品が搭載された金属層上に絶縁基材及び銅箔を積層し一体化した状態を概略的に示す断面図である。 金属層から支持板を剥離した状態を概略的に示す断面図である。 中間体にＸ線孔加工を施した状態を概略的に示す断面図である。 図８の中間体にウィンドウを形成した状態を概略的に示す断面図である。 図９の中間体にレーザービアホールを形成した状態を概略的に示す断面図である。 図９の中間体にレーザーを照射している状態を概略的に示す断面図である。 図１０の中間体にめっき処理を施した状態を概略的に示す断面図である。 本発明の実施形態に係る部品内蔵基板を概略的に示す断面図である。
絶縁基板内に電子部品（以下、基板内部品という）１４を内蔵した部品内蔵基板につき、本発明に係る部品内蔵基板の製造方法を適用して製造する手順を以下に説明する。
本発明においては、まず、支持板上に金属層を形成する（金属層形成工程）。
本工程では、図１（ａ）に示すように、支持板２を用意する。この支持板２は、例えばステンレス鋼製の薄板である。そして、図１（ｂ）に示すように、支持板２上に薄膜からなる第１金属層４を形成する。この第１金属層４は、例えば、電解めっきにより得られる銅めっき膜からなる。このようにして銅張り鋼板６を得る。ここで、第１金属層４において、支持板２に接している面を第１面３とし、この第１面３とは反対側の面を第２面５とする。また、この第２面５は、基板内部品１４のための搭載予定領域Ｓ及びこの搭載予定領域以外の非搭載領域Ｎを有している。
次いで、銅張り鋼板６上に銅製の柱状体からなる位置決め用のマークを形成する（マーク形成工程）と同時に銅製の環状体からなる座を形成する（座形成工程）。
詳しくは、図１（ｃ）に示すように、準備した銅張り鋼板６の第１金属層４上にマスク層８を形成する。このマスク層８は、例えば、所定厚みのドライフィルムからなるめっきレジストであり、所定位置に所定形状の開口１０が設けられており、この開口１０から金属層４が露出している。そして、このようなマスク層８を有する銅張り鋼板６に対し銅の電解めっきを施すことにより、前記した露出部分に銅７を優先的に析出させる（図１（ｄ））。この後、マスク層８としてのドライフィルムを除去することにより、第１金属層４の第２面５上の所定位置に銅ポストが形成される（図１（ｅ））。この銅ポストとしては、円柱状をなす位置決め用のマーク１２及び円環状をなす座６０が形成される。ここで、座６０は、詳しくは、図２に示すように、扁平な円柱体の中心に中央貫通孔６２を有する形状をなしている。なお、これら銅ポストは、ドライフィルムの高さと同じ高さで形成されるが、少なくとも座６０は、その高さが、後工程で形成される接着層１８に求められる厚さと同じ寸法に設定されている。
マーク１２の設置位置としては、非搭載領域Ｎにおいて任意に選定することができるが、絶縁基板内に内蔵すべき基板内部品１４の位置決めを行う光学系位置決め装置（図示せず）の光学系センサーが認識しやすい位置に設けることが好ましい。本実施形態においては、図１（ｅ）に示すように、マーク１２は、基板内部品１４が搭載される予定の搭載予定領域Ｓを挟むように銅張り鋼板６の両端部の非搭載領域Ｎに２個ずつ形成した。ここで、各マークにつき、図１（ｅ）中、搭載予定領域Ｓに近い側に位置付けられたものをインサイドマーク（メインマーク）Ａ，Ｂ、これらインサイドマークＡ，Ｂを挟んで搭載予定領域Ｓとは反対側に位置付けられたものをアウトサイドマーク（サブマーク）Ｃ，Ｄと称する。
一方、座６０の設置位置は、搭載予定領域Ｓ内で、且つ、基板内部品１４の端子２０が位置付けられるべき端子位置ｔに中央貫通孔６２が相対するように位置付けられる位置とする。
次に、搭載予定領域Ｓに接着剤１６を供給する（接着剤塗布工程）。
まず、図３に示すように、金属層４上の部品の搭載予定領域Ｓに絶縁性の接着層となるべき接着剤１６が供給される。このとき、供給される接着剤１６の形態としては、特に限定されるものではなく、低粘度タイプあるいは高粘度タイプのペースト状の接着剤１６を所定厚さで塗布する形態をとることができる。本実施形態では、低粘度タイプの接着剤１６を用い、図３に示すように、僅かに座６０を覆う程度の厚さで、搭載予定領域Ｓの全体を覆うように塗布する。ここで、座６０の中央貫通孔６２内にも接着剤１６が導入され、中央貫通孔６２は接着剤１６で満たされた状態とする。これにより、接着層は、中央貫通孔６２内を接着剤で満たした充填域６３を有する。
中央貫通孔６２は、図３から明らかなように、一方端（図３中下側）が金属層４により塞がれているので、接着剤１６は、中央貫通孔６２内に留まる。ここで、接着剤１６は、搭載予定領域Ｓの全体を覆っていればよく、接着剤１６の位置決め精度は、比較的低くてもよい。なお、接着剤１６の位置決めを行う際、インサイドマークＡ，Ｂを基準にして搭載予定領域Ｓを特定し、特定された位置に接着剤１６を塗布すると接着剤１６の位置決め精度は向上するので好ましい。
上記した接着剤１６は、硬化して所定厚さの接着層１８となる。得られる接着層１８は、基板内部品１４を所定位置に固定するとともに、所定の絶縁性を有している。接着剤１６としては、硬化後に所定の接着強度及び所定の絶縁性とを発揮するものであれば格別限定されないが、例えば、紫外線硬化型のエポキシ系樹脂又はポリイミド系樹脂にフィラーを添加したもの、熱硬化型のエポキシ系樹脂又はポリイミド系樹脂にフィラーを添加したもの等が用いられる。このフィラーとしては、例えば、シリカ（二酸化ケイ素）、ガラス繊維等の微粉末が用いられる。本実施形態においては、熱硬化型のエポキシ系樹脂にシリカの微粉末を添加した低粘度タイプの接着剤を使用した。
次に、銅張り鋼板６上に接着剤１６を介して基板内部品１４を搭載する（部品搭載工程）。
まず、図４に示すように、搭載予定領域Ｓに塗布された接着剤１６の上に基板内部品１４を搭載する。ここで、基板内部品１４は、図４から明らかなように、ＩＣチップ等（図示せず）が樹脂で覆われた直方体状のパッケージ部品であり、このパッケージ部品の下部には複数の端子２０が設けられている。この基板内部品１４は、インサイドマークＡ，Ｂを基準にして搭載予定領域Ｓに位置決めされる。詳しくは、基板内部品１４は、基板内部品１４の端子２０が座６０の中央貫通孔６２と相対する位置に配置される位置に位置決めされ、端子２０が充填域６３と接した状態となる。そして、基板内部品１４は、第１金属層４側に押圧され、その下面１５が座６０の上端部に当接する。これにより、第１金属層４の第２面５と基板内部品１４の下面１５との間には、所定厚みのスペースが確保される。この後、接着剤１６は、所定温度に加熱されて硬化し接着層１８となる。これにより、接着層１８の厚さは、設計通りの厚さとなり、所要の接着強度と絶縁性が確保される。その結果、基板内部品１４は所定位置に固定される。
次に、絶縁基材を積層して基板内部品１４、インサイドマークＡ，Ｂ及びアウトサイドマークＣ，Ｄの埋設を行う（埋設層形成工程）。
まずは、図５に示すように、絶縁基材２２，２４を用意する。これら絶縁基材２２，２４は、互いに樹脂製である。ここで、絶縁基材２２，２４は、ガラス繊維に未硬化状態の熱硬化性樹脂を含浸させたシート状をなすいわゆるプリプレグが好適に用いられる。絶縁基材２２は、貫通孔３０を有している。この貫通孔３０は、基板内部品１４が挿通可能な大きさに形成されている。この貫通孔３０に基板内部品１４を通すようにして第１金属層４上に絶縁基材２２を積層し、その上側に絶縁基材２４を重ね、更にその上側に第２金属層２８となるべき銅箔を重ねた後、全体をホットプレスする。
これにより、プリプレグの未硬化状態の熱硬化性樹脂は、加圧されて貫通孔３０等の隙間に充填された後、ホットプレスの熱により硬化する。その結果、図６に示すように、絶縁基材２２，２４からなる絶縁基板３４が形成され、基板内部品１４は絶縁基板３４内に埋設される。ここで、絶縁基材２２には、予め貫通孔３０が設けられているため（図５参照）、ホットプレスを行う際に基板内部品１４にかかる圧力を緩和することができる。このため、大型の基板内部品１４であっても絶縁基板内に埋設することができる。
次いで、図７に示すように、支持板２を剥離させる（剥離工程）。
本工程では、第１金属層４から支持板２を剥離させ、この剥離により第１金属層４の第１面３を露出させる。これにより部品内蔵基板の中間体４０が得られる。この中間体４０は、内部に基板内部品１４を含む絶縁基板３４と、この絶縁基板３４の一方の面（下面）３６に形成された第１金属層４と、他方の面（上面）３８に形成された第２金属層２８とを備えている。
次に、得られた中間体４０に対し、第１金属層４の所定箇所を除去してウィンドウを形成する（ウィンドウ形成工程）。
まずは、図８に示すように、アウトサイドマークＣ，Ｄの位置を検出し、両金属層４，２８、絶縁基板３４及びアウトサイドマークＣ，Ｄを共に貫通する基準孔（貫通孔マーク）４２，４２をドリルを用いて形成する。ここで、アウトサイドマークＣ，Ｄの位置検出は、通常のＸ線孔加工の際に用いられるＸ線照射装置（図示せず）を用いて行われる。
この後、基準孔４２を基準として、インサイドマークＡ，Ｂが存在する部分及び座６０が存在する部分（以下、座存在部という）Ｔを特定し、特定した箇所につき、第１金属層４の第１面３側から第１金属層４の一部を通常用いられるエッチング法により除去する。これにより、インサイドマークＡ，Ｂと共に絶縁基板３４を部分的に露出させる第１ウィンドウＷ１及び座存在部Ｔを含む接着層１８の部位を露出させる第２ウィンドウＷ２が形成される。このとき、第１ウィンドウＷ１は、図９に示すように、これらインサイドマークＡ，Ｂよりも大きめに形成する。これにより、第１ウィンドウＷ１では、インサイドマークＡ，Ｂの全体を容易に認識できる。一方、第２ウィンドウＷ２では、座６０の中央貫通孔６２の充填域６３が完全に露出していればよく、座６０の全体が露出していなくても構わない。なお、本実施形態においては、第１ウィンドウＷ１及び第２ウィンドウＷ２のどちらも、インサイドマークＡ，Ｂの全体及び座６０の全体が露出するように比較的大きめに形成した。この場合、ウィンドウを形成する際の位置決め精度を高めなくてよく、生産効率の向上に寄与するので好ましい。
次に、座６０の中央貫通孔６２内の接着層１８の充填域６３を除去し、この充填域６３にビアホールを形成する（ビアホール形成工程）。
まず、露出したインサイドマークＡ，Ｂを光学系位置決め装置（図示せず）の光学系センサーで認識する。そして、インサイドマークＡ，Ｂの位置を基準として接着層１８で隠れている基板内部品１４の端子２０の位置を特定する。その後、特定した端子位置に向けてレーザー、例えば、炭酸ガスレーザーを照射し、基板内部品１４の端子２０を露出させるべく接着層１８の充填域６３を除去していく。前記レーザーは、ある程度の幅の照射範囲Ｒをもって照射され、照射範囲Ｒ内の接着層１８を除去することができる。
本発明においては、基板内部品１４の端子２０の位置は、座６０の中央貫通孔６２と合致しているので、中央貫通孔６２を含む座６０の下端面に向けてレーザーが照射される。これにより中央貫通孔６２内の接着層１８の充填域６３は除去され、中央貫通孔６２は、端子２０まで到達するレーザービアホール（以下、ＬＶＨという）４６に形成される（図１０）。ここで、座６０の中央貫通孔６２の位置と、基板内部品１４の端子２０の位置とは予め正確に位置合わせしてあるので、中央貫通孔６２内の接着層１８の充填域６３が除去されれば、設計通りの正確な位置にＬＶＨ４６を形成することができる。ここで、本発明においては、仮に、レーザーの照射範囲Ｒが、図１１中の矢印Ｘで示すように多少ずれても、金属製の座６０がマスクとなるので、予め設定した箇所以外の接着層１８を除去することは防止され、中央貫通孔６２内の接着層１８の充填域６３を優先的に除去できる。よって、本発明は、正確な位置にＬＶＨ４６をより安定的に形成することができる。なお、図１１中の参照符号Ｐで示す一点鎖線はレーザーの照射範囲の中心軸線を表す。
上記した態様から明らかなように、本発明においては、基板内部品１４の位置決めに使用したインサイドマークＡ，ＢをＬＶＨ４６の形成に再度使用することを特徴としている。このため、極めて高い位置決め精度を発揮することができ、接着層１８に隠れている端子２０に対し、正確な位置にＬＶＨ４６を形成することができる。
次に、ＬＶＨ４６が形成された中間体４０にめっき処理を施した後、ＬＶＨ４６内に銅を充填し、基板内部品１４の端子２０と第１金属層４とを電気的に接続する導通ビアを形成する（導通ビア形成工程）。
まず、ＬＶＨ４６内も含め第１ウィンドウＷ１及び第２ウィンドウＷ２内に銅の無電解めっき処理を施す。これにより、第１ウィンドウＷ１及び第２ウィンドウＷ２において部分的に露出している絶縁基板３４及び接着層１８の表面、ＬＶＨ４６の内壁面及び基板内部品１４の端子２０の表面を銅で覆う。その後、銅の電解めっき処理を施し、図１２に示すように、ＬＶＨ４６内を含め第１金属層４の全体を覆う銅のめっき層４８を成長させる。これにより、ＬＶＨ４６内は銅で充填されて導通ビア４７が形成され、この導通ビア４７が第１金属層４と一体化し、基板内部品１４の端子２０と第１金属層４とが電気的に接続される。
次に、絶縁基板３４の表面の第１金属層４及び第２金属層２８の一部を除去し、所定の配線パターン５０を形成する（パターン形成工程）。
両金属層４，２８の一部の除去は、通常のエッチング法が用いられる。これにより、図１３に示すような、表面に所定の配線パターン５０を有する絶縁基板３４内に、この配線パターン５０と電気的に接続された端子２０を有する基板内部品１４が内蔵されている部品内蔵基板１が得られる。
本発明においては、搭載予定領域Ｓの金属層４に予め孔をあけることは行わないので、金属層４の下側に接着剤が流れ落ちることはない。よって、粘度の低いタイプの接着剤を使用することができる。
以上のようにして得られた部品内蔵基板１は、表面に他の電子部品を表面実装してモジュール基板とすることができる。また、この部品内蔵基板１をコア基板として、通常行われるビルドアップ法を用いて多層回路基板を形成することもできる。
なお、上記した実施形態では、基板内部品１４の位置決め及びＬＶＨの位置決めのマークとしてインサイドマークＡ及びインサイドマークＢの両方を用いているが、本発明は、この実施形態に限定されるものではなく、基板内部品１４及びＬＶＨの位置決めには、インサイドマークＡ及びインサイドマークＢのうちのどちらか一方だけ用いる態様でもよい。本発明は、基板内部品の位置決め及びＬＶＨを設ける際の端子の位置の特定に同一マークを使用することに特徴があり、インサイドマークＡ及びインサイドマークＢのうちのどちらか一方だけを用いても十分高い位置決め精度を発揮できる。上記した実施形態では、位置決め精度がより向上する好ましい態様として、インサイドマークＡ及びインサイドマークＢの両方を使用する態様につき説明した。
また、本発明は、位置決め用のマークを搭載予定領域Ｓの近傍に設ける態様に限定されるものではなく、位置決め用のマークを搭載予定領域Ｓから離れた部分に設けても構わない。このように、位置決め用のマークを搭載予定領域Ｓから離れた部分に設ける態様は、例えば、大判のワークに部品内蔵基板（ピース）を複数個作り込む際に採用される。詳しくは、このワークは、周縁に大枠部を備えた基板であり、この大枠部の内側に複数個のシートが形成される。各シートは、それぞれの周縁に小枠部を備えており、この小枠部の内側に複数個のピースが形成される。そして、最終的には、各ピースが切り取られ、個々の部品内蔵基板が得られる。このようなワークにおいては、例えば、前記小枠部にメインマーク（インサイドマーク）が形成され、前記大枠部にサブマーク（アウトサイドマーク）が形成される。このように、大判のワークにおいては、上記した大枠部及び小枠部といったピース（搭載予定領域Ｓ）から離れた部分にメインマーク及びサブマーク（位置決め用のマーク）が形成され、これらマークを基準にして部品の位置決め及びＬＶＨを設ける際の端子の位置の特定が行われる。
また、本発明において、絶縁基板内に内蔵される部品としては、パッケージ部品に限定されるものではなく、チップ部品等他の各種電子部品を対象とすることができる。
１ 部品内蔵基板
２ 支持板
３ 第１面
４ 第１金属層
５ 第２面
６ 銅張り鋼板
８ マスク層
１２ マーク
１４ 電子部品（基板内部品）
１６ 接着剤
１８ 接着層
２０ 端子
３４ 絶縁基板
４０ 中間体
４６ レーザービアホール（ＬＶＨ）
４７ 導通ビア
５０ 配線パターン
６０ 座
６３ 充填域
Ｎ 非搭載領域
Ｓ 搭載予定領域

Claims (5)

  1. 表面に配線パターンを有する絶縁基板内に内蔵された電気又は電子的な部品を含み、この部品の端子が前記配線パターンと電気的に接続されている、部品内蔵基板の製造方法において、
    支持板上に金属層を形成し、この金属層が前記支持板に接する第１面及びこの第１面とは反対側の第２面を含み、この第２面が前記部品のための搭載予定領域及びこの搭載予定領域以外の非搭載領域を有する、金属層形成工程と、
    前記第２面の前記非搭載領域に金属のメインマークを形成するマーク形成工程と、
    前記第２面の前記搭載予定領域に前記メインマークの形成と同時に中央貫通孔を有する金属の座を形成する座形成工程と、
    前記搭載予定領域及び前記座に絶縁性の接着剤を塗布して接着層を形成し、この接着層が前記座の前記中央貫通孔の位置に前記中央貫通孔内を前記接着剤で満たした充填域を有する、接着剤塗布工程と、
    前記メインマークを基準にして前記部品を位置決めし、前記部品の前記端子が前記充填域に接した状態で、前記接着層上に前記部品を搭載する部品搭載工程と、
    前記第２面上に、前記部品及び前記メインマークを埋設させる前記絶縁基板としての埋設層を形成する埋設層形成工程と、
    前記金属層から前記支持板を剥離させ、この剥離により前記金属層の第１面を露出させる剥離工程と、
    露出された第１面側から前記金属層の一部を除去し、前記金属層に少なくとも前記メインマークを露出させる第１のウィンドウ及び少なくとも前記座の前記中央貫通孔を露出させる第２のウィンドウをそれぞれ形成するウィンドウ形成工程と、
    露出された前記メインマークを基準にして前記部品の端子の位置を特定し、露出した前記座の前記貫通孔内を満たしている前記充填域の前記接着剤を除去し、前記充填域に前記端子まで到達するビアホールを形成するビアホール形成工程と、
    前記ビアホールにめっき処理を施し、この後、前記ビアホール及び前記第２のウィンドウ内に金属を充填することにより前記端子と前記金属層とを電気的に接続する導通ビアを形成する導通ビア形成工程と、
    前記金属層を前記配線パターンに形成するパターン形成工程と
    を備えていることを特徴とする部品内蔵基板の製造方法。
  2. 前記マーク形成工程は、金属のサブマークを前記メインマークと同時に前記第２面の非搭載領域に形成し、
    前記剥離工程と前記ウィンドウ形成工程との間にて、前記サブマークをＸ線を用いて特定し、前記金属層、前記サブマーク及び前記埋設層を共に貫通する貫通孔マークを形成する貫通孔マーク形成工程を更に備え、
    前記ウィンドウ形成工程は、前記貫通孔マークを基準にして前記第１のウィンドウ及び第２のウィンドウを形成することを特徴とする請求項１に記載の部品内蔵基板の製造方法。
  3. 前記メインマーク、サブマーク及び前記座は、めっきレジスト膜を用いたパターンめっきにより形成されることを特徴とする請求項１又は２に記載の部品内蔵基板の製造方法。
  4. 請求項１に記載の製造方法を用いて製造した部品内蔵基板。
  5. 請求項２の前記サブマーク及び前記貫通孔マークを更に備えていることを特徴とする請求項４に記載の部品内蔵基板。
JP2013542735A 2011-11-08 2011-11-08 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板 Expired - Fee Related JP5688162B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/075705 WO2013069093A1 (ja) 2011-11-08 2011-11-08 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板

Publications (2)

Publication Number Publication Date
JP5688162B2 JP5688162B2 (ja) 2015-03-25
JPWO2013069093A1 true JPWO2013069093A1 (ja) 2015-04-02

Family

ID=48288680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013542735A Expired - Fee Related JP5688162B2 (ja) 2011-11-08 2011-11-08 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板

Country Status (6)

Country Link
US (1) US20140299367A1 (ja)
JP (1) JP5688162B2 (ja)
KR (1) KR20140089386A (ja)
CN (1) CN103918356A (ja)
TW (1) TW201340818A (ja)
WO (1) WO2013069093A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2897447A4 (en) * 2012-09-11 2016-05-25 Meiko Electronics Co Ltd METHOD FOR PRODUCING A SUBSTRATE WITH AN EMBEDDED COMPONENT AND SUBSTRATE PRODUCED IN THIS METHOD WITH AN EMBEDDED COMPONENT
JP2015226013A (ja) * 2014-05-29 2015-12-14 イビデン株式会社 プリント配線板およびその製造方法
JP2016025096A (ja) * 2014-07-16 2016-02-08 イビデン株式会社 プリント配線板およびその製造方法
JP2017212356A (ja) * 2016-05-26 2017-11-30 京セラ株式会社 積層型基板およびその製造方法
EP3349247B1 (en) * 2017-01-13 2020-12-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Patterned cover layer on base structure defining cavity and alignment marker
JP7239298B2 (ja) * 2018-10-23 2023-03-14 株式会社ディスコ レーザー加工方法
JP2020066015A (ja) 2018-10-23 2020-04-30 株式会社ディスコ レーザー加工方法
EP3833164A1 (en) * 2019-12-05 2021-06-09 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Compensating misalignment of component carrier feature by modifying target design concerning correlated component carrier feature
CN117119718A (zh) * 2023-04-13 2023-11-24 荣耀终端有限公司 金属件、电子设备及金属件的成型工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123797A (ja) * 2005-09-28 2007-05-17 Tdk Corp 半導体ｉｃ内蔵基板及びその製造方法
JP2009194382A (ja) * 2008-02-14 2009-08-27 Ibiden Co Ltd プリント配線板の製造方法
JP2011523773A (ja) * 2008-05-12 2011-08-18 インベラ エレクトロニクス オサケユキチュア 回路モジュールおよびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI117369B (fi) 2004-11-26 2006-09-15 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JP4874305B2 (ja) 2008-07-22 2012-02-15 株式会社メイコー 電気・電子部品内蔵回路基板とその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123797A (ja) * 2005-09-28 2007-05-17 Tdk Corp 半導体ｉｃ内蔵基板及びその製造方法
JP2009194382A (ja) * 2008-02-14 2009-08-27 Ibiden Co Ltd プリント配線板の製造方法
JP2011523773A (ja) * 2008-05-12 2011-08-18 インベラ エレクトロニクス オサケユキチュア 回路モジュールおよびその製造方法

Also Published As

Publication number Publication date
TW201340818A (zh) 2013-10-01
US20140299367A1 (en) 2014-10-09
JP5688162B2 (ja) 2015-03-25
KR20140089386A (ko) 2014-07-14
CN103918356A (zh) 2014-07-09
WO2013069093A1 (ja) 2013-05-16

Similar Documents

Publication Publication Date Title
JP5688162B2 (ja) 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
JP5698377B2 (ja) 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
JP5855905B2 (ja) 多層配線基板及びその製造方法
US8024858B2 (en) Method of manufacturing printed wiring board with built-in electronic component
JP2000101245A (ja) 積層樹脂配線基板及びその製造方法
JP5955023B2 (ja) 部品内蔵印刷配線板及びその製造方法
JP2010251688A (ja) 部品内蔵印刷配線板及びその製造方法
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
TWI466610B (zh) 封裝結構及其製作方法
JP6033872B2 (ja) 部品内蔵基板の製造方法
JP2012216575A (ja) 部品内蔵印刷配線板及びその製造方法
JP5047906B2 (ja) 配線基板の製造方法
TWI777958B (zh) 多層線路板的製造方法
JP2012204749A (ja) リジッドフレキシブルプリント配線板及びその製造方法
JP2019121766A (ja) プリント配線板およびその製造方法
JP2020017634A (ja) 多層プリント配線板の製造方法、および多層プリント配線板
JP2005109188A (ja) 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法
JP2010109198A (ja) 配線基板の製造方法
JP2006049457A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2005259730A (ja) 回路基板、多層回路基板、回路基板の製造方法および多層回路基板の製造方法
JP2014116485A (ja) 多層配線基板の製造方法
KR20150130886A (ko) 인쇄회로기판 및 이의 제조 방법
JP2014192354A (ja) 部品実装プリント配線板の製造方法、および部品実装プリント配線板
JP2019161104A (ja) プリント配線板およびその製造方法
JP2004221131A (ja) 両面プリント配線板の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150123

R150 Certificate of patent or registration of utility model

Ref document number: 5688162

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees