JP2007123797A - 半導体ｉｃ内蔵基板及びその製造方法 - Google Patents

半導体ｉｃ内蔵基板及びその製造方法 Download PDF

Info

Publication number
JP2007123797A
JP2007123797A JP2006050475A JP2006050475A JP2007123797A JP 2007123797 A JP2007123797 A JP 2007123797A JP 2006050475 A JP2006050475 A JP 2006050475A JP 2006050475 A JP2006050475 A JP 2006050475A JP 2007123797 A JP2007123797 A JP 2007123797A
Authority
JP
Japan
Prior art keywords
semiconductor
resin layer
substrate
built
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006050475A
Other languages
English (en)
Other versions
JP4535002B2 (ja
Inventor
Kenichi Kawabata
賢一 川畑
Takaaki Morita
高章 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2006050475A priority Critical patent/JP4535002B2/ja
Priority to EP06254920.9A priority patent/EP1770776B1/en
Priority to TW095135324A priority patent/TW200721419A/zh
Priority to US11/527,829 priority patent/US7544537B2/en
Priority to CN2006101599557A priority patent/CN1941339B/zh
Priority to KR1020060094814A priority patent/KR101176814B1/ko
Publication of JP2007123797A publication Critical patent/JP2007123797A/ja
Priority to US12/435,385 priority patent/US8026614B2/en
Application granted granted Critical
Publication of JP4535002B2 publication Critical patent/JP4535002B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 電極ピッチが非常に狭い半導体ＩＣを埋め込むのに好適な半導体ＩＣ内蔵基板を提供する。
【解決手段】 主面１２０ａにスタッドバンプ１２１が設けられた半導体ＩＣ１２０と、半導体ＩＣ１２０の主面１２０ａを覆う第１の樹脂層１１１と、半導体ＩＣ１２０の裏面１２０ｂを覆う第２の樹脂層１１２とを備える。半導体ＩＣ１２０のスタッドバンプ１２１は、第１の樹脂層１１１の表面から突出している。スタッドバンプ１２１を第１の樹脂層１１１の表面から突出させる方法としては、ウエットブラスト法などを用いて第１の樹脂層１１１の厚さを全体的に減少させればよい。これにより、半導体ＩＣ１２０の電極ピッチが狭い場合であっても、正しくスタッドバンプ１２１の頭出しを行うことができる。
【選択図】 図１

Description

本発明は半導体ＩＣ内蔵基板及びその製造方法に関し、特に、電極ピッチが非常に狭い半導体ＩＣを埋め込むのに好適な半導体ＩＣ内蔵基板及びその製造方法に関する。
近年、半導体ＩＣ搭載モジュールに対する小型化・薄型化の要求を満たすべく、搭載する半導体ＩＣをベアチップの状態でプリント基板に搭載する提案が数多くなされている。ベアチップ状態の半導体ＩＣは、パッケージングされた半導体ＩＣに比べて電極ピッチが非常に狭いことから、これをプリント基板に搭載する場合、半導体ＩＣに設けられた電極（以下、「パッド電極」という）とプリント基板に設けられた配線（以下、「配線パターン」という）との接続をどのようにして行うかが重要な問題となる。
パッド電極と配線パターンとを接続する一つの方法として、ワイヤボンディングによりこれらを接続する方法が知られている。この方法によれば、ベアチップ状態の半導体ＩＣを比較的容易に実装可能であるものの、半導体ＩＣを搭載する領域とボンディングワイヤを接続する領域とをプリント基板上の別平面とする必要があることから、実装面積が大きくなるという問題があった。
また、パッド電極と配線パターンとを接続する他の方法として、ベアチップ状態の半導体ＩＣをプリント基板にフリップチップ接続する方法も知られている。この方法によれば、実装面積を小さくすることが可能であるものの、パッド電極と配線パターンとの機械的な接続強度を十分に確保するためには、パッド電極の表面に多層のアンダーバリアメタルを施す必要があるなど、工程が複雑になるという問題があった。
しかも、上述した２つの方法は、いずれもプリント基板の表面に半導体ＩＣを搭載するものであることから、モジュール全体を薄くすることが困難であるという共通の問題があった。これを解決する方法としては、特許文献１〜７に記載されているように、プリント基板にキャビティを形成してその内部にベアチップ状態の半導体ＩＣを埋め込み、これにより半導体ＩＣ内蔵基板を構成する方法が考えられる。
しかしながら、特許文献１〜７に記載された方法では、キャビティが形成された部分の強度を確保するためにプリント基板の厚さをある程度厚くする必要があり、これがモジュールの薄型化の妨げになるという問題があった。さらに、キャビティの平面方向の大きさを半導体ＩＣの平面の方向の大きさよりもある程度大きく設定する必要があることから、パッド電極と配線パターンとの相対的な位置関係にずれが生じ、このため電極ピッチが１００μｍ以下といった狭い半導体ＩＣを用いることは非常に困難であった。
しかも、半導体ＩＣを埋め込んだ度、レーザーを照射することによって個々のパッド電極を露出させていることから、半導体ＩＣの電極ピッチが狭くなれば狭くなるほど、高い加工精度が要求されるばかりでなく、パッド電極の数に比例して加工時間が増大するという問題もあった。また、半導体ＩＣの電極ピッチが狭くなると、レーザー照射によって形成するビアの径も小さくする必要があることから、ビア内部のデスミア処理が困難になるという問題もあった。
これに対し、特許文献８には、転写用基板に半導体ＩＣを固定した状態で、プリント基板に設けられたポスト電極を転写用基板に設けられた位置決め穴に挿入することによって、未硬化又は半硬化状態である樹脂層に半導体ＩＣを埋め込み、その後、研磨又はブラストによりパッド電極を露出させる方法が開示されている。この方法によれば、高精度に半導体ＩＣを位置決めできるばかりでなく、レーザー照射によって個々のパッド電極を露出させる場合に生じる上記問題を解消することが可能となる。
しかしながら、特許文献８の方法は、プリント基板にあらかじめポスト電極を形成しておかなければならないという制約が生じるとともに、転写用基板の加工が必要であることから、必ずしも、全ての半導体ＩＣ内蔵基板の製造に適しているとは言えなかった。
その他、半導体ＩＣ内蔵基板の製造方法に関するものではないが、半導体ＩＣに設けられた電極を頭出しする方法として、研磨又はブラストを用いた例が特許文献９〜１１に開示されている。
特開平９−３２１４０８号公報 特開２００２−２４６５００号公報 特開２００１−３３９１６５号公報 特開２００２−５０８７４号公報 特開２００２−１７０８４０号公報 特開２００２−２４６５０７号公報 特開２００３−７８９６号公報 特開２００５−６４４７０号公報 特開平１１−２７４２４１号公報 特開２００１−２５０９０２号公報 特開２００３−１９７６５５号公報
このように、従来の方法では、電極ピッチの狭い半導体ＩＣを基板内に埋め込む場合、種々の問題が生じていた。本発明は、このような問題を解決すべくなされたものであって、電極ピッチが非常に狭い半導体ＩＣを埋め込むのに好適な半導体ＩＣ内蔵基板及びその製造方法を提供することを目的とする。
本発明による半導体ＩＣ内蔵基板は、主面に導電性突起物が設けられた半導体ＩＣと、前記半導体ＩＣの前記主面を覆う第１の樹脂層と、前記半導体ＩＣの前記裏面を覆う第２の樹脂層とを備え、前記半導体ＩＣの前記導電性突起物は、前記第１の樹脂層の表面から突出していることを特徴とする。第１及び第２の樹脂層の少なくとも一方は、半導体ＩＣの側面に接触していることが好ましい。また、第１の樹脂層は半導体ＩＣの主面に接触しており、第２の樹脂層は半導体ＩＣの裏面に接触していることもまた好ましい。
半導体ＩＣの主面及び裏面のいずれか一方にダイアタッチフィルムを設け、半導体ＩＣの主面及び裏面の前記一方がダイアタッチフィルムを介して第１及び第２の樹脂層のいずれか一方に覆われていても構わない。
本発明による半導体ＩＣ内蔵基板は、第１及び第２の樹脂層を貫通して設けられた貫通電極をさらに備えることが好ましい。また、半導体ＩＣが薄型化されていることがより好ましい。
また、本発明による半導体ＩＣ内蔵基板は、第１の樹脂層の前記表面に形成され、導電性突起物に接続された配線パターンをさらに備え、配線パターンの導電性突起物上における幅が、導電性突起物の突出部分の径よりも小さいことが好ましい。
また、本発明による半導体ＩＣ内蔵基板の製造方法は、主面に導電性突起物が設けられた半導体ＩＣを第１及び第２の樹脂層によって挟み込む第１の工程と、前記第１の樹脂層の厚さを減少させることにより、前記半導体ＩＣの前記導電性突起物を前記第１の樹脂層の一方の表面から突出させる第２の工程と、前記第１の樹脂層の前記一方の表面に配線パターンを形成する第３の工程とを備えることを特徴とする。
第２の工程は、第１の樹脂層の一方の面をウエットブラスト処理することによって厚さを減少させることが好ましい。
また、第１の工程は、第１の樹脂層の他方の面と半導体ＩＣの主面とが向き合うようこれらを重ねる工程と、第２の樹脂層の一方の面と半導体ＩＣの裏面とが向き合うようこれらを重ねる工程とを含むことが好ましい。この場合、第１の工程においては、第１の樹脂層の一方又は他方の面に形成されたアライメントマークを基準として、半導体ＩＣを第１の樹脂層の前記他方の面に搭載することが好ましい。
また、第１の工程は、第１の樹脂層の一方の面側に支持基板を貼り付けた状態で行うことが好ましい。この場合、第１の工程を行った後、第２の工程を行う前に、第２の樹脂層の他方の面側に他の支持基板を貼り付ける工程と、第１の樹脂層の一方の面側から支持基板を剥離する工程を行うことがより好ましい。
一方、第１の工程は、第２の樹脂層の一方の面と半導体ＩＣの裏面とが向き合うようこれらを重ねる工程と、第１の樹脂層の他方の面と半導体ＩＣの主面とが向き合うようこれらを重ねる工程とを含むこともまた好ましい。この場合、第１の工程においては、第２の樹脂層の一方又は他方の面に形成されたアライメントマークを基準として、半導体ＩＣを第２の樹脂層の一方の面に搭載することが好ましい。また、第１の工程は、第２の樹脂層の他方の面側に支持基板を貼り付けた状態で行うことがより好ましい
第３の工程においては、配線パターンの導電性突起物上における幅を、導電性突起物の突出部分の径よりも小さく設定することが好ましい。また、第１及び第２の樹脂層を貫通する貫通電極を形成する第４の工程をさらに備えることもまた好ましい。
本発明によれば、半導体ＩＣに設けられた導電性突起物を露出させる方法として、レーザー照射ではなく、ウエットブラスト法などによって第１の樹脂層の厚さを全体的に減少させていることから、電極ピッチが狭い場合であっても、正しく導電性突起物の頭出しを行うことができる。しかも、導電性突起物の数にかかわらず、短時間で頭出しを行うことが可能となる。また、レーザー照射によって微小なビアを形成する場合のように、スミアが発生しないことから、デスミア処理を省略することも可能となる。
また、半導体ＩＣの搭載時に、アライメントマークを基準として位置合わせすれば、高い搭載位置精度を得ることができる。
さらに、第１の樹脂層上に形成する配線パターンの幅を、導電性突起物の突出部分の径よりも小さく設定すれば、電極ピッチが特に狭い場合であっても、ショート不良の発生を防止することが可能となる。
これらにより、本実施形態によれば、電極ピッチの狭い半導体ＩＣを基板に埋め込む場合に従来生じていた種々の問題を解消することが可能となる。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
図１は本発明の好ましい第１の実施形態による半導体ＩＣ内蔵基板１００の構造を示す略断面図である。
図１に示すように、本実施形態による半導体ＩＣ内蔵基板１００は、積層された樹脂層１１１〜１１４と、樹脂層１１１と樹脂層１１２との間に埋め込まれた半導体ＩＣ１２０と、アライメントマーク１３０と、各種配線パターン１４０，１５０，１６１，１６２と、貫通電極１５２，１６３〜１６５とを備えて構成されている。半導体ＩＣ１２０のパッド電極（図１には示されていない）上には、導電性突起物の一種であるスタッドバンプ１２１がそれぞれ形成されており、各パッド電極は対応するスタッドバンプ１２１を介して、配線パターン１５０と電気的に接続されている。スタッドバンプ１２１は、図１に示すように、樹脂層１１１の表面から突出している。
但し、本発明において半導体ＩＣ１２０に設けられた導電性突起物がスタッドバンプに限定されるものではなく、プレートバンプ、メッキバンプ、ボールバンプなどの各種のバンプを用いることができる。導電性突起物としてスタッドバンプを用いる場合には、銀や銅をワイヤボンディングにて形成することができ、プレートバンプを用いる場合には、メッキ、スパッタ又は蒸着によって形成することができる。また、メッキバンプを用いる場合には、メッキによって形成することができ、ボールバンプを用いる場合には、半田ボールをランド電極上に載置した後、これを溶融させるか、クリーム半田をランド電極上に印刷した後、これを溶融させることによって形成することができる。導電性突起物に使用可能な金属種としては特に限定されず、例えば、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、クロム（Ｃｒ）、ニッケル・クロム合金（Ｎｉ−Ｃｒ）、半田などを使用することができる。また、導電性材料をスクリーン印刷し、これを硬化させた円錐状、円柱状等のバンプや、ナノペーストを印刷し、加熱によりこれを焼結させてなるバンプを用いることもできる。
スタッドバンプ１２１などの導電性突起物の高さは、５〜２００μｍ程度に設定することが好ましく、１０〜８０μｍ程度に設定することが特に好ましい。これは、高さが５μｍ未満であると、後述するスタッドバンプ１２１の頭出し工程において、半導体ＩＣ１２０の主面１２０ａ上を覆っている樹脂層１１１が全て無くなり、半導体ＩＣ１２０の主面１２０ａにダメージが加わるおそれがあるからである。一方、高さが２００μｍを超える導電性突起物の形成は困難であり、また、その高さのばらつきも大きくなってしまうからである。
尚、図１には示されていないが、最外層の配線パターン１６１，１６２の少なくとも一方には、コンデンサ等の受動部品を搭載することができる。
本実施形態による半導体ＩＣ内蔵基板１００では、内蔵される半導体ＩＣ１２０は研磨により薄型化されており、これにより半導体ＩＣ内蔵基板１００の全体の厚さを１ｍｍ以下、例えば、２００μｍ程度まで薄くすることが可能である。また後述するように、本実施形態では、半導体ＩＣ１２０がアライメントマーク１３０に対して位置合わせがされており、このため、各スタッドバンプ１２１の平面方向における位置と各種配線パターン１４０，１５０，１６１，１６２との相対的な位置関係に生じるずれは非常に少ない。
図２は、半導体ＩＣ１２０の構造を示す略斜視図である。
図２に示すように、半導体ＩＣ１２０はベアチップ状態の半導体ＩＣであり、その主面１２０ａには多数のパッド電極１２１ａが備えられている。後述するが、本実施形態による半導体ＩＣ内蔵基板１００では、スタッドバンプ１２１の頭出しをウェットブラスト法により一括して行うため、従来のようにレーザー照射によってパッド電極を露出させる場合の問題が生じない。このため、特に限定されるものではないが、パッド電極１２１ａのピッチ（電極ピッチ）が１００μｍ以下、例えば６０μｍといった非常に狭い半導体ＩＣを用いることが可能である。
また、半導体ＩＣ１２０の裏面１２０ｂは研磨されており、これにより半導体ＩＣ１２０の厚さｔ（主面１２０ａから裏面１２０ｂまでの距離）は、通常の半導体ＩＣに比べて非常に薄くされている。半導体ＩＣ１２０の厚さｔについては、特に限定されないが、２００μｍ以下、例えば２０〜１００μｍ程度に設定することが好ましい。裏面１２０ｂの研磨は、ウエハの状態で多数の半導体ＩＣに対して一括して行い、その後、ダイシングにより個別の半導体ＩＣ１２０に分離することが好ましい。研磨により薄くする前にダイシングによって個別の半導体ＩＣ１２０に分離した場合には、熱硬化性樹脂等により半導体ＩＣ１２０の主面１２０ａを覆った状態で裏面１２０ｂを研磨すれば作業効率が良い。
但し、本発明において、半導体ＩＣ１２０の薄型化方法が研磨に限定されるものではなく、他の方法、例えば、エッチング、プラズマ処理、レーザー照射、ブラスト処理による薄型化方法を用いても構わない。
また、各パッド電極１２１ａには、スタッドバンプ１２１が形成されている。スタッドバンプ１２１の大きさについては、電極ピッチに応じて適宜設定すればよく、例えば、電極ピッチが約１００μｍである場合には、径を３０〜８０μｍ程度、高さを１０〜８０μｍ程度に設定すればよい。スタッドバンプ１２１の形成は、ダイシングにより個別の半導体ＩＣ１２０に分離した後、ワイヤボンダーを用いて各パッド電極１２１ａにこれらを形成することにより行うことができる。スタッドバンプ１２１の材料としては、特に限定されるものではないが銅（Ｃｕ）を用いることが好ましい。スタッドバンプ１２１の材料として銅（Ｃｕ）を用いれば、金（Ａｕ）を用いた場合と比べ、パッド電極１２１ａに対して高い接合強度を得ることが可能となり、信頼性が高められる。
図１に示すように、本実施形態による半導体ＩＣ内蔵基板１００では、半導体ＩＣ１２０の主面１２０ａが樹脂層１１１によって直接覆われ、半導体ＩＣ１２０の裏面１２０ｂが樹脂層１１２によって直接覆われている。また、半導体ＩＣ１２０のスタッドバンプ１２１は、樹脂層１１１の表面から突出しており、この突出部分において配線パターン１５０と接続されている。
また、半導体ＩＣ１２０の裏面１２０ｂには、金属層１２２が形成されている。金属層１２２は、半導体ＩＣ１２０の動作によって発生する熱の放熱経路としての役割を果たすとともに、半導体ＩＣ１２０の裏面１２０ｂに発生するクラックをより効果的に防止する役割を果たす。さらに、半導体ＩＣ１２０のハンドリング性を向上させる役割をも果たす。
金属層１２２は、樹脂層１１２，１１４を貫通して設けられた貫通電極１６５によって、最外層に形成された配線パターン１６２に接続されている。この貫通電極１６５は、半導体ＩＣ１２０が発する熱の放熱経路となることから、極めて効率よくマザーボードへと放熱することができる。このため、特に限定されるものではないが、半導体ＩＣ１２０の種類としては、ＣＰＵやＤＳＰのように動作周波数が非常に高いデジタルＩＣを選択することが可能である。
樹脂層１１１〜１１４の材料としては、リフロー耐久性を有する材料であれば熱硬化性、熱可塑性樹脂を問わず用いることができる。具体的には、エポキシ樹脂、ビスマレイミド−トリアジン樹脂（ＢＴレジン）、フェノール樹脂、ビニルベンジル樹脂、ポリフェニレンエーテル（ポリフェニレンエーテルオキサイド）樹脂（ＰＰＥ，ＰＰＯ）、シアネート樹脂、ベンゾオキサジン樹脂、ポリイミド樹脂、芳香族ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリエーテルイミド樹脂、ポリアリレート樹脂、ポリエーテルエーテルケトン樹脂などを選択することができる。また、ガラスクロス、アラミド、芳香族ポリエステル等の不織布に上記樹脂を含浸させた材料や上記樹脂にフィラーを含有させた材料を用いてもよい。
次に、図１に示す半導体ＩＣ内蔵基板１００の製造方法について、図面を参照しながら説明する。
図３乃至図２２は、図１に示す半導体ＩＣ内蔵基板１００の製造方法を説明するための工程図である。
まず、図３に示すように、アライメントマーク１３０が形成された樹脂層１１１を用意し、これに支持基板１８１を貼り付ける。アライメントマーク１３０は、樹脂層１１１の表面に形成された導体層をパターニングすることをによって形成しても構わないし、樹脂層１１１の表面に転写法によって形成しても構わない。いずれにしても、アライメントマーク１３０は、半導体ＩＣ１２０の位置合わせに使用されることから、その形成位置については正確に制御する必要がある。尚、アライメントマーク１３０は、実際の配線パターンによって代用しても構わないし、アライメント専用のパターンであっても構わない。
支持基板１８１の材料については、特に限定されるものではないが、例えば、ニッケル（Ｎｉ）やステンレスを用いることができる。支持基板１８１の厚さについては、必要な機械的強度が確保される限り特に限定されず、例えば５０〜２０００μｍ程度に設定すればよい。一方、樹脂層１１１の厚さについては、少なくともスタッドバンプ１２１の高さを超える厚みを有している必要がある。
次に、図４に示すように、アライメントマーク１３０を用いて位置合わせしながら、半導体ＩＣ１２０を樹脂層１１１の表面に搭載する。本実施形態では、半導体ＩＣ１２０をフェイスダウン方式、つまり、主面１２０ａを下側にして搭載する。このとき、樹脂層１１１は熱硬化性樹脂の場合は加熱により溶融させるか、熱可塑性樹脂の場合はその弾性によってスタッドバンプ１２１が樹脂層１１１にめり込む。これにより、半導体ＩＣ１２０は、樹脂層１１１に仮止めされた状態となる。また、半導体ＩＣ１２０の主面１２０ａと樹脂層１１１は、接触した状態となる。樹脂層１１１の材料が熱硬化性樹脂である場合は、その後、加熱させることにより完全に固定することもできる。また熱可塑性樹脂である場合も、加熱・溶融により密着性を高めて固定することもできる。
次に、図５に示すように、未硬化又は半硬化状態である樹脂層１１２と導体層１４０ａの積層シートを、樹脂層１１２と半導体ＩＣ１２０の裏面１２０ｂとが向き合うよう重ね、熱を加えながら両者をプレスする。これにより樹脂層１１２は硬化し、図６に示すように、半導体ＩＣ１２０の裏面１２０ｂ及び側面１２０ｃが、樹脂層１１２によって完全に覆われた状態となる。また、樹脂層１１２の材料が熱可塑性材料である場合は、重ね合わせた後、やはり熱を加えながら両者をプレスすることにより、同様の状態となる。つまり、この時点で、半導体ＩＣ１２０は、樹脂層１１１，１１２に挟み込まれた状態となる。
次に、図６に示すように、半導体ＩＣ１２０からみて支持基板１８１とは反対側の表面に、別の支持基板１８２を貼り付ける。このようにして、別の支持基板１８２を貼り付けた後、図７に示すように、先に貼り付けた支持基板１８１を剥離する。
次に、図８に示すように、樹脂層１１１の表面をウエットブラスト法によりエッチングする。ウエットブラスト法は、エッチングする材料の展性によってエッチングレートが異なり、具体的には、相対的に展性の小さい材料（硬化した樹脂など）はエッチングレートが大きく、相対的に展性の大きい材料（金属など）はエッチングレートが小さくなる。このため、樹脂層１１１の表面をウエットブラスト法によりエッチングすると、エッチング量・エッチング条件の調整により、半導体ＩＣ１２０に設けられたスタッドバンプ１２１が樹脂層１１１の表面から突出した状態とすることができる。突出量については特に限定されるものではないが、０．１〜２０μｍ程度に設定することが好ましい。
但し、樹脂層１１１の厚さを減少させる方法としては、ウエットブラスト法に限定されるものではなく、ドライブラスト法、イオンミリング法、プラズマエッチング法など、他のエッチング法を用いても構わない。但し、十分な選択比が確保できる点、高い加工精度が得られる点、並びに、作業効率に優れる点などから、ウエットブラスト法を用いることが非常に好ましい。尚、樹脂層１１１の厚さを減少させる方法として、バフなどを用いた研磨は、本発明においては不適格である。これは、バフなどを用いた研磨では、スタッドバンプ１２１と樹脂層１１１とが同一平面となり、スタッドバンプ１２１を突出させることができないばかりでなく、研磨条件によっては、スタッドバンプ１２１を構成する導電材料がバフの回転方向にスジとなって延在し、ショートの原因となるおそれがあるからである。
このように、スタッドバンプ１２１を露出させる方法として、従来のようにレーザー照射により樹脂層１１１にレーザビアを形成するのではなく、ウエットブラスト法などによって樹脂層１１１の厚さを全体的に減少させていることから、電極ピッチが狭い場合であっても、一括してスタッドバンプ１２１の頭出しを正しく行うことができる。
次に、図９に示すように、樹脂層１１１側からレーザーを照射することにより、樹脂層１１１，１１２を貫通する貫通孔１１２ａを形成する。但し、貫通孔１１２ａの形成は、レーザー照射以外の方法を用いても構わない。
次に、図１０に示すように、スパッタリング法等の気相成長法により、貫通孔１１２ａの内部を含む樹脂層１１１側の全表面に、薄い下地導体層１５１を形成する。これにより、導体層１４０ａのうち貫通孔１１２ａの底部にて露出する部分や、スタッドバンプ１２１の突出部分は、下地導体層１５１によって直接覆われることになる。但し、下地導体層１５１の形成においては、気相成長法の代わりに無電解メッキ法や蒸着法を用いても構わない。下地導体層１５１の不要部分はその後除去されることから、下地導体層１５１の厚さは十分に薄く設定する必要があり、０．００５〜３μｍ程度、例えば０．３〜２μｍ程度に設定することが好ましい。
尚、本実施形態では、ウエットブラスト処理により、スタッドバンプ１２１が樹脂層１１１の表面から突出した状態となっていることから、下地導体層１５１を形成する前に、エッチング残渣の除去などの前処理を行う必要はない。つまり、スタッドバンプ１２１と樹脂層１１１とが同一平面であると、スタッドバンプ１２１の表面がエッチング残渣で覆われている可能性があり、そのまま下地導体層１５１を形成すると導通不良を起こす可能性がある。これに対し、本実施形態のように、樹脂層１１１の表面からスタッドバンプ１２１が突出するような条件でウエットブラスト処理すれば、スタッドバンプ１２１の表面からはエッチング残渣が確実に取り除かれるため、前処理などを行うことなく、下地導体層１５１を形成することが可能となる。
次に、図１１に示すように、基材の両面、つまり、下地導体層１５１の表面及び支持基板１８２の表面に感光性のドライフィルム１０１，１０２をそれぞれ貼り付けた後、図示しないフォトマスクを用いてドライフィルム１０１を露光し、配線パターン１５０を形成すべき領域１５０ａのドライフィルム１０１を除去する。これにより、配線パターン１５０を形成すべき領域１５０ａにおいては、下地導体層１５１が露出した状態となる。
このときドライフィルム１０２の除去は行わず、これにより支持基板１８２の表面については実質的に全面が覆われた状態を保っておく。ドライフィルム１０１の厚さについては、配線パターン１５０よりもやや厚く設定する必要があり、例えば、配線パターン１５０の厚さを２０μｍ程度とする場合には、ドライフィルム１０１の厚さとしては２５μｍ程度に設定すればよい。一方、ドライフィルム１０２は、支持基板１８２の表面にメッキが施されるのを防止する目的で設けられるものであり、その厚さについては任意である。
ここで、配線パターン１５０を形成すべき領域１５０ａには、図１１に示すように、スタッドバンプ１２１に対応する領域が含まれている。電極ピッチが非常に狭い半導体ＩＣ１２０が用いられる場合、スタッドバンプ１２１と領域１５０ａの平面方向における位置関係に大きなずれは許容されないが、本実施形態では、半導体ＩＣ１２０がアライメントマーク１３０に対して位置合わせされていることから、スタッドバンプ１２１と領域１５０ａの平面方向における位置関係に生じるずれを少なくすることが可能となる。
ここで、図１１に示す例では、配線パターン１５０を形成すべき領域１５０ａの幅がスタッドバンプ１２１の径よりも大きく設定されているが、電極ピッチが特に狭い場合には、配線パターン１５０を形成すべき領域１５０ａの幅をスタッドバンプ１２１の径よりも小さく設定することにより、製造マージンを確保することが可能である。
つまり、模式的な平面図である図１２に示すように、スタッドバンプ１２１の突出部分の径をＡとし、配線パターン１５０を形成すべき領域１５０ａの幅をＢとした場合、
Ａ＜Ｂ、又は
Ａ＝Ｂ
であると、図１３に示すように、ドライフィルム１０１のパターニング時に大きなずれが生じた場合、一つの領域１５０ａ内に２つのスタッドバンプ１２１が含まれてしまうことになる。このようなずれが生じた場合、最終的にこれら２つのスタッドバンプ１２１は配線パターン１５０によって短絡されるため、ショート不良となってしまう。
このような問題は、スタッドバンプ１２１の突出部分の径をＡとし、配線パターン１５０を形成すべき領域１５０ａの幅をＢとした場合、図１４に示すように、
Ａ＞Ｂ
に設定することにより解決できる。これによれば、ドライフィルム１０１のパターニング時に多少のずれが生じたとしても、一つの領域１５０ａ内に２つのスタッドバンプ１２１が含まれてしまう可能性を低減することができる。具体的には、
Ａ＝Ｂ
である場合と比べ、
Ａ−Ｂ
で与えられる距離だけマージンが拡大する。したがって、実現可能なマージンをＸとすると、
Ｂ＜Ａ−Ｘ
を満たすように領域１５０ａの幅Ｂを設定すれば、隣り合うスタッドバンプ１２１のショートを確実に防止することが可能となる。
但し、本発明において
Ａ＞Ｂ
に設定することは必須でなく、図１２に示す例のように、
Ａ＜Ｂ、又は
Ａ＝Ｂ
であっても構わない。
このようにして下地導体層１５１の一部を露出させた後、図１５に示すように、下地導体層１５１を基体とした電解メッキを行う。これにより、下地導体層１５１が露出している領域１５０ａには、配線パターン１５０が形成される。したがって、領域１５０ａの幅がＢに設定されていれば、形成される配線パターン１５０の幅もＢとなる。また、貫通孔１１２ａの内部は貫通電極１５２によって満たされる。つまり、貫通電極１５２は、樹脂層１１１，１１２を貫通し、これにより、導体層１４０ａと配線パターン１５０は貫通電極１５２を介して接続されることになる。支持基板１８２の表面については、実質的にその全面がドライフィルム１０２によって覆われていることから、メッキが形成されることはない。
メッキ液の種類については、配線パターン１５０及び貫通電極１５２を構成すべき材料に応じて適宜選択すればよく、例えば、これらの材料を銅（Ｃｕ）とする場合には、メッキ液として硫酸銅浴を用いればよい。
次に、図１６に示すように、ドライフィルム１０１，１０２を剥離し、さらに、酸などのエッチング液を用いて配線パターン１５０が形成されていない部分の不要な下地導体層１５１を除去（ソフトエッチング）する。
次に、図１７に示すように、樹脂層１１３と導体層１７１の積層シートをプレスし、加熱する。これにより図１８に示すように、配線パターン１５０及び樹脂層１１１が樹脂層１１３によって覆われた状態となる。
次に、後に貼り付けた支持基板１８２を剥離し、露出した導体層１４０ａをパターニングすることによって、図１９に示すように配線パターン１４０を形成する。
次に、図２０に示すように、樹脂層１１４と導体層１７２の積層シートをプレスし、加熱する。これにより、図２１に示すように、配線パターン１４０及び樹脂層１１２が樹脂層１１４によって覆われた状態となる。
さらに、図２２に示すように、導体層１７１，１７２を除去又は薄膜化した後、レーザー照射などによって貫通孔１１３ａ，１１４ａ，１１４ｂを形成する。貫通孔１１３ａは、樹脂層１１３を貫通して配線パターン１５０を露出させる貫通孔であり、貫通孔１１４ａは、樹脂層１１４を貫通して配線パターン１４０を露出させる貫通孔であり、貫通孔１１４ｂは、樹脂層１１４，１１２を貫通して金属層１２２を露出させる貫通孔である。
そして、貫通孔１１３ａ，１１４ａ，１１４ｂの内部を含む全表面に薄い下地導体層１６０を形成し、その後、図１１、図１５及び図１６を用いて説明した工程と同様の工程を行うことにより、図１に示した最外面の配線パターン１６１，１６２を形成する。この工程により、貫通孔１１３ａの内部は貫通電極１６３によって満たされ、これにより、配線パターン１６１と配線パターン１５０とが接続される。また、貫通孔１１４ａの内部は貫通電極１６４によって満たされ、これにより、配線パターン１６２と配線パターン１４０とが接続される。さらに、貫通孔１１４ｂの内部は貫通電極１６５によって満たされ、これにより、配線パターン１６２と金属層１２２とが接続される。
このようにして、図１に示した半導体ＩＣ内蔵基板１００が完成する。
以上説明したように、本実施形態においては、スタッドバンプ１２１を露出させる方法として、レーザー照射ではなく、ウエットブラスト法などによって樹脂層１１１の厚さを全体的に減少させていることから、電極ピッチが狭い場合であっても、正しくスタッドバンプ１２１の頭出しを行うことができる。しかも、スタッドバンプ１２１の数にかかわらず、短時間でスタッドバンプ１２１の頭出しを行うことが可能となる。また、レーザー照射によって微小なビアを形成する場合のように、スミアが発生しないことから、デスミア処理を省略することも可能となる。
特に、本実施形態では、スタッドバンプ１２１の頭出し方法としてウエットブラスト法を用い、エッチング量・エッチング条件の調整によって、スタッドバンプ１２１を樹脂層１１１の表面から突出させていることから、下地導体層１５１を形成する前に、エッチング残渣の除去などの前処理を行う必要もない。
さらに、半導体ＩＣ１２０の搭載時に、樹脂層１１１の表面に形成されたアライメントマーク１３０を基準として位置合わせしていることから、高い搭載位置精度を得ることができる。
これらにより、本実施形態によれば、電極ピッチの狭い半導体ＩＣを基板に埋め込む場合に従来生じていた種々の問題を解消することが可能となる。しかも、本実施形態では、半導体ＩＣ１２０をフェイスダウン方式で搭載していることから、下側からスタッドバンプ１２１を画像認識しながら搭載することができるため、非常に高い搭載位置精度を得ることが可能となる。
また、本実施形態において用いている半導体ＩＣ１２０は、研磨などによりその厚さｔが非常に薄く設定されていることから、半導体ＩＣ内蔵基板１００全体の厚さを非常に薄く、例えば２００μｍ程度とすることが可能となる。
さらに、本実施形態では、一連の工程の大部分において、仕掛かり中の基材を支持基板１８１又は支持基板１８２によって保持しながらプロセスを進めていることから、ハンドリング性が向上するとともに、基材のワレ、カケ、変形による半導体ＩＣ１２０への負荷を低減することができる。また、パターニング時における基材の寸法変化、歪みを防止することもできる。これらにより、スタッドバンプ１２１と配線パターン１５０とのずれや歪みを抑えることができ、接続安定性を高めることが可能となる。
しかも、配線パターン１５０の幅（Ｂ）がスタッドバンプ１２１の突出部分の径（Ａ）よりも小さくなるように設定すれば、電極ピッチが特に狭い場合であっても、ショート不良の発生を防止することが可能となる。このような構成は、レーザー照射によってスタッドバンプ１２１を露出させる方法では採用困難であり、この点も、ウエットブラスト法によりスタッドバンプ１２１の頭出しを行う本実施形態の大きな利点である。
つまり、レーザー照射によってスタッドバンプ１２１を露出させる方法では、レーザー開口径の縮小は５０μｍ〜８０μｍ程度が限界である。しかも、レーザー照射時には不可避的に位置ずれが生じるため、スタッドバンプ１２１の径が例えば５０〜６０μｍ程度のサイズであると、レーザー照射により所望のスタッドバンプ１２１だけを正しく露出させるのは事実上不可能となる。また、レーザーでビアを形成した後、セミアディティブ法を用いて配線パターン１５０を形成する場合、配線パターン１５０の幅（Ｂ）をビアの径と同じかそれ以下に設定しようとすると、ドライフィルムの露光、現像、剥離性に問題が生じ、正しくパターニングできなくなってしまう。サブトラクティブ法を用いる場合も、ビアの径より配線パターン１５０の幅（Ｂ）を小さくすると、ビア内のメッキもエッチングされてしまい、オープン不良となってしまう。
このように、レーザー照射によってスタッドバンプ１２１を露出させる方法では、配線パターン１５０の幅（Ｂ）をスタッドバンプ１２１の径よりも小さく設定することは極めて困難である。これに対し、本実施形態では、ウエットブラスト法を用いてスタッドバンプ１２１の頭出しを行っていることから、このような問題が生じることがなく、配線パターン１５０の幅（Ｂ）をスタッドバンプ１２１の突出部分の径（Ａ）よりも小さくなるように設定することが可能となる。
次に、本発明の好ましい第２の実施形態による半導体ＩＣ内蔵基板について説明する。
図２３は本発明の好ましい第２の実施形態による半導体ＩＣ内蔵基板２００の構造を示す略断面図である。
図２３に示すように、本実施形態による半導体ＩＣ内蔵基板２００は、積層された樹脂層２１１〜２１４と、樹脂層２１１と樹脂層２１２との間に埋め込まれた半導体ＩＣ２２０と、アライメントマーク２３０と、各種配線パターン２５０，２６１，２６２と、貫通電極２５２，２６３〜２６５とを備えて構成されている。半導体ＩＣ２２０は、図２に示した半導体ＩＣ１２０と同様の構成を有している。本実施形態においても、スタッドバンプ２２１は、樹脂層２１１の表面から突出しており、突出部分において配線パターン２５０と電気的に接続されている。
本実施形態においても、最外層の配線パターン２６１，２６２の少なくとも一方には、コンデンサ等の受動部品を搭載することができる。また、樹脂層２１１〜２１４の材料としては、上記第１の実施形態における樹脂層１１１〜１１４と同様の材料を用いることができる。
次に、図２３に示す半導体ＩＣ内蔵基板２００の製造方法について、図面を参照しながら説明する。
図２４乃至図３８は、図２３に示す半導体ＩＣ内蔵基板２００の製造方法を説明するための工程図である。
まず、図２４に示すように、両面に導体層２３０ａ，２７１が形成された樹脂層２１３を用意し、これに支持基板２８１を貼り付ける。
次に、図２５に示すように、導体層２３０ａをパターニングし、これによりアライメントマーク２３０を形成する。本実施形態におけるアライメントマーク２３０は、実際の配線パターンとしても用いられるパターンである。
次に、図２６に示すように、樹脂層２１３及びアライメントマーク２３０を覆う樹脂層２１２を形成する。
次に、図２７に示すように、アライメントマーク２３０を用いて位置合わせしながら、半導体ＩＣ２２０を樹脂層２１２の表面に搭載する。本実施形態では、半導体ＩＣ２２０をフェイスアップ方式、つまり、主面２２０ａを上側にして搭載する。これにより、半導体ＩＣ２２０の裏面２２０ｂは、樹脂層２１２によって完全に覆われた状態となる。
次に、図２８に示すように、樹脂層２１１と導体層２７０の積層シートを、樹脂層２１１と半導体ＩＣ２２０の主面２２０ａとが向き合うよう重ね、熱を加えながら両者をプレスする。これにより図２９に示すように、半導体ＩＣ２２０の主面２２０ａ及び側面２２０ｃが、樹脂層２１１によって完全に覆われた状態となる。つまり、この時点で、半導体ＩＣ２２０は、樹脂層２１１，２１２に挟み込まれた状態となる。
次に、図３０に示すように、導体層２７０を除去した後、樹脂層２１１の表面をウエットブラスト法等を用いてエッチングする。このとき、上記実施形態と同様、エッチング量・エッチング条件の調整によって、半導体ＩＣ２２０に設けられたスタッドバンプ２２１が樹脂層２１１の表面から突出させる。
次に、図３１に示すように、樹脂層２１１側からレーザーを照射することにより、樹脂層２１１，２１２を貫通する貫通孔２１１ａを形成する。但し、貫通孔２１１ａの形成は、レーザー照射以外の方法を用いても構わない。
次に、図３２に示すように、スパッタリング法等の気相成長法により、貫通孔２１１ａの内部を含む樹脂層２１１側の全表面に、薄い下地導体層２５１を形成する。これにより、アライメントマーク２３０のうち貫通孔２１１ａの底部にて露出する部分や、スタッドバンプ２２１の突出部分は、下地導体層２５１によって直接覆われることになる。本実施形態においても、ウエットブラスト処理により、スタッドバンプ２２１が樹脂層２１１の表面から突出した状態となっていることから、下地導体層２５１を形成する前に、エッチング残渣の除去などの前処理を行う必要はない。
次に、図３３に示すように、基材の両面、つまり、下地導体層２５１の表面及び支持基板２８１の表面に感光性のドライフィルム２０１，２０２をそれぞれ貼り付けた後、図示しないフォトマスクを用いてドライフィルム２０１を露光し、配線パターン２５０を形成すべき領域２５０ａのドライフィルム２０１を除去する。これにより、配線パターン２５０を形成すべき領域２５０ａにおいては、下地導体層２５１が露出した状態となる。このときドライフィルム２０２の除去は行わず、これにより支持基板２８１の表面については実質的に全面が覆われた状態を保っておく。
本実施形態においても、配線パターン２５０を形成すべき領域２５０ａには、図３３に示すように、スタッドバンプ２２１に対応する領域が含まれているが、半導体ＩＣ２２０がアライメントマーク２３０に対して位置合わせされていることから、スタッドバンプ２２１と領域２５０ａの平面方向における位置関係に生じるずれは少ない。
ここでも、電極ピッチが特に狭い場合には、スタッドバンプ２２１の突出部分の径をＡとし、配線パターン２５０を形成すべき領域２５０ａの幅をＢとした場合、
Ａ＞Ｂ
に設定することが好ましい。
このようにして下地導体層２５１の一部を露出させた後、図３４に示すように、下地導体層２５１を基体とした電解メッキを行う。これにより、下地導体層２５１が露出している領域２５０ａには、配線パターン２５０が形成される。したがって、領域２５０ａの幅がＢに設定されていれば、形成される配線パターン２５０の幅もＢとなる。また、貫通孔２１１ａの内部は貫通電極２５２によって満たされる。つまり、貫通電極２５２は、樹脂層２１１，２１２を貫通し、これにより、アライメントマーク２３０と配線パターン２５０は貫通電極２５２を介して接続されることになる。支持基板２８１の表面については、実質的にその全面がドライフィルム２０２によって覆われていることから、メッキが形成されることはない。
次に、図３５に示すように、ドライフィルム２０１，２０２を剥離し、さらに、酸などのエッチング液を用いて配線パターン２５０が形成されていない部分の不要な下地導体層２５１を除去（ソフトエッチング）する。
次に、図３６に示すように、樹脂層２１４と導体層２７２の積層シートをプレスし、加熱する。これにより、図３７に示すように、配線パターン２５０及び樹脂層２１１が樹脂層２１４によって覆われた状態となる。その後、支持基板２８１を剥離する。
さらに、図３８に示すように、導体層２７１，２７２を除去又は薄膜化した後、レーザー照射などによって貫通孔２１３ａ，２１３ｂ，２１４ａを形成する。貫通孔２１３ａは、樹脂層２１３を貫通してアライメントマーク２３０を露出させる貫通孔であり、貫通孔２１３ｂは、樹脂層２１３，２１２を貫通して金属層２２２を露出させる貫通孔であり、貫通孔２１４ａは、樹脂層２１４を貫通して配線パターン２５０を露出させる貫通孔である。
そして、貫通孔２１３ａ，２１３ｂ，２１４ａの内部を含む全表面に薄い下地導体層２６０を形成し、その後、図３３〜図３５を用いて説明した工程と同様の工程を行うことにより、図２３に示した最外面の配線パターン２６１，２６２を形成する。この工程により、貫通孔２１３ａの内部は貫通電極２６３によって満たされ、これにより、配線パターン２６１とアライメントマーク２３０とが接続される。また、貫通孔２１３ｂの内部は貫通電極２６４によって満たされ、これにより、配線パターン２６１と金属層２２２とが接続される。さらに、貫通孔２１４ａの内部は貫通電極２６５によって満たされ、これにより、配線パターン２６２と配線パターン２５０とが接続される。
このようにして、図２３に示した半導体ＩＣ内蔵基板２００が完成する。
以上説明したように、本実施形態においても、ウエットブラスト法などによって樹脂層２１１の厚さを全体的に減少させ、これにより、スタッドバンプ２２１を樹脂層２１１の表面から突出させていることから、上記実施形態と同様の効果を得ることが可能となる。しかも、本実施形態では、半導体ＩＣ２２０をフェイスアップ方式で搭載していることから、支持基板２８１が１枚で済み、工程の途中で張り替えを行う必要がなくなる。このため、より単純なプロセスによって基材の変形などを防止することが可能となる。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
例えば、上述した第１及び第２の実施形態では、導体パターンをアライメントマークとして用いているが、アライメントマークが導体パターンに限定されるものではなく、樹脂層に設けた凹部などをアライメントマークとして利用しても構わない。一例として、図３９に示すように、突起３０２を有する金型３０１を用いたプレスにより、樹脂層１１１に凹部１３０ａを形成し、図４０に示すように、この凹部１３０ａをアライメントマークとして、半導体ＩＣ１２０を搭載しても構わない。
また、第１の実施形態では、アライメントマーク１３０を樹脂層１１１の表面のうち、半導体ＩＣ１２０が搭載される側の面に設けられているが、アライメントマーク１３０の位置としてはこれに限定されるものではなく、例えば、樹脂層１１１の反対側の表面に設けても構わない。同様に、第２の実施形態では、アライメントマーク２３０を樹脂層２１２の表面のうち、半導体ＩＣ２２０が搭載される側とは反対側の面に設けられているが、アライメントマーク２３０の位置としてはこれに限定されるものではなく、例えば、樹脂層２１２の反対側の表面に設けても構わない。
さらに、上述した第１及び第２の実施形態では、半導体ＩＣを樹脂層に直接搭載しているが、半導体ＩＣにダイアタッチフィルムを設け、ダイアタッチフィルムを介して樹脂層に搭載しても構わない。一例として、図４１に示すように、半導体ＩＣ２２０の裏面にダイアタッチフィルム２２９を設け、ダイアタッチフィルム２２９と樹脂層２１２とを接着することによって、半導体ＩＣ２２０を樹脂層２１２に仮止めしても構わない。この場合、樹脂層２１２が接着性を有している必要はない。図４２に示す例の場合、半導体ＩＣ２００の裏面２２０ｂと樹脂層２１２との間にダイアタッチフィルム２２９が介在するため、両者は直接接触しなくなるが、半導体ＩＣ２００の裏面２２０ｂは、ダイアタッチフィルム２２９を介して樹脂層２１２によって覆われることになる。
本発明の好ましい第１の実施形態による半導体ＩＣ内蔵基板１００の構造を示す略断面図である。 半導体ＩＣ１２０の構造を示す略斜視図である。 半導体ＩＣ内蔵基板１００の製造工程の一部（アライメントマーク１３０の形成）を示す図である。 半導体ＩＣ内蔵基板１００の製造工程の一部（半導体ＩＣ１２０の搭載）を示す図である。 半導体ＩＣ内蔵基板１００の製造工程の一部（樹脂層１１２のプレス）を示す図である。 半導体ＩＣ内蔵基板１００の製造工程の一部（支持基板１８２の貼り付け）を示す図である。 半導体ＩＣ内蔵基板１００の製造工程の一部（支持基板１８１の剥離）を示す図である。 半導体ＩＣ内蔵基板１００の製造工程の一部（樹脂層１１１のエッチング）を示す図である。 半導体ＩＣ内蔵基板１００の製造工程の一部（貫通孔１１２ａの形成）を示す図である。 半導体ＩＣ内蔵基板１００の製造工程の一部（下地導体層１５１の形成）を示す図である。 半導体ＩＣ内蔵基板１００の製造工程の一部（ドライフィルム１０１，１０２の貼り付け及び露光）を示す図である。 スタッドバンプ１２１と配線パターン１５０を形成すべき領域１５０ａとの関係を示す模式的な平面図であり、Ａ＜Ｂである場合を示している。 図１２に示す領域１５０ａに大きなずれが生じた状態を示す模式的な平面図である。 スタッドバンプ１２１と配線パターン１５０を形成すべき領域１５０ａとの関係を示す模式的な平面図であり、Ａ＞Ｂである場合を示している。 半導体ＩＣ内蔵基板１００の製造工程の一部（配線パターン１５０の形成）を示す図である。 半導体ＩＣ内蔵基板１００の製造工程の一部（ドライフィルム１０１，１０２及び下地導体層１５１の除去）を示す図である。 半導体ＩＣ内蔵基板１００の製造工程の一部（樹脂層１１３のプレス（プレス前））を示す図である。 半導体ＩＣ内蔵基板１００の製造工程の一部（樹脂層１１３のプレス（プレス後））を示す図である。 半導体ＩＣ内蔵基板１００の製造工程の一部（支持基板１８２の剥離）を示す図である。 半導体ＩＣ内蔵基板１００の製造工程の一部（樹脂層１１４のプレス（プレス前））を示す図である。 半導体ＩＣ内蔵基板１００の製造工程の一部（樹脂層１１４のプレス（プレス後））を示す図である。 半導体ＩＣ内蔵基板１００の製造工程の一部（貫通孔１１３ａ，１１４ａ，１１４ｂ及び下地導体層１６０の形成）を示す図である。 本発明の好ましい第２の実施形態による半導体ＩＣ内蔵基板２００の構造を示す略断面図である。 半導体ＩＣ内蔵基板２００の製造工程の一部（支持基板２８１の貼り付け）を示す図である。 半導体ＩＣ内蔵基板２００の製造工程の一部（アライメントマーク２３０の形成）を示す図である。 半導体ＩＣ内蔵基板２００の製造工程の一部（樹脂層２１２の形成）を示す図である。 半導体ＩＣ内蔵基板２００の製造工程の一部（半導体ＩＣ２２０の搭載）を示す図である。 半導体ＩＣ内蔵基板２００の製造工程の一部（樹脂層２１１のプレス（プレス前））を示す図である。 半導体ＩＣ内蔵基板２００の製造工程の一部（樹脂層２１１のプレス（プレス後））を示す図である。 半導体ＩＣ内蔵基板２００の製造工程の一部（樹脂層２１１のエッチング）を示す図である。 半導体ＩＣ内蔵基板２００の製造工程の一部（貫通孔２１１ａの形成）を示す図である。 半導体ＩＣ内蔵基板２００の製造工程の一部（下地導体層２５１の形成）を示す図である。 半導体ＩＣ内蔵基板２００の製造工程の一部（ドライフィルム２０１，２０２の貼り付け及び露光）を示す図である。 半導体ＩＣ内蔵基板２００の製造工程の一部（配線パターン２５０の形成）を示す図である。 半導体ＩＣ内蔵基板２００の製造工程の一部（ドライフィルム２０１，２０２及び下地導体層２５１の除去）を示す図である。 半導体ＩＣ内蔵基板２００の製造工程の一部（樹脂層２１４のプレス（プレス前））を示す図である。 半導体ＩＣ内蔵基板２００の製造工程の一部（樹脂層２１４のプレス（プレス後））を示す図である。 半導体ＩＣ内蔵基板２００の製造工程の一部（貫通孔２１３ａ，２１３ｂ，２１４ａ及び下地導体層２６０の形成）を示す図である。 樹脂層１１１に凹部１３０ａを形成する方法を説明するための図である。 樹脂層１１１に設けた凹部１３０ａをアライメントマークとして半導体ＩＣ１２０を搭載した状態を示す図である。 ダイアタッチフィルム２２９を介して半導体ＩＣ２２０を樹脂層２１２に搭載した状態を示す図である。
符号の説明
１００，２００ 半導体ＩＣ内蔵基板
１０１，１０２，２０１，２０２ ドライフィルム
１１１〜１１４，２１１〜２１４ 樹脂層
１１２ａ，１１３ａ，１１４ａ，１１４ｂ，２１１ａ，２１３ａ，２１３ｂ，２１４ａ 貫通孔
１２０，２２０ 半導体ＩＣ
１２０ａ，２２０ａ 半導体ＩＣの主面
１２０ｂ，２２０ｂ 半導体ＩＣの裏面
１２０ｃ，２２０ｃ 半導体ＩＣの側面
１２１，２２１ スタッドバンプ
１２１ａ パッド電極
１２２，２２２ 金属層
１３０，２３０ アライメントマーク
１３０ａ 凹部
１４０，１５０，１６１，１６２，２５０，２６１，２６２ 配線パターン
１４０ａ，１７１，１７２，２３０ａ，２７１，２６１，２６２，２７０，２７１，２７２ 導体層
１５０ａ，２５０ａ 導体層を形成すべき領域
１５１，１６０，２５１，２６０ 下地導体層
１５２，１６３〜１６５，２５２，２６３〜２６５ 貫通電極
１８１，１８２，２８１ 支持基板
２２９ ダイアタッチフィルム
３０１ 金型
３０２ 突起

Claims (18)

  1. 主面に導電性突起物が設けられた半導体ＩＣと、前記半導体ＩＣの前記主面を覆う第１の樹脂層と、前記半導体ＩＣの裏面を覆う第２の樹脂層とを備え、前記半導体ＩＣの前記導電性突起物は、前記第１の樹脂層の表面から突出していることを特徴とする半導体ＩＣ内蔵基板。
  2. 前記第１及び第２の樹脂層の少なくとも一方は、前記半導体ＩＣの側面に接触していることを特徴とする請求項１に記載の半導体ＩＣ内蔵基板。
  3. 前記第１の樹脂層は前記半導体ＩＣの前記主面に接触しており、前記第２の樹脂層は前記半導体ＩＣの前記裏面に接触していることを特徴とする請求項１又は２に記載の半導体ＩＣ内蔵基板。
  4. 前記半導体ＩＣの前記主面及び前記裏面のいずれか一方にはダイアタッチフィルムが設けられており、前記半導体ＩＣの前記主面及び前記裏面の前記一方は、前記ダイアタッチフィルムを介して前記第１及び第２の樹脂層のいずれか一方に覆われていることを特徴とする請求項１又は２に記載の半導体ＩＣ内蔵基板。
  5. 前記第１及び第２の樹脂層を貫通して設けられた貫通電極をさらに備えることを特徴とする請求項１乃至４のいずれか一項に記載の半導体ＩＣ内蔵基板。
  6. 前記第１の樹脂層の前記表面に形成され、前記導電性突起物に接続された配線パターンをさらに備え、前記配線パターンの前記導電性突起物上における幅が、前記導電性突起物の突出部分の径よりも小さいことを特徴とする請求項１乃至５のいずれか一項に記載の半導体ＩＣ内蔵基板。
  7. 前記半導体ＩＣが薄型化されていることを特徴とする請求項１乃至６のいずれか１項に記載の半導体ＩＣ内蔵基板。
  8. 主面に導電性突起物が設けられた半導体ＩＣを第１及び第２の樹脂層によって挟み込む第１の工程と、
    前記第１の樹脂層の厚さを減少させることにより、前記半導体ＩＣの前記導電性突起物を前記第１の樹脂層の一方の表面から突出させる第２の工程と、
    前記第１の樹脂層の前記一方の表面に配線パターンを形成する第３の工程とを備えることを特徴とする半導体ＩＣ内蔵基板の製造方法。
  9. 前記第２の工程は、前記第１の樹脂層の前記一方の面をウエットブラスト処理することによって厚さを減少させることを特徴とする請求項８に記載の半導体ＩＣ内蔵基板の製造方法。
  10. 前記第１の工程は、前記第１の樹脂層の他方の面と前記半導体ＩＣの前記主面とが向き合うようこれらを重ねる工程と、前記第２の樹脂層の一方の面と前記半導体ＩＣの裏面とが向き合うようこれらを重ねる工程とを含むことを特徴とする請求項８又は９に記載の半導体ＩＣ内蔵基板の製造方法。
  11. 前記第１の工程においては、前記第１の樹脂層の前記一方又は他方の面に形成されたアライメントマークを基準として、前記半導体ＩＣを前記第１の樹脂層の前記他方の面に搭載することを特徴とする請求項１０に記載の半導体ＩＣ内蔵基板の製造方法。
  12. 前記第１の工程は、前記第１の樹脂層の前記一方の面側に支持基板を貼り付けた状態で行うことを特徴とする請求項１０又は１１に記載の半導体ＩＣ内蔵基板の製造方法。
  13. 前記第１の工程を行った後、前記第２の工程を行う前に、前記第２の樹脂層の他方の面側に他の支持基板を貼り付ける工程と、前記第１の樹脂層の前記一方の面側から前記支持基板を剥離する工程を行うことを特徴とする請求項１２に記載の半導体ＩＣ内蔵基板の製造方法。
  14. 前記第１の工程は、前記第２の樹脂層の一方の面と前記半導体ＩＣの裏面とが向き合うようこれらを重ねる工程と、前記第１の樹脂層の他方の面と前記半導体ＩＣの前記主面とが向き合うようこれらを重ねる工程とを含むことを特徴とする請求項８又は９に記載の半導体ＩＣ内蔵基板の製造方法。
  15. 前記第１の工程においては、前記第２の樹脂層前記一方又はの他方の面に形成されたアライメントマークを基準として、前記半導体ＩＣを前記第２の樹脂層の前記一方の面に搭載することを特徴とする請求項１４に記載の半導体ＩＣ内蔵基板の製造方法。
  16. 前記第１の工程は、前記第２の樹脂層の他方の面側に支持基板を貼り付けた状態で行うことを特徴とする請求項１４又は１５に記載の半導体ＩＣ内蔵基板の製造方法。
  17. 前記第３の工程においては、前記配線パターンの前記導電性突起物上における幅を、前記導電性突起物の突出部分の径よりも小さく設定することを特徴とする請求項８乃至１６のいずれか一項に記載の半導体ＩＣ内蔵基板の製造方法。
  18. 前記第１及び第２の樹脂層を貫通する貫通電極を形成する第４の工程をさらに備えることを特徴とする請求項８乃至１７のいずれか一項に記載の半導体ＩＣ内蔵基板の製造方法。
JP2006050475A 2005-09-28 2006-02-27 半導体ｉｃ内蔵基板及びその製造方法 Active JP4535002B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2006050475A JP4535002B2 (ja) 2005-09-28 2006-02-27 半導体ｉｃ内蔵基板及びその製造方法
EP06254920.9A EP1770776B1 (en) 2005-09-28 2006-09-22 Method for manufacturing semiconductor ic-embedded substrate
TW095135324A TW200721419A (en) 2005-09-28 2006-09-25 Semiconductor IC-embedded substrate and method for manufacturing same
US11/527,829 US7544537B2 (en) 2005-09-28 2006-09-27 Semiconductor IC-embedded substrate and method for manufacturing same
CN2006101599557A CN1941339B (zh) 2005-09-28 2006-09-28 嵌入有半导体ic的基板及其制造方法
KR1020060094814A KR101176814B1 (ko) 2005-09-28 2006-09-28 반도체 ｉｃ 내장 기판 및 그 제조 방법
US12/435,385 US8026614B2 (en) 2005-09-28 2009-05-04 Semiconductor IC-embedded substrate and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005282231 2005-09-28
JP2006050475A JP4535002B2 (ja) 2005-09-28 2006-02-27 半導体ｉｃ内蔵基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007123797A true JP2007123797A (ja) 2007-05-17
JP4535002B2 JP4535002B2 (ja) 2010-09-01

Family

ID=37478946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006050475A Active JP4535002B2 (ja) 2005-09-28 2006-02-27 半導体ｉｃ内蔵基板及びその製造方法

Country Status (6)

Country Link
US (2) US7544537B2 (ja)
EP (1) EP1770776B1 (ja)
JP (1) JP4535002B2 (ja)
KR (1) KR101176814B1 (ja)
CN (1) CN1941339B (ja)
TW (1) TW200721419A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153536A (ja) * 2006-12-19 2008-07-03 Shinko Electric Ind Co Ltd 電子部品内蔵基板および電子部品内蔵基板の製造方法
WO2009101723A1 (ja) * 2008-02-11 2009-08-20 Ibiden Co., Ltd. 電子部品内蔵基板の製造方法
JP2010183084A (ja) * 2009-02-06 2010-08-19 Imbera Electronics Oy Ｅｍｉ保護を備えた電子モジュール
JP2011187912A (ja) * 2010-03-05 2011-09-22 Samsung Electro-Mechanics Co Ltd 電子素子内蔵型印刷回路基板及びその製造方法
WO2013065099A1 (ja) * 2011-10-31 2013-05-10 株式会社メイコー 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
WO2013069093A1 (ja) * 2011-11-08 2013-05-16 株式会社メイコー 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
JP2015536046A (ja) * 2012-09-29 2015-12-17 インテル・コーポレーション コアレス基板内に埋め込みｒｆダイを有するシステムインパッケージ
US10109571B2 (en) 2015-10-07 2018-10-23 Fujitsu Limited Wiring substrate and manufacturing method of wiring substrate
WO2019186780A1 (ja) * 2018-03-28 2019-10-03 株式会社Ｆｕｊｉ 回路形成方法、および回路形成装置
WO2022224438A1 (ja) * 2021-04-23 2022-10-27 日本電子材料株式会社 プローブカード及びプローブカード補修方法
WO2023286429A1 (ja) * 2021-07-12 2023-01-19 東洋紡株式会社 回路基板の製造方法、離型フィルム付き回路基板前駆体、及び、無機基板付き回路基板前駆体

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7547975B2 (en) * 2003-07-30 2009-06-16 Tdk Corporation Module with embedded semiconductor IC and method of fabricating the module
US7569422B2 (en) 2006-08-11 2009-08-04 Megica Corporation Chip package and method for fabricating the same
JPWO2008120755A1 (ja) * 2007-03-30 2010-07-15 日本電気株式会社 機能素子内蔵回路基板及びその製造方法、並びに電子機器
US8106496B2 (en) * 2007-06-04 2012-01-31 Stats Chippac, Inc. Semiconductor packaging system with stacking and method of manufacturing thereof
JP5496445B2 (ja) * 2007-06-08 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20090014852A1 (en) * 2007-07-11 2009-01-15 Hsin-Hui Lee Flip-Chip Packaging with Stud Bumps
JPWO2009118925A1 (ja) 2008-03-27 2011-07-21 イビデン株式会社 電子部品内蔵配線板及びその製造方法
KR101486423B1 (ko) * 2008-07-04 2015-01-27 삼성전자주식회사 반도체 패키지
KR101033939B1 (ko) * 2009-06-01 2011-05-11 주식회사 심텍 임베디드 ｂｏｃ형 인쇄회로기판 및 그 제조방법
KR20110037332A (ko) * 2009-10-06 2011-04-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5685811B2 (ja) * 2009-12-25 2015-03-18 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8426251B2 (en) * 2010-01-07 2013-04-23 Infineon Technologies Ag Semiconductor device
US8183696B2 (en) * 2010-03-31 2012-05-22 Infineon Technologies Ag Packaged semiconductor device with encapsulant embedding semiconductor chip that includes contact pads
US8558392B2 (en) * 2010-05-14 2013-10-15 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure and mounting semiconductor die in recessed encapsulant
US8238113B2 (en) * 2010-07-23 2012-08-07 Imbera Electronics Oy Electronic module with vertical connector between conductor patterns
KR101150036B1 (ko) * 2010-08-11 2012-05-30 삼성테크윈 주식회사 전자소자 내장형 다층 연성인쇄회로기판 및 그 제조 방법
EP2624286B1 (en) * 2010-09-30 2020-11-11 Fuji Electric Co., Ltd. Method of manufacturing a semiconductor device
EP2448378A1 (en) * 2010-10-26 2012-05-02 ATOTECH Deutschland GmbH Composite build-up materials for embedding of active components
EP2506330A1 (en) 2011-04-01 2012-10-03 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Apparatus and method for providing an embedded structure and for providing an electro-optical device including the same
JP5640892B2 (ja) * 2011-05-23 2014-12-17 三菱電機株式会社 半導体装置
US8884432B2 (en) 2011-06-08 2014-11-11 Tessera, Inc. Substrate and assembly thereof with dielectric removal for increased post height
KR101905893B1 (ko) * 2012-06-13 2018-10-08 에스케이하이닉스 주식회사 복수의 유전층을 포함하는 임베디드 패키지 및 제조 방법
US8872349B2 (en) 2012-09-11 2014-10-28 Intel Corporation Bridge interconnect with air gap in package assembly
JP6033872B2 (ja) 2012-09-11 2016-11-30 株式会社メイコー 部品内蔵基板の製造方法
US9265147B2 (en) * 2012-11-14 2016-02-16 Fujikura Ltd. Multi-layer wiring board
US9788466B2 (en) 2013-04-16 2017-10-10 Skyworks Solutions, Inc. Apparatus and methods related to ground paths implemented with surface mount devices
US9793218B2 (en) 2013-05-14 2017-10-17 Meiko Electronics Co., Ltd. Method for manufacturing device embedded substrate, and device embedded substrate
US9147663B2 (en) * 2013-05-28 2015-09-29 Intel Corporation Bridge interconnection with layered interconnect structures
US8912663B1 (en) 2013-06-28 2014-12-16 Delta Electronics, Inc. Embedded package structure and method for manufacturing thereof
US9543373B2 (en) 2013-10-23 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
SG10201400390YA (en) 2014-03-05 2015-10-29 Delta Electronics Int L Singapore Pte Ltd Package structure
SG10201400396WA (en) 2014-03-05 2015-10-29 Delta Electronics Int’L Singapore Pte Ltd Package structure and stacked package module with the same
KR20150137001A (ko) * 2014-05-28 2015-12-08 쿄세라 서킷 솔루션즈 가부시키가이샤 배선 기판의 제조방법
TWI549235B (zh) * 2014-07-03 2016-09-11 矽品精密工業股份有限公司 封裝結構及其製法與定位構形
US9837484B2 (en) * 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
US9859234B2 (en) 2015-08-06 2018-01-02 Invensas Corporation Methods and structures to repair device warpage
CN110024111B (zh) * 2016-12-30 2024-03-19 英特尔公司 带有具有用于扇出缩放的柱和过孔连接的高密度互连层的封装衬底
CN106783765A (zh) * 2017-01-23 2017-05-31 合肥雷诚微电子有限责任公司 一种小型化高散热性的线性功率放大器结构及其制作方法
DE102018107035B4 (de) * 2017-11-15 2021-07-01 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiter-Package und Verfahren
US11031342B2 (en) 2017-11-15 2021-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US10461005B2 (en) 2018-04-02 2019-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package
US11277917B2 (en) 2019-03-12 2022-03-15 Advanced Semiconductor Engineering, Inc. Embedded component package structure, embedded type panel substrate and manufacturing method thereof
US11296030B2 (en) 2019-04-29 2022-04-05 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
US10950551B2 (en) 2019-04-29 2021-03-16 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
KR20220013703A (ko) * 2020-07-27 2022-02-04 삼성전기주식회사 전자부품 내장기판

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267366A (ja) * 2000-03-16 2001-09-28 Matsushita Electric Ind Co Ltd 半導体実装方法およびプリント回路基板
JP2005064470A (ja) * 2003-07-30 2005-03-10 Tdk Corp 半導体ｉｃ内蔵モジュール及びその製造方法
JP2005159226A (ja) * 2003-11-28 2005-06-16 Matsushita Electric Ind Co Ltd 回路部品内蔵基板およびその製造方法
JP2005217372A (ja) * 2004-02-02 2005-08-11 Sony Corp 電子部品を内蔵する基板、基板およびそれらの製造方法
JP2005229065A (ja) * 2004-02-16 2005-08-25 Fujikura Ltd 多層及び両面基板の製造方法
JP2005236039A (ja) * 2004-02-19 2005-09-02 Tdk Corp 半導体ｉｃ内蔵基板及びその製造方法、並びに、半導体ｉｃ内蔵モジュール

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4926239A (en) 1983-06-07 1990-05-15 Sharp Kabushiki Kaisha Plastic encapsulant for semiconductor
JP2529987B2 (ja) 1988-01-18 1996-09-04 株式会社東芝 多層印刷配線板装置の製造方法
US4980753A (en) 1988-11-21 1990-12-25 Honeywell Inc. Low-cost high-performance semiconductor chip package
US4941255A (en) 1989-11-15 1990-07-17 Eastman Kodak Company Method for precision multichip assembly
US5745984A (en) 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module
JP2842378B2 (ja) 1996-05-31 1999-01-06 日本電気株式会社 電子回路基板の高密度実装構造
JP3751587B2 (ja) 1996-07-12 2006-03-01 富士通株式会社 半導体装置の製造方法
JP3662260B2 (ja) 1996-09-24 2005-06-22 三菱電機株式会社 半導体装置およびその製造方法
US5994166A (en) 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
JP3349058B2 (ja) 1997-03-21 2002-11-20 ローム株式会社 複数のｉｃチップを備えた半導体装置の構造
US6104093A (en) 1997-04-24 2000-08-15 International Business Machines Corporation Thermally enhanced and mechanically balanced flip chip package and method of forming
US6525414B2 (en) 1997-09-16 2003-02-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device including a wiring board and semiconductor elements mounted thereon
JP3326382B2 (ja) 1998-03-26 2002-09-24 松下電器産業株式会社 半導体装置の製造方法
US6338980B1 (en) * 1999-08-13 2002-01-15 Citizen Watch Co., Ltd. Method for manufacturing chip-scale package and manufacturing IC chip
JP3813402B2 (ja) * 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
JP4854845B2 (ja) 2000-02-25 2012-01-18 イビデン株式会社 多層プリント配線板
JP4854847B2 (ja) 2000-02-25 2012-01-18 イビデン株式会社 多層プリント配線板および多層プリント配線板の製造方法
DE10010820C1 (de) * 2000-02-29 2001-09-13 Infineon Technologies Ag Verfahren zur Regenerierung von Halbleiterscheiben
JP2001250902A (ja) 2000-03-08 2001-09-14 Toshiba Corp 半導体パッケージ及びその製造方法
JP3597754B2 (ja) 2000-04-24 2004-12-08 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6753483B2 (en) 2000-06-14 2004-06-22 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method of manufacturing the same
JP4931283B2 (ja) 2000-09-25 2012-05-16 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP4601158B2 (ja) 2000-12-12 2010-12-22 イビデン株式会社 多層プリント配線板およびその製造方法
JP3420748B2 (ja) 2000-12-14 2003-06-30 松下電器産業株式会社 半導体装置及びその製造方法
JP4934900B2 (ja) 2000-12-15 2012-05-23 イビデン株式会社 多層プリント配線板の製造方法
TW511415B (en) * 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
JP3553043B2 (ja) 2001-01-19 2004-08-11 松下電器産業株式会社 部品内蔵モジュールとその製造方法
US6429045B1 (en) 2001-02-07 2002-08-06 International Business Machines Corporation Structure and process for multi-chip chip attach with reduced risk of electrostatic discharge damage
JP4243922B2 (ja) 2001-06-26 2009-03-25 イビデン株式会社 多層プリント配線板
US6794751B2 (en) * 2001-06-29 2004-09-21 Intel Corporation Multi-purpose planarizing/back-grind/pre-underfill arrangements for bumped wafers and dies
JP4856328B2 (ja) * 2001-07-13 2012-01-18 ローム株式会社 半導体装置の製造方法
JP2003037205A (ja) 2001-07-23 2003-02-07 Sony Corp Ｉｃチップ内蔵多層基板及びその製造方法
US6555924B2 (en) 2001-08-18 2003-04-29 Siliconware Precision Industries Co., Ltd. Semiconductor package with flash preventing mechanism and fabrication method thereof
TW200302685A (en) 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
JP3865639B2 (ja) 2002-01-28 2007-01-10 信越化学工業株式会社 半導体封止用シリコーン組成物および半導体装置
JP3941573B2 (ja) * 2002-04-24 2007-07-04 宇部興産株式会社 フレキシブル両面基板の製造方法
US7122404B2 (en) * 2003-03-11 2006-10-17 Micron Technology, Inc. Techniques for packaging a multiple device component
US7547975B2 (en) 2003-07-30 2009-06-16 Tdk Corporation Module with embedded semiconductor IC and method of fabricating the module
TWI320583B (en) * 2003-12-26 2010-02-11 Advanced Semiconductor Eng Process for backside grinding a bumped wafer
JP4575071B2 (ja) * 2004-08-02 2010-11-04 新光電気工業株式会社 電子部品内蔵基板の製造方法
US7388297B2 (en) * 2005-08-26 2008-06-17 Oki Electric Industry Co., Ltd. Semiconductor device with reduced thickness of the semiconductor substrate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267366A (ja) * 2000-03-16 2001-09-28 Matsushita Electric Ind Co Ltd 半導体実装方法およびプリント回路基板
JP2005064470A (ja) * 2003-07-30 2005-03-10 Tdk Corp 半導体ｉｃ内蔵モジュール及びその製造方法
JP2005159226A (ja) * 2003-11-28 2005-06-16 Matsushita Electric Ind Co Ltd 回路部品内蔵基板およびその製造方法
JP2005217372A (ja) * 2004-02-02 2005-08-11 Sony Corp 電子部品を内蔵する基板、基板およびそれらの製造方法
JP2005229065A (ja) * 2004-02-16 2005-08-25 Fujikura Ltd 多層及び両面基板の製造方法
JP2005236039A (ja) * 2004-02-19 2005-09-02 Tdk Corp 半導体ｉｃ内蔵基板及びその製造方法、並びに、半導体ｉｃ内蔵モジュール

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153536A (ja) * 2006-12-19 2008-07-03 Shinko Electric Ind Co Ltd 電子部品内蔵基板および電子部品内蔵基板の製造方法
WO2009101723A1 (ja) * 2008-02-11 2009-08-20 Ibiden Co., Ltd. 電子部品内蔵基板の製造方法
US8225503B2 (en) 2008-02-11 2012-07-24 Ibiden Co., Ltd. Method for manufacturing board with built-in electronic elements
JP2010183084A (ja) * 2009-02-06 2010-08-19 Imbera Electronics Oy Ｅｍｉ保護を備えた電子モジュール
US10470346B2 (en) 2009-02-06 2019-11-05 Ge Embedded Electronics Oy Electronic module with EMI protection
KR101781446B1 (ko) * 2009-02-06 2017-09-25 임베라 일렉트로닉스 오와이 Ｅｍｉ 보호 기능을 갖는 전자 모듈
JP2011187912A (ja) * 2010-03-05 2011-09-22 Samsung Electro-Mechanics Co Ltd 電子素子内蔵型印刷回路基板及びその製造方法
JPWO2013065099A1 (ja) * 2011-10-31 2015-04-02 株式会社メイコー 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
US9526182B2 (en) 2011-10-31 2016-12-20 Meiko Electronics Co., Ltd. Component-embedded substrate manufacturing method
WO2013065099A1 (ja) * 2011-10-31 2013-05-10 株式会社メイコー 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
JPWO2013069093A1 (ja) * 2011-11-08 2015-04-02 株式会社メイコー 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
WO2013069093A1 (ja) * 2011-11-08 2013-05-16 株式会社メイコー 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
JP2015536046A (ja) * 2012-09-29 2015-12-17 インテル・コーポレーション コアレス基板内に埋め込みｒｆダイを有するシステムインパッケージ
US10109571B2 (en) 2015-10-07 2018-10-23 Fujitsu Limited Wiring substrate and manufacturing method of wiring substrate
WO2019186780A1 (ja) * 2018-03-28 2019-10-03 株式会社Ｆｕｊｉ 回路形成方法、および回路形成装置
JPWO2019186780A1 (ja) * 2018-03-28 2020-12-03 株式会社Ｆｕｊｉ 回路形成方法、および回路形成装置
WO2022224438A1 (ja) * 2021-04-23 2022-10-27 日本電子材料株式会社 プローブカード及びプローブカード補修方法
WO2023286429A1 (ja) * 2021-07-12 2023-01-19 東洋紡株式会社 回路基板の製造方法、離型フィルム付き回路基板前駆体、及び、無機基板付き回路基板前駆体

Also Published As

Publication number Publication date
JP4535002B2 (ja) 2010-09-01
US7544537B2 (en) 2009-06-09
KR20070036007A (ko) 2007-04-02
KR101176814B1 (ko) 2012-08-24
CN1941339B (zh) 2011-09-14
EP1770776B1 (en) 2015-08-12
US20070069363A1 (en) 2007-03-29
US20090218678A1 (en) 2009-09-03
CN1941339A (zh) 2007-04-04
TW200721419A (en) 2007-06-01
US8026614B2 (en) 2011-09-27
EP1770776A2 (en) 2007-04-04
EP1770776A3 (en) 2007-12-05

Similar Documents

Publication Publication Date Title
JP4535002B2 (ja) 半導体ｉｃ内蔵基板及びその製造方法
JP4835124B2 (ja) 半導体ｉｃ内蔵基板及びその製造方法
TWI451536B (zh) 多層配線基板及其製造方法
JP4897281B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
JP5164362B2 (ja) 半導体内臓基板およびその製造方法
JP3938921B2 (ja) 半導体ｉｃ内蔵モジュールの製造方法
US20120119391A1 (en) Semiconductor package and manufacturing method thereof
JP2011096903A (ja) 半導体素子実装配線基板の製造方法
US20060273451A1 (en) Semiconductor IC and its manufacturing method, and module with embedded semiconductor IC and its manufacturing method
JP5734624B2 (ja) 半導体パッケージの製造方法
JP2004119729A (ja) 回路装置の製造方法
KR100994099B1 (ko) 플립칩 기판 제조 방법
US7045393B2 (en) Method for manufacturing circuit devices
JP2005353837A (ja) 半導体装置及びその製造方法
KR20190068421A (ko) 배선 기판 및 그 제조 방법
JP2010283300A (ja) 突起電極付き配線基板及び突起電極付き配線基板の製造方法
JP2010123632A (ja) 電子部品内蔵配線基板の製造方法
JP2014220402A (ja) 半導体パッケージ基板の製造方法
JP7052464B2 (ja) 微細配線層付きコアレス基板の製造方法、および半導体パッケージの製造方法
JP2007012761A (ja) 半導体ｉｃ内蔵基板及びその製造方法
JP5098313B2 (ja) 配線基板
JP2007012762A (ja) 半導体ｉｃ内蔵基板及びその製造方法
JP2000277898A (ja) ボールグリッドアレイパッケージ実装用基板
JP3632719B2 (ja) リードフレーム及びリードフレームの製造方法
JP4398550B2 (ja) バンプ付き多層基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070309

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090730

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100224

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100525

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100607

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4535002

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140625

Year of fee payment: 4