JP5098313B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP5098313B2 JP5098313B2 JP2006329256A JP2006329256A JP5098313B2 JP 5098313 B2 JP5098313 B2 JP 5098313B2 JP 2006329256 A JP2006329256 A JP 2006329256A JP 2006329256 A JP2006329256 A JP 2006329256A JP 5098313 B2 JP5098313 B2 JP 5098313B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- electronic component
- film carrier
- wiring
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Description
本発明は、各種電子機器の配線基板の製造方法に係わり、さらに詳しくは半導体素子、キャパシタ、抵抗、インダクタ等の電子部品が内蔵される配線基板において、配線基板の各層と内蔵電子部品との位置精度を向上させることにより小型化を可能とし、さらに、製造時間及びコストを低減させることのできる配線基板及びその製造方法に関する。
近年の配線基板については、以下に示す第１〜第３の従来例が知られている。
まず、第１の従来例は、例えば図９に示すように、配線基板内の電極５上に半導体素子１、キャパシタ（図示せず）、抵抗３、及びインダクタ（図示せず）等の電子部品を一つずつ実装した例である（例えば特許文献１参照）。
この配線基板は、複数層の絶縁樹脂１７を重ね合わせて基板本体が成形され、下側の絶縁樹脂１７上に電極５が形成されている。そして、半導体素子１の場合は、半導体素子の電極５（図示せず）上に金等のバンプ６を形成し、非導電性接着剤（NCF（Non-conductive Film））２３等を介して、フェイスダウン方式により、基板上の金めっき等が施された電極５に実装されている。また、その他の部品は、基板（絶縁樹脂１７）上の半田２７等が施された電極５に実装されている。そして、このような電子部品上に上層の絶縁樹脂１７が積層される。また、このような配線基板の上下両面に配線１４が設けられている。
まず、第１の従来例は、例えば図９に示すように、配線基板内の電極５上に半導体素子１、キャパシタ（図示せず）、抵抗３、及びインダクタ（図示せず）等の電子部品を一つずつ実装した例である（例えば特許文献１参照）。
この配線基板は、複数層の絶縁樹脂１７を重ね合わせて基板本体が成形され、下側の絶縁樹脂１７上に電極５が形成されている。そして、半導体素子１の場合は、半導体素子の電極５（図示せず）上に金等のバンプ６を形成し、非導電性接着剤（NCF（Non-conductive Film））２３等を介して、フェイスダウン方式により、基板上の金めっき等が施された電極５に実装されている。また、その他の部品は、基板（絶縁樹脂１７）上の半田２７等が施された電極５に実装されている。そして、このような電子部品上に上層の絶縁樹脂１７が積層される。また、このような配線基板の上下両面に配線１４が設けられている。
また、第２の従来例は、例えば図１０に示すように、配線基板上に半導体素子１、キャパシタ（図示せず）、抵抗３、及びインダクタ（図示せず）等の電子部品が一つずつ接地され、直接、電子部品の電極５と上層配線１４とが最短で接続された例である（例えば特許文献２参照）。
この配線基板においては、半導体素子１の場合は、電極５上に金等のバンプ６を形成し、フェイスアップ方式で基板（絶縁樹脂１７）上のダイパッド２４上に銀ペーストを介して接地し、その他の電子部品は、絶縁樹脂１７上に絶縁接着剤を介して接地し、上層の絶縁樹脂１７を積層した後、炭酸ガスレーザー等でバンプ６及び電極５上に穴を開け、無電解めっきや電解めっきにて上層との接続を行う。なお、その他は図９に示す構成と同様であり、共通する部材には同一符号を付して説明は省略する。
この配線基板においては、半導体素子１の場合は、電極５上に金等のバンプ６を形成し、フェイスアップ方式で基板（絶縁樹脂１７）上のダイパッド２４上に銀ペーストを介して接地し、その他の電子部品は、絶縁樹脂１７上に絶縁接着剤を介して接地し、上層の絶縁樹脂１７を積層した後、炭酸ガスレーザー等でバンプ６及び電極５上に穴を開け、無電解めっきや電解めっきにて上層との接続を行う。なお、その他は図９に示す構成と同様であり、共通する部材には同一符号を付して説明は省略する。
また、第３の従来例は、例えば図１１、図１２に示すように、フィルムキャリア４に半導体素子１のみが実装されたパッケージを一つずつ配線基板内に埋め込んだ例である（例えば特許文献３参照）。
以下、この第３の従来例の製造工程を順次説明する。まず、パッケージはＴＣＰ（図１１（ａ））と呼ばれ、ＴＡＢ（フィルムキャリヤ）の実装方式を採用したパッケージであり、リードピッチの縮小化、パッケージの薄型化小型化に適している。
代表的な製造方法としては、長尺の樹脂フィルム２６にシート状接着剤（図示せず）を貼り合わせた後、金型等でパンチングし、所定の開口部２６Ａを設ける。
次に、シート状接着剤を介して樹脂フィルム２６に銅箔１３を貼りあわせ、フォトリソグラフィ及びエッチングプロセスを用いて、樹脂フィルム２６の開口部２６Ａにリード７が張り出した銅配線１４を形成する。なお、この一連のプロセスは樹脂フィルム２６の両端に形成されたスプロケットホール１２と呼ばれる穴で位置合わせ及び搬送が行われる（図１２参照）。
次いで、例えば錫めっきが施されたリード７と半導体素子１（半導体チップ）の電極５上に形成されたバンプ６（例えば金バンプ）とを所定の治具でボンディングする。
次に、ポッティング樹脂１０により半導体素子１（半導体チップ）及び所望周辺部を樹脂封止し、所定の金型等でパンチングし、ＴＣＰ（図１１（ａ））を作製する。
そして、この従来例は、パッケージを配線基板に内蔵する形態であり、ＴＣＰが接着剤を介して基板（絶縁樹脂１７）の開口部に接地され、アウターリード２５といわれる外へ張り出したリードがＡＣＦといわれる異方性導電フィルム（図示せず）を介して基板上の配線１４に接続される（図１１（ｂ）参照）。
特開平６−４５７６３号公報
特開２００２−１８５１４５号公報
特開２００２−９２３６号公報
以下、この第３の従来例の製造工程を順次説明する。まず、パッケージはＴＣＰ（図１１（ａ））と呼ばれ、ＴＡＢ（フィルムキャリヤ）の実装方式を採用したパッケージであり、リードピッチの縮小化、パッケージの薄型化小型化に適している。
代表的な製造方法としては、長尺の樹脂フィルム２６にシート状接着剤（図示せず）を貼り合わせた後、金型等でパンチングし、所定の開口部２６Ａを設ける。
次に、シート状接着剤を介して樹脂フィルム２６に銅箔１３を貼りあわせ、フォトリソグラフィ及びエッチングプロセスを用いて、樹脂フィルム２６の開口部２６Ａにリード７が張り出した銅配線１４を形成する。なお、この一連のプロセスは樹脂フィルム２６の両端に形成されたスプロケットホール１２と呼ばれる穴で位置合わせ及び搬送が行われる（図１２参照）。
次いで、例えば錫めっきが施されたリード７と半導体素子１（半導体チップ）の電極５上に形成されたバンプ６（例えば金バンプ）とを所定の治具でボンディングする。
次に、ポッティング樹脂１０により半導体素子１（半導体チップ）及び所望周辺部を樹脂封止し、所定の金型等でパンチングし、ＴＣＰ（図１１（ａ））を作製する。
そして、この従来例は、パッケージを配線基板に内蔵する形態であり、ＴＣＰが接着剤を介して基板（絶縁樹脂１７）の開口部に接地され、アウターリード２５といわれる外へ張り出したリードがＡＣＦといわれる異方性導電フィルム（図示せず）を介して基板上の配線１４に接続される（図１１（ｂ）参照）。
しかしながら、上記第１の従来例の場合、電子部品の周辺に配線１４を引き出し、上層の回路へ接続するため、配線基板の小型化が不可能となり、また、特に半導体素子１の場合は、半導体素子１上の電極５も狭ピッチ化が進んでいるため、従来の配線基板上の配線技術では、それに対応する配線の形成が困難であるといった問題があった。また、電子部品の種類毎に、基板上の電極の表面処理を変える必要があり、コスト高といった問題があった。
また、第２の従来例の場合、配線基板上へ接着剤等を介して電子部品を接着するため、配線基板の回路パターンと電子部品の位置精度が悪くなり、特に、半導体素子の場合は、上層回路パターンを形成する際、上層回路パターンと電子部品の電極位置ズレが発生すると、狭ピッチなため接続不良が発生するといった問題があった。
また、第３の従来例の場合、第２の従来例の問題を解決する方法の一つではあるが、電子部品の外周での接続となるため、第１の従来例の問題を解決できないといった問題があった。また、さらには、半導体素子とそれ以外の電子部品の実装方法が異なるため、コスト高といった問題があった。
また、第１、２及び３の従来例とも、一つずつ電子部品を配線基板内に内蔵するため、製造時間が長く、コストが高いといた問題があった。
また、第２の従来例の場合、配線基板上へ接着剤等を介して電子部品を接着するため、配線基板の回路パターンと電子部品の位置精度が悪くなり、特に、半導体素子の場合は、上層回路パターンを形成する際、上層回路パターンと電子部品の電極位置ズレが発生すると、狭ピッチなため接続不良が発生するといった問題があった。
また、第３の従来例の場合、第２の従来例の問題を解決する方法の一つではあるが、電子部品の外周での接続となるため、第１の従来例の問題を解決できないといった問題があった。また、さらには、半導体素子とそれ以外の電子部品の実装方法が異なるため、コスト高といった問題があった。
また、第１、２及び３の従来例とも、一つずつ電子部品を配線基板内に内蔵するため、製造時間が長く、コストが高いといた問題があった。
そこで本発明の目的は、配線基板の各層と電子部品との位置精度を向上させることにより、小型化を可能とし、さらに、一括で半導体素子、キャパシタ、抵抗体、及びインダクタ等の電子部品を配線基板内に内蔵させることより、製造時間及びコストを低減させることのできる配線基板及びその製造方法を提供することにある。
上述の目的を達成するため、本発明の配線基板は、複数種類の電子部品が搭載される配線基板であって、半導体素子、キャパシタ、抵抗体、及びインダクタの少なくとも一種類の電子部品が実装され、搬送孔を兼ねるスプロケットホールからなる位置決め用の孔を有するフィルムキャリアが複数のモジュールを含む帯状で配置される層を少なくとも１層有しており、前記フィルムキャリアと電子部品とを電気的に接続するためのバンプがフィルムキャリアあるいは電子部品の何れか一方に形成されており、前記フィルムキャリアが配置される層は、プリント配線基板の製造工程の途中工程で得られた、電子部品が内蔵される溝が形成された基板上に、前記プリント配線基板の製造工程とは別工程によって得られた前記フィルムキャリアを、プリプレグを介して積層することにより形成されていることを特徴とする。
本発明の配線基板及びその製造方法によれば、半導体素子、キャパシタ、抵抗、及びインダクタ等の電子部品が内蔵される配線基板において、各層の積層の際に、電子部品が実装されているフィルムキャリアのスプロケットホール等により位置合せを行うことで、配線基板の各層と電子部品との位置精度を向上させることにより、また、技術的に確立されたＩＬＢ接続技術を用いることにより、半導体素子の狭ピッチ化への対応、接続の信頼性確保、さらには、上層に最短距離で配線を引き出しが可能となり、小型化を実現することができる効果がある。さらに、一括で半導体素子、キャパシタ、抵抗、及びインダクタ等の電子部品を配線基板内に内蔵させることより、製造時間及びコストを低減させることが可能となる。
以下、本発明を実施するための最良の形態を詳細に説明する。
図１〜図８は本発明の実施の形態による配線基板の各具体例を示す断面図及び平面図である。
本実施の形態による配線基板は、まず、半導体素子１、キャパシタ２、抵抗３、及びインダクタ等の少なくとも一種類がフィルムキャリア４（図１（ａ）参照）に実装されており、そのフィルムキャリアが少なくとも１層含まれた配線基板（図１（ｂ）参照）である。
なお、フィルムキャリア４と電子部品との接合方法は、電子部品の電極５上に金等のバンプ６を形成して接合する方法（図２（ａ）参照）とフィルムキャリアのリード７上に金等のバンプ６を形成し接合する方法（図２（ｂ）参照）がある。
また、キャパシタ、抵抗、及びインダクタ等の電子部品にバンプ６を形成する際、バンプ６を複数形成し、接合することでリード７との接着強度が上がり、接続信頼性が向上する。リード７には、接合のため、金、銀、錫等のめっきを施し、バンプ６としては、一般に金が用いられるが、接合用の金属種には様々な組み合わせを取ることができることは公知である。
図１〜図８は本発明の実施の形態による配線基板の各具体例を示す断面図及び平面図である。
本実施の形態による配線基板は、まず、半導体素子１、キャパシタ２、抵抗３、及びインダクタ等の少なくとも一種類がフィルムキャリア４（図１（ａ）参照）に実装されており、そのフィルムキャリアが少なくとも１層含まれた配線基板（図１（ｂ）参照）である。
なお、フィルムキャリア４と電子部品との接合方法は、電子部品の電極５上に金等のバンプ６を形成して接合する方法（図２（ａ）参照）とフィルムキャリアのリード７上に金等のバンプ６を形成し接合する方法（図２（ｂ）参照）がある。
また、キャパシタ、抵抗、及びインダクタ等の電子部品にバンプ６を形成する際、バンプ６を複数形成し、接合することでリード７との接着強度が上がり、接続信頼性が向上する。リード７には、接合のため、金、銀、錫等のめっきを施し、バンプ６としては、一般に金が用いられるが、接合用の金属種には様々な組み合わせを取ることができることは公知である。
また、本実施の形態による配線基板は、半導体素子１、キャパシタ２、抵抗３、及びインダクタ等の電子部品が内蔵される配線基板において、キャパシタ２、抵抗３、及びインダクタ等の少なくとも一種類がフィルムキャリア４（図３参照）の製造工程内で作り込まれている配線基板である。なお、キャパシタ２及び抵抗３は、印刷や薄膜フォトリソグラフィプロセス等で形成され、インダクタはフィルムキャリア４上の配線にて渦上の所謂スパイダルコイルを形成するのが一般的であるが、本発明では、その構成は問わないものとする。
また、本実施の形態による配線基板は、半導体素子１、キャパシタ２、抵抗３、及びインダクタ等の電子部品が内蔵される配線基板において、キャパシタ２、抵抗３、及びインダクタ等の少なくとも一種類の電子部品がフィルムキャリア４の製造工程内で作り込まれたものとフィルムキャリアに実装されたものであり、要求精度が低いものは造り込み、要求精度が高いものはチップ部品をフィルムキャリア４に実装することが望ましい（図４参照）。
また、本実施の形態による配線基板は、半導体素子１、キャパシタ２、抵抗３、及びインダクタ等の電子部品が内蔵される配線基板において、キャパシタ２、抵抗３、及びインダクタ等の少なくとも一種類の電子部品がフィルムキャリア４の製造工程内で作り込まれたものとフィルムキャリアに実装されたものであり、要求精度が低いものは造り込み、要求精度が高いものはチップ部品をフィルムキャリア４に実装することが望ましい（図４参照）。
また、本実施の形態による配線基板に用いられるフィルムキャリア４の構成としては、金属の１層タイプ、金属と樹脂フィルムとの２層タイプ（接着剤を介して貼り合わされているものでも良い）、樹脂フィルムの両面に金属がある両面タイプ、金属と樹脂フィルムとが交互に複数積層された多層タイプ（図８参照）がある。金属としては、一般に銅が使用され、樹脂フィルムとしては、ＰＥＴ、ポリイミド等のフレキシブルタイプやガラスクロス入りエポキシ樹脂等のリジッドタイプを用いることができ、厚さは電子部品の構成や回路設計により決定されるが、２５μｍから３００μｍ程度が用いられる。
また、フィルムキャリア４における電子部品の実装部は、図２（ａ）及び図５(ａ)、（ｂ）に示すように、張り出した形のリードでも、接続部９以外が樹脂１０で覆われた構造でも良く、各電子部品に対して様々な構成が簡単に適用できる。さらに、フィルムキャリア以外の配線基板の絶縁材に用いられる材料はフレキシブル及びリジッドタイプの材料が自由に選択できる。
また、フィルムキャリア４における電子部品の実装部は、図２（ａ）及び図５(ａ)、（ｂ）に示すように、張り出した形のリードでも、接続部９以外が樹脂１０で覆われた構造でも良く、各電子部品に対して様々な構成が簡単に適用できる。さらに、フィルムキャリア以外の配線基板の絶縁材に用いられる材料はフレキシブル及びリジッドタイプの材料が自由に選択できる。
以下、図６を参照して本発明の実施例１を具体的に説明する。なお、図６において、（ａ）はフィルムキャリアの断面図、（ｂ）は電子部品を実装した後の断面図、（ｃ）は上層積層前の断面図、（ｄ）は上層積層後の断面図である。
まず、１５０ｍｍ幅、２５μｍ厚の熱硬化性長尺ポリイミドフィルム１１上に２μｍ厚の熱可塑性ポリイミド接着剤（図示せず）を所定温度でラミネートした後、所望の金型で電子部品が実装される部分及び位置決め孔や搬送孔となるスプロケットホール１２（スプロケットホールでなく、位置決めになる孔だけでも良い）をパンチング加工する。
次いで、１２μｍ厚の銅箔１３を熱可塑性ポリイミド接着剤（図示せず）を介して熱硬化性長尺ポリイミドフィルム１１に所定温度でラミネートし、部材を作製する。
次いで、部材両面にフォトレジストをロールコートし、露光現像を行うフォトリソグラフィ及び銅を腐食させるエッチング法により、所望の配線１４を形成する（図６（ａ）参照）。
まず、１５０ｍｍ幅、２５μｍ厚の熱硬化性長尺ポリイミドフィルム１１上に２μｍ厚の熱可塑性ポリイミド接着剤（図示せず）を所定温度でラミネートした後、所望の金型で電子部品が実装される部分及び位置決め孔や搬送孔となるスプロケットホール１２（スプロケットホールでなく、位置決めになる孔だけでも良い）をパンチング加工する。
次いで、１２μｍ厚の銅箔１３を熱可塑性ポリイミド接着剤（図示せず）を介して熱硬化性長尺ポリイミドフィルム１１に所定温度でラミネートし、部材を作製する。
次いで、部材両面にフォトレジストをロールコートし、露光現像を行うフォトリソグラフィ及び銅を腐食させるエッチング法により、所望の配線１４を形成する（図６（ａ）参照）。
次いで、フォトレジストを剥離後、配線１４の表面に無電解錫めっきを行う。なお、錫めっき厚は１μｍ程度とする。ここで、錫めっきを行ったのは、電子部品との接合性を確保するためであり、錫めっき以外には、金めっき、銀めっき、ニッケルめっき等が挙げられる。また、めっきを行う前後に、配線１４の一部に積層材と同種類の保護膜、例えば、エポキシ系樹脂を設けても良い。
次いで、半導体素子１、キャパシタ２、抵抗３、及びインダクタ等のチップ部品の電極５上にボールボンディング装置を用いて金バンプ６を形成する。なお、リード７と電極５を直接接続すると半導体素子表面にリードが接触し、ショートが発生したり、回路を破壊してしまう可能性があるため、通常、突起状のバンプ６を設ける。バンプ６の種類は、リード７に施されためっきの種類により、選択されるが、一般的には金が好ましい。また、バンプ６の形成方法には、ボールボンディング装置を用いる他に、めっきによる形成方法等もある。また、リード７にバンプ６を形成し、電子部品との接続を図る方法もある。
次いで、半導体素子１、キャパシタ２、抵抗３、及びインダクタ等のチップ部品の電極５上にボールボンディング装置を用いて金バンプ６を形成する。なお、リード７と電極５を直接接続すると半導体素子表面にリードが接触し、ショートが発生したり、回路を破壊してしまう可能性があるため、通常、突起状のバンプ６を設ける。バンプ６の種類は、リード７に施されためっきの種類により、選択されるが、一般的には金が好ましい。また、バンプ６の形成方法には、ボールボンディング装置を用いる他に、めっきによる形成方法等もある。また、リード７にバンプ６を形成し、電子部品との接続を図る方法もある。
次いで、一般に用いられているＩＬＢ（インナーリードボンディング）装置のボンディングステージ上に設置した電子部品の電極５上のバンプ６に対し、フィルムキャリヤ４の所望のリード７をボンディングツールを用いて、加熱加圧することで、電子部品の電極５とリード７の接続を行う（図６（ｂ）参照）。
ここで、シングルボンディングと言われるバンプ６とリード７とを一つずつ接続する方法もある。
ここで、シングルボンディングと言われるバンプ６とリード７とを一つずつ接続する方法もある。
次いで、電子部品（特に半導体素子）やリードを湿気や汚染から保護したり、接続の信頼性を確保するため、一般にポッティングと言われる液状エポキシ系樹脂１０を所望部に滴下し、熱硬化させることで封止する。ここでの封止は、工程中での信頼性を十分得るためであり、場合によっては封止無しでも良い。
次いで、プリント配線基板の途中工程で得られた基板であり、電子部品が内蔵される溝１５が形成された基板上に、例えば、電子部品が内蔵される部分を開口したガラスクロス入りエポキシ系樹脂であるプリプレグ１６を介し、電子部品が実装されたフィルムキャリア４を位置させ、その上に、ガラスクロス入りエポキシ系樹脂であるプリプレグ１６を介し、銅箔１３を位置させ（図６（ｃ）参照）、最高加熱温度１７５°Ｃ、２時間程度で加熱プレスする（図６（ｄ）参照））。
次いで、プリント配線基板の途中工程で得られた基板であり、電子部品が内蔵される溝１５が形成された基板上に、例えば、電子部品が内蔵される部分を開口したガラスクロス入りエポキシ系樹脂であるプリプレグ１６を介し、電子部品が実装されたフィルムキャリア４を位置させ、その上に、ガラスクロス入りエポキシ系樹脂であるプリプレグ１６を介し、銅箔１３を位置させ（図６（ｃ）参照）、最高加熱温度１７５°Ｃ、２時間程度で加熱プレスする（図６（ｄ）参照））。
次いで、残された一連の配線基板の製造工程を行うことで、本実施の形態による配線基板を完成する。なお、上下層配線とフィルムキャリア上の配線との接続は、一般的な接続が利用でき、例えば、ＹＡＧレーザーや炭酸ガスレーザー等により穴を形成し、めっきによる接続や導電性ペーストを印刷する接続等の方法を用いることができる。一例として、図１（ｂ）に、めっきにより接続を行った配線基板を示す。また、上記において、プリント配線基板の途中工程で得られた基板は、３４０×４１０ｍｍのサイズであり、電子部品が実装されたフィルムキャリアのサイズを１５０×４１０ｍｍに切り出し、フィルムキャリアを２列並べ、位置合せ孔を用い位置合せを行い、積層する。
以下、図７を参照して本発明の実施例２を具体的に説明する。
まず、１５０ｍｍ幅、２５μｍ厚の熱硬化性長尺ポリイミドフィルム１１Ａの両面に２μｍ厚の熱可塑性ポリイミド接着剤（図示せず）を所定温度でラミネートした後、１８μｍ厚の銅箔１３を熱可塑性ポリイミド接着剤を介して熱硬化性長尺ポリイミドフィルム１１Ａの片側に所定温度でラミネートし、次いで、所望の金型で電子部品が実装される部分及び位置決め孔や搬送孔となるスプロケットホール１２（スプロケットホールでなく、位置決めになる孔だけでも良い）のパンチング加工を行い、第１の部材を作製する。
次いで、１４２ｍｍ幅、２５μｍ厚の熱硬化性長尺ポリイミドフィルム１１Ｂの上に２μｍ厚の熱可塑性ポリイミド接着剤（図示せず）を所定温度でラミネートした後、１２μｍ厚の銅箔１３を熱可塑性ポリイミド接着剤を介して熱硬化性長尺ポリイミドフィルム１１Ｂに所定温度でラミネートし、第２の部材を作製する。
次いで、第１の部材に第２の部材を所定温度でラミネートすることで第３の部材を作製する。次いで、第１の部材側から、炭酸ガスレーザーにより、電子部品の電極５上のバンプ６が接続される部分のポリイミドを除去し、銅を露出させた。次いで、第２の部材側から、ＹＡＧレーザーにより、両面の接続となるビア１８穴を開け、第１部材側の銅を露出させた。次に、第１の部材側にレジスト（図示せず）をロールコートし、無電解銅めっき及び電解銅めっきにより、ビア１８を形成し、両面を電気的に接続する（図７（ａ）参照）。
まず、１５０ｍｍ幅、２５μｍ厚の熱硬化性長尺ポリイミドフィルム１１Ａの両面に２μｍ厚の熱可塑性ポリイミド接着剤（図示せず）を所定温度でラミネートした後、１８μｍ厚の銅箔１３を熱可塑性ポリイミド接着剤を介して熱硬化性長尺ポリイミドフィルム１１Ａの片側に所定温度でラミネートし、次いで、所望の金型で電子部品が実装される部分及び位置決め孔や搬送孔となるスプロケットホール１２（スプロケットホールでなく、位置決めになる孔だけでも良い）のパンチング加工を行い、第１の部材を作製する。
次いで、１４２ｍｍ幅、２５μｍ厚の熱硬化性長尺ポリイミドフィルム１１Ｂの上に２μｍ厚の熱可塑性ポリイミド接着剤（図示せず）を所定温度でラミネートした後、１２μｍ厚の銅箔１３を熱可塑性ポリイミド接着剤を介して熱硬化性長尺ポリイミドフィルム１１Ｂに所定温度でラミネートし、第２の部材を作製する。
次いで、第１の部材に第２の部材を所定温度でラミネートすることで第３の部材を作製する。次いで、第１の部材側から、炭酸ガスレーザーにより、電子部品の電極５上のバンプ６が接続される部分のポリイミドを除去し、銅を露出させた。次いで、第２の部材側から、ＹＡＧレーザーにより、両面の接続となるビア１８穴を開け、第１部材側の銅を露出させた。次に、第１の部材側にレジスト（図示せず）をロールコートし、無電解銅めっき及び電解銅めっきにより、ビア１８を形成し、両面を電気的に接続する（図７（ａ）参照）。
次いで、第２の部材側にフォトレジストをロールコートし、露光現像を行うフォトリソグラフィ及び銅を腐食させるエッチング法により、所望の配線１４を形成する。次いで、レジスト及びフォトレジストを剥離後、配線１４の表面に無電解錫めっきを行った。錫めっき厚は１μｍ程度である。次いで、半導体素子１、キャパシタ２、抵抗（図示せず）及びインダクタ（図示せず）等のチップ部品の電極５上にボールボンディング装置を用い、金バンプ６を形成する。
次いで、一般に用いられているＩＬＢ（インナーリードボンディング）装置のボンディングステージ上に設置した電子部品の電極５上のバンプ６に対して、非導電性接着剤２３（NCF（Non-conductive Film）やNCP（Non-conductive Paste））を介して、フィルムキャリヤ４の所望のリード７をボンディングツールを用いて、加熱加圧することで、電子部品の電極５とリード７の接続を行う。なお、ＮＣＰの場合は、実装後でも良い（図７（ｂ）参照）。
次いで、電子部品が実装されたフィルムキャリア４の両面に、例えば、ガラスクロス入りエポキシ系樹脂であるプリプレグ１６を介し、銅箔１３を位置させ、最高加熱温度１７５°Ｃ、２時間程度で加熱プレスする（図７（ｃ）参照）。
次いで、残された一連の配線基板の製造工程を行うことで、本実施の形態による配線基板を作製する。
次いで、一般に用いられているＩＬＢ（インナーリードボンディング）装置のボンディングステージ上に設置した電子部品の電極５上のバンプ６に対して、非導電性接着剤２３（NCF（Non-conductive Film）やNCP（Non-conductive Paste））を介して、フィルムキャリヤ４の所望のリード７をボンディングツールを用いて、加熱加圧することで、電子部品の電極５とリード７の接続を行う。なお、ＮＣＰの場合は、実装後でも良い（図７（ｂ）参照）。
次いで、電子部品が実装されたフィルムキャリア４の両面に、例えば、ガラスクロス入りエポキシ系樹脂であるプリプレグ１６を介し、銅箔１３を位置させ、最高加熱温度１７５°Ｃ、２時間程度で加熱プレスする（図７（ｃ）参照）。
次いで、残された一連の配線基板の製造工程を行うことで、本実施の形態による配線基板を作製する。
以下、図４を参照して本発明の実施例３を具体的に説明する。
まず、１５０ｍｍ幅、２５μｍ厚の熱硬化性長尺ポリイミドフィルム１１上に２μｍ厚の熱可塑性ポリイミド接着剤を所定温度でラミネートした後、所望の金型で電子部品が実装される部分及び位置決め孔や搬送孔となるスプロケットホール１２（スプロケットホールでなく、位置決めになる孔だけでも良い）をパンチング加工する。
次いで、１２μｍ厚の銅箔１３を熱可塑性ポリイミド接着剤を介して熱硬化性長尺ポリイミドフィルム１１に所定温度でラミネートし、部材を作製する。次いで、部材両面にフォトレジストをロールコートし、露光現像を行うフォトリソグラフィ及び銅を腐食させるエッチング法により、所望の配線１４及び印刷キャパシタ８の下電極１９を形成し、次いで、フォトレジストを剥離する。次いで、エポキシ系樹脂にチタン酸バリウム粒子を混入した誘電体ペーストをスクリーン印刷により、下電極１９上に印刷し、所定の温度で硬化させた。
次いで、誘電体２０及び引き出し電極２１上に、銅ペーストを用い、同じくスクリーン印刷により、上電極２２を印刷し、所定の温度で硬化させることで、印刷キャパシタ８を形成する。なお、ここで、要求精度の低いキャパシタに対して印刷キャパシタ８を適用する。次いで、配線の表面に無電解錫めっきを行った。錫めっき厚は１μｍ程度である。次いで、半導体素子、キャパシタ（要求精度の高いキャパシタ）、抵抗、及びインダクタ等のチップ部品の電極５上にボールボンディング装置を用い、金バンプ６を形成する。
まず、１５０ｍｍ幅、２５μｍ厚の熱硬化性長尺ポリイミドフィルム１１上に２μｍ厚の熱可塑性ポリイミド接着剤を所定温度でラミネートした後、所望の金型で電子部品が実装される部分及び位置決め孔や搬送孔となるスプロケットホール１２（スプロケットホールでなく、位置決めになる孔だけでも良い）をパンチング加工する。
次いで、１２μｍ厚の銅箔１３を熱可塑性ポリイミド接着剤を介して熱硬化性長尺ポリイミドフィルム１１に所定温度でラミネートし、部材を作製する。次いで、部材両面にフォトレジストをロールコートし、露光現像を行うフォトリソグラフィ及び銅を腐食させるエッチング法により、所望の配線１４及び印刷キャパシタ８の下電極１９を形成し、次いで、フォトレジストを剥離する。次いで、エポキシ系樹脂にチタン酸バリウム粒子を混入した誘電体ペーストをスクリーン印刷により、下電極１９上に印刷し、所定の温度で硬化させた。
次いで、誘電体２０及び引き出し電極２１上に、銅ペーストを用い、同じくスクリーン印刷により、上電極２２を印刷し、所定の温度で硬化させることで、印刷キャパシタ８を形成する。なお、ここで、要求精度の低いキャパシタに対して印刷キャパシタ８を適用する。次いで、配線の表面に無電解錫めっきを行った。錫めっき厚は１μｍ程度である。次いで、半導体素子、キャパシタ（要求精度の高いキャパシタ）、抵抗、及びインダクタ等のチップ部品の電極５上にボールボンディング装置を用い、金バンプ６を形成する。
次いで、一般に用いられているＩＬＢ（インナーリードボンディング）装置のボンディングステージ上に設置した電子部品の電極５上のバンプ６に対して、フィルムキャリヤ４所望のリード７をボンディングツールを用いて、加熱加圧することで、電子部品の電極５とリード７の接続を行った。次いで、電子部品（特に半導体素子）やリードを湿気や汚染から保護や接続信頼性を確保するため、一般にポッティングと言われる液状エポキシ系樹脂１０を所望部に滴下し、熱硬化させることで封止する。
次いで、プリント配線基板の途中工程で得られた基板であり、電子部品が内蔵される溝が形成された基板上に、例えば、電子部品が内蔵される部分を開口したガラスクロス入りエポキシ系樹脂であるプリプレグ１６を介し、電子部品が実装されたフィルムキャリアを位置させ、その上に、ガラスクロス入りエポキシ系樹脂であるプリプレグ１６を介し、銅箔を位置させ、最高加熱温度１７５°Ｃ、２時間程度で加熱プレスする。
次いで、残された一連の配線基板の製造工程を行う事で、本発明の配線基板を作製する。
次いで、プリント配線基板の途中工程で得られた基板であり、電子部品が内蔵される溝が形成された基板上に、例えば、電子部品が内蔵される部分を開口したガラスクロス入りエポキシ系樹脂であるプリプレグ１６を介し、電子部品が実装されたフィルムキャリアを位置させ、その上に、ガラスクロス入りエポキシ系樹脂であるプリプレグ１６を介し、銅箔を位置させ、最高加熱温度１７５°Ｃ、２時間程度で加熱プレスする。
次いで、残された一連の配線基板の製造工程を行う事で、本発明の配線基板を作製する。
以下、本発明の実施例４を具体的に説明する。
まず、１５０ｍｍ幅、３５μｍ厚の長尺銅箔の両面に、ポジ型フォトレジストをロールコートし、露光現像を行うフォトリソグラフィ及び銅を腐食させるエッチング法により、電子部品が実装される部分だけのリード７と位置決め孔や搬送孔となるスプロケットホール１２（スプロケットホールでなく、位置決めになる孔だけでも良い）を形成する。
次いで、リード７の部分だけに光を照射し、現像を行い、リード７の表面に無電解錫めっきを行った。錫めっき厚は１μｍ程度である。次いで、フォトレジストを剥離する。次いで、半導体素子１、キャパシタ２、抵抗３、及びインダクタ等のチップ部品の電極５上にボールボンディング装置を用い、金バンプ６を形成する。
次いで、一般に用いられているＩＬＢ（インナーリードボンディング）装置のボンディングステージ上に設置した電子部品の電極５上のバンプ６に対して、フィルムキャリヤ４所望のリード７をボンディングツールを用いて、加熱加圧することで、電子部品の電極５とリード７の接続を行う。
まず、１５０ｍｍ幅、３５μｍ厚の長尺銅箔の両面に、ポジ型フォトレジストをロールコートし、露光現像を行うフォトリソグラフィ及び銅を腐食させるエッチング法により、電子部品が実装される部分だけのリード７と位置決め孔や搬送孔となるスプロケットホール１２（スプロケットホールでなく、位置決めになる孔だけでも良い）を形成する。
次いで、リード７の部分だけに光を照射し、現像を行い、リード７の表面に無電解錫めっきを行った。錫めっき厚は１μｍ程度である。次いで、フォトレジストを剥離する。次いで、半導体素子１、キャパシタ２、抵抗３、及びインダクタ等のチップ部品の電極５上にボールボンディング装置を用い、金バンプ６を形成する。
次いで、一般に用いられているＩＬＢ（インナーリードボンディング）装置のボンディングステージ上に設置した電子部品の電極５上のバンプ６に対して、フィルムキャリヤ４所望のリード７をボンディングツールを用いて、加熱加圧することで、電子部品の電極５とリード７の接続を行う。
次いで、電子部品（特に半導体素子）やリードを湿気や汚染から保護や接続信頼性を確保するため、一般にポッティングと言われる液状エポキシ系樹脂を所望部に滴下し、熱硬化させることで封止する。
次いで、プリント配線基板の途中工程で得られた基板であり、電子部品が内蔵される溝１５が形成された基板上に、例えば、電子部品が内蔵される部分を開口したガラスクロス入りエポキシ系樹脂であるプリプレグ１６を介し、電子部品が実装されたフィルムキャリア４を位置させ、基板の他方面には、ガラスクロス入りエポキシ系樹脂であるプリプレグ１６を介し、銅箔を位置させ、最高加熱温度１７５°Ｃ、２時間程度で加熱プレスする。ここで、一般的なガラス不織布出なければ、電子部品が内蔵される溝１５が形成されていない基板でも良く、開口されていないプリプレグ１６でも良い。
次いで、残された一連の配線基板の製造工程を行うことで、本実施の形態の配線基板を作製する。
次いで、プリント配線基板の途中工程で得られた基板であり、電子部品が内蔵される溝１５が形成された基板上に、例えば、電子部品が内蔵される部分を開口したガラスクロス入りエポキシ系樹脂であるプリプレグ１６を介し、電子部品が実装されたフィルムキャリア４を位置させ、基板の他方面には、ガラスクロス入りエポキシ系樹脂であるプリプレグ１６を介し、銅箔を位置させ、最高加熱温度１７５°Ｃ、２時間程度で加熱プレスする。ここで、一般的なガラス不織布出なければ、電子部品が内蔵される溝１５が形成されていない基板でも良く、開口されていないプリプレグ１６でも良い。
次いで、残された一連の配線基板の製造工程を行うことで、本実施の形態の配線基板を作製する。
以下、本発明の実施例５を具体的に説明する。
まず、配線基板の製造時に用いられる例えば、リジッド基板である、基板厚０.２ｍｍのエポキシ系片面銅張り基板を用い、樹脂表面に例えば、エポキシ系熱硬化型接着剤を形成する。ここで、両面銅張り基板を用いるときは、片側の銅箔をエッチング等で除去する。
次いで、所望の位置に電子部品が実装される開口部、及び位置決め孔や搬送孔となるスプロケットホールや位置決めになる孔を形成した後、接着剤を介して、銅箔を接着する。次いで、所望の位置に、ドリルやレーザー等で穴を開け、無電解銅めっき及び電解銅めっき等を行い、スルーホールまたはビアを形成する。
次いで、基板表面にフォトレジストを形成し、露光現像を行った後、塩化第２銅液等でエッチングを行い、配線を形成する。次いで、配線に例えば無電解Ｓｎめっきを施し、リジッド基板からなるフィルムキャリアを作製する。
次いで、フィルムキャリアに、例えば、金バンプ等が形成された半導体素子やキャパシタ等の電子部品をＴＡＢ実装する。ここで、金バンプは、フィルムキャリアのリード側に形成しても良い。
次いで、上層積層等、残された一連の配線基板の製造工程を行う事で、本発明の配線基板を作製する。
まず、配線基板の製造時に用いられる例えば、リジッド基板である、基板厚０.２ｍｍのエポキシ系片面銅張り基板を用い、樹脂表面に例えば、エポキシ系熱硬化型接着剤を形成する。ここで、両面銅張り基板を用いるときは、片側の銅箔をエッチング等で除去する。
次いで、所望の位置に電子部品が実装される開口部、及び位置決め孔や搬送孔となるスプロケットホールや位置決めになる孔を形成した後、接着剤を介して、銅箔を接着する。次いで、所望の位置に、ドリルやレーザー等で穴を開け、無電解銅めっき及び電解銅めっき等を行い、スルーホールまたはビアを形成する。
次いで、基板表面にフォトレジストを形成し、露光現像を行った後、塩化第２銅液等でエッチングを行い、配線を形成する。次いで、配線に例えば無電解Ｓｎめっきを施し、リジッド基板からなるフィルムキャリアを作製する。
次いで、フィルムキャリアに、例えば、金バンプ等が形成された半導体素子やキャパシタ等の電子部品をＴＡＢ実装する。ここで、金バンプは、フィルムキャリアのリード側に形成しても良い。
次いで、上層積層等、残された一連の配線基板の製造工程を行う事で、本発明の配線基板を作製する。
以上のような本発明の配線基板の製造方法は、特に、携帯機器等の配線基板の小型化させ、電気的特性を向上させるといった、受動素子を内蔵する配線基板の製造に利用でき、特に、積層の際、電子部品が実装されているフィルムキャリアのスプロケットホール等により位置合せを行うことで、配線基板の各層と電子部品との位置精度を向上させる事により、また、上層に最短距離で配線を引き出せるので、より小型化を可能とし、さらに、一括で半導体素子、キャパシタ、抵抗体及びインダクタ等の電子部品を配線基板内に内蔵させることより、製造時間及びコストを低減させることが可能となる。
１……半導体素子、２……キャパシタ、３……抵抗、４……フィルムキャリア、５……電極、６……バンプ、７……リード、８……印刷キャパシタ、９……接続部、１０……樹脂、１１……熱硬化性長尺ポリイミドフィルム、１２……スプロケットホール、１３……銅箔、１４……配線、１５……溝、１６……プリプレグ、１７……絶縁樹脂、１８……ビア、１９……下電極、２０……誘電体、２１……引き出し電極、２２……上電極、２３……非導電性接着剤、２４……ダイパッド、 ２５……アウターリード、２６……フィルム、２７……半田。
Claims (1)
- 複数種類の電子部品が搭載される配線基板であって、半導体素子、キャパシタ、抵抗体、及びインダクタの少なくとも一種類の電子部品が実装され、搬送孔を兼ねるスプロケットホールからなる位置決め用の孔を有するフィルムキャリアが複数のモジュールを含む帯状で配置される層を少なくとも１層有しており、
前記フィルムキャリアと電子部品とを電気的に接続するためのバンプがフィルムキャリアあるいは電子部品の何れか一方に形成されており、
前記フィルムキャリアが配置される層は、プリント配線基板の製造工程の途中工程で得られた、電子部品が内蔵される溝が形成された基板上に、前記プリント配線基板の製造工程とは別工程によって得られた前記フィルムキャリアを、プリプレグを介して積層することにより形成されている、
ことを特徴とする配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006329256A JP5098313B2 (ja) | 2006-12-06 | 2006-12-06 | 配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006329256A JP5098313B2 (ja) | 2006-12-06 | 2006-12-06 | 配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008147228A JP2008147228A (ja) | 2008-06-26 |
| JP5098313B2 true JP5098313B2 (ja) | 2012-12-12 |
Family
ID=39607108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006329256A Expired - Fee Related JP5098313B2 (ja) | 2006-12-06 | 2006-12-06 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5098313B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010199191A (ja) * | 2009-02-24 | 2010-09-09 | Oki Semiconductor Co Ltd | 半導体パッケージ及び半導体パッケージの製造方法 |
| JP2011243897A (ja) * | 2010-05-21 | 2011-12-01 | Fujitsu Ltd | 多層プリント基板及びその製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02135793A (ja) * | 1988-11-16 | 1990-05-24 | Ibiden Co Ltd | 厚膜素子を有するフィルムキャリアの製造方法 |
| JPH02177452A (ja) * | 1988-12-28 | 1990-07-10 | Kobe Steel Ltd | 金属単層のフィルムキャリア |
| JPH03263846A (ja) * | 1990-03-14 | 1991-11-25 | Toppan Printing Co Ltd | バンプ付きフィルムキャリヤおよびその製造方法 |
| JPH0828407B2 (ja) * | 1993-07-23 | 1996-03-21 | 日本ピラー工業株式会社 | フィルムキャリア及びその製造方法 |
| JP3236818B2 (ja) * | 1998-04-28 | 2001-12-10 | 京セラ株式会社 | 素子内蔵多層配線基板の製造方法 |
| JP2001057377A (ja) * | 1999-08-18 | 2001-02-27 | Toppan Printing Co Ltd | テープキャリア |
| JP3578026B2 (ja) * | 1999-12-13 | 2004-10-20 | 日本電気株式会社 | 受動素子内蔵基板及びその製造方法 |
| JP2006313932A (ja) * | 2006-07-20 | 2006-11-16 | Matsushita Electric Ind Co Ltd | 多層回路基板とその製造方法 |
-
2006
- 2006-12-06 JP JP2006329256A patent/JP5098313B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008147228A (ja) | 2008-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4592751B2 (ja) | プリント配線基板の製造方法 | |
| JP5410660B2 (ja) | 配線基板及びその製造方法と電子部品装置及びその製造方法 | |
| TWI451536B (zh) | 多層配線基板及其製造方法 | |
| JP4334005B2 (ja) | 配線基板の製造方法及び電子部品実装構造体の製造方法 | |
| US8959760B2 (en) | Printed wiring board and method for manufacturing same | |
| US8941016B2 (en) | Laminated wiring board and manufacturing method for same | |
| JP4718889B2 (ja) | 多層配線基板及びその製造方法、多層配線基板構造体及びその製造方法 | |
| JP4518113B2 (ja) | 電子部品内蔵基板及びその製造方法 | |
| JP4635033B2 (ja) | 配線基板の製造方法及び電子部品実装構造体の製造方法 | |
| JP4073945B1 (ja) | 多層配線基板の製造方法 | |
| JP2014513438A (ja) | 印刷回路基板及びその製造方法 | |
| JP2008288298A (ja) | 電子部品を内蔵したプリント配線板の製造方法 | |
| WO2011030542A2 (ja) | 電子部品モジュールおよびその製造方法 | |
| CN107770946A (zh) | 印刷布线板及其制造方法 | |
| JP5098313B2 (ja) | 配線基板 | |
| JP2008182039A (ja) | 多層配線板およびその製造方法 | |
| JP4863076B2 (ja) | 配線基板及びその製造方法 | |
| JP2010283300A (ja) | 突起電極付き配線基板及び突起電極付き配線基板の製造方法 | |
| JPH10335528A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
| JP5340622B2 (ja) | 多層配線基板 | |
| JP2010123632A (ja) | 電子部品内蔵配線基板の製造方法 | |
| JP2006310543A (ja) | 配線基板及びその製造方法、半導体回路素子付き配線基板 | |
| WO2018030262A1 (ja) | モジュール部品の製造方法 | |
| JP2010141029A (ja) | プリント配線板及びその製造方法 | |
| KR101543031B1 (ko) | 인쇄회로기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110914 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110914 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120731 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120828 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120910 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |