JP2010123632A - 電子部品内蔵配線基板の製造方法 - Google Patents

Abstract

【課題】半導体素子等の電子部品を内蔵した配線基板を製造するにあたり、工程の簡素化を図り、歩留りの向上に寄与すること。
【解決手段】先ず、一方の面に突起状端子２４が形成された電子部品２５と、両面に導体部分３１が露出し、かつ該導体部分が基板内部を通して電気的に接続された形態を有する基板３０とを用意し、電子部品２５をフェイスアップの態様で基板３０上に搭載してなる構造体３５を作製する。次に、突起状端子２４の径よりも大きい開口部ＯＰが形成された熱硬化性の樹脂シート４０を用意し、突起状端子２４と開口部ＯＰとを位置合わせして、樹脂シート４０を構造体３５上に重ね合わせる。そして、その重ね合わされた構造体３５及び樹脂シート４０を、その両面から加熱・加圧して、突起状端子２４の端面が樹脂シート４０の熱硬化後の樹脂層の表面に露出するように積層して一体化する。
【選択図】図２

Description

本発明は、半導体素子等の電子部品を搭載するのに供される配線基板を製造する技術に係り、より詳細には、高密度化及び高機能化に対応すべく半導体素子等の電子部品を内蔵した多層構造を有する配線基板（電子部品内蔵配線基板）の製造方法に関する。

かかる配線基板は、半導体素子等の電子部品を表面実装する役割も果たすことから、以下の記述では便宜上、「半導体パッケージ」もしくは単に「パッケージ」ともいう。

多層構造の配線基板を製造する技術として、従来よりビルドアップ工法が広く用いられている。このビルドアップ工法を用いた配線基板は、層間絶縁層の材料（代表的には、樹脂）とビアホール形成プロセスの組合せにより多種類のものが作製可能であり、その典型的な製造プロセスは、支持基材（コア基板）を中心としてその両面又は一方の面に、樹脂層（絶縁層）の形成、樹脂層におけるビアホールの形成、ビアホールの内部の充填（ビアの形成）を含めた配線層（配線パターン）の形成を順次繰り返して積み上げていくものである。

また、このような多層構造の配線基板に、高密度化及び高機能化に対応すべく半導体素子等の電子部品を内蔵させたものがある。その一例は、下記の特許文献１に記載されている。この特許文献１には、半導体素子を内蔵する多層プリント配線板の製造方法が開示されており、そのプロセスは、コア部にデバイス（電極パッド上にバリヤメタル層が形成されたＩＣチップ）を配置→このチップを樹脂で封止→平坦化のための研磨→チップの電極面側に絶縁層（樹脂層）を形成→この樹脂層にビアホールを形成→セミアディティブ法による配線層の形成、といった一連の処理を含んでいる。
特開２００２−２４６７５７号公報

上述したように電子部品を内蔵したパッケージ（配線基板）の製造技術では、上記の特許文献１にも例示したように、チップ（その電極パッド上にバリヤメタル層が形成されたもの）を樹脂で埋め込んだ後、その不要な樹脂部分を除去するための平坦化処理を行い、さらにチップの電極面側に所定の厚さで樹脂層（絶縁層）を形成している。このとき、その樹脂層の表面とチップの電極面（バリヤメタル層の表面）との間に、常に樹脂層の厚さ分だけの段差が生じるため、後の工程で配線層を形成してチップの電極と接続するためには、この樹脂層にビアホールを形成しなければならない。

つまり、配線基板に内蔵されるチップの電極を外部（配線）と接続するためには、チップの封止に使用した樹脂の不要部分を除去する処理と、チップの電極面側に形成した層間絶縁層（樹脂層）の所要の箇所にビアホールを形成する処理を必要とするため、製造工程が比較的複雑になるといった不利があった。また、製造工程が複雑化すると、歩留りの低下にもつながり、改善の余地が残されている。

本発明は、かかる従来技術における課題に鑑み創作されたもので、半導体素子等の電子部品を内蔵した配線基板を製造するにあたり、工程の簡素化を図り、歩留りの向上に寄与することができる電子部品内蔵配線基板の製造方法を提供することを目的とする。

上記の従来技術の課題を解決するため、本発明によれば、一方の面に突起状端子が形成された電子部品と、両面に導体部分が露出し、かつ該導体部分が基板内部を通して電気的に接続された形態を有する基板とを用意し、前記電子部品をフェイスアップの態様で前記基板上に搭載してなる構造体を作製する工程と、前記突起状端子の径よりも大きい開口部が形成された熱硬化性の樹脂シートを用意し、前記構造体の突起状端子と前記樹脂シートの開口部とを位置合わせして、該樹脂シートを前記構造体上に重ね合わせる工程と、重ね合わされた前記構造体及び前記樹脂シートを、その両面から加熱・加圧して、前記突起状端子の端面が前記樹脂シートの熱硬化後の樹脂層の表面に露出するように積層して一体化する工程とを含むことを特徴とする電子部品内蔵配線基板の製造方法が提供される。

本発明に係る電子部品内蔵配線基板の製造方法によれば、あらかじめ突起状端子が形成された電子部品を所定の基板上に搭載してなる構造体と、突起状端子の径よりも大きい開口部が形成された熱硬化性の樹脂シートとを用意しておき、突起状端子と開口部とを位置合わせして、当該構造体上に樹脂シートを重ね合わせ、その両面から加熱・加圧して、突起状端子の端面が熱硬化後の樹脂層の表面に露出するように積層して一体化している。

これにより、従来技術に見られたような、チップの封止に使用した樹脂の不要部分を除去する処理と、チップの電極面側に形成した樹脂層にビアホールを形成する処理とが不要となり、製造工程の簡素化を図ることができる。製造工程が簡素化されると、歩留りの向上につながる。

本発明に係る電子部品内蔵配線基板の製造方法の他の構成上の特徴及びそれに基づく特有の利点等については、後述する発明の実施の形態を参照しながら詳細に説明する。

以下、本発明の好適な実施の形態について、添付の図面を参照しながら説明する。

図１は本発明の一実施形態に係る電子部品内蔵配線基板（半導体パッケージ）の構成を断面図の形態で示したものである。

本実施形態に係る半導体パッケージ（電子部品内蔵配線基板１０）は、その基本構成として、ポスト付チップ搭載基板３５と樹脂層（熱硬化性の樹脂シート）４０とを備えており、この樹脂シート４０が後述するように熱硬化処理（キュア）によってポスト付チップ搭載基板３５と一体成形された構造を有している。

ポスト付チップ搭載基板３５は、電子部品としてのシリコン（Ｓｉ）チップ２０の回路形成面側（図示の例では上側）に突起状端子（図示の例では、３本のポスト２４）が設けられたポスト付チップ２５と、このポスト付チップ２５が搭載された基板３０とを備えている。ポスト付チップ２５は、その回路形成面側と反対側の面に接着されたダイ・アタッチ・フィルム２６を介在させて基板３０上に搭載されている。つまり、ポスト付チップ２５は、フェイスアップの態様で実装されている。また、チップ２０上に設けられたポスト２４は、外付けの半導体素子等の電子部品（外部チップ）が実装される側（図示の例では上側）の配線層５２に導通する接続端子として機能し、この配線層５２を介して最外層の配線層５５のパッド部５５Ｐ（外部接続パッド）に接続されている。

ポスト付チップ２５を搭載する基板３０の形態としては、少なくともその両面に導体部分（配線層（パッド部）、スルーホールに充填された導体の端面）が露出し、その露出した導体部分が基板内部を通して電気的に接続されている形態のものであれば十分である。基板３０の内部には配線層が形成されていてもよいし、形成されていなくてもよい。

本実施形態では、図示の簡単化のため、基板３０の内部に配線層が形成されていない形態を例示しており、図示のように基板３０の所要の箇所に形成されたスルーホールに充填された導体３１（多くの場合、スルーホール内をめっき法により充填するので、「めっきスルーホール」とも呼ばれている）を介して基板３０の両面が電気的に接続されている。ただし、チップ２０を搭載している側（樹脂層４０で覆われる側）の面には、めっきスルーホール３１の端面に接続される配線層３２（パッド部３２Ｐ）が形成されており、これと反対側の面には、めっきスルーホール３１の端面が露出している。

また、特に図示はしないが、基板３０の内部に配線層が形成されている形態のものであってもよい。この形態の基板としては、代表的に、ビルドアップ法を用いて形成され得る多層構造の配線基板がある。この配線基板は、所要数の配線層が絶縁層（樹脂層）を介在させて積層され、各樹脂層に形成されたビアホールに充填された導体（ビア）を介して層間接続されるとともに、基板両面の各導体部分に接続された構造を有している。

一方、ポスト付チップ搭載基板３５と一体成形される樹脂シート４０には、その熱硬化処理（キュア）を行う前の状態で（図２（ｂ）、（ｃ）参照）、チップ２０上の各ポスト２４の位置にそれぞれ対応する部分（図示の例では３箇所）に開口部ＯＰが形成されている。後述するように、この開口部ＯＰにチップ２０のポスト２４を挿通してその隙間を樹脂材（溶融した樹脂シート４０の一部）で充填し熱硬化させることで、樹脂シート４０はポスト付チップ搭載基板３５と一体成形される。この熱硬化処理後の構造体（図３（ｂ）参照）において、ポスト２４の端面は樹脂層４０の表面と同一面（同じ高さ）で露出している。

また、この一体成形された構造体の一方の面（外部チップ実装面側）には、樹脂層４０の所要の箇所（図示の例では４箇所）に、基板３０の配線層３２（パッド部３２Ｐ）に達するビアホールＶＨが形成され、このビアホールＶＨに導体（ビア）５１が充填されている。さらに、樹脂層４０上に配線層５２が所要の形状にパターニング形成されており、その所要の箇所にパッド部５２Ｐが画定されている。各パッド部５２Ｐは、図示のようにポスト２４の端面及びビア５１の端面に接続されるよう形成されている。

さらに、この樹脂層４０及び配線層５２上に絶縁層（樹脂層）５３が形成されており、この樹脂層５３の所要の箇所（下層のパッド部５２Ｐに達する位置に対応する箇所）にビアホールが形成され、当該ビアホールに導体（ビア）５４が充填されている。さらに、この樹脂層５３上に最外層の配線層５５が所要の形状にパターニング形成されており、その所要の箇所にパッド部５５Ｐが画定されている。各パッド部５５Ｐは、樹脂層５３に形成された各ビア５４の端面に接続されるよう形成されている。さらに、樹脂層５３上（パッド部５５Ｐの領域を除く）には、保護膜としての絶縁層（ソルダレジスト層）５６が形成されている。

図示の例では説明の簡単化のため、１層のビルドアップ層（樹脂層５３）を積層した後に「最外層の」配線層５５を形成しているが、外部チップ実装面側に積層されるビルドアップ層の数がこれに限定されないことはもちろんである。つまり、本パッケージ１０に要求される機能等に応じて適宜所要数のビルドアップ層を積層した後、最外層の配線層５５を形成してもよい。

同様に、外部チップ実装面側と反対側の面（基板３０上）にも、最外層の配線層５７が所要の形状にパターニング形成されており、その所要の箇所にパッド部５７Ｐが画定されている。各パッド部５７Ｐは、図示のように基板３０に埋め込み形成された導体（めっきスルーホール３１）の端面に接続されるよう形成されている。さらに、基板３０上（パッド部５７Ｐの領域を除く）には、保護膜としての絶縁層（ソルダレジスト層）５８が形成されている。同様に、この場合も説明の簡単化のため、「最外層の」配線層５７としているが、必要に応じて適宜所要数のビルドアップ層を積層した後、最外層の配線層５７を形成してもよい。

また、各ソルダレジスト層５６，５８から露出するパッド部５５Ｐ，５７Ｐには、それぞれ外部チップの電極端子や、本パッケージ１０をマザーボード等の実装用基板に実装する際に使用される外部接続端子が接合されるので、当該パッド部にニッケル（Ｎｉ）めっき及び金（Ａｕ）めっきをこの順に施しておくのが望ましい。これは、端子を接合したときのコンタクト性を良くするためと、パッド部を構成する金属（代表的には銅（Ｃｕ））との密着性を高め、ＣｕがＡｕ層中へ拡散するのを防止するためである。

さらに、本実施形態では、外部チップ実装面側のパッド部５５Ｐにプリソルダを施している（はんだ５９の被着）。これは、出荷先の便宜を考慮して、外部チップを実装する際にその電極端子と接続し易いようにするためである。また、外部接続端子接合面側のパッド部５７Ｐについては、必要に応じて外部接続端子を接合できるように露出させた状態のままにしている（ＬＧＡ（ランド・グリッド・アレイ））。もちろん、出荷先の要望等に応じて前もって当該パッド部にはんだボール（図８参照）やピン等を接合しておいてもよい（ＢＧＡ（ボール・グリッド・アレイ）、ＰＧＡ（ピン・グリッド・アレイ））。

本実施形態に係る電子部品内蔵配線基板１０（図１）を構成する各部材の具体的な材料や大きさ等については、以下に記述するプロセスに関連させて説明する。

以下、本実施形態に係る電子部品内蔵配線基板１０を製造する方法について、その製造工程の一例を示す図２〜図５を参照しながら説明する。

先ず最初の工程では（図２（ａ）参照）、本実施形態の電子部品内蔵配線基板１０を構成する基本となる部材（ポスト付チップ搭載基板３５）を用意する。つまり、ポスト２４の付いたチップ２０（ポスト付チップ２５）を作製し、このポスト付チップ２５を所定の基板３０上に搭載したものを用意する。

ポスト付チップ２５は、例えば、以下のようにして作製することができる。先ず、所要の大きさ（直径が８インチもしくは１２インチ）のシリコンウエハに対し、その一方の面側に所要のデバイスプロセスを施して複数のデバイスをアレイ状に作り込み、そのデバイスが形成されている側の面に窒化シリコン（ＳｉＮ）やリンガラス（ＰＳＧ）等からなるパッシベーション膜２２（図２（ａ）において破線表示で囲んだ部分の拡大図参照）を形成し、各デバイス上に所要のパターンで形成されたアルミニウム（Ａｌ）の配線層の一部分に画定される電極パッド２１に対応する部分のパッシベーション膜２２をレーザ等により除去する（つまり、当該部分を開口して電極パッド２１を露出させる）。

さらにパッシベーション膜２２上に、フォトリソグラフィによりポリイミド樹脂等の絶縁膜（図示せず）を形成した後、この絶縁膜が形成されている側の全面に、スパッタリングにより金属薄膜２３を形成する。この金属薄膜２３は、電極パッド（Ａｌ）２１との密着性を高めるためのチタン（Ｔｉ）層もしくはクロム（Ｃｒ）層と、この上に積層される銅（Ｃｕ）層との２層構造を有している。

さらに金属薄膜２３上に、形成すべきポスト２４の高さ（２０μｍ程度）と同じ厚さを有し、かつ、その大きさ（ポスト径：５０μｍ程度）に応じた開口部及び配置間隔（ポストピッチ：１３０μｍ程度）を有するようにパターニングされためっきレジスト（図示せず）を形成する。レジスト材としては、液状のフォトレジストもしくは感光性のドライフィルムが用いられる。次に、このめっきレジスト層の開口部から露出している電極パッド２１（金属薄膜２３）上に、金属薄膜２３をシード層として利用した電解Ｃｕめっきにより、Ｃｕポスト２４を形成する。

次いで、適当な研削装置を用いてウエハ裏面（デバイスが形成されている側と反対側の面）を研削し、所定の厚さ（最終的に得られるチップ２０の厚さと同じ５０μｍ程度）に薄くした後、めっきレジスト層を除去する。液状のフォトレジストを使用した場合には、有機溶剤を含む剥離液を用いて除去し、感光性のドライフィルムを使用した場合には、水酸化ナトリウム（ＮａＯＨ）やモノエタノールアミン系等のアルカリ性の薬液を用いて剥離除去する。

さらに、露出している金属薄膜２３をウェットエッチングにより除去する。この場合、先ずＣｕを溶かすエッチング液で上層部分のＣｕ層を除去し、次にＴｉもしくはＣｒを溶かすエッチング液で下層部分のＴｉ層もしくはＣｒ層を除去する。これによって、図示のようにパッシベーション膜２２が露出する。この後、所定の表面洗浄等を行う。

そして、ダイサー等により各デバイス（チップ）単位に切断分割することで、一方の面にＣｕポスト２４が形成された個々のチップ２０（ポスト付チップ２５）を得ることができる。各デバイス単位に個片化する際には、そのウエハを、ダイシング用フレームに支持されたダイシング用テープ上に、ダイ・アタッチ・フィルム（厚さ１５μｍ程度）を介在させて、ウエハ裏面を接着させて搭載し、ダイサーのブレードにより、各デバイスの領域を画定する線に沿ってウエハを切断分割した後、その分割された各ポスト付チップ２５をピックアップする。その際、個々のチップ２５には、図２（ａ）に示すようにダイ・アタッチ・フィルム２６が付いている。

次に、このポスト付チップ２５を搭載すべき基板３０を用意する。この基板３０は、例えば、以下のようにして作製することができる。

先ず、絶縁性基材としてのプリプレグ（補強材のガラス布にエポキシ系樹脂、ポリイミド系樹脂等の熱硬化性樹脂を含浸させ、半硬化のＢステージ状態にした接着シート）を所要枚数重ねたもの（例えば、６０μｍ程度の厚さ）を用意し、そのプリプレグの所要の箇所（図示の例では４箇所）に、ＣＯ_２ガスレーザ等による穴明け加工、機械ドリルによる穴明け加工等により、スルーホールを形成する。さらに、無電解銅（Ｃｕ）めっき及び電解Ｃｕめっきにより、各スルーホールを充填して（めっきスルーホール３１の形成）その両面に導体層を形成した後、その一方の面の導体層上に、所要の配線パターン（配線層３２）の形状に従ってパターニングされたエッチングレジスト（液状のフォトレジストもしくは感光性のドライフィルム）を形成する。そして、そのエッチングレジストをマスクにして、露出している部分の導体（Ｃｕ）層を除去し、さらにエッチングレジストを除去することで、図示のような基板３０（所要の箇所にめっきスルーホール３１が形成され、その一方の端面に配線層３２（パッド部３２Ｐ）が接続され、他方の端面が露出した構造）を得ることができる。

このようにして作製された基板３０のパッド部３２Ｐが形成されている側の面（パッド部３２Ｐが形成されていない部分の領域上）に、ポスト付チップ２５を、その電極パッド２１（Ｃｕポスト２４）が形成されている側の面を上にしたフェイスアップの態様で搭載する（ダイ・アタッチ）。その際、チップ２５の裏面にはダイ・アタッチ・フィルム２６が付いているので、その粘着性を利用してチップ２５を基板３０上の規定の位置に固定することができる。

以上の工程により、基本となる構成部材（ポスト付チップ搭載基板３５）が作製されたことになる。

なお、図２（ａ）の例では、図示の簡単化のために１個のポスト付チップ２５のみが基板３０上に配置された状態を示しているが、実際には、最終的に個々の製品（半導体パッケージ）単位に分割されるべき数に応じて複数個のポスト付チップ２５が基板３０上にアレイ状に配列されている。

次の工程では（図２（ｂ）参照）、先ず、ポスト付チップ搭載基板３５と一体成形される熱硬化性の樹脂シート４０（この段階ではＢステージ状態のもの）を用意する。樹脂シート４０の材料としては、好適には、ビルドアップ樹脂として広く用いられているエポキシ系樹脂が使用される。この樹脂シート４０には、図示のようにチップ２０上のポスト２４の位置に対応する部分（図示の例では３箇所）に開口部ＯＰが形成されており、その大きさ（開口径）はポスト径（５０μｍ程度）よりも大きく、１００μｍ程度に選定されている。この開口部ＯＰは、ＣＯ_２ガスレーザ、エキシマレーザ等による穴明け加工により形成することができる。

この開口部ＯＰを有した樹脂シート４０の厚さは、後述するホットプレス処理の終了後にチップ２０のポスト２４の端面と硬化後の樹脂層４０の表面とが同じ高さとなるように適宜選定されている。本実施形態では、熱硬化処理後の樹脂層の厚さが８５μｍ程度となるように樹脂シート４０（硬化前）の厚さを選定している。

次に、この熱硬化性の樹脂シート４０とポスト付チップ搭載基板３５とを、図示のようにチップ２０のポスト２４の上方に樹脂シート４０の開口部ＯＰが位置するように両者を位置合わせする。その際、開口部ＯＰを有した樹脂シート４０は比較的薄く、また硬化前であるので変形し易いため、吸着搬送治具（図示せず）を用いて樹脂シート４０を保持しながら、所要の位置合わせを行う。

次の工程では（図２（ｃ）参照）、前の工程でポスト付チップ搭載基板３５の上方に位置合わせされた熱硬化性の樹脂シート４０を、吸着搬送治具から離して、ポスト付チップ搭載基板３５上に重ね合わせる。このとき、図示のようにチップ２０上のポスト２４間の領域にも樹脂材（樹脂シート４０の一部）が搭載され、その部分の高さは他の部分と比べて高くなる。

次の工程では（図３（ａ）参照）、前の工程で重ね合わされたポスト付チップ搭載基板３５及び熱硬化性の樹脂シート４０を、下側のプレス熱盤６１（その内表面にポリエステル樹脂等からなる保護フィルム６２が貼り付けられている）と上側のプレス熱盤６３（その内表面に同様の保護フィルム６４が貼り付けられている）との間に配置し、真空プレス等により上下両面から加熱・加圧（ホットプレス）して積層し、一体構造とする。そのホットプレス処理の過程で樹脂シート４０が溶融し、その溶融した樹脂により、この樹脂が接触する部分の表面全体（ポスト２４の端面を除く）が覆われる。

なお、上側のプレス熱盤６３上に設けられた保護フィルム６４は、溶融した樹脂の一部がプレス熱盤６３上に密着するのを防止し、樹脂層４０の表面に漏れ出すのを防止するためのものである。樹脂層４０の表面に漏れ出すと、場合によってはポスト２４上にも樹脂が付着し、その上に形成される配線層５２（図４（ａ）参照）との導通が損なわれるからである。また、下側のプレス熱盤６１上の保護フィルム６２は、基板３０から露出している導体部分（めっきスルーホール３１の端面）を保護するためのものである。

このようにして所要のホットプレス処理が終わると、その一体化された構造体をプレス熱盤６１，６３間から取り出す。これによって、内蔵されたチップ２０のポスト２４の端面が樹脂層４０の表面と同一面で（つまり、同じ高さで）露出した構造体が作製されたことになる。

なお、本工程においてホットプレス処理の際の保護フィルム６２，６４の状態等によっては、ポスト２４及びめっきスルーホール３１の各端面が確実に露出しない場合も想定される。その場合には、各端面上に薄い樹脂皮が被着しているので、ホットプレス後に、各表面を適宜研削してポスト２４及びめっきスルーホール３１の各端面を露出させるようにする。

次の工程では（図３（ｂ）参照）、前の工程で作製された構造体の樹脂層４０の所要の箇所（図示の例では４箇所）に、この樹脂層４０を貫通して基板３０の配線層３２（パッド部３２Ｐ）に達するビアホールＶＨを形成する。このビアホールＶＨは、ＣＯ_２ガスレーザ、エキシマレーザ等により形成することができる。

あるいは、他の方法を用いてビアホールＶＨを形成することも可能である。例えば、樹脂層４０が感光性の材料から構成されている場合には、フォトリソグラフィにより当該ビアホールＶＨを形成することができる。さらに他の方法として、サンドブラストを用いることも可能である。この方法では、サンドの噴射によって対象面を削りとっていくため、そのサンドが吹き付けられる面（この場合、樹脂層４０）を保護するため、樹脂層４０上のビアホール形成箇所に対応する部分を除いて適宜マスキング処理（保護テープの貼り付け等）を施す必要がある。

次の工程では（図３（ｃ）参照）、そのビアホールＶＨを、銀（Ａｇ）や銅（Ｃｕ）等の導電性ペーストを用いたスクリーン印刷法により充填し、あるいは無電解Ｃｕめっきにより充填する（ビア５１の形成）。

次の工程では（図４（ａ）参照）、樹脂層４０上に、セミアディティブ法等により、チップ２０上のポスト２４の端面及びビア５１の端面にそれぞれ接続されるように所要の形状にパターニングされた配線層５２（パッド部５２Ｐ）を形成する。

次の工程では（図４（ｂ）参照）、樹脂層４０及び配線層５２上に、エポキシ系樹脂等からなる樹脂層（絶縁層）５３を形成し、この樹脂層５３の所要の箇所（下層のパッド部５２Ｐに対応する部分）にビアホールを形成する。さらに、このビアホールを、導電性ペースト（Ａｇ、Ｃｕ等）を用いたスクリーン印刷法により充填し、あるいは無電解Ｃｕめっきにより充填した後（ビア５４の形成）、樹脂層５３上に、セミアディティブ法等により、各ビア５４の端面にそれぞれ接続されるように所要の形状にパターニングされた最外層の配線層５５（パッド部５５Ｐ）を形成する。

この配線層５５は、説明の簡単化のために「最外層」のものとしているが、上述したように外部チップ実装面側に必要に応じて適宜形成され得るビルドアップ層のうちの１つの配線層であってもよい。

次の工程では（図４（ｃ）参照）、樹脂層５３上に形成された配線層５５のパッド部５５Ｐが露出するようにその表面を覆うソルダレジスト層５６（最外層の絶縁層）を形成する。このソルダレジスト層５６は、例えば、感光性のドライフィルムレジストをラミネートし、もしくは液状のフォトレジストを塗布し、当該レジストを所要の形状にパターニングすることで、形成することができる。さらに、このソルダレジスト層５６から露出しているパッド部５５ＰにＮｉ／Ａｕめっきを施す。

本工程で形成する絶縁層５６についても、説明の簡単化のために「最外層」のものとしているが、上述したように外部チップ実装面側に必要に応じて適宜形成され得るビルドアップ層のうちの１つの絶縁層であってもよい。この場合、所要数のビルドアップ層を形成した後、ソルダレジスト層５６が形成されることになる。

次の工程では（図５（ａ）参照）、外部チップ実装面側と反対側の面の基板３０上に、セミアディティブ法等により、基板３０に埋め込み形成された導体３１の端面に接続されるように所要の形状にパターニングされた最外層の配線層５７（パッド部５７Ｐ）を形成する。

同様に、この配線層５７についても説明の簡単化のために「最外層」のものとしているが、上述したように外部接続端子接合面側に必要に応じて適宜形成され得るビルドアップ層のうちの１つの配線層であってもよい。

次の工程では（図５（ｂ）参照）、図４（ｃ）の工程で行った処理と同様にして、基板３０上に形成された配線層５７のパッド部５７Ｐが露出するようにその表面を覆うソルダレジスト層５８（最外層の絶縁層）を形成する。さらに、このソルダレジスト層５８から露出しているパッド部５７ＰにＮｉ／Ａｕめっきを施す。

同様に、この絶縁層５８についても説明の簡単化のために「最外層」のものとしているが、上述したように外部接続端子接合面側に必要に応じて適宜形成され得るビルドアップ層のうちの１つの絶縁層であってもよい。この場合、所要数のビルドアップ層を形成した後、ソルダレジスト層５８が形成されることになる。

最後の工程では（図５（ｃ）参照）、外部チップ実装面側のパッド部５５Ｐにプリソルダ（はんだ５９の被着）を施した後、ダイサー等により、所要とする個々のパッケージ単位（１個のポスト付チップ２５とその周囲の必要とされる積層配線領域（ビア、外部接続パッド等）を含む部分）に切断分割する。

図示の例では、外部接続端子接合面側のパッド部５７Ｐは露出させた状態のままにしているが、必要に応じて当該パッド部５７Ｐに外部接続端子（はんだボールやピン等）を接合させておいてもよい。この場合、ダイシングを行う前に、当該パッド部５７Ｐに、表面処理剤としてのフラックスを塗布した後、外部接続端子としてのはんだボールを搭載し、２４０〜２６０℃程度の温度でリフローしてバンプ化する。その後、表面を洗浄してフラックスを除去する。

以上の工程により、本実施形態の電子部品内蔵配線基板１０（図１）が製造されたことになる。

以上説明したように、本実施形態に係る電子部品内蔵配線基板１０の製造方法（図２〜図５）によれば、電極パッド２１上にポスト２４が形成されたチップ２０（ポスト付チップ２５）を所定の基板３０上に搭載したもの（ポスト付チップ搭載基板３５）を作製しておき、このポスト付チップ搭載基板３５上に、ポスト２４の径よりも大きい開口部ＯＰが形成された熱硬化性の樹脂シート４０を位置合わせして重ね合わせ、真空プレス等により積層することで、内蔵チップ２０のポスト２４の端面を熱硬化後の樹脂層４０の表面と同じ高さに露出させた構造体を得ている。

さらに、その積層された構造体の一方の面（外部チップ実装面側）に、樹脂層４０を貫通して基板３０の配線層３２に達するビアホールＶＨを形成した後、そのビアホールＶＨを導体で充填し、必要に応じて所要数のビルドアップ層を形成した後、最外層の配線層５５及びソルダレジスト層５６を形成し、さらに他方の面（外部接続端子接合面側）に、必要に応じて所要数のビルドアップ層を形成した後、最外層の配線層５７及びソルダレジスト層５８を形成して、半導体パッケージ（電子部品内蔵配線基板１０）を得ている。

前述した特許文献１に例示したような従来のプロセスでは、チップを樹脂で埋め込んだ後、その不要な樹脂部分を除去するための平坦化処理を行い、さらにチップの電極面側に所定の厚さで樹脂層（絶縁層）を形成していたため、この樹脂層の表面とチップの電極面との間に、当該樹脂層の厚さ分だけの段差が生じ、後の工程で配線層を形成してチップの電極と接続するためには、この樹脂層にビアホールを形成する必要があった。つまり、パッケージに内蔵されるチップの電極を外部（配線）と接続するためには、チップの封止に使用した樹脂の不要部分を除去する処理と、チップの電極面側に形成した層間絶縁層（樹脂層）の所要の箇所にビアホールを形成する処理とを必要としていたため、製造工程が比較的複雑になるといった不利があった。

これに対し本実施形態に係る製造方法では、上述したように、あらかじめポスト２４が形成されたチップ２０（ポスト付チップ２５）を所定の基板３０上に搭載してなるポスト付チップ搭載基板３５と、ポスト２４の径よりも大きい開口部ＯＰが形成された熱硬化性の樹脂シート４０とを用意しておき、ポスト２４と開口部ＯＰとを位置合わせして、ポスト付チップ搭載基板３５上に樹脂シート４０を重ね合わせ、真空プレス等により積層することで、チップ２０のポスト２４の端面を熱硬化後の樹脂層４０の表面と同じ高さに露出させている。つまり、従来技術に見られたような、チップの封止に使用した樹脂の不要部分を除去する処理と、チップの電極面側に形成した樹脂層にビアホールを形成する処理とが不要となるため、製造工程の簡素化を図ることができる。これは、歩留りの向上に寄与するものである。

上述した実施形態では、ポスト付チップ搭載基板３５と一体成形される樹脂シート４０の所要の箇所に、チップ２０上の各ポスト２４の位置にそれぞれ対応させて複数の開口部ＯＰを設けている（図２（ｂ）参照）。このため、ポスト付チップ搭載基板３５に樹脂シート４０を重ね合わせると（図２（ｃ）参照）、図示のようにチップ２０上のポスト２４間の領域にも樹脂材（樹脂シート４０の一部）が搭載され、その部分の高さは、他の部分と比べて、６５μｍ（＝チップ２０の厚さ（５０μｍ）＋ダイ・アタッチ・フィルム２６の厚さ（１５μｍ））だけ高くなる。

つまり、この後の工程でホットプレス処理を行う際（図３（ａ）参照）、チップ２０上の高くなっている部分の樹脂材が最初にプレス熱盤６３（保護フィルム６４）に当たり、その部分の樹脂材が溶融し始めてからポスト２４の端面がプレス熱盤６３（保護フィルム６４）に当たることになる。そのため、先ず最初に溶融した樹脂がポスト２４間の領域上を流動し、プレス熱盤６３（保護フィルム６４）がポスト２４の端面に接触する前にその溶融した樹脂がポスト２４の端面に付着する可能性がある。ポスト２４の端面に樹脂が付着すると、その上に形成される配線層５２（図４（ａ）参照）との導通が不良となる。

かかる不都合の可能性を排除するためには、「キュア」を行う前の状態でチップ２０上に搭載される樹脂材の高さを出来る限り低くしておくのが望ましい。例えば、チップ２０上に樹脂材が搭載されないようにするか、あるいは、樹脂材の高さを最大限でもポスト面と同じにする必要がある。以下、これらを実現するためのいくつかの実施形態について説明する。

図６は、上述したポスト付チップ搭載基板３５と一体成形される樹脂シートの熱硬化処理前の各種形態（構成）を断面図の形態で示したものであり、上述した図２（ｃ）の構成に対応している。

先ず、（ａ）に示す構成例では、樹脂シート４１の所要の箇所に、チップ２０上の複数のポスト２４を含む領域に対応させて１つの開口部ＯＰ１を設けている。このため、この樹脂シート４１をポスト付チップ搭載基板（基板３０、チップ２０、ポスト２４）に重ね合わせると、図示のようにチップ２０上のポスト２４間の領域に樹脂材は搭載されず、その部分にスペースが確保される。従って、この樹脂シート４１の熱硬化処理の際に、その溶融した樹脂がポスト２４間の領域上を流動しても、その「スペース」部分に樹脂を収容することができ、ポスト２４上への樹脂の付着を回避することができる。

次に、（ｂ）に示す構成例では、複数枚（図示の例では２枚）の樹脂シート４２，４３を重ね合わせたものを使用している。このうち、基板３０上に直接重ね合わされる樹脂シート４２は、チップ２０の厚さと同じ厚さを有しており、この樹脂シート４２上に積層される樹脂シート４３は、チップ２０上のポスト２４の高さと同じ厚さを有している。そして、上側の樹脂シート４３には、図示のようにチップ２０上の各ポスト２４の位置にそれぞれ対応させて複数の開口部ＯＰ２を設けている。このため、この多層構造の樹脂シート４２，４３をポスト付チップ搭載基板（基板３０、チップ２０、ポスト２４）に重ね合わせると、図示のようにチップ２０上のポスト２４間の領域に搭載される樹脂材（樹脂シート４３の一部）の高さは、他の部分の高さと同じになる。つまり、上述した実施形態（図２（ｃ））の場合と比べて、チップ２０上のポスト２４間の領域に搭載される樹脂材の量を少なくすることができる。これによって、ホットプレス処理の際に溶融した樹脂がポスト２４間の領域上を流動しても、その樹脂量が少ないために、ポスト２４上への樹脂の付着を回避することが可能となる。

次に、（ｃ）に示す構成例では、上述した（ｂ）の構成例と同様に、複数枚（図示の例では２枚）の樹脂シート４４，４５を重ね合わせたものを使用し、下側の樹脂シート４４は、チップ２０の厚さと同じ厚さを有し、上側の樹脂シート４５は、チップ２０上のポスト２４の高さと同じ厚さを有している。そして、上側の樹脂シート４５には、図示のようにチップ２０上の各ポスト２４の位置にそれぞれ対応させて複数の開口部ＯＰ３を設けているが、各開口部ＯＰ３の側面は、上方に向かって開口部が徐々に広がるテーパ状に成形されている。このため、この多層構造の樹脂シート４４，４５をポスト付チップ搭載基板（基板３０、チップ２０、ポスト２４）に重ね合わせると、図示のようにチップ２０上のポスト２４間の領域には、そのテーパ面の形状に応じたスペースが確保される。これによって、ホットプレス処理の際に溶融した樹脂がポスト２４間の領域上を流動しても、その「スペース」部分に樹脂を収容することができ、ポスト２４上への樹脂の付着を回避することが可能となる。

図７は、本発明の他の実施形態に係る電子部品内蔵配線基板（半導体パッケージ）の製造方法の工程（一部）を断面図の形態で示したものである。図示の例では、上述した実施形態に係る製造方法（図２〜図５）との重複的な説明を避けるため、本発明に関連する処理の工程についてのみ示している。

すなわち、図７において（ａ）に示す工程は、図２（ａ），（ｂ）の工程に対応しており、（ｂ）に示す工程は、図３（ａ）の工程終了直後の状態を示している。図７（ａ）の工程から（ｂ）の工程に至るまでに行う処理、及び図７（ｂ）の工程以降に行う処理については、それぞれ図２（ｃ）の工程で行った処理、及び図３（ｂ）の工程以降で行った処理と実質的に同じであるので、それらの詳細な説明はここでは省略する。

本実施形態では、図７（ａ）に示すように、ポスト付チップ（ポスト２４の付いたチップ２０）を搭載すべき基板として、ポスト２４と同様の突起状端子（Ｃｕポスト）を一方の面（ポスト付チップが搭載される側と同じ面）に備えた基板３０ａを使用している。この基板３０ａは、基本的には上述した実施形態に係る基板３０と同様にして作製することができる。すなわち、上記の作製方法と同様にして、所要の箇所にめっきスルーホール３６が形成され、その一方の端面に配線層３７（パッド部３７Ｐ）が接続され、他方の端面が露出した構造体を作製した後、上述した実施形態におけるＣｕポスト２４の形成方法と同様にして、この構造体のパッド３７Ｐ上にＣｕポスト３８を形成することにより、図示のような基板３０ａを得ることができる。

形成すべきＣｕポスト３８の高さは、８５μｍ（＝ダイ・アタッチ・フィルム２６の厚さ（１５μｍ）＋チップ２０の厚さ（５０μｍ）＋チップ２０上のポスト２４の高さ（２０μｍ））程度に選定されている。つまり、基板３０ａ上のポスト３８とチップ２０上のポスト２４の各端面が同一面（同じ高さ）となるように高さが調整されている。

さらに、この基板３０ａのＣｕポスト３８が形成されている側の面（パッド部３７Ｐが形成されていない部分の領域上）に、ポスト付チップ（ポスト２４の付いたチップ２０）をフェイスアップの態様で搭載（ダイ・アタッチ）して、ポスト付チップ搭載基板３５ａを得る。

一方、このポスト付チップ搭載基板３５ａと一体成形される熱硬化性の樹脂シート（エポキシ系樹脂等）４０ａには、図７（ａ）に示すようにチップ２０上のポスト２４の位置に対応する部分（図示の例では３箇所）と、基板３０ａ上のポスト３８の位置に対応する部分（図示の例では２箇所）とに、それぞれ開口部ＯＰ及びＯＰ４が形成されている。各開口部ＯＰ，ＯＰ４は、上記の場合と同様にポスト径（５０μｍ程度）よりも大きく、１００μｍ程度の大きさに選定されている。

そして、この熱硬化性の樹脂シート４０Ａとポスト付チップ搭載基板３５ａとを、図示のようにチップ２０上のポスト２４の上方及び基板３０ａ上のポスト３８の上方にそれぞれ樹脂シート４０ａの開口部ＯＰ及びＯＰ４が位置するように両者を位置合わせする。その際、開口部ＯＰ，ＯＰ４を有した樹脂シート４０ａは比較的薄く、硬化前であるので変形し易いため、上記の場合と同様に吸着搬送治具（図示せず）を用いて樹脂シート４０ａを保持しながら、所要の位置合わせを行う。

次いで、図２（ｃ）の工程で行った処理と同様にして、ポスト付チップ搭載基板３５ａの上方に位置合わせされた熱硬化性の樹脂シート４０ａを、吸着搬送治具から離して、ポスト付チップ搭載基板３５ａ上に重ね合わせた後、図３（ａ）の工程で行った処理と同様にして、重ね合わされたポスト付チップ搭載基板３５ａ及び熱硬化性の樹脂シート４０ａを、プレス熱盤６１，６３間に配置し、上下両面から加熱・加圧（ホットプレス）して積層し、一体構造とする。そのホットプレス処理の過程で樹脂シート４０ａが溶融し、その溶融した樹脂により、この樹脂が接触する部分の表面全体（ポスト２４及びポスト３８の各端面を除く）が覆われる。

このようにして所要のホットプレス処理が終わると、その一体化された構造体をプレス熱盤６１，６３間から取り出す。これによって、図７（ｂ）に示すように、内蔵されたチップ２０上のポスト２４の端面と基板３０ａ上のポスト３８の端面が、樹脂層４０ａの表面と同一面で（つまり、同じ高さで）露出した構造体が作製されたことになる。この後の工程は、上述した実施形態の場合と同様である。

このような工程を経て作製される本実施形態の電子部品内蔵配線基板は、特に図示はしていないが、基本的には上述した実施形態に係る電子部品内蔵配線基板１０（図１）の構成と同じである。よって、その構成の説明は省略する。

本実施形態に係る電子部品内蔵配線基板の製造方法によれば、上述した実施形態で得られた効果に加え、さらに、以下の利点が得られる。

すなわち、ポスト付チップを搭載する基板３０ａの所要の箇所に、チップ２０上のポスト２４の端面と同じ高さでポスト３８を設け、この基板と一体成形される熱硬化性の樹脂シート４０ａの対応する箇所に開口部ＯＰ４を形成しているので、ホットプレス処理を行った後、基板３０ａ上のポスト３８の端面をチップ２０上のポスト２４の端面と共に樹脂層４０ａの表面に露出させることができる（図７（ｂ）参照）。これにより、この後の工程で行う樹脂層４０ａへのビアホールの形成の際に、その露出したポスト３８の位置を目安（基準）とすることで、位置ずれを生じることなく、樹脂層４０ａを貫通して基板３０ａ上のパッド部（図３（ｂ）に示す基板３０上のパッド部３２Ｐに相当）に達するビアホールを確実に形成することが可能となる。つまり、樹脂層４０ａへのビアホール形成の際の位置ずれを防止して、信頼性を向上させることができる。

図８は、図１に示した半導体パッケージ（電子部品内蔵配線基板１０）に電子部品を表面実装した場合の構成例（半導体装置）を断面図の形態で示したものである。図示の例では、半導体パッケージ１０の外部チップ実装面側に、能動素子としての半導体素子（チップ）７１と、受動素子としてのチップキャパシタ７４とが搭載された半導体装置７０の構成を示している。

この半導体装置７０において、半導体素子７１は、パッケージ１０の上側の保護膜（ソルダレジスト層５６）から露出しているパッド部５５Ｐに、半導体素子７１の電極パッド上に接合された金バンプ等の電極端子７２がはんだ５９を介して接続されるようにフリップチップ実装されている。また、その実装された半導体素子７１と保護膜５６との間にアンダーフィル樹脂（例えば、熱硬化性のエポキシ系樹脂）７３が充填され、その熱硬化により半導体素子７１がパッケージ１０に固定化されている。

また、チップキャパシタ７４は、その１対の電極端子７５を介して、上側の保護膜５６から露出するパッド部５５Ｐに接続されている。このチップキャパシタ７４は、パッケージ１０内の配線のインダクタンスを下げて所要の「デカップリング」を奏するために設けられている。例えば、本パッケージ１０に搭載するチップ７１がマイクロプロセッサ（ＣＰＵ）である場合、かかるＣＰＵにおいては高速動作が要求されるため、信号線の配線長によるインダクタンスの増大を低減させる必要がある。この場合、図示のようにそれを実現する一手段として所要の個数（図示の例では１個）のチップキャパシタ７４を設けることで、「デカップリング」を有効に奏することができる。

一方、外部チップ実装面側と反対側の面の保護膜（ソルダレジスト層５８）から露出するパッド部５７Ｐには、外部接続端子としてのはんだボール７６がリフローにより接合されている。そして、このはんだボール７６を介して本装置６０がマザーボード等の実装用基板に実装されるようになっている。

なお、図示の例ではＢＧＡの形態としているが、はんだボールの代わりにピンを接合することでＰＧＡの形態としてもよいし、当該パッド部５７Ｐに外部接続端子を接続しない状態のＬＧＡの形態としてもよい。

また、図８に示した半導体装置７０の構成例では、半導体パッケージ（電子部品内蔵配線基板１０）に１個のポスト付チップ２５を内蔵させた場合を例にとって説明したが、本発明の要旨からも明らかなように、内蔵させるポスト付チップの数が１個に限定されないことはもちろんである。特に図示はしないが、当該パッケージを利用して得られる半導体装置に要求される機能に応じて、２個以上のポスト付チップを適宜内蔵させることも可能である。

また、図示の例では、外部チップとしてそれぞれ１個の半導体素子７１及び１個のチップキャパシタ７４をパッケージ１０に搭載しているが、当該半導体装置に要求される機能に応じて、２個以上の半導体素子もしくは２個以上のチップキャパシタを適宜搭載してもよいことはもちろんである。

上述した各実施形態では、半導体パッケージ１０に内蔵されるチップ２０上にＣｕポスト２４（突起状端子）を設けた場合を例にとって説明したが、当該チップ上に設ける突起状端子の形態としては、その機能（当該チップを搭載する基板と一体成形される樹脂シートに形成された開口部を通して、最終的に外部接続パッド５５Ｐに接続し得ること）からもわかるように、必ずしも「ポスト」に限定されないことはもちろんである。他の形態としては、金（Ａｕ）バンプやはんだバンプ等の導電性バンプ、はんだボールや銅コアボール（銅をコアとし、その周囲を異種の金属（例えば、はんだ又はニッケル／金）で覆った複合構造のボール）、樹脂コアボール（樹脂をコアとし、その周囲を金属（主として、はんだ又はニッケル／金）で覆った複合構造のボール）等の導電性ボールなどを使用することも可能である。

例えば、突起状のＡｕバンプを設ける場合、フォトプロセスを用いた電解めっき法や、バンプ形成用の仮基板にいったんＡｕバンプを形成し、それをチップ２０の各電極パッド上に熱圧着接合する転写バンプ方式、あるいは、エポキシ系、ポリエステル系、ポリイミド系等の樹脂中にＡｕ、Ａｇ、はんだ等の導電性粒子を適量含有させた導電性ペーストをスクリーン印刷によってチップ２０の各電極パッド上に供給し、加熱により硬化させてバンプ化する方法などを用いることができる。

また、上述した各実施形態では、半導体パッケージ１０においてチップ２０上のポスト２４が形成されている側の面を「外部チップ実装面」とし、これと反対側の面を「外部接続端子接合面」とした場合について説明したが、かかる使用形態に限定されないことはもちろんである。当該パッケージが使用される環境や、当該パッケージを利用して得られる半導体装置に要求される機能等に応じて、外部チップ実装面と外部接続端子接合面を、適宜、上下反対側にして利用することも可能である。

本発明の一実施形態に係る電子部品内蔵配線基板（半導体パッケージ）の構成を示す断面図である。 図１の電子部品内蔵配線基板（半導体パッケージ）の製造方法の工程（その１）を示す断面図である。 図２の製造工程に続く工程（その２）を示す断面図である。 図３の製造工程に続く工程（その３）を示す断面図である。 図４の製造工程に続く工程（その４）を示す断面図である。 ポスト付チップ搭載基板と一体成形される樹脂シートの熱硬化処理前の各種形態（構成）を示す断面図である。 本発明の他の実施形態に係る電子部品内蔵配線基板（半導体パッケージ）の製造方法の工程（一部）を示す断面図である。 図１の電子部品内蔵配線基板（半導体パッケージ）に電子部品を表面実装した場合の構成例（半導体装置）を示す断面図である。

符号の説明

１０…電子部品内蔵配線基板（半導体パッケージ）、
２０…チップ（内蔵される電子部品）、
２１…電極パッド、
２４，３８…ポスト（突起状端子）、
２５…ポスト付チップ、
３０，３０ａ…（ポスト付チップを搭載する）基板、
３１，３６…めっきスルーホール（スルーホールに充填された導体）、
３２，３７，５２，５５，５７…配線層、
３５，３５ａ…ポスト付チップ搭載基板（構造体）、
４０，４０ａ，４１，４２，４３，４４，４５…樹脂シート（樹脂材／樹脂層）、
５１，５４…ビア、
５３…樹脂層（絶縁層）、
５６，５８…ソルダレジスト層（保護膜／絶縁層）、
５５Ｐ，５７Ｐ…外部接続パッド、
７０…半導体装置、
７１，７４…外部チップ（表面実装される電子部品）、
７６…外部接続端子、
ＯＰ，ＯＰ１，ＯＰ２，ＯＰ３，ＯＰ４…開口部、
ＶＨ…ビアホール。

Claims (6)

1. 一方の面に突起状端子が形成された電子部品と、両面に導体部分が露出し、かつ該導体部分が基板内部を通して電気的に接続された形態を有する基板とを用意し、前記電子部品をフェイスアップの態様で前記基板上に搭載してなる構造体を作製する工程と、
   前記突起状端子の径よりも大きい開口部が形成された熱硬化性の樹脂シートを用意し、前記構造体の突起状端子と前記樹脂シートの開口部とを位置合わせして、該樹脂シートを前記構造体上に重ね合わせる工程と、
   重ね合わされた前記構造体及び前記樹脂シートを、その両面から加熱・加圧して、前記突起状端子の端面が前記樹脂シートの熱硬化後の樹脂層の表面に露出するように積層して一体化する工程とを含むことを特徴とする電子部品内蔵配線基板の製造方法。
2. 前記樹脂シートを前記構造体上に重ね合わせる工程において、用意すべき当該樹脂シートの形態として、前記電子部品の一方の面に形成された複数の突起状端子を含む領域に対応させて１つの開口部が形成された樹脂シートを使用することを特徴とする請求項１に記載の電子部品内蔵配線基板の製造方法。
3. 前記樹脂シートを前記構造体上に重ね合わせる工程において、用意すべき当該樹脂シートの形態として、前記電子部品の厚さと同じ厚さを有する第１の樹脂シートと、前記突起状端子の高さと同じ厚さを有する第２の樹脂シートとを重ね合わせ、前記第２の樹脂シートに、前記電子部品上の各突起状端子の位置にそれぞれ対応させて複数の開口部が形成された多層構造の樹脂シートを使用することを特徴とする請求項１に記載の電子部品内蔵配線基板の製造方法。
4. 前記樹脂シートを前記構造体上に重ね合わせる工程において、用意すべき当該樹脂シートの形態として、前記電子部品の厚さと同じ厚さを有する第１の樹脂シートと、前記突起状端子の高さと同じ厚さを有する第２の樹脂シートとを重ね合わせ、前記第２の樹脂シートに、前記電子部品上の各突起状端子の位置にそれぞれ対応させて複数の開口部が形成され、かつ、各開口部の側面が上方に向かって開口部が徐々に広がるテーパ状に成形された多層構造の樹脂シートを使用することを特徴とする請求項１に記載の電子部品内蔵配線基板の製造方法。
5. さらに、前記熱硬化後の樹脂層に、該樹脂層を貫通して前記基板上の一方の導体部分に達するビアホールを形成する工程と、
   前記ビアホールを導体で充填し、該導体に接続される配線層を形成する工程と、
   該配線層及び前記樹脂層上に、当該配線層のパッド部が露出するように絶縁層を形成する工程と、
   前記基板上に、該基板から露出する他方の導体部分に接続される配線層を形成する工程と、
   該配線層及び前記基板上に、当該配線層のパッド部が露出するように絶縁層を形成する工程とを含むことを特徴とする請求項１に記載の電子部品内蔵配線基板の製造方法。
6. 前記電子部品を前記基板上に搭載してなる構造体を作製する工程において、用意すべき当該基板の形態として、前記電子部品が搭載される側と同じ面に突起状端子が設けられた基板を使用し、
   前記樹脂シートを前記構造体上に重ね合わせる工程において、用意すべき当該樹脂シートの形態として、前記電子部品上の突起状端子の位置に対応させて開口部が形成されるとともに、前記基板上の突起状端子の位置に対応させて開口部が形成された樹脂シートを使用することを特徴とする請求項１に記載の電子部品内蔵配線基板の製造方法。

Images