JP4398550B2 - バンプ付き多層基板の製造方法 - Google Patents

バンプ付き多層基板の製造方法 Download PDF

Info

Publication number
JP4398550B2
JP4398550B2 JP35743099A JP35743099A JP4398550B2 JP 4398550 B2 JP4398550 B2 JP 4398550B2 JP 35743099 A JP35743099 A JP 35743099A JP 35743099 A JP35743099 A JP 35743099A JP 4398550 B2 JP4398550 B2 JP 4398550B2
Authority
JP
Japan
Prior art keywords
conductor
insulating layer
hole
pattern
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35743099A
Other languages
English (en)
Other versions
JP2001177000A (ja
Inventor
俊昭 天野
敏明 浅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE FURUKAW ELECTRIC CO., LTD.
Original Assignee
THE FURUKAW ELECTRIC CO., LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE FURUKAW ELECTRIC CO., LTD. filed Critical THE FURUKAW ELECTRIC CO., LTD.
Priority to JP35743099A priority Critical patent/JP4398550B2/ja
Publication of JP2001177000A publication Critical patent/JP2001177000A/ja
Application granted granted Critical
Publication of JP4398550B2 publication Critical patent/JP4398550B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、バンプ付き多層基板の製造方法に関する。
【0002】
【従来の技術】
電子機器の小型化、軽量化、高速化、高機能化等の要求に応えるため、半導体パッケージには、種々の形態のものが開発されている。このような半導体パッケージ技術としては、特に、半導体チップの高集積化による多ピン化の要請と装置の小型化とを両立させるため、絶縁層上に形成した金属パターンに半田バンプを介して半導体チップを接合する、いわゆるフリップチップ方式によるパッケージ技術が知られている。
【0003】
かかる技術においては、上述した絶縁層と金属パターンとを有するパッケージ用基板として、複数の金属パターンを絶縁層を介して積層した多層基板が広く用いられている。しかしながら、このような多層基板を高い設計の自由度で及び低いコストで製造することは困難である。
【0004】
例えば、パッケージ用多層基板としては、ビルドアップタイプの多層基板や、ビア内に導電ペーストを充填することにより層間接続を行うタイプの多層基板が使用されているが、前者の製造プロセスによると、ビアの真上に他のビアを形成することが難しいため配線の設計が制限されてしまう。一方、後者の製造プロセスにおいては、絶縁フィルムの両面に金属パターンを有する両面基板の形成、この両面基板の一方の主面への接着剤層及びビアの形成、並びにビアを形成した面への他の両面基板の貼り合せが繰り返されるため、非常に多くの工程が必要である。すなわち、従来の方法では、多層基板を高い設計の自由度で及び低いコストで製造することが困難であった。
【0005】
【発明が解決しようとする課題】
本発明は、上記事情を考慮してなされたものであり、バンプ付き多層基板を高い設計の自由度で及び低いコストで製造することを可能とするバンプ付き多層基板の製造方法を提供することを目的とする。
【0006】
【課題を解決するための手段】
上記課題を解決するため、本発明は、積層構造を形成し且つそれぞれが貫通孔を有する複数の絶縁層と、これら複数の絶縁層の隣り合うもの同士の間及び最上層の絶縁層の上面にそれぞれ配置された複数の導体パターンと、これら複数の導体パターンの最上層の導体パターン上に形成された金属バンプと、上記複数の絶縁層の貫通孔内にそれぞれ形成され上記複数の導体パターンの隣り合うもの同士を接続する複数の接続用導体とを備えた、半導体チップを回路基板に搭載するためのバンプ付き多層基板の製造方法であって、第1の貫通孔が設けられた第1の絶縁層と、第1の貫通孔内に形成された第1の接続用導体と、第1の絶縁層の一方の主面に形成され第1の接続用導体と接続された第1の導体パターン或いは導体層とを備え、第1の絶縁層の他方の主面は接着性であり、第1の接続用導体はその全体が第1の貫通孔内に埋め込まれている上部構造を形成する工程、第2の貫通孔が設けられた第2の絶縁層と、第2の貫通孔内に形成された第2の接続用導体と、第2の絶縁層の一方の主面に形成され第2の接続用導体に接続された第2の導体パターンとを備え、第2の貫通孔は、第2の絶縁層の一方の主面側から第2の絶縁層の他方の主面側に向けて広がっており、45°以上のテーパ角の内壁を有している下部構造を形成する工程、及び上部構造と下部構造とを、上部構造の第1の導体パターン或いは導体層が形成された面の裏面が下部構造の第2の導体パターンが形成された面と対向するように重ね合わせ、それらに圧力を印加することにより第1の接続用導体と第2の導体パターンとを接触させて、それらを貼り合せる工程を具備することを特徴とするバンプ付き多層基板の製造方法を提供する。
また、本発明は、積層構造を形成し且つそれぞれが貫通孔を有する複数の絶縁層と、これら複数の絶縁層の隣り合うもの同士の間及び最上層の絶縁層の上面にそれぞれ配置された複数の導体パターンと、これら複数の導体パターンの最上層の導体パターン上に形成された金属バンプと、上記複数の絶縁層の貫通孔内にそれぞれ形成され上記複数の導体パターンの隣り合うもの同士を接続する複数の接続用導体とを備えた、半導体チップを回路基板に搭載するためのバンプ付き多層基板の製造方法であって、第1の貫通孔が設けられた第1の絶縁層と、第1の貫通孔内に形成された第1の接続用導体と、第1の絶縁層の一方の主面に形成され第1の接続用導体と接続された第1の導体パターン或いは導体層とを備え、第1の絶縁層の他方の主面は接着性であり、第1の接続用導体はその全体が第1の貫通孔内に埋め込まれている上部構造を形成する工程、第2の貫通孔が設けられた第2の絶縁層と、第2の貫通孔内に形成された第2の接続用導体と、第2の絶縁層の一方の主面に形成され第2の接続用導体に接続された第2の導体パターンとを備え、前記第2の貫通孔は、前記第2の絶縁層の前記一方の主面側から前記第2の絶縁層の他方の主面側に向けて広がっており、45°以上のテーパ角の内壁を有している下部構造を形成する工程、第3の貫通孔が設けられた第3の絶縁層と、第3の貫通孔内に形成された第3の接続用導体と、第3の絶縁層の一方の主面に形成され第3の接続用導体に接続された第3の導体パターンとを備え、第3の絶縁層の他方の主面は接着性であり、第3の接続用導体はその全体が第3の貫通孔内に埋め込まれている少なくとも1つの中間構造を形成する工程、及び上部構造と下部構造と上記少なくとも1つの中間構造とを、上部構造の第1の導体パターン或いは導体層が形成された面の裏面が下部構造の第2の導体パターンが形成された面と対向し且つ上部構造と下部構造との間で前記少なくとも1つの中間構造の第3の導体パターンが上部構造と対向するように重ね合わせ、それらに圧力を印加することにより隣接した構造間で接続用導体と導体パターンとを接触させて、それらを貼り合せる工程を具備することを特徴とするバンプ付き多層基板の製造方法を提供する。
【0007】
このバンプ付き多層基板の製造方法は、通常、第3の貫通孔が設けられた第3の絶縁層と、第3の貫通孔内に形成された第3の接続用導体と、第3の絶縁層の前記上部構造と対向する面に形成され第3の接続用導体に接続された第3の導体パターンとを備えた少なくとも1つの中間構造を形成する工程をさらに具備し、上記貼り合せる工程は、上部構造と下部構造との間に上記少なくとも1つの中間構造を第3の導体パターンが上部構造と対向するように挟み込み、それらを第1の接続用導体と第2の導体パターンとが第3の接続用導体及び第3の導体パターンを介して接続されるように貼り合せることを含む。すなわち、本発明の方法において、バンプ付き多層基板は上部構造及び下部構造のみを積層した構造であってもよいが、通常は、少なくとも1つの中間構造をさらに有している。
【0008】
本発明のバンプ付き多層基板の製造方法によると、多層基板は、上述のように、上部構造、下部構造、及び中間構造をそれぞれ形成した後、これらを一括して貼り合せることにより得られる。すなわち、本発明の方法によると、積層接着工程は1回のみであり、したがって従来に比べて大幅に工程数が削減される。
【0009】
また、本発明のバンプ付き多層基板の製造方法において、上部構造、下部構造、及び中間構造は、それぞれ、絶縁層に形成された貫通孔内に接続用導体が埋め込まれ、絶縁層の一方の主面にのみ導体パターン或いは導体層が形成された構造を有するように形成される。そのため、両面基板を組み合せて多層基板を形成する場合等とは異なり、一方の主面に予め導体層が形成された絶縁層を用いて上部構造、下部構造、及び中間構造を形成すれば、別途、導体層の成膜を行うことなくバンプ付き多層基板を製造することができる。
【0010】
しかも、これら上部構造、下部構造、及び中間構造は、上部構造の導体パターン上に金属バンプが形成されることを除けば、ほぼ同様の構造を有している。したがって、本発明によると、ほぼ同様のプロセスで上部構造、下部構造、及び中間構造をそれぞれ作製することができる。すなわち、本発明によると、上部構造、下部構造、及び中間構造の作製に設備を共用することが可能である。
【0011】
また、本発明のバンプ付き多層基板の製造方法によると、上部構造、中間構造、及び下部構造の形成を並行して行うことができる。したがって、本発明によると、製造に要する時間を短縮することが可能となる。
【0012】
さらに、本発明のバンプ付き多層基板の製造方法によると、上部構造、中間構造、及び下部構造の良否の判断を行った後にこれらを貼り合せることができる。本発明の方法では、上部構造、中間構造、及び下部構造はいずれも極めて簡略化された構造を有しているため、最終的なバンプ付き多層基板に比べれば遥かに安価である。したがって、上部構造、中間構造、及び下部構造を貼り合せる前にそれらの良否の判断を行って良品が不良品と貼り合わされるのを防止すれば、低コスト化を実現することができる。
【0013】
また、本発明のバンプ付き多層基板の製造方法によると、隣り合う絶縁層間での導体パターンの接続は、例えば上部構造と中間構造とを重ね合せて、一方の絶縁層に埋め込まれた接続用導体と他方の絶縁層上に形成された導体パターンと接触させることにより行われる。そのため、本発明の方法によると、ある接続用導体の真上に他の接続用導体を位置させることも容易であり、配線の設計に関して極めて高い自由度を実現することができる。
【0014】
本発明の方法において、上部構造を形成する工程は、導体層上に金属バンプを形成すること及び導体層をパターニングして第1の導体パターンを形成することを含むことが好ましい。金属バンプの形成や導体層のパターニングは、上部構造、中間構造、及び下部構造を貼り合せた後に行うことも可能であるが、上部構造を形成する工程において行った場合、第1の接続用導体と金属バンプとを電気メッキにより同時に形成することができる。また、この場合、金属バンプ及び第1の導体パターンの形成に伴って生じた不良を、バンプ付き多層基板を完成する前に検出することができる。
【0015】
上部構造を形成する工程で金属バンプと第1の導体パターンとを形成する場合、導体層のパターニングは金属バンプの形成後に行うことが好ましい。導体層をパターニングする前であれば、電気メッキによる金属バンプの形成を容易に行うことができる。
【0016】
本発明の方法において、絶縁層を構成する材料としては、例えば、ポリイミド層とBステージ状態のエポキシ層との積層体のような接着剤層を有する高分子フィルムやガラスクロスにエポキシ樹脂を含浸させてこれをBステージ状態とした、所謂プリプレグのような複合材料、或いはヒートシール性を有する材料などを用いることができる。なお、本発明の方法において、上部構造、中間構造、及び下部構造に用いられる全ての絶縁層が接着性を有している必要はない。例えば、上部構造及び中間構造で接着性の絶縁層を用い、下部構造で非接着性の絶縁層を用いることもできる。
【0017】
導体パターン或いは導体層を構成する材料としては、Cuのような金属材料等を用いることができる。
【0018】
接続用導体を構成する材料としては、Cu、Ni、Sn、Sn合金(半田)等を用いることができる。
【0019】
また、金属バンプを構成する材料としては、Sn、Sn合金(半田)等が挙げられるが、特に半田が好ましい。
【0020】
金属バンプ及び接続用導体は、いずれも多層構造を有するものとすることができる。この場合、これらは、半田からなる最上層と、半田よりも高い融点を有する金属、例えばCu、Niからなる下層とを含むものとすることができる。
【0021】
本発明の方法において、絶縁層への貫通孔の形成は、炭酸ガスレーザのようなレーザ等を用いて行うことができる。炭酸ガスレーザによる孔あけのエネルギー密度は、絶縁層の材質、厚み、孔のサイズによって異なることから、適宜設定することができる。
【0022】
上部構造及び中間構造を構成する絶縁層に形成される貫通孔は、金属バンプ側とは反対側に向かって好ましくは15°以上、より好ましくは30°以上の角度で広がるようにテーパした内壁を有することが望ましい。この場合、メッキにより接続用導体を形成する際に接続用導体と絶縁層との間に気泡が残留するのを防止することができるのとともに、隣り合う絶縁層の一方の接続用導体と他方の導体パターンとの接続をより確実なものとすることができる。
【0023】
また、下部構造を構成する絶縁層に形成される孔は、上部構造とは反対側に向かって広がるように、45°以上のテーパ角の内壁を有する。このようなテーパ角の内壁を有する孔は、絶縁フィルムに小エネルギーの炭酸ガスレーザを、多いパルス数で照射することにより、または絶縁フィルムに、炭酸ガスレーザをディフォーカスして照射することにより、形成することが可能である。
【0024】
【発明の実施の形態】
以下、本発明について、図面を参照しながらより詳細に説明する。
【0025】
図1は、本発明の一実施形態に係る金属バンプ付き多層基板を概略的に示す断面図である。図1に示す金属バンプ付き多層基板1は、上部構造2と中間構造3と下部構造4とが積層された三層構造を有している。この金属バンプ付き多層基板1は、上部構造2側に半導体チップを搭載し、下部構造4側で回路基板との接続を行うものである。
【0026】
上部構造2は、高分子フィルム5aと接着剤層6aとの積層構造からなる絶縁層7aを有している。絶縁層7aの高分子フィルム5a上には、第1の導体パターンとして銅パターン8aが形成されており、この銅パターン8a上に半田等からなる金属バンプ9が形成されている。また、絶縁フィルム7aには、底面が銅パターン8aで構成された貫通孔であるビアホールが形成されており、このビアホール内に埋め込まれた半田等の金属材料が接続用導体10aを形成している。
【0027】
中間構造3は、高分子フィルム5bと接着剤層6bとの積層構造からなる絶縁層7bを有している。中間構造3は高分子フィルム5bが上部構造2の接着剤層6aと接するように配置されている。絶縁層7bの高分子フィルム5b上には、第2の導体パターンとして銅パターン8bが形成されており、この銅パターン8bは上部構造2の接続用導体10aと接続されている。また、絶縁フィルム7bには、底面が銅パターン8bで構成された貫通孔であるビアホールが形成されており、このビアホール内に埋め込まれた半田等の金属材料が接続用導体10bを形成している。
【0028】
下部構造4は、中間構造3の接着剤層6bと接して配置された高分子フィルムからなる絶縁層7cを有している。絶縁層7cの接着剤層6b側の面には、第3の導体パターンとして銅パターン8cが形成されており、この銅パターン8cは中間構造3の接続用導体10bと接続されている。また、絶縁フィルム7cには、底面が銅パターン8cで構成された貫通孔が形成されており、この貫通孔内に埋め込まれたCu、Ni、Au、半田等の金属材料が接続用導体10cを形成している。
【0029】
この接続用導体10cは、多層基板1を回路基板上に実装するための接合部として用いられる。すなわち、接続用導体10c上に半田ボールやクリーム半田が供給され、これらを介して回路基板の導体との接続が行われる。
【0030】
なお、一般に、導体パターンの厚さは10〜18μm程度と薄いため、このような導体パターンと回路基板とを半田を介して接合する構造では、導体パターンに応力が加わり、導体パターンが破断することがある。しかしながら、図1に示すように、絶縁フィルム7cに形成した接続用導体10cと回路基板とを半田を介して接合する構造を採用した場合、そのような破断を生ずることはない。
【0031】
以上説明した図1に示すバンプ付き多層基板1の製造方法について、図2〜図8を参照しながら説明する。
最初に、上部構造2の形成方法について、図2〜図4を参照して工程順に説明する。
【0032】
上部構造2を形成するに当り、まず、図2(a)に示すように、例えば、厚さ12μmの銅箔8aの一方の主面に厚さ25μmのポリイミド層5aと厚さ30μmのBステージ状態のエポキシ層6aとからなる絶縁層7aを有する材料を用意する。次いで、図2(b)に示すように、ポリイミド層5a及びエポキシ層6aの所定の位置に、ビアホールとして銅箔8aに達する100μm径の孔を炭酸ガスレーザを用いて形成した。炭酸ガスレーザによる穴あけ時に孔及びその周辺に付着したカーボンは、ブラスト処理によって機械的に除去した。
【0033】
次に、図2(c)に示すように、銅箔8a上に厚さ25μmのネガタイプ感光性ドライフィルム15をラミネートした後、図2(d)に示すように、半田バンプ部がポジパターンとなるフォトマスク16を介して感光性ドライフィルム15を露光した。露光光源としては、超高圧水銀ランプを用い、照射量は160mJ/cm2とした。
【0034】
次に、図3(e)に示すように、感光性ドライフィルム15を液温30℃の1wt%Na2CO3水溶液を用いて現像し、レジストパターン17を形成した。
【0035】
そして、図3(f)に示すように、錫96.5銀3.5組成の半田を電気メッキすることにより、高さ10μmのバンプ8と厚さ40μmの接続用電極10aとを同時に形成した。メッキ浴としては、AS513系浴(商品名:石原薬品社製)を用いた。
【0036】
そして、図3(g)に示すように、レジストパターン17を剥離した。剥離液としては、液温45℃の3%NaOH水溶液を用いた。その後、図3(h)に示すように、銅箔8aから回路パターンを形成するために、電着フォトレジスト(プライムコートAN−300:関西ペイント社製)を電着塗工して電着フォトレジスト膜19を形成し、これを80℃で10分間乾燥した。
【0037】
その後、図4(i)に示すように、導体回路がネガパターンとなるフォトマスク20aを介して電着フォトレジスト層19を露光した。露光光源としては、超高圧水銀ランプを用い、照射量は100mJ/cm2とした。
【0038】
そして、電着フォトレジスト層19を現像し、図4(j)に示すように、電着フォトレジストパターン21を形成した。現像液としては、液温30℃の1wt%Na2CO3水溶液を用いた。次いで、図4(k)に示すように、電着フォトレジストパターン21をマスクとして用いて、銅箔8aの露出した部分をアルカリエッチング溶液によりエッチングし、回路パターンである銅箔パターン8aを形成した。
【0039】
その後、電着フォトレジストパターン21を液温45℃の3%NaOH水溶液剥離液により剥離して、図4(l)に示すように、金属バンプ9を有しビアが半田からなる接合用導体10aで埋め込まれた上部構造2を得た。
【0040】
次に、中間構造3の形成方法について、図5及び図6を参照して工程順に説明する。
中間構造を形成するに当り、まず、図5(a)に示すように、厚さ12μmの銅箔8bの片面に、厚さ25μmのポリイミド層5bと厚さ30μmのBステージ状態のエポキシ層6bとからなる絶縁層7bを有する材料を用意する。次いで、図5(b)に示すように、ポリイミド層5b及びエポシキ層6bの所定の位置に、ビアホールとして銅箔8bに達する100μm径の孔を炭酸ガスレーザを用いて形成した。炭酸ガスレーザによる穴あけ時に孔及びその周辺に付着したカーボンは、ブラスト処理によって機械的に除去した。
【0041】
次に、図5(c)に示すように、銅箔8b上に厚さ25μmのネガタイプ感光性ドライフィルム25をラミネートした。その後、銅箔8bを電極として錫96.5銀3.5組成の半田を電気メッキし、孔内に半田からなる接続用導体10bを形成した。メッキ浴としては、AS513系浴(商品名:石原薬品社製)を用いた。
【0042】
次に、図5(d)に示すように、回路パターンがネガパターンとなるフォトマスク20bを介して感光性ドライフィルム25を露光した。露光光源としては、超高圧水銀ランプを用い、照射量は100mJ/cm2とした。
【0043】
次に、図6(e)に示すように、感光性ドライフィルム25を液温30℃の1wt%Na2CO3水溶液を用いて現像してレジストパターン26を形成した。
【0044】
次いで、図6(f)に示すように、銅箔8bの露出した部分をアルカリエッチング溶液によりエッチングして、回路パターンである銅箔パターン8bを形成した。
【0045】
その後、レジストパターン26を液温45℃の3%NaOH水溶液剥離液により剥離することにより、図6(g)に示すように、ビアが半田からなる接合用導体10bで埋め込まれた中間構造3を得た。
【0046】
次に、Bステージ状態のエポキシ層6bを有していない材料を用いたこと以外は中間構造3に関して説明したのとほぼ同様の方法により下部構造4を形成した。なお、下部構造4の接続用導体10cを形成するための電気メッキは2回に分けて行ってもよい。例えば、図7に示すように、最初にCuメッキを行った後に半田メッキを行うことにより、銅箔パターン8c側からCu層27及び半田層(例えば、錫96.5銀3.5組成の半田からなる)28が順次積層された構造の接続用導体10cを得ることができる。
【0047】
次に、上述した方法により得られた上部構造2、中間構造3、及び下部構造4を図8(a)に示すように位置合わせした。その後、これらを重ね合せて、真空プレス機を用いて10Kg/cm2の圧力を20分間印加し、さらに、温度170℃・真空度50torr以下の条件下で30Kg/cm2の圧力を60分間印加することにより、図8(b)に示すように上部構造2、中間構造3、及び下部構造4を相互に接着した。以上のようにして、図1に示すバンプ付き多層基板1を得た。
【0048】
上述した実施形態によると、バンプ8は、上部構造2、中間構造3、及び下部構造4を貼り合せる前にフォトリソグラフィー技術と電気メッキ技術を用いて形成される。そのため、バンプ8同士の距離を狭めること、すなわちファインピッチバンプの形成を容易に行うことができる。
【0049】
また、上記方法によると、従来の方法のようにバンプの周囲にソルダーレジスト層を形成しないため、金属バンプを高く形成する必要がない。したがって、金属バンプ9の形成が容易であり、且つ短時間で金属バンプ9を形成することができる。また、ソルダーレジスト層を形成するための工程や、これを実施することに伴う歩留まり低下を生じないことから、製造コストを低減することが可能である。
【0050】
本実施形態に係る方法によると、多層基板1における各導体パターン8a〜8cの接続は、絶縁層7a,7bに埋め込まれた接続用導体10a,10bを介して行われる。そのため、本方法によると、ビアの直上にビアを配置できる等、配置に関する自由度が高く、これにともない導体パターン8a〜8cの設計の自由度が大きくなり、多層基板1の小型化や積層数の低減が可能である。
【0051】
また、本実施形態に係る方法によると、途中工程において導体パターン8a〜8cに不良がないことが確認された上部構造2、中間構造3、及び下部構造4を一括積層することができるため、製造歩留まりを向上させることができるのとともに、従来工法に比べプレス積層工程に要する工数が少なくなり、製造コストを低減することができる。
【0052】
また、上述した実施形態では、導体パターン8aをエッチングにより形成する前に金属バンプ9を形成したが、既に導体パターンが形成された基板に金属バンプを形成すること、例えば、電気メッキ用給電パターンを形成しておき、バンプを電気メッキ法で形成した後に、給電パターンを切断することも可能である。しかしながら、この方法では、導体パターンの形状によっては給電パターンを形成することが困難な場合がある。また、後に給電パターンを切断するための工程が必要となる。また、他の方法としては、クリーム半田や半田ボールを導体パターンのバンプ形成位置に載置し、これをロウ付けする方法もある。しかしながら、この方法では、導体パターン上に半田が濡れ広がってしまうことを防止するため、ソルダーレジスト層を形成しなければならない。さらに、この方法で形成された半田バンプは球状をなすため、金属バンプ同士を狭い間隔で形成することが困難となる。
【0053】
これに対し、本実施形態に係る金属バンプ付き多層基板1の製造方法では、エッチングにより導体パターン8aを形成する前に金属バンプ9を形成するので、電気メッキ用給電パターンを設ける必要がない。また、ロウ付け等によらず、電気メッキ法により金属バンプ9を形成することから、導体パターン8a上への半田バンプの濡れ広がりを防止するためのソルダーレジスト層を形成する必要がなく、製造工程を簡略化できるとともに、柱状体の金属バンプ9を容易に形成することができる。したがって、上述した実施形態のように、導体パターン8aを形成する前に金属バンプ9を形成することが好ましい。
【0054】
なお、上述した実施形態において、絶縁層7a及び7bは、ポリイミド層とBステージ状態のエポキシ層とで構成されているが、別の材料として、ガラスクロスにエポキシ樹脂を含浸させこれをBステージ状態とした、いわゆるプリプレグを用いることもできる。また、上述した実施形態では三層構造のバンプ付き多層基板1を製造することについて説明したが、積層数の異なるバンプ付き多層基板についても同様の方法で製造することができる。例えば、二層構造のバンプ付き多層基板を製造する場合は、上部構造2と下部構造3とを貼り合せればよい。また、積層数を4層以上とする場合は、中間構造3を複数形成し、これら中間構造が上部構造2と下部構造3との間に位置するように貼り合せればよい。
【0055】
【発明の効果】
以上説明したように、本発明のバンプ付き多層基板の製造方法によると、多層基板は、上部構造、下部構造、及び中間構造をそれぞれ形成した後、これらを一括して貼り合せることにより得られる。また、本発明のバンプ付き多層基板の製造方法によると、隣り合う絶縁層間での導体パターンの接続は、例えば上部構造と中間構造とを重ね合せて、一方の絶縁層に埋め込まれた接続用導体と他方の絶縁層の導体パターンと接触させることにより行われるため、ある接続用導体の真上に他の接続用導体を位置させることも容易であり、配線の設計に関して極めて高い自由度を実現することができる。
【0056】
すなわち、本発明によると、バンプ付き多層基板を高い設計の自由度で及び低いコストで製造することを可能とするバンプ付き多層基板の製造方法が提供される。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る金属バンプ付き多層基板を概略的に示す断面図。
【図2】(a)〜(d)は、それぞれ、図1に示す金属バンプ付き多層基板の上部構造の形成工程を概略的に示す断面図。
【図3】(e)〜(h)は、それぞれ、図1に示す金属バンプ付き多層基板の上部構造の形成工程を概略的に示す断面図。
【図4】(i)〜(l)は、それぞれ、図1に示す金属バンプ付き多層基板の上部構造の形成工程を概略的に示す断面図。
【図5】(a)〜(d)は、それぞれ、図1に示す金属バンプ付き多層基板の中間構造の形成工程を概略的に示す断面図。
【図6】(e)〜(g)は、それぞれ、図1に示す金属バンプ付き多層基板の中間構造の形成工程を概略的に示す断面図。
【図7】図1に示す金属バンプ付き多層基板の下部構造の他の例を概略的に示す断面図。
【図8】(a)及び(b)は、それぞれ、図1に示す金属バンプ付き多層基板の上部構造、中間構造、及び下部構造の貼り合せ工程を概略的に示す断面図。
【符号の説明】
1…金属バンプ付き多層基板
2…上部構造
3…中間構造
4…下部構造
5a〜5c…高分子フィルム
6a,6b…接着剤層
7a〜7c…絶縁層
8a〜8c…導体パターン
9…金属バンプ
10a〜10c…接続用導体
15,25…ネガタイプ感光性ドライフィルム
16,20a,20b…フォトマスク
17,26…レジストパターン
19…電着フォトレジスト膜
21…電着フォトレジストパターン
27…Cu層
28…半田層

Claims (5)

  1. 積層構造を形成し且つそれぞれが貫通孔を有する複数の絶縁層と、該複数の絶縁層の隣り合うもの同士の間及び最上層の絶縁層の上面にそれぞれ配置された複数の導体パターンと、該複数の導体パターンの最上層の導体パターン上に形成された金属バンプと、前記複数の絶縁層の貫通孔内にそれぞれ形成され前記複数の導体パターンの隣り合うもの同士を接続する複数の接続用導体とを備えた、半導体チップを回路基板に搭載するためのバンプ付き多層基板の製造方法であって、
    第1の貫通孔が設けられた第1の絶縁層と、前記第1の貫通孔内に形成された第1の接続用導体と、前記第1の絶縁層の一方の主面に形成され前記第1の接続用導体と接続された第1の導体パターン或いは導体層とを備え、前記第1の絶縁層の他方の主面は接着性であり、前記第1の接続用導体はその全体が前記第1の貫通孔内に埋め込まれている上部構造を形成する工程、
    第2の貫通孔が設けられた第2の絶縁層と、前記第2の貫通孔内に形成された第2の接続用導体と、前記第2の絶縁層の一方の主面に形成され前記第2の接続用導体に接続された第2の導体パターンとを備え、前記第2の貫通孔は、前記第2の絶縁層の前記一方の主面側から前記第2の絶縁層の他方の主面側に向けて広がっており、45°以上のテーパ角の内壁を有している下部構造を形成する工程、及び
    前記上部構造と前記下部構造とを、前記上部構造の前記第1の導体パターン或いは導体層が形成された面の裏面が前記下部構造の前記第2の導体パターンが形成された面と対向するように重ね合わせ、それらに圧力を印加することにより前記第1の接続用導体と前記第2の導体パターンとを接触させて、それらを貼り合せる工程
    を具備することを特徴とするバンプ付き多層基板の製造方法。
  2. 積層構造を形成し且つそれぞれが貫通孔を有する複数の絶縁層と、該複数の絶縁層の隣り合うもの同士の間及び最上層の絶縁層の上面にそれぞれ配置された複数の導体パターンと、該複数の導体パターンの最上層の導体パターン上に形成された金属バンプと、前記複数の絶縁層の貫通孔内にそれぞれ形成され前記複数の導体パターンの隣り合うもの同士を接続する複数の接続用導体とを備えた、半導体チップを回路基板に搭載するためのバンプ付き多層基板の製造方法であって、
    第1の貫通孔が設けられた第1の絶縁層と、前記第1の貫通孔内に形成された第1の接続用導体と、前記第1の絶縁層の一方の主面に形成され前記第1の接続用導体と接続された第1の導体パターン或いは導体層とを備え、前記第1の絶縁層の他方の主面は接着性であり、前記第1の接続用導体はその全体が前記第1の貫通孔内に埋め込まれている上部構造を形成する工程、
    第2の貫通孔が設けられた第2の絶縁層と、前記第2の貫通孔内に形成された第2の接続用導体と、前記第2の絶縁層の一方の主面に形成され前記第2の接続用導体に接続された第2の導体パターンとを備え、前記第2の貫通孔は、前記第2の絶縁層の前記一方の主面側から前記第2の絶縁層の他方の主面側に向けて広がっており、45°以上のテーパ角の内壁を有している下部構造を形成する工程、
    第3の貫通孔が設けられた第3の絶縁層と、前記第3の貫通孔内に形成された第3の接続用導体と、前記第3の絶縁層の一方の主面に形成され前記第3の接続用導体に接続された第3の導体パターンとを備え、前記第3の絶縁層の他方の主面は接着性であり、前記第3の接続用導体はその全体が前記第3の貫通孔内に埋め込まれている少なくとも1つの中間構造を形成する工程、及び
    前記上部構造と前記下部構造と前記少なくとも1つの中間構造とを、前記上部構造の前記第1の導体パターン或いは導体層が形成された面の裏面が前記下部構造の前記第2の導体パターンが形成された面と対向し且つ前記上部構造と前記下部構造との間で前記少なくとも1つの中間構造の前記第3の導体パターンが前記上部構造と対向するように重ね合わせ、それらに圧力を印加することにより隣接した前記構造間で前記接続用導体と前記導体パターンとを接触させて、それらを貼り合せる工程
    を具備することを特徴とするバンプ付き多層基板の製造方法。
  3. 前記上部構造を形成する工程は、前記導体層上に金属バンプを形成すること及び前記導体層をパターニングして前記第1の導体パターンを形成することを含む請求項1または2に記載のバンプ付き多層基板の製造方法。
  4. 前記導体層のパターニングを前記金属バンプの形成後に行うことを特徴とする請求項3に記載のバンプ付き多層基板の製造方法。
  5. 前記第1の接続用導体と前記金属バンプとを電気メッキにより同時に形成することを特徴とする請求項3または4に記載のバンプ付き多層基板の製造方法。
JP35743099A 1999-12-16 1999-12-16 バンプ付き多層基板の製造方法 Expired - Fee Related JP4398550B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35743099A JP4398550B2 (ja) 1999-12-16 1999-12-16 バンプ付き多層基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35743099A JP4398550B2 (ja) 1999-12-16 1999-12-16 バンプ付き多層基板の製造方法

Publications (2)

Publication Number Publication Date
JP2001177000A JP2001177000A (ja) 2001-06-29
JP4398550B2 true JP4398550B2 (ja) 2010-01-13

Family

ID=18454090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35743099A Expired - Fee Related JP4398550B2 (ja) 1999-12-16 1999-12-16 バンプ付き多層基板の製造方法

Country Status (1)

Country Link
JP (1) JP4398550B2 (ja)

Also Published As

Publication number Publication date
JP2001177000A (ja) 2001-06-29

Similar Documents

Publication Publication Date Title
JP4431123B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
US6297553B1 (en) Semiconductor device and process for producing the same
US6731004B2 (en) Electronic device and method of producing same
JP2001308548A (ja) 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したbga半導体パッケージ
JP2006196860A (ja) 半導体パッケージ及びその製造方法
US20120011716A1 (en) Method of manufacturing printed circuit board including outmost fine circuit pattern
JP2018032657A (ja) プリント配線板およびプリント配線板の製造方法
JP2018032660A (ja) プリント配線板およびプリント配線板の製造方法
JP4170266B2 (ja) 配線基板の製造方法
JPH08148828A (ja) 薄膜多層回路基板およびその製造方法
KR20070068268A (ko) 배선 기판의 제조 방법
JP4918780B2 (ja) 多層配線基板の製造方法、ならびに半導体装置
JP3981227B2 (ja) 多層配線基板とその製造方法
TWI771534B (zh) 佈線板及其製造方法
JP7253946B2 (ja) 配線基板及びその製造方法、半導体パッケージ
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
US11516910B1 (en) Circuit board structure and manufacturing method thereof
JP2007250581A (ja) 多層配線基板及びその製造方法
JP2008227538A (ja) 配線基板の製造方法、及び配線基板
KR20080073648A (ko) 다층 배선 기판 및 그 제조 방법
JP4429435B2 (ja) バンプ付き二層回路テープキャリアおよびその製造方法
JP4398550B2 (ja) バンプ付き多層基板の製造方法
WO2020085382A1 (ja) 半導体パッケージ用配線基板、および半導体パッケージ用配線基板の製造方法
JP2005093979A (ja) 配線基板の製造方法、及び配線基板
JP2010123632A (ja) 電子部品内蔵配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080603

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090929

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091023

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees