JP2018032660A - プリント配線板およびプリント配線板の製造方法 - Google Patents

プリント配線板およびプリント配線板の製造方法 Download PDF

Info

Publication number
JP2018032660A
JP2018032660A JP2016161869A JP2016161869A JP2018032660A JP 2018032660 A JP2018032660 A JP 2018032660A JP 2016161869 A JP2016161869 A JP 2016161869A JP 2016161869 A JP2016161869 A JP 2016161869A JP 2018032660 A JP2018032660 A JP 2018032660A
Authority
JP
Japan
Prior art keywords
conductor
layer
wiring board
printed wiring
metal foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016161869A
Other languages
English (en)
Inventor
輝幸 石原
Teruyuki Ishihara
輝幸 石原
浩之 坂
Hiroyuki Saka
浩之 坂
海櫻 梅
Haiying Mei
海櫻 梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2016161869A priority Critical patent/JP2018032660A/ja
Priority to US15/682,721 priority patent/US10271430B2/en
Publication of JP2018032660A publication Critical patent/JP2018032660A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

【課題】プリント配線板の小型化および外部の電気回路との接続品質の向上。【解決手段】実施形態のプリント配線板は、交互に積層されている導体層および樹脂絶縁層を含む積層体１０を有している。前記積層体１０は、前記第１面１０Ｂに形成されている複数の第１導体パッド２１と、前記樹脂絶縁層を貫通する複数のビア導体とを有しており、前記複数のビア導体は、前記第１面１０Ｂ側から前記第２面１０Ｆ側に向かって縮径しており、第２面１０Ｆを構成する第１樹脂絶縁層１１ａ内に、前記複数のビア導体のうちの前記積層体１０の第２面１０Ｆに前記第２面側の端面１３ａを露出する複数の第１ビア導体１３が形成され、前記端面１３ａは第２面１０Ｆから凹んでおり、前記第１面１０Ｂに前記第１導体パッド２１を露出する開口を有するソルダーレジスト層２７が形成されており、前記第１面１０Ｂ上に前記ソルダーレジスト層２７を挟んで支持板２８が設けられている。【選択図】図１Ａ

Description

本発明は、支持板を備えているプリント配線板、およびその製造方法に関する。
特許文献１には、コア基板を有さない多層配線基板が開示されている。特許文献１の多層配線基板は、絶縁層と配線層とが積層された積層体を有する。多層配線基板の半導体素子の搭載面側には、半導体素子の電極を接続するための接続パッドが、搭載面を形成する絶縁層上に形成されており、接続パッドを露出するように保護膜が形成されている。
特開２００９−２２４７３９号公報
特許文献１の多層配線基板は、コア基板を有さず、かつ、主に樹脂からなる絶縁層と配線層と保護膜とだけで構成されているため、半導体素子の実装時などに反りが生じ易いと考えられる。また、接続パッドが、表面を形成している絶縁層から突出して設けられているため、ソルダーレジスト層が形成されない場合、隣接する接続パッド間に絶縁物は介在しない。そのため、はんだなどの接合材の濡れ広がりによって隣接する接続パッド間のショート不良が発生し易いと考えられる。特にファインピッチで接続パッドが設けられる配線基板の場合、隣接する接続パッド間へのソルダーレジストの形成は困難なことがある。ショート不良がよりいっそう発生し易いと考えられる。
本発明のプリント配線板は、交互に積層されている導体層および樹脂絶縁層を含む積層体を有している。前記積層体は、第１面および前記第１面と反対側の第２面を有し、かつ、前記第１面に形成されている複数の第１導体パッドと、前記積層体を構成する樹脂絶縁層を貫通する複数のビア導体とを有しており、前記複数のビア導体は、前記第１面側から前記第２面側に向かって縮径しており、前記積層体の第２面を構成する第１樹脂絶縁層内に、前記複数のビア導体のうちの前記積層体の第２面に前記第２面側の端面を露出する複数の第１ビア導体が形成され、前記第１ビア導体の前記端面は前記積層体の第２面から凹んでおり、前記積層体の第１面に前記第１導体パッドを露出する開口を有するソルダーレジスト層が形成されており、前記積層体の第１面上に前記ソルダーレジスト層を挟んで支持板が設けられている。
本発明のプリント配線板の製造方法は、ベース板上に設けられている金属箔上に少なくとも１組の樹脂絶縁層および導体層を積層することにより、前記金属箔側に第２面を有し、かつ、前記第２面と反対側に第１面を有する樹脂絶縁層と導体層との積層体を形成することと、前記積層体の第１面上にソルダーレジスト層を形成することと、前記積層体の第１面に前記ソルダーレジスト層を挟んで支持板を設けることと、前記ベース板を除去することと、前記金属箔をエッチングにより除去することとを含んでいる。そして、前記積層体を形成することは、前記金属箔上に積層されている第１樹脂絶縁層を貫通する複数の第１ビア導体を形成すること、および、前記第１面側の最表層の導体層に複数の第１導体パッドを形成することを含み前記金属箔を除去することは、前記金属箔の除去により露出する前記複数の第１ビア導体の端面を前記積層体の第２面よりも凹ませることを含んでいる。
本発明の実施形態によれば、支持板と反対側の表面を構成する樹脂絶縁層内に形成されるビア導体の端面が接続パッドを形成している。支持板と反対側の表面にファインピッチで接続パッドを形成することができる。接続パッドが樹脂絶縁層内に埋め込まれており、また支持板側にはソルダーレジスト層が形成されているため、プリント配線板のいずれの面においてもパッド間のショート不良の発生が抑制され得る。また、支持板によりプリント配線板の反りや撓みが抑制されるので、電子部品が適切に実装され得る。
本発明の一実施形態のプリント配線板の一例の断面図。 電子部品が実装されている一実施形態のプリント配線板の一例を示す図。 本発明の他の実施形態のプリント配線板の断面図。 電子部品が実装されている他の実施形態のプリント配線板の一例を示す図。 電子部品が実装されている他の実施形態のプリント配線板の他の例を示す図。 本発明のさらに他の実施形態のプリント配線板の例を示す断面図。 電子部品が実装されているさらに他の実施形態のプリント配線板の一例を示す図。 本発明の一実施形態のプリント配線板の製造方法の一例を示す図。 本発明の一実施形態のプリント配線板の製造方法の一例を示す図。 本発明の一実施形態のプリント配線板の製造方法の一例を示す図。 本発明の一実施形態のプリント配線板の製造方法の一例を示す図。 本発明の一実施形態のプリント配線板の製造方法の一例を示す図。 本発明の一実施形態のプリント配線板の製造方法の一例を示す図。 本発明の一実施形態のプリント配線板の製造方法の一例を示す図。 本発明の一実施形態のプリント配線板の製造方法の一例を示す図。 本発明の一実施形態のプリント配線板の製造方法の一例を示す図。 本発明の一実施形態のプリント配線板の製造方法の一例を示す図。 本発明の一実施形態のプリント配線板の製造方法の一例を示す図。 本発明の一実施形態のプリント配線板の製造方法の一例を示す図。 本発明の一実施形態のプリント配線板の製造方法の一例を示す図。 本発明の一実施形態のプリント配線板の製造方法の一例を示す図。 本発明の一実施形態のプリント配線板の製造方法の一例を示す図。 本発明の一実施形態のプリント配線板の製造方法の一例を示す図。 本発明の一実施形態のプリント配線板の製造方法の一例を示す図。 本発明の一実施形態のプリント配線板の製造方法における電子部品の実装の一例を示す図。 本発明の一実施形態のプリント配線板の製造方法における支持板の除去の一例を示す図。
本発明の一実施形態のプリント配線板が、図面を参照しながら説明される。図１Ａには、一実施形態のプリント配線板１の一例の断面図が示されている。プリント配線板１は、図１Ａに示されるように、交互に積層されている導体層および樹脂絶縁層からなる積層体１０を有している。図１Ａの例では、積層体１０は、第１〜第３の樹脂絶縁層１１ａ、１１ｂ、１１ｃ、および第１〜第３の導体層１２ａ、１２ｂ、１２ｃが交互に積層されることにより形成されている。積層体１０は、第１面１０Ｂおよび第１面１０Ｂと反対側の第２面１０Ｆを有している。第１面１０Ｂは、積層体１０の積層方向の一方側の表面を形成する樹脂絶縁層（図１Ａの例では第３樹脂絶縁層１１ｃ）の面からなり、第２面１０Ｆは、積層体１０の積層方向の他方側に露出する樹脂絶縁層（図１Ａの例では第１樹脂絶縁層１１ａ）の面からなる。そして、積層体１０の第１面１０Ｂ上には、複数の第１導体パッド２１が形成されている。第１導体パッド２１は、積層体１０の第１面１０Ｂを構成する第３樹脂絶縁層１１ｃ内に埋め込まれず、図１Ａに示されるように、第１面１０Ｂ上に形成されている。すなわち、第１導体パッド２１は、第１面１０Ｂ上に突出して形成されている。そして、積層体１０の第２面１０Ｆ側には、積層体１０の第２面１０Ｆを構成する第１樹脂絶縁層１１ａ内に形成されている第１ビア導体１３の第１導体層１２ａと反対側（第２面１０Ｆ側）の端面１３ａが露出している。そして、第１ビア導体１３の端面１３ａは積層体１０の第２面１０Ｆから凹んでいる。また、積層体１０の第１面１０Ｂにはソルダーレジスト層２７が形成されている。ソルダーレジスト層２７は、第１導体パッド２１を露出する開口２７ａを有している。そして、ソルダーレジスト層２７を挟んで積層体１０の第１面１０Ｂ上に支持板２８が設けられている。
第１導体パッド２１は、積層体１０を構成する導体層の中で最も第１面１０Ｂ側に位置する第３導体層１２ｃに形成されている。第１ビア導体１３の端面１３ａは、第２面１０Ｆ側に露出して外部の電気回路と接続され得る接続パッド２２を構成している。例えば、電子部品（例えば電子部品Ｅ１、図１Ｂ参照）や図示されない外部の配線板が接続パッド２２に接続される。電子部品としては、半導体素子のベアチップ、ＷＬＰ、もしくは他の形態の集積回路装置が例示される。外部の配線板としては、プリント配線板１が用いられる電気機器のマザーボードや、外部の電子部品のパッケージを構成する配線板などが例示される。
一実施形態のプリント配線板１では、支持板２８が積層体１０の第１面１０Ｂ上に設けられているので、プリント配線板１の反りや撓みが抑制される。例えば、積層体１０の第２面１０Ｆ側に形成されている接続パッド２２上に電子部品が実装される場合に、電子部品の複数の電極それぞれと、複数の接続パッド２２のそれぞれとがほぼ均一に近接し得る。電子部品の電極の接続パッド２２からの浮きが生じ難いと考えられる。積層体１０の第２面１０Ｆの平坦性が維持されるため、搭載される電子部品の位置ずれなども生じ難いと考えられる。また、プリント配線板１が撓みにくいので、このような部品実装工程や、プリント配線板１自身の製造工程において、プリント配線板１の取り扱いが容易であると考えられる。
支持板２８は、後述されるように、積層体１０内の各導体層や樹脂絶縁層の形成後にソルダーレジスト層２７を介して積層体１０の第１面１０Ｂ上に設けられ得る。従って、支持板２８は、例えば、各導体層の導体パターンにより構成される電気回路（図示せず）の通電検査後に、積層体１０に取り付けられ得る。すなわち、通電検査で良品と判定された積層体１０だけに支持板２８を設けることができる。そして、支持板２８に支持された、適正な通電性能を有する積層体１０に電子部品Ｅ１を実装することができる。
接続パッド２２に接続される電子部品Ｅ１などの端子は、具体的には、はんだなどの接合材６１（図１Ｂ参照）を介して、第２面１０Ｆ側に露出している第１ビア導体１３の端面１３ａ、すなわち、接続パッド２２に接続される。本実施形態では、第１ビア導体１３は第１樹脂絶縁層１１ａ内に埋め込まれていて、第２面１０Ｆ側の端面１３ａは積層体１０の第２面１０Ｆよりも凹んでいる。すなわち、接続パッド２２同士の間に、第１樹脂絶縁層１１ａによる絶縁性の隔壁が介在している。そのため、接続パッド２２上に供されるはんだなどの濡れ広がりが抑制される。隣接する接続パッド２２同士の間でショート不良が発生し難いと考えられる。第１ビア導体１３の端面１３ａの積層体１０の第２面１０Ｆからの凹みの深さＤ（図１Ａ参照）は特に限定されない。しかし、後述のように、端面１３ａの第２面１０Ｆからの凹みは、例えば、積層体１０の第２面１０Ｆへの第１ビア導体１３の露出面をエッチングすることにより形成される。そのため、凹みの深さＤは、過度に長いエッチング時間を要しない程度の大きさであることが好ましい。例えば、端面１３ａの第２面１０Ｆからの凹みの深さＤは１０μｍ以下であり、好ましくは、５μｍ以下である。なお、前述のショート不良の抑制効果を得る観点からは、凹みの深さＤは１μｍ以上であることが好ましい。図１Ａの例では、積層体１０の第２面１０Ｓは、ソルダーレジストに覆われずに露出している。このようにソルダーレジスト層が第２面１０Ｆ上に形成されない場合でも、また、接続パッド２２がファインピッチで配置される場合でも、第２面１０Ｆ上に良好な品質で電子部品などが接続されると考えられる。
プリント配線板１の第１導体パッド２１も、電子部品やマザーボードなどの外部の電気回路と接続され得る。この場合、その接続の前に支持板２８が除去される。または、外部の電気回路と接続される所定の第１導体パッド２１の部分を露出させる開口が形成される必要がある。図１Ａに示されるように、プリント配線板１は、積層体１０の第１面１０Ｂ上にソルダーレジスト層２７を有している。そのため、第１導体パッド２１と外部の電気回路との接続において、第１導体パッド２１間のはんだなどによるショート不良の発生が抑制される。
このように、本実施形態では、プリント配線板１の一方の面（例えば積層体１０の第１面１０Ｂ）および他方の面（例えば積層体１０の第２面１０Ｆ）の両側において、はんだなどによるショート不良が抑制され得る。しかも、支持板２８に支持されることにより良好な平坦性を有するプリント配線板１上で、接続パッド２２と外部の電気回路とが接続され得る。実施形態のプリント配線板１を用いた高い接続品質を有する電気機器が得られると考えられる。なお、後述のように、支持板２８は、好ましくは、ソルダーレジスト層２７との間に強固な接着力を発現しない接着層２９を介してソルダーレジスト層２７に接着される。
積層体１０は、ビルドアップ配線板における所謂ビルドアップ部と同様の積層構造を有している。図１Ａの積層体１０では、第１面１０Ｂ側から、第３導体層１２ｃ、第３樹脂絶縁層１１ｃ、第２導体層１２ｂ、第２樹脂絶縁層１１ｂ、第１導体層１２ａ、そして第１樹脂絶縁層１１ａ、という並びで導体層および樹脂絶縁層が積層されている。しかし、一実施形態のプリント配線板の積層体１０は、任意の数の導体層および樹脂絶縁層により構成され得る。積層数は、回路構成により適宜選択され得る。例えば、積層体１０は、一組の導体層および樹脂絶縁層で構成されてもよく、また、３組より多い導体層および樹脂絶縁層を含んでいてもよい。積層体１０がより多くの導体層を含むことにより、プリント配線板１の平面サイズを大きくすることなく、より規模が大きく複雑な電気回路をプリント配線板１内に形成することが可能となる。また、積層体１０は、ビルドアップ配線板のように導体層および樹脂絶縁層を１層ずつ形成するのではなく、一部の導体層および樹脂絶縁層を一度に積層することにより形成されるものでもよい。
積層体１０内の各導体層は、それぞれ、パッドや配線などの所定の形状にパターニングされた導体パターンを有している。各導体層は、例えば銅などの良好な導電性を有する材料で形成される。積層体１０内の各樹脂絶縁層は、絶縁性、導体層との密着性および適度な熱膨張率などを有するものであれば特に限定されない。例えば、エポキシ樹脂が各樹脂絶縁層の形成に用いられ得る。
図１Ａに示されるように、第１導体層１２ａ内の導体パターンと第２導体層１２ｂ内の導体パターンとの間、および第２導体層１２ｂ内の導体パターンと第３導体層１２ｃ内の導体パターンとの間はそれぞれ、第３ビア導体１５、および第４ビア導体１６により電気的に接続されている。第１ビア導体１３の積層体１０の第１面１０Ｂ側の端面は第１導体層１２ａ内の導体パターンに接続されている。第１ビア導体１３、第３ビア導体１５、および第４ビア導体１６は、第１樹脂絶縁層１１ａ、第２樹脂絶縁層１１ｂ、および第３樹脂絶縁層１１ｃそれぞれに形成されている。各ビア導体は、好ましくは、第１〜第３の導体層２ａ〜２ｃと同様の材料で形成される。
各ビア導体は、後述されるように、例えば、各樹脂絶縁層の一方の表面からのレーザー光の照射により形成される導通用孔内に形成されている。導通用孔の径は、レーザー光の照射側で大きく、レーザー光の照射側と反対側（奥側）では小さくなる。図１Ａに示される例では、図の下側からレーザー光が照射されるため、導通用孔の下側の径（幅）が大きく、上側の径（幅）が小さい。したがって、図１Ａに示される例では、第１、第３、第４ビア導体１３、１５、１６は、それぞれ、積層体１０の第１面１０Ｂ側から第２面１０Ｆ側に向って縮径している。すなわち、各ビア導体の積層体１０の厚さ方向と直交する断面の大きさは、第１面１０Ｂ側であるほど大きく、第２面１０Ｆ側であるほど小さい。各ビア導体の第２面１０Ｆ側の端面は、第１面１０Ｂ側の端面よりも小さい。第１ビア導体１３の第２面１０Ｆ側の端面１３ａが小さいため、小径の接続パッド２２が得られている。接続パッド２２間のギャップが拡がるため、ショート不良の発生が、いっそう抑制されると考えられる。なお「縮径」という語は便宜上用いられているに過ぎず、各ビア導体の断面形状は円形や楕円形に限定されず、矩形でもよいが、断面積が小さくなることを意味している。
図１Ａの例では、第１導体パッド２１それぞれの間にソルダーレジスト層２７が形成されている。ソルダーレジスト層２７は、第１導体パッド２１それぞれの縁部を覆っており、開口２７ａ内には、１つの第１導体パッド２１の中央部分が露出している。第１導体パッド２１それぞれの間に形成されているソルダーレジスト層２７により、第１導体パッド２１間のショート不良が高い確率で防止されると考えられる。しかしながら、ソルダーレジスト層２７の開口２７ａは、１つの第１導体パッド２１全体を露出していてもよい。また、複数の第１導体パッド２１を一括して１つの開口２７ａ内に露出するようにソルダーレジスト層２７が形成されていてもよい。ソルダーレジスト層２７は、例えば、感光性のエポキシ樹脂やポリイミド樹脂で形成され得る。なお、図１Ａの例と異なり、積層体１０の第２面１０Ｆ上にもソルダーレジスト層が設けられてもよい。第２面１０Ｆ上でのショート不良の発生がよりいっそう抑制されると考えられる。
支持板２８は、接着層２９を構成する接着剤によりソルダーレジスト層２７に貼り付けられている。支持板２８は、剛性を有する材料で形成され、プリント配線板１の反りや撓みを抑制し得るように積層体１０を支持している。支持板２８は、例えば、金属板や、ガラス繊維などの補強材にエポキシ樹脂を含浸してなるガラスエポキシ板、または、ガラスエポキシ基板の両面に銅箔を有する銅張積層板などにより構成される。支持板２８には、これら以外にも、適度な剛性を有する任意の材料が使用され得る。支持板２８の厚さは、例えば、１００μｍ以上、５００μｍ以下である。積層体１０が適切に支持され、かつ、支持板２８を含むプリント配線板１の厚さが極端に厚くならないと考えられる。
接着層２９を構成する材料は、支持板２８およびソルダーレジスト層２７と密着し得るものであれば特に限定されない。プリント配線板１の使用時に支持板２８の一部または全部が除去される場合は、ソルダーレジスト層２７や第３導体層１２ｃとの間に強固な接着力を発現しないものの適度な密着性を有するものが、接着層２９の材料として好ましい。少なくとも、ソルダーレジスト層２７や第３導体層１２ｃとの間よりも、支持板２８との間に強い接着力を発現し得る材料が、接着層２９の材料として好ましい。接着層２９を構成する材料は、紫外線照射や加熱などの特定の処理によりソルダーレジスト層２７や第３導体層１２ｃとの接着性を喪失するものであってもよい。例えば、アクリル系樹脂が接着層２９の材料として例示される。
図示されていないが、支持板２８および接着層２９には、ソルダーレジスト層２７の開口２７ａと連通し、第１導体パッド２１を露出させる開口が設けられていてもよい。支持板２８の接着後にプリント配線板１の通電検査が行われる場合に、通電検査の容易性や不良検出性能が向上することがある。また、第１導体パッド２１と外部の電気回路との接続が容易になることがある。この場合、支持板２８は電気絶縁体であることが好ましい。
図１Ｂに、プリント配線板１の接続パッド２２上に接続されている電子部品Ｅ１を備えるプリント配線板１ａが示されている。第１面１０Ｂ上に設けられた支持板２８によって、プリント配線板１ａの反りや撓みが抑制されているので、電子部品Ｅ１の実装時に、電子部品Ｅ１の複数の電極それぞれと、複数の接続パッド２２のそれぞれとがほぼ均一に近接し得ると考えられる。電子部品Ｅ１の電極の接続パッド２２からの浮きが生じ難いと考えられる。電子部品Ｅ１の端子は、例えばはんだなどからなる接合材６１を介して、接続パッド２２の第１面１０Ｂと反対側の露出面に接続される。例えば、ＣＳＰやベアチップ形態の半導体素子などが、電子部品Ｅ１として第２導体パッド２２に実装され得る。
第１ビア導体１３の端面１３ａ上には、端面１３ａの腐食などを防ぐための表面処理層が形成されていてもよい。すなわち、接続パッド２２が表面処理層を含んでいてもよい。この例が図２Ａに示されている。図２Ａの他の実施形態のプリント配線板２は、接続パッド２２が表面処理層２２ａを含んでいる点を除いて、図１Ａのプリント配線板１と同じ構造を有している。プリント配線板１と同じ構成要素には図１Ａの符号と同じ符号が付され、それらの構成要素についての説明は省略される。
表面処理層２２ａは例えば、耐腐食性の高い金などからなる耐食めっき層を含む。接続パッド２２の耐食性が向上されると考えられる。表面処理層２２ａは二以上の金属層から構成されていてもよい。表面処理層２２ａの最表層（第１ビア導体１３と反対側の層）は、接触抵抗が低く、耐腐食性が高い金属で形成されていることが好ましい。接続パッド２２の耐食性や耐酸化性が向上する。例えば電子部品の実装時などに、接続パッドの酸化に起因して生じるはんだ接続不良が起こりにくいと考えられる。例えば、表面処理層２２ａは、最表層側から順に、金からなる層およびニッケルからなる層を含む。また、表面処理層２２ａは第１面１０Ｂから遠い側から順に金からなる層、パラジウムからなる層、およびニッケルからなる層を含んでいてもよい。表面処理層２２ａは、例えば、２μｍ以上であって、１０μｍ以下である厚さを有するように形成され得る。
図２Ａに示されるように、表面処理層２２ａの第１ビア導体１３と反対側の上面２２Ｔは、積層体１０の第２面１０Ｆから突出するように形成されていてもよい。第１ビア導体１３の端面１３ａは積層体１０の第２面１０Ｆよりも凹んでいる。すなわち、表面処理層２２ａと第１ビア導体１３の端面１３ａとの界面は、積層体１０の第２面１０Ｆと面一ではない。表面処理層２２ａの第２面１０Ｆからの突出部分に第２面１０Ｆと平行方向の外力が加わっても、第１ビア導体１３およびその端面１３ａは第１樹脂絶縁層１１ａに埋め込まれているため、表面処理層２２ａとの界面にクラックや剥離が生じ難いと考えられる。表面処理層２２ａの上面２２Ｔの、第２面１０Ｆからの高さｈは、例えば１μｍ以上であって、５μｍ以下である。高さｈがこのような長さにされると、電子部品Ｅ２（図２Ｂ参照）の接続パッド２２への実装が容易になると考えられる。電子部品の実装歩留まりが高いと推察される。また、電子部品の熱膨張係数とプリント配線板２の熱膨張係数の違いに起因するストレスが緩和され得ると考えられる。
図２Ｂに、表面処理層２２ａを含む接続パッド２２上に接続されている電子部品Ｅ２を備えるプリント配線板２ａの例が示されている。図１Ｂに示される例と同様に、電子部品Ｅ２の端子は、例えばはんだなどからなる接合材６１を介して、表面処理層２２ａを含む接続パッド２２の上面２２Ｔ上に接続されている。電子部品Ｅ２は、図１Ｂに示される例と同様に、例えば、半導体素子や受動素子などである。
支持板２８は、電子部品Ｅ２の実装後に積層体１０から剥離されてもよい。この例が図２Ｃに示されている。剥離により、第１導体パッド２１が露出する。第１導体パッド２１が外部の電気回路と容易に接続され得る。図２Ｃに示されるように、電子部品Ｅ２の周囲を覆う樹脂封止層Ｍが形成されてもよい。
図３Ａに示されるように、第１樹脂絶縁層１１ａには、第１ビア導体１３の他に、第１樹脂絶縁層１１ａを貫通する複数の第２ビア導体１４が形成されてもよい。複数の第２ビア導体１４は、複数の第１ビア導体１３と異なる配置ピッチを有していてもよい。また、第２ビア導体１４は、接続パッド２２に接続される電子部品などとは別の外部要素との接続のために設けられ得る。
図３Ａには、複数の第２ビア導体１４を第１ビア導体１３の外周に有するさらに他の実施形態の一例のプリント配線板１００が示されている。プリント配線板１００は、第２ビア導体１４および第２ビア導体１４上の導体ポスト２５を有している点と、第２ビア導体１４との接続のために図２Ａと異なる導体パターンを含む第１導体層２ａを有している点とを除いて、図２Ａのプリント配線板２と同じ構造を有している。プリント配線板２と同じ構成要素には図２Ａの符号と同じ符号が付され、それらの構成要素についての説明は省略される。
図３Ａに示されるように、第２ビア導体１４は、積層体１０の第１樹脂絶縁層１１ａの中央部に形成されている複数の第１ビア導体１３よりも積層体１０の第２面１０Ｆの外周側に形成されている。複数の第２ビア導体１４は、例えば、複数の第１ビア導体１３を取り囲むように、第１ビア導体１３の周囲全周にわたって形成され得る。複数の第２ビア導体１４は、第２面１０Ｆに沿った一方向（例えば図３Ａにおける左右方向）における複数の第１ビア導体１３の両側だけに形成されていてもよい。
第２ビア導体１４の積層体１０の第１面１０Ｂ側の端面は、第１ビア導体１３と同様に、第１導体層１２ａ内の導体パターンに接続されている。図３Ａに示されるように、第２ビア導体１４の積層体１０の第２面１０Ｆ側の端面１４Ｔは、積層体１０の第２面１０Ｆと略面一であってもよい。例えば、第２ビア導体１４は、端面１４Ｔを除いて、第１樹脂絶縁層１１ａに覆われていてもよい。
図３Ａに示されているように、複数の第１ビア導体１３および複数の第２ビア導体１４は、それぞれ、配置ピッチＰ１、Ｐ２を有している。ここで「ピッチ」とは、隣接するビア導体などの中心間の距離を意味している。図３Ａの例では、第１ビア導体１３間のピッチＰ１は、第２ビア導体１４間のピッチＰ２よりも小さい。例えば、比較的狭いピッチで配置された端子を有するＣＳＰやベアチップ形態の半導体素子やインターポーザなどの再配線層によって端子ピッチを広げられていない半導体素子などの電子部品Ｅ３（図３Ｂ参照）が、直接、接続パッド２２に接続され得る。
図３Ａの例では、複数の第２ビア導体１４それぞれの端面１４Ｔ上に導体ポスト２５が形成されている。導体ポスト２５は、導電性の材料により形成される任意の底面（端面）形状を有する柱状体である。例えば、導体ポスト２５の積層体１０と反対側の端面２５Ｔ上に、外部の電子部品や配線板（図示せず）が接続される。すなわち、積層体１０と図示されない外部の電気回路とが導体ポスト２５を介して接続され得る。しかしながら、導体ポスト２５が端面１４Ｔ上に形成されずに、端面１４Ｔがそのまま接続パッドを構成して端面１４Ｔ上に電子部品が接続されてもよい。第２ビア導体１４は、任意の外部要素と接続され得る。第２ビア導体１４間のピッチＰ２は第１ビア導体１３間のピッチＰ１より大きいため、例えば比較的広いピッチで配置された端子を有するサイズの大きなＢＧＡなどが第２ビア導体１４に接続され得る。例えば、接続パッド２２を介して接続されているサイズの小さなＣＳＰやベアチップ形態の半導体素子などの電子部品Ｅ３を跨ぐように、外周部だけに端子を有するＢＧＡ（図示せず）などが第２ビア導体１４の端面１４Ｔに実装されてもよい。階層的に実装された複数の半導体装置などを含むパッケージ・オン・パッケージ形態の電子部品が形成され得る。いずれの場合も、プリント配線板１００に電子部品を高密度に実装することができる。あるいは、第１ビア導体１３および第２ビア導体１４に、一つの電子部品が接続されてもよい。また、電子部品の代わりに、プリント配線板１００が用いられる電気機器のマザーボードや、外部の電子部品のパッケージを構成する配線板などの外部の配線板が第１ビア導体１３および第２ビア導体１４に接続されてもよい。なお、後述するように、第１ビア導体１３や第２ビア導体１４は、実施形態のプリント配線板１００に実装される電子部品Ｅ３や外部の配線板などに応じて適宜、配置され得る。
図３Ａの例では、導体ポスト２５は、積層体１０と対向していて第２ビア導体１４に接している金属箔層２５ｂと金属箔層２５ｂ上に形成されているめっき膜層２５ａとによって構成されている。導体ポスト２５が形成される第２ビア導体１４の端面１４Ｔは、積層体１０の第２面１０Ｆと略面一である。すなわち、第２ビア導体１４と金属箔層２５ｂとの界面は、積層体１０の第２面１０Ｆと略面一である。金属箔層２５ｂは、例えば、銅やニッケルなどの金属箔からなる。めっき膜層２５ａの材料としても、銅やニッケルなどが例示されるが、特にこれらに限定されない。好ましくは、めっき膜層２５ａは電解銅めっき膜からなる。
導体ポスト２５は、例えば、接続パッド２２上に実装される電子部品Ｅ３の厚さに応じた任意の高さに形成され得る。図３Ｂに、接続パッド２２上に接続されている電子部品Ｅ３を備えるプリント配線板１００ａの例が示されている。図１Ｂおよび図２Ｂに示される例と同様に、電子部品Ｅ３の端子は、例えばはんだなどからなる接合材６１を介して、接続パッド２２上に接続されている。例えば、導体ポスト２５の高さＨは、５０μｍ以上、２００μｍ以下である。比較的厚い電子部品Ｅ３の接続パッド２２上への実装が可能であると考えられる。また、電解めっきなどによって導体ポスト２５が比較的短い時間内に形成されると考えられる。また、導体ポスト２５の端面２５Ｔに実装される外部の配線板や電子部品などの熱膨張係数とプリント配線板１００の熱膨張係数との違いに起因するストレスが導体ポスト２５で緩和される。パッケージ-オン-パッケージ中のプリント配線板１００ａがヒートサイクルを受けても、電子部品などとプリント配線板１００との間の接続が長期間安定する。なお、導体ポスト２５の高さＨは、第２ビア導体１４の端面１４Ｔと金属箔層２５ｂとの界面から導体ポスト２５の端面２５Ｔまでの距離である。
複数の導体ポスト２５は、配置ピッチＰ３を有している。例えば、導体ポスト２５の配置ピッチＰ３は、第２ビア導体１４の配置ピッチＰ２と略同じである。図３Ａの例では、導体ポスト２５の配置ピッチＰ３は、接続パッド２２の配置ピッチＰ１よりも大きい。
導体ポスト２５は、第２ビア導体１４を介して、積層体１０内の所定の導体パターンと接続される。構造上、導体ポスト２５は、積層体１０内の任意の導体層の任意の導体パッドや配線パターンと接続され得る。図３Ａ上、左端および右端の導体ポストのように、導体ポスト２５と、第２ビア導体１４、第３ビア導体１５、第４ビア導体１６および第１導体パッド２１とが全て平面視で重なる位置に形成されて、互いに接続されていてもよい。すなわち、導体ポスト２５が、平面視で重なる位置に形成されている第２〜４ビア導体（１４、１５、１６）、所謂スタックビアを介して第１導体パッド２１と接続されていてもよい。例えば、これらが全て略同軸上に形成されていてもよい。導体ポスト２５の端面２５Ｔ上に接続される外部の配線板等が、第１導体パッド２１に接続される外部のマザーボード等と短い経路で電気的に接続され得る。しかし、導体ポスト２５と第１導体パッド２１とを接続するスタックビアが形成されていなくてもよい。なお「平面視」は、プリント配線板１００を外部から見るときの見方に関し、プリント配線板１００の厚さ方向と平行な視線でプリント配線板１００を見ることを意味している。
導体ポスト２５の径は、例えば、７５μｍ以上であって、２００μｍ以下である。図３Ａの例では、第２ビア導体１４の端面１４Ｔの径は、導体ポスト２５の積層体１０側の端面２５Ｂの径よりも小さい。例えば、第２ビア導体１４の端面１４Ｔの径は、３０μｍ以上、７０μｍ以下である。なお、導体ポスト２５の径は、導体ポスト２５の端面の外周の任意の２点間の最長距離であり、第２ビア導体１４の端面１４Ｔの径は、第２ビア導体１４の端面１４Ｔの外周の任意の２点間の最長距離である。例えば、導体ポスト２５が円柱体の場合は、導体ポスト２５の径は導体ポスト２５の端面の直径である。
次に、図３Ａに示されるプリント配線板１００を例に、一実施形態のプリント配線板の製造方法の一例が、図４Ａ〜４Ｓを参照して以下に説明される。
図４Ａに示されるように、表面に金属箔５３が設けられているベース板５１が用意される。金属箔５３は一面に接着されたキャリア金属箔５２を備えており、キャリア金属箔５２の金属箔５３と反対側の面がベース板５１の一面に熱圧着などにより接合されている。金属箔５３とキャリア金属箔５２とは、例えば、熱可塑性接着剤などの分離可能な接着剤で接着されている。金属箔５３とキャリア金属箔５２とは、外周付近の余白部分だけで接着されてもよい。ベース板５１には、例えば、ガラス繊維などの芯材にエポキシ樹脂などの樹脂材料を含浸してなるプリプレグが用いられる。このプリプレグは、キャリア金属箔５２との熱圧着時に本硬化され得る。銅などの金属板がベース板５１に用いられてもよい。また、両面銅張積層板が、キャリア金属箔５２を備えたベース板５１として用いられてもよい。金属箔５３およびキャリア金属箔５２は好ましくは銅箔である。ニッケル箔などの他の金属箔が用いられてもよい。金属箔５３の厚さは、例えば３μｍ以上、１０μｍ以下である。なお、図４Ａ〜４Ｑにおいて各構成要素の厚さの正確な比率を示すことは意図されていない。
図４Ａの例では、ベース板５１の一面５１ａおよび一面５１ａと反対側の他面５１ｂの両方に金属箔５３が設けられている。ベース板５１の表裏両面において、積層体１０（図１Ａ、２Ａおよび３Ａ参照）が同時に形成され得る。プリント配線板１００を効率よく製造することができる。しかし、金属箔５３は、必ずしもベース板５１の表裏両面に設けられていなくてもよい。図４Ｂ〜４Ｉおよび以下の説明では、ベース板５１の他面５１ｂ側の図示および説明は省略されている。また、図４Ｂ〜４Ｉには、ベース板５１の一面５１ａ側に１つの積層体１０だけが示されている。しかし、複数の積層体１０が、ベース板５１の一面５１ａ側および他面５１ｂ側それぞれに形成されてもよい。
一実施形態のプリント配線板の製造方法では、積層体１０は、第１樹脂絶縁層１１ａ側から形成される。まず、図４Ｂに示されるように、第１樹脂絶縁層１１ａが金属箔５３上に形成される。第１樹脂絶縁層１１ａは、例えば、金属箔５３上にフィルム状のエポキシ樹脂などを熱圧着することにより形成される。第１樹脂絶縁層１１ａは、ベース板５１側の一面で、積層体１０（図３Ａ参照）の第２面１０Ｆを構成する。
図４Ｃに示されるように、第１ビア導体１３および第２ビア導体１４（図３Ａ参照）の形成場所に第１樹脂絶縁層１１ａを貫通する導通用孔３１ａが形成される。導通用孔３１ａは、好ましくはＣＯ2レーザー光を第１樹脂絶縁層１１ａの導通用孔３１ａの形成場所に照射することにより形成される。第１樹脂絶縁層１１ａのベース板５１側と反対側の表面からレーザー光が照射されると、第２面１０Ｆ側に向って縮径するテーパー形状の導通用孔３１ａが形成される。図１Ａおよび２Ａに示されるプリント配線板１、２の場合、プリント配線板１、２は積層体１０の第１樹脂絶縁層１１ａ内の中央部側に複数の第１ビア導体１３を含むが、外周側にはビア導体を含まない。したがって、プリント配線板１および２が製造される場合は、導通用孔３１ａは第１樹脂絶縁層１１ａの中央部側のみに形成される。
続いて、導通用孔３１ａ内および第１樹脂絶縁層１１ａの表面上に、例えば化学めっき（無電解めっき）により金属層３２が形成される。金属層３２は、スパッタリングや真空蒸着などにより形成されてもよい。この金属層３２の材料も銅が好ましいが、これに限定されない。例えば、金属層３２は、スパッタリングにより形成されるＴｉ／Ｃｒスパッタ層でもよい。金属層３２の厚さは、０.０５μｍ以上であって、１.０μｍ以下程度である。
図４Ｄに示されるように、電解めっき膜３３が、金属層３２をシード層とする電解めっきにより形成される。電解めっき膜３３は、第１導体層１２ａの導体パターンの形成領域および導通用孔３１ａの位置に所定の開口を有するめっきレジスト（図示せず）を用いて、所謂パターンめっき法などにより形成される。電解めっき膜３３の形成後、図示しないめっきレジストが除去される。そして、めっきレジストの除去により露出する金属層３２がエッチングにより除去される。その結果、第１樹脂絶縁層１１ａ上の金属層３２ならびに第１樹脂絶縁層１１ａ上および導通用孔３１ａ上の電解めっき膜３３により第１導体層１２ａが形成される。また、第１樹脂絶縁層１１ａの中央部側の導通用孔３１ａ内の金属層３２および電解めっき膜３３により第１ビア導体１３が形成される。同様に、第１樹脂絶縁層１１ａの外周側の導通用孔３１ａ内に第２ビア導体１４が形成される。導通用孔３１ａは第２面１０Ｆ側に向って縮径するテーパー形状を有しているため、導通用孔３１ａの形状に沿って第２面１０Ｆ側に向って縮径する形状を有する第１および第２ビア導体１３、１４が形成され得る。
図４Ｅに示されるように、第１樹脂絶縁層１１ａおよび第１導体層１２ａ上に、図４Ｂ〜４Ｄの工程と同様の工程を繰り返すことにより、第２樹脂絶縁層１１ｂ、第２導体層１２ｂ、および、第２面１０Ｆ側に向って縮径する形状を有する第３ビア導体１５が形成される。なお、図４Ｅには、第１導体層１２ａおよび第２導体層１２ｂは、１層に簡略化して示されている。図４Ｆ〜４Ｑにおいても各導体層は同様に簡略化されている。
さらに、図４Ｂ〜４Ｄの工程と同様の工程を繰り返すことにより、図４Ｆに示されるように、第２樹脂絶縁層１１ｂおよび第２導体層１２ｂ上に、第３樹脂絶縁層１１ｃ、第３導体層１２ｃ、および、第２面１０Ｆ側に向って縮径する形状を有する第４ビア導体１６が形成される。
以上の樹脂絶縁層および導体層の形成によって、積層体１０が金属箔５３上に形成される。積層体１０は、金属箔５３側の第１樹脂絶縁層１１ａからなる第２面１０Ｆおよび第２面１０Ｆと反対側の第３樹脂絶縁層１１ｃからなる第１面１０Ｂを有している。最も第１面１０Ｂ側に位置する第３導体層１２ｃには、複数の第１導体パッド２１が第１面１０Ｂ上に突出するように形成されている。プリント配線板１００が、図３Ａに示される積層体１０と異なる数の組の樹脂絶縁層および導体層を有するときは、図４Ｂ〜４Ｄに示される工程の繰り返し数が適宜加減される。例えば、１組の樹脂絶縁層および導体層だけを有するプリント配線板が製造される場合は、図４Ｂ〜４Ｄの工程は繰り返されない。
第１〜第３の導体層１２ａ〜１２ｃおよび第１〜第４のビア導体１３〜１６の材料は、良好な導電性を有し、めっきによる形成やエッチングによる除去の容易な材料であれば特に限定されない。各導体層および各ビア導体の材料としては、銅やニッケルなどが例示され、好ましくは、銅が用いられる。第１〜第３の樹脂絶縁層１１ａ〜１１ｃの材料は、前述のように、良好な絶縁性などを有するものであれば特に限定されない。前述のエポキシ樹脂の他、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）、フェノール樹脂などが用いられ得る。各樹脂絶縁層を形成する樹脂材料は、シリカなどの無機フィラーを含んでいてもよい。
図４Ｇに示されるように、第１導体パッド２１上に開口２７ａを有するソルダーレジスト層２７が形成される。ソルダーレジスト層２７は、第３導体層１２ｃに覆われずに露出する第３樹脂絶縁層１１ｃの表面上、ならびに、第１導体パッド２１の外縁部上に形成される。例えば、感光性のエポキシ樹脂などの層が、第３導体層１２ｃ上および第３樹脂絶縁層１１ｃ上に印刷やスプレーコーティングなどにより形成され、フォトリソグラフィ技術により開口２７ａが形成される。ソルダーレジスト層２７の材料は特に限定されない。好ましくは、シリカなどの無機フィラーが４０〜７０重量％含有されたエポキシ樹脂が用いられる。
図４Ｈに示されるように、積層体１０の第１面１０Ｂ側にソルダーレジスト層２７を挟んで支持板２８が設けられる。支持板２８によって、後述するベース板５１およびキャリア金属箔５２の除去工程後の積層体１０が支持される。例えば、支持板２８は、後述のプリント配線板１００の後工程や、接続パッド２２や導体ポスト２５（図３Ａ参照）上への電子部品の実装時に積層体１０の支持材として機能し得る。支持板２８としては、適度な剛性を有する材料が用いられ得る。例えば、支持板２８には、プリプレグを硬化してなるガラスエポキシ基板やベース板５１と同様の金属板、または両面銅張積層板等が用いられる。
支持板２８および／またはソルダーレジスト層２７の接着面に、ソルダーレジスト層２７に対する適度な接着性（密着性）を有する接着層２９が設けられる。接着層２９の接着性により、支持板２８とソルダーレジスト層２７とが貼り合わされる。必要に応じて加熱などにより接着層２９が硬化されてもよい。前述のように、好ましくはソルダーレジスト層２７や第３導体層１２ｃとの間には強固な接着力を発現しないものの適度な密着性を有する材料が接着層２９の材料として用いられる。
次に、図４Ｉに示されるように、ベース板５１およびキャリア金属箔５２が除去される。ベース板５１の両側に各導体層などが形成されている場合は、ベース板５１およびキャリア金属箔５２が除去されることにより２個の積層体１０が得られる。前述のように、キャリア金属箔５２と金属箔５３とは、熱可塑性樹脂などにより接着されている。そのため、例えば温度を上昇させて力を加えることにより、ベース板５１およびキャリア金属箔５２と金属箔５３とは簡単に分離される。その結果、金属箔５３のキャリア金属箔５２との接合面が露出する。なお、このキャリア金属箔５２と金属箔５３とがその周囲のみで接着されている場合には、その接着されている部分の内側を切断することにより、両者は簡単に分離される。また、単にベース板５１と積層体１０とを互いに逆方向に引っ張ることにより両者が分離されてもよい。積層体１０の第２面１０Ｆ側の全面に金属箔５３が露出する。
次いで、図４Ｊに示されるように、露出された金属箔５３の積層体１０と反対側の表面の全面上に、エッチングレジスト層４１が形成される。複数の第１ビア導体１３よりも外周側にビア導体を含まないプリント配線板１および２（図１Ａ、２Ａ参照）の場合、エッチングレジスト層４１の形成は行われなくてもよい。この場合、キャリア金属箔５２との分離により露出した金属箔５３がエッチングなどにより除去される。これにより、積層体１０の第２面１０Ｆが露出する。同時に、第１ビア導体１３の積層体１０の第２面１０Ｆ側の端面も露出する。金属箔５３の消失後もエッチングが継続されることにより、露出している第１ビア導体１３の端面がエッチングされる。その結果、図１Ａに示されるような、積層体１０の第２面１０Ｆよりも凹んでいる端面１３ａを有する第１ビア導体１３を含むプリント配線板１が形成される。端面１３ａ上に、後述のように表面処理層２２ａが形成されることにより、表面処理層２２ａを含む接続パッド２２を有する、図２Ａに示されるプリント配線板２が完成する。
図３Ａに示されるプリント配線板１００が製造される場合は、図４Ｊに示される工程に続いて、図４Ｋに示されるように、エッチングレジスト層４１に開口４１ａが設けられる。複数の第１ビア導体１３が形成されている第１樹脂絶縁層１１ａの中央部上のエッチングレジスト層４１が部分的に除去される。開口４１ａの底面に、金属箔５３の第１ビア導体１３上の部分が露出する。これに対して、第２ビア導体１４上には、開口４１ａは形成されない。開口４１ａ内に露出する金属箔５３がエッチングなどにより除去される。図４Ｋに示されるように、複数の第１ビア導体１３の端面を含む積層体１０の第２面１０Ｆの中央部が露出する。一方、第２ビア導体１４の端面１４Ｔはエッチングレジスト層４１および金属箔５３に覆われたままで露出していない。金属箔５３の消失後もエッチングが継続されることにより、積層体１０の第２面１０Ｆに露出する第１ビア導体１３の縮径側の端面がエッチングされる。図４Ｌに示されるように、積層体１０の第２面１０Ｆよりも凹んでいる第１ビア導体１３の端面１３ａからなる接続パッド２２が形成される。
図４Ｍに示されるように、第１ビア導体１３の端面１３ａ上に、表面処理層２２ａが形成される。例えば、端面１３ａ上に、ニッケルからなる第１めっき層、第１めっき層上にパラジウムからなる第２めっき層、第２めっき層上に金からなるめっき層が無電解めっきによって形成される。しかしながら、各めっき層の材料は、これに限定されない。端面１３ａ上に形成されるめっき層の積層体により表面処理層２２ａが構成されている。それぞれのめっき層の厚さは特に限定されないが、表面処理層２２ａの端面１３ａと反対側の上面２２Ｔが第２面１０Ｆから突出するように形成されていることが好ましい。表面処理層２２ａの形成後、エッチングレジスト層４１が除去される。金属箔５３の、図４Ｋに示される工程でエッチングされずに残存している部分が露出する。
続いて、第２ビア導体１４上に導体ポスト２５が形成される。まず、図４Ｎに示されるように、金属箔５３上、金属箔５３から露出している第１樹脂絶縁層１１ａ上、および第２面１０Ｆから突出している表面処理層２２ａの上面２２Ｔ上にめっきレジスト層４２が形成される。図４Ｏに示されるように、めっきレジスト層４２には、導体ポスト２５の形成部分に、例えば露光と現像により開口４３が形成される。開口４３の底面には、金属箔５３が露出されている。開口４３の径が第２ビア導体１４の端面１４Ｔの径より大きくなるように開口４３が形成されている。そのため、開口４３の形状に沿って形成される導体ポスト２５の径は第２ビア導体１４の端面１４Ｔの径より大きくなり得る。
めっきレジスト層４２の厚さは、導体ポスト２５の長さと略同程度か、それより若干厚くされ得る。図４Ｐに示されるように、第２ビア導体１４上に残存している金属箔５３を給電層とする電解めっきにより、めっきレジスト層４２の開口４３に露出する金属箔５３上にめっき膜層２５ａが形成される。めっき膜層２５ａは金属箔５３を介して第２ビア導体１４と接続されている。
その後、図４Ｑに示されるように、めっきレジスト層４２が除去される。次いで、めっきレジスト層４２の除去により露出する金属箔５３が、エッチングにより除去される。めっき膜層２５ａは、金属箔５３のエッチングによる除去時に、金属箔５３のめっき膜層２５ａの下方の部分をマスクする。めっき膜層２５ａにマスクされている部分の金属箔５３は除去されずに残存する。この金属箔５３の残存部分、すなわち金属箔層２５ｂとめっき膜層２５ａとにより導体ポスト２５が形成される。めっき膜層２５ａの径が第２ビア導体１４の端面１４Ｔの径より大きいため、金属箔層２５ｂの径もまた第２ビア導体１４の端面１４Ｔの径より大きくなり得る。第２ビア導体１４の端面１４Ｔの径より大きな径を有する導体ポスト２５が形成される。図３Ａに示されるプリント配線板１００が完成する。
導体ポスト２５の材料は特に限定されない。安価で電気抵抗の小さい銅が好ましい。銅からなるめっき膜層２５ａを形成するためのめっき液としては、例えば硫酸銅めっき液などが挙げられる。めっき膜層２５ａの長さ（めっきの厚さ）は、めっき時間により制御される。所望の高さの導体ポスト２５が形成され得る。好ましくは、めっき膜層２５ａおよび金属箔５３は同じ材料で形成される。強度の高い導体ポスト２５が形成され得る。
支持板２８が接着された積層体１０の支持板２８同士が接合されて、各支持板２８上におけるプリント配線板１００の後工程が、例えば同時に行われてもよい。例えば、第２ビア導体１４の端面１４Ｔ上への導体ポスト２５の形成が、両側の積層体１０において同時に行われ得る。具体的には、図４Ｈに示される支持板２８の積層体１０への接着工程後に、２つの支持板２８同士が、支持板２８のソルダーレジスト層２７と反対側の露出面同士を対向させて接合される。例えば、支持板２８は、剥離可能な接着剤などにより互いに接合され得る。あるいは、２つの支持板２８は別の支持板を挟んで、その別の支持板の両側にそれぞれ接合されてもよい。そして、接合されている２つの支持板２８上の積層体１０のそれぞれの第１ビア導体１３の端面１３ａ上や第２ビア導体１４の端面１４Ｔ上に、図４Ｊ〜４Ｑを参照して説明された方法を用いて表面処理層２２ａや導体ポスト２５が形成される。その後、例えば金属箔５３の除去後に、２つの支持板２８が分離される。導体ポスト２５が両側の積層体１０上で略同時に形成され得るため、プリント配線板がより効率よく製造される。
図３Ｂに示される電子部品を有するプリント配線板１００ａが製造される場合は、完成したプリント配線板１００の接続パッド２２の表面処理層２２ａ上に電子部品Ｅ３が実装される。図４Ｒに示されるように、接続パッド２２の表面処理層２２ａ上に接合材６１を介して電子部品Ｅ３の端子が位置するように、電子部品Ｅ３が積層体１０の第２面１０Ｆに配置される。電子部品Ｅ３の配置の前に、はんだペーストなどが接続パッド２２上に供給されてもよい。電子部品Ｅ３と共にプリント配線板１００がリフロー炉や高温槽などで加熱され、電子部品Ｅ３が接続パッド２２に接続される。支持板２８に積層体１０が支持されている状態で電子部品Ｅ３が実装されるので、電子部品Ｅ３が適切にプリント配線板１００に実装され得る。また、導体ポスト２５の端面２５Ｔに、図示しないマザーボードや他のプリント配線板が接続されて半導体パッケージの一部とされてもよい。
支持板２８は、図４Ｓに示されるように、電子部品Ｅ３の実装後、積層体１０から剥離されてもよい。それにより、第１導体パッド２１が露出し、外部の電気回路と第１導体パッド２１との接続が容易になる。
また、図４Ｒには示されていないが、図２Ｃの例のように、電子部品Ｅ３の接続パッド２２上への実装後、電子部品Ｅ３の周囲を覆う樹脂封止層Ｍが形成されてもよい。樹脂封止層Ｍは、例えば、主にエポキシ樹脂などからなる流動性のモールド樹脂を電子部品Ｅ３の上面や周囲に供給し、必要に応じて加熱をすることにより形成され得る。樹脂封止層Ｍは、樹脂フィルムの電子部品Ｅ３上への積層および加熱など、他の任意の方法で形成されてもよい。また、電子部品Ｅ３と積層体１０との隙間にだけ充填される、所謂アンダーフィル状の樹脂封止層が形成されてもよい。樹脂封止層Ｍが形成される場合、図２Ｃの例のように、樹脂封止層Ｍの形成後に支持板２８が剥離されてもよく、あるいは、樹脂封止層Ｍの形成前に支持板２８が剥離されてもよい。
支持板２８と積層体１０とを密着させる接着層２９は、前述のように、好ましくはソルダーレジスト層２７と強固な接着性を有さない材料で構成されている。その場合、支持板２８と積層体１０とは、互いに逆方向に引っ張られることにより容易に分離され得る。接着層２９の接着特性に応じて紫外線照射や加熱を伴いながら、または、紫外線照射や加熱の後に、支持板２８と積層体１０とが引き離されてもよい。前述のように、支持板２８は、電子部品Ｅ３の実装後、例えば、第１導体パッド２１と外部の電気回路との接続工程までの適切なタイミングで除去され得る。
実施形態のプリント配線板の製造方法は、図４Ａ〜４Ｓを参照して説明された方法に限定されない。実施形態のプリント配線板の製造方法には、前述の各工程以外に任意の工程が追加されてもよく、前述の説明で説明された工程のうちの一部が省略されてもよい。
１、１ａ、２、２ａ、１００、１００ａ プリント配線板
１０ 積層体
１０Ｂ 積層体の第１面
１０Ｆ 積層体の第２面
１１ａ 第１樹脂絶縁層
１１ｂ 第２樹脂絶縁層
１１ｃ 第３樹脂絶縁層
１２ａ 第１導体層
１２ｂ 第２導体層
１２ｃ 第３導体層
１３ 第１ビア導体
１３ａ 第１ビア導体の端面
１４ 第２ビア導体
１４Ｔ 第２ビア導体の端面
１５ 第３ビア導体
１６ 第４ビア導体
２１ 第１導体パッド
２２ 接続パッド
２２ａ 表面処理層
２２Ｔ 表面処理層の上面
２５ 導体ポスト
２５Ｔ 導体ポストの端面
２７ ソルダーレジスト層
２７ａ ソルダーレジスト層の開口
２８ 支持板
２９ 接着層
４１ エッチングレジスト層
４２ めっきレジスト層
４３ 開口
５１ ベース板
５２ キャリア金属箔
５３ 金属箔
Ｅ１、Ｅ２、Ｅ３ 電子部品

Claims (19)

  1. 交互に積層されている導体層および樹脂絶縁層を含む積層体を有するプリント配線板であって、
    前記積層体は、第１面および前記第１面と反対側の第２面を有し、かつ、前記第１面に形成されている複数の第１導体パッドと、前記積層体を構成する樹脂絶縁層を貫通する複数のビア導体とを有しており、
    前記複数のビア導体は、前記第１面側から前記第２面側に向かって縮径しており、
    前記積層体の第２面を構成する第１樹脂絶縁層内に、前記複数のビア導体のうちの前記積層体の第２面に前記第２面側の端面を露出する複数の第１ビア導体が形成され、
    前記第１ビア導体の前記端面は前記積層体の第２面から凹んでおり、
    前記積層体の第１面に前記第１導体パッドを露出する開口を有するソルダーレジスト層が形成されており、
    前記積層体の第１面上に前記ソルダーレジスト層を挟んで支持板が設けられている。
  2. 請求項１記載のプリント配線板であって、前記第１導体パッドは前記積層体の第１面上に形成されている。
  3. 請求項１記載のプリント配線板であって、前記積層体の第２面は、ソルダーレジストに覆われていない。
  4. 請求項１記載のプリント配線板であって、さらに、前記第１ビア導体の前記端面に実装された電子部品を有している。
  5. 請求項１記載のプリント配線板であって、前記第１ビア導体の前記端面上に表面処理層が形成されている。
  6. 請求項５記載のプリント配線板であって、前記表面処理層の前記第１ビア導体と反対側の一面が前記第２面から突出している。
  7. 請求項６記載のプリント配線板であって、前記積層体の第２面から前記表面処理層の前記一面までの高さが、１μｍ以上であって、５μｍ以下である。
  8. 請求項１記載のプリント配線板であって、さらに、前記複数の第１ビア導体よりも前記積層体の第２面の外周側に、前記複数のビア導体のうちの前記第１樹脂絶縁層を貫通する複数の第２ビア導体が形成されている。
  9. 請求項８記載のプリント配線板であって、前記複数の第１ビア導体の配置ピッチは、前記複数の第２ビア導体の配置ピッチよりも小さい。
  10. 請求項８記載のプリント配線板であって、前記第２ビア導体の前記積層体の第２面側の端面上に導体ポストが形成されており、前記第２ビア導体と前記導体ポストとの界面は前記積層体の第２面と略面一である。
  11. 請求項１０記載のプリント配線板であって、前記導体ポストは、前記第２ビア導体に接している金属箔層と前記金属箔層上に形成されているめっき膜層とを含んでいる。
  12. 請求項１０記載のプリント配線板であって、前記導体ポストと前記複数の第１導体パッドのうちの１つとが、平面視で重なる位置に形成され、かつ、前記積層体内の樹脂絶縁層それぞれにおいて前記導体ポストと平面視で重なる位置にある前記複数のビア導体により互いに接続されている。
  13. 請求項１０記載のプリント配線板であって、前記導体ポストの高さは、５０μｍ以上、２００μｍ以下である。
  14. ベース板上に設けられている金属箔上に少なくとも１組の樹脂絶縁層および導体層を積層することにより、前記金属箔側に第２面を有し、かつ、前記第２面と反対側に第１面を有する樹脂絶縁層と導体層との積層体を形成することと、
    前記積層体の第１面上にソルダーレジスト層を形成することと、
    前記積層体の第１面に前記ソルダーレジスト層を挟んで支持板を設けることと、
    前記ベース板を除去することと、
    前記金属箔をエッチングにより除去することとを含むプリント配線板の製造方法であって、
    前記積層体を形成することは、前記金属箔上に積層されている第１樹脂絶縁層を貫通する複数の第１ビア導体を形成すること、および、前記第１面側の最表層の導体層に複数の第１導体パッドを形成することを含み、
    前記金属箔を除去することは、前記金属箔の除去により露出する前記複数の第１ビア導体の端面を前記積層体の第２面よりも凹ませることを含んでいる。
  15. 請求項１４記載のプリント配線板の製造方法であって、さらに、前記支持板が前記積層体の第１面に設けられている状態で、前記第１ビア導体の前記端面に電子部品を実装することと、前記電子部品の実装後に前記支持板を前記積層体から剥離することとを含んでいる。
  16. 請求項１４記載のプリント配線板の製造方法であって、さらに、前記複数の第１ビア導体の前記端面上に、めっき層を形成することを含んでいる。
  17. 請求項１４記載のプリント配線板の製造方法であって、
    前記積層体を形成することは、さらに、前記複数の第１ビア導体よりも前記第１樹脂絶縁層の外周側に、前記第１樹脂絶縁層を貫通する複数の第２ビア導体を形成することを含み、
    前記方法は、さらに、前記第２ビア導体の前記積層体の第２面側の端面上に導体ポストを形成することを含んでいる。
  18. 請求項１７記載のプリント配線板であって、さらに、前記金属箔の除去の前に、前記複数の第２ビア導体の前記端面が露出しないように前記第１ビア導体の前記端面上の部分を含む前記金属箔の一部を他の部分よりも先に除去することと、
    前記金属箔の一部の除去により露出する前記第１ビア導体の前記端面上に無電解めっきによりめっき層を形成することとを含んでおり、
    前記導体ポストを形成することは、前記金属箔の一部の除去後に残存する金属箔を給電層とする電解めっきにより、前記第２ビア導体上に残存する前記金属箔上にめっき膜層を形成することを含んでいる。
  19. 請求項１７記載のプリント配線板の製造方法であって、さらに、前記支持板を設ける工程の後に、前記積層体と反対側の露出面を対向させて２つの前記支持板を接合することと、前記金属箔の除去後に、接合されている前記２つの支持板同士を分離することとを含み、
    前記導体ポストを形成することは、前記２つの支持板上の前記積層体それぞれの前記第２ビア導体の前記端面上に前記導体ポストを略同時に形成することを含んでいる。
JP2016161869A 2016-08-22 2016-08-22 プリント配線板およびプリント配線板の製造方法 Pending JP2018032660A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016161869A JP2018032660A (ja) 2016-08-22 2016-08-22 プリント配線板およびプリント配線板の製造方法
US15/682,721 US10271430B2 (en) 2016-08-22 2017-08-22 Printed wiring board having support plate and method for manufacturing printed wiring board having support plate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016161869A JP2018032660A (ja) 2016-08-22 2016-08-22 プリント配線板およびプリント配線板の製造方法

Publications (1)

Publication Number Publication Date
JP2018032660A true JP2018032660A (ja) 2018-03-01

Family

ID=61190872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016161869A Pending JP2018032660A (ja) 2016-08-22 2016-08-22 プリント配線板およびプリント配線板の製造方法

Country Status (2)

Country Link
US (1) US10271430B2 (ja)
JP (1) JP2018032660A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105931997B (zh) * 2015-02-27 2019-02-05 胡迪群 暂时性复合式载板
JP2018032659A (ja) * 2016-08-22 2018-03-01 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
JP7105549B2 (ja) * 2017-04-28 2022-07-25 日東電工株式会社 配線回路基板、および、撮像装置
US10643936B2 (en) * 2017-05-31 2020-05-05 Dyi-chung Hu Package substrate and package structure
US10504865B2 (en) * 2017-09-28 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of manufacturing the same
JP2019220601A (ja) * 2018-06-21 2019-12-26 イビデン株式会社 プリント配線板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5295596B2 (ja) 2008-03-19 2013-09-18 新光電気工業株式会社 多層配線基板およびその製造方法
KR20170037331A (ko) * 2015-09-25 2017-04-04 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
US20180054890A1 (en) 2018-02-22
US10271430B2 (en) 2019-04-23

Similar Documents

Publication Publication Date Title
US9723729B2 (en) Printed wiring board
US8959760B2 (en) Printed wiring board and method for manufacturing same
JP2018032660A (ja) プリント配線板およびプリント配線板の製造方法
US10249561B2 (en) Printed wiring board having embedded pads and method for manufacturing the same
US10256175B2 (en) Printed wiring board and method for manufacturing printed wiring board
US10098243B2 (en) Printed wiring board and semiconductor package
JP2005216935A (ja) 半導体装置およびその製造方法
JP2008047917A (ja) 電子部品内蔵型多層印刷配線基板及びその製造方法
TWI463928B (zh) 晶片封裝基板和結構及其製作方法
US9706663B2 (en) Printed wiring board, method for manufacturing the same and semiconductor device
JP2017084997A (ja) プリント配線板及びその製造方法
JP2015211194A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP2017152536A (ja) プリント配線板及びその製造方法
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
US10874018B2 (en) Printed wiring board having embedded pads and method for manufacturing the same
JP2006237637A (ja) プリント配線板及びその製造方法
JP2018082084A (ja) プリント配線板およびプリント配線板の製造方法
JP2018032659A (ja) プリント配線板およびプリント配線板の製造方法
JP2019067864A (ja) プリント配線板の製造方法
JP2013122962A (ja) 配線基板
KR20190068421A (ko) 배선 기판 및 그 제조 방법
JP2019121766A (ja) プリント配線板およびその製造方法
JP4503698B2 (ja) 配線基板の製造方法
JP6735793B2 (ja) 複合基板及びリジッド基板
JP2017201674A (ja) プリント配線板およびその製造方法