JP2001177000A - バンプ付き多層基板の製造方法 - Google Patents
バンプ付き多層基板の製造方法Info
- Publication number
- JP2001177000A JP2001177000A JP35743099A JP35743099A JP2001177000A JP 2001177000 A JP2001177000 A JP 2001177000A JP 35743099 A JP35743099 A JP 35743099A JP 35743099 A JP35743099 A JP 35743099A JP 2001177000 A JP2001177000 A JP 2001177000A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- pattern
- layer
- conductor pattern
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
低いコストで製造することを可能とするバンプ付き多層
基板の製造方法を提供すること。 【解決手段】本発明のバンプ付き多層基板1の製造方法
は、第1の絶縁層7aと第1の接続用導体10aと第1
の導体パターン或いは導体層8aとを備えた上部構造2
を形成する工程、第2の絶縁層7cと第2の接続用導体
10cと第2の導体パターン8cとを備えた下部構造4
を形成する工程、及び上部構造2と下部構造4とを、上
部構造2の第1の導体パターン或いは導体層8aが形成
された面の裏面が下部構造3の第2の導体パターン8c
が形成された面の裏面と対向するように、及び第1の接
続用導体10aと第2の導体パターン8cとが接続され
るように貼り合せる工程を具備する。
Description
板の製造方法に関する。
機能化等の要求に応えるため、半導体パッケージには、
種々の形態のものが開発されている。このような半導体
パッケージ技術としては、特に、半導体チップの高集積
化による多ピン化の要請と装置の小型化とを両立させる
ため、絶縁層上に形成した金属パターンに半田バンプを
介して半導体チップを接合する、いわゆるフリップチッ
プ方式によるパッケージ技術が知られている。
金属パターンとを有するパッケージ用基板として、複数
の金属パターンを絶縁層を介して積層した多層基板が広
く用いられている。しかしながら、このような多層基板
を高い設計の自由度で及び低いコストで製造することは
困難である。
ビルドアップタイプの多層基板や、ビア内に導電ペース
トを充填することにより層間接続を行うタイプの多層基
板が使用されているが、前者の製造プロセスによると、
ビアの真上に他のビアを形成することが難しいため配線
の設計が制限されてしまう。一方、後者の製造プロセス
においては、絶縁フィルムの両面に金属パターンを有す
る両面基板の形成、この両面基板の一方の主面への接着
剤層及びビアの形成、並びにビアを形成した面への他の
両面基板の貼り合せが繰り返されるため、非常に多くの
工程が必要である。すなわち、従来の方法では、多層基
板を高い設計の自由度で及び低いコストで製造すること
が困難であった。
考慮してなされたものであり、バンプ付き多層基板を高
い設計の自由度で及び低いコストで製造することを可能
とするバンプ付き多層基板の製造方法を提供することを
目的とする。
め、本発明は、積層構造を形成し且つそれぞれが貫通孔
を有する複数の絶縁層と、これら複数の絶縁層の隣り合
うもの同士の間及び最上層の絶縁層の上面にそれぞれ配
置された複数の導体パターンと、これら複数の導体パタ
ーンの最上層の導体パターン上に形成された金属バンプ
と、上記複数の絶縁層の貫通孔内にそれぞれ形成され上
記複数の導体パターンの隣り合うもの同士を接続する複
数の接続用導体とを備えた、半導体チップを回路基板に
搭載するためのバンプ付き多層基板の製造方法であっ
て、第1の貫通孔が設けられた第1の絶縁層と、第1の
貫通孔内に形成された第1の接続用導体と、第1の絶縁
層の一方の主面に形成され第1の接続用導体と接続され
た第1の導体パターン或いは導体層とを備えた上部構造
を形成する工程、第2の貫通孔が設けられた第2の絶縁
層と、第2の貫通孔内に形成された第2の接続用導体
と、第2の絶縁層の一方の主面に形成され第2の接続用
導体に接続された第2の導体パターンとを備えた下部構
造を形成する工程、及び上部構造と下部構造とを、上部
構造の第1の導体パターン或いは導体層が形成された面
の裏面が下部構造の第2の導体パターンが形成された面
の裏面と対向するように、及び第1の接続用導体と第2
の導体パターンとが接続されるように貼り合せる工程を
具備することを特徴とするバンプ付き多層基板の製造方
法を提供する。
常、第3の貫通孔が設けられた第3の絶縁層と、第3の
貫通孔内に形成された第3の接続用導体と、第3の絶縁
層の前記上部構造と対向する面に形成され第3の接続用
導体に接続された第3の導体パターンとを備えた少なく
とも1つの中間構造を形成する工程をさらに具備し、上
記貼り合せる工程は、上部構造と下部構造との間に上記
少なくとも1つの中間構造を第3の導体パターンが上部
構造と対向するように挟み込み、それらを第1の接続用
導体と第2の導体パターンとが第3の接続用導体及び第
3の導体パターンを介して接続されるように貼り合せる
ことを含む。すなわち、本発明の方法において、バンプ
付き多層基板は上部構造及び下部構造のみを積層した構
造であってもよいが、通常は、少なくとも1つの中間構
造をさらに有している。
よると、多層基板は、上述のように、上部構造、下部構
造、及び中間構造をそれぞれ形成した後、これらを一括
して貼り合せることにより得られる。すなわち、本発明
の方法によると、積層接着工程は1回のみであり、した
がって従来に比べて大幅に工程数が削減される。
方法において、上部構造、下部構造、及び中間構造は、
それぞれ、絶縁層に形成された貫通孔内に接続用導体が
埋め込まれ、絶縁層の一方の主面にのみ導体パターン或
いは導体層が形成された構造を有するように形成され
る。そのため、両面基板を組み合せて多層基板を形成す
る場合等とは異なり、一方の主面に予め導体層が形成さ
れた絶縁層を用いて上部構造、下部構造、及び中間構造
を形成すれば、別途、導体層の成膜を行うことなくバン
プ付き多層基板を製造することができる。
中間構造は、上部構造の導体パターン上に金属バンプが
形成されることを除けば、ほぼ同様の構造を有してい
る。したがって、本発明によると、ほぼ同様のプロセス
で上部構造、下部構造、及び中間構造をそれぞれ作製す
ることができる。すなわち、本発明によると、上部構
造、下部構造、及び中間構造の作製に設備を共用するこ
とが可能である。
方法によると、上部構造、中間構造、及び下部構造の形
成を並行して行うことができる。したがって、本発明に
よると、製造に要する時間を短縮することが可能とな
る。
造方法によると、上部構造、中間構造、及び下部構造の
良否の判断を行った後にこれらを貼り合せることができ
る。本発明の方法では、上部構造、中間構造、及び下部
構造はいずれも極めて簡略化された構造を有しているた
め、最終的なバンプ付き多層基板に比べれば遥かに安価
である。したがって、上部構造、中間構造、及び下部構
造を貼り合せる前にそれらの良否の判断を行って良品が
不良品と貼り合わされるのを防止すれば、低コスト化を
実現することができる。
方法によると、隣り合う絶縁層間での導体パターンの接
続は、例えば上部構造と中間構造とを重ね合せて、一方
の絶縁層に埋め込まれた接続用導体と他方の絶縁層上に
形成された導体パターンと接触させることにより行われ
る。そのため、本発明の方法によると、ある接続用導体
の真上に他の接続用導体を位置させることも容易であ
り、配線の設計に関して極めて高い自由度を実現するこ
とができる。
る工程は、導体層上に金属バンプを形成すること及び導
体層をパターニングして第1の導体パターンを形成する
ことを含むことが好ましい。金属バンプの形成や導体層
のパターニングは、上部構造、中間構造、及び下部構造
を貼り合せた後に行うことも可能であるが、上部構造を
形成する工程において行った場合、第1の接続用導体と
金属バンプとを電気メッキにより同時に形成することが
できる。また、この場合、金属バンプ及び第1の導体パ
ターンの形成に伴って生じた不良を、バンプ付き多層基
板を完成する前に検出することができる。
1の導体パターンとを形成する場合、導体層のパターニ
ングは金属バンプの形成後に行うことが好ましい。導体
層をパターニングする前であれば、電気メッキによる金
属バンプの形成を容易に行うことができる。
材料としては、例えば、ポリイミド層とBステージ状態
のエポキシ層との積層体のような接着剤層を有する高分
子フィルムやガラスクロスにエポキシ樹脂を含浸させて
これをBステージ状態とした、所謂プリプレグのような
複合材料、或いはヒートシール性を有する材料などを用
いることができる。なお、本発明の方法において、上部
構造、中間構造、及び下部構造に用いられる全ての絶縁
層が接着性を有している必要はない。例えば、上部構造
及び中間構造で接着性の絶縁層を用い、下部構造で非接
着性の絶縁層を用いることもできる。
としては、Cuのような金属材料等を用いることができ
る。
u、Ni、Sn、Sn合金(半田)等を用いることがで
きる。
は、Sn、Sn合金(半田)等が挙げられるが、特に半
田が好ましい。
層構造を有するものとすることができる。この場合、こ
れらは、半田からなる最上層と、半田よりも高い融点を
有する金属、例えばCu、Niからなる下層とを含むも
のとすることができる。
の形成は、炭酸ガスレーザのようなレーザ等を用いて行
うことができる。炭酸ガスレーザによる孔あけのエネル
ギー密度は、絶縁層の材質、厚み、孔のサイズによって
異なることから、適宜設定することができる。
形成される貫通孔は、金属バンプ側とは反対側に向かっ
て好ましくは15°以上、より好ましくは30°以上の
角度で広がるようにテーパした内壁を有することが望ま
しい。この場合、メッキにより接続用導体を形成する際
に接続用導体と絶縁層との間に気泡が残留するのを防止
することができるのとともに、隣り合う絶縁層の一方の
接続用導体と他方の導体パターンとの接続をより確実な
ものとすることができる。
れる孔は、上部構造とは反対側に向かって広がるよう
に、15°以上、好ましくは45°以上のテーパ角の内
壁を有することが望ましい。このようなテーパ角の内壁
を有する孔は、絶縁フィルムに小エネルギーの炭酸ガス
レーザを、多いパルス数で照射することにより、または
絶縁フィルムに、炭酸ガスレーザをディフォーカスして
照射することにより、形成することが可能である。
照しながらより詳細に説明する。
ンプ付き多層基板を概略的に示す断面図である。図1に
示す金属バンプ付き多層基板1は、上部構造2と中間構
造3と下部構造4とが積層された三層構造を有してい
る。この金属バンプ付き多層基板1は、上部構造2側に
半導体チップを搭載し、下部構造4側で回路基板との接
続を行うものである。
剤層6aとの積層構造からなる絶縁層7aを有してい
る。絶縁層7aの高分子フィルム5a上には、第1の導
体パターンとして銅パターン8aが形成されており、こ
の銅パターン8a上に半田等からなる金属バンプ9が形
成されている。また、絶縁フィルム7aには、底面が銅
パターン8aで構成された貫通孔であるビアホールが形
成されており、このビアホール内に埋め込まれた半田等
の金属材料が接続用導体10aを形成している。
剤層6bとの積層構造からなる絶縁層7bを有してい
る。中間構造3は高分子フィルム5bが上部構造2の接
着剤層6aと接するように配置されている。絶縁層7b
の高分子フィルム5b上には、第2の導体パターンとし
て銅パターン8bが形成されており、この銅パターン8
bは上部構造2の接続用導体10aと接続されている。
また、絶縁フィルム7bには、底面が銅パターン8bで
構成された貫通孔であるビアホールが形成されており、
このビアホール内に埋め込まれた半田等の金属材料が接
続用導体10bを形成している。
と接して配置された高分子フィルムからなる絶縁層7c
を有している。絶縁層7cの接着剤層6b側の面には、
第3の導体パターンとして銅パターン8cが形成されて
おり、この銅パターン8cは中間構造3の接続用導体1
0bと接続されている。また、絶縁フィルム7cには、
底面が銅パターン8cで構成された貫通孔が形成されて
おり、この貫通孔内に埋め込まれたCu、Ni、Au、
半田等の金属材料が接続用導体10cを形成している。
路基板上に実装するための接合部として用いられる。す
なわち、接続用導体10c上に半田ボールやクリーム半
田が供給され、これらを介して回路基板の導体との接続
が行われる。
〜18μm程度と薄いため、このような導体パターンと
回路基板とを半田を介して接合する構造では、導体パタ
ーンに応力が加わり、導体パターンが破断することがあ
る。しかしながら、図1に示すように、絶縁フィルム7
cに形成した接続用導体10cと回路基板とを半田を介
して接合する構造を採用した場合、そのような破断を生
ずることはない。
板1の製造方法について、図2〜図8を参照しながら説
明する。最初に、上部構造2の形成方法について、図2
〜図4を参照して工程順に説明する。
(a)に示すように、例えば、厚さ12μmの銅箔8a
の一方の主面に厚さ25μmのポリイミド層5aと厚さ
30μmのBステージ状態のエポキシ層6aとからなる
絶縁層7aを有する材料を用意する。次いで、図2
(b)に示すように、ポリイミド層5a及びエポキシ層
6aの所定の位置に、ビアホールとして銅箔8aに達す
る100μm径の孔を炭酸ガスレーザを用いて形成し
た。炭酸ガスレーザによる穴あけ時に孔及びその周辺に
付着したカーボンは、ブラスト処理によって機械的に除
去した。
上に厚さ25μmのネガタイプ感光性ドライフィルム1
5をラミネートした後、図2(d)に示すように、半田
バンプ部がポジパターンとなるフォトマスク16を介し
て感光性ドライフィルム15を露光した。露光光源とし
ては、超高圧水銀ランプを用い、照射量は160mJ/
cm2とした。
ライフィルム15を液温30℃の1wt%Na2CO3水
溶液を用いて現像し、レジストパターン17を形成し
た。
6.5銀3.5組成の半田を電気メッキすることによ
り、高さ10μmのバンプ8と厚さ40μmの接続用電
極10aとを同時に形成した。メッキ浴としては、AS
513系浴(商品名:石原薬品社製)を用いた。
トパターン17を剥離した。剥離液としては、液温45
℃の3%NaOH水溶液を用いた。その後、図3(h)
に示すように、銅箔8aから回路パターンを形成するた
めに、電着フォトレジスト(プライムコートAN−30
0:関西ペイント社製)を電着塗工して電着フォトレジ
スト膜19を形成し、これを80℃で10分間乾燥し
た。
路がネガパターンとなるフォトマスク20aを介して電
着フォトレジスト層19を露光した。露光光源として
は、超高圧水銀ランプを用い、照射量は100mJ/c
m2とした。
し、図4(j)に示すように、電着フォトレジストパタ
ーン21を形成した。現像液としては、液温30℃の1
wt%Na2CO3水溶液を用いた。次いで、図4(k)
に示すように、電着フォトレジストパターン21をマス
クとして用いて、銅箔8aの露出した部分をアルカリエ
ッチング溶液によりエッチングし、回路パターンである
銅箔パターン8aを形成した。
を液温45℃の3%NaOH水溶液剥離液により剥離し
て、図4(l)に示すように、金属バンプ9を有しビア
が半田からなる接合用導体10aで埋め込まれた上部構
造2を得た。
5及び図6を参照して工程順に説明する。中間構造を形
成するに当り、まず、図5(a)に示すように、厚さ1
2μmの銅箔8bの片面に、厚さ25μmのポリイミド
層5bと厚さ30μmのBステージ状態のエポキシ層6
bとからなる絶縁層7bを有する材料を用意する。次い
で、図5(b)に示すように、ポリイミド層5b及びエ
ポシキ層6bの所定の位置に、ビアホールとして銅箔8
bに達する100μm径の孔を炭酸ガスレーザを用いて
形成した。炭酸ガスレーザによる穴あけ時に孔及びその
周辺に付着したカーボンは、ブラスト処理によって機械
的に除去した。
上に厚さ25μmのネガタイプ感光性ドライフィルム2
5をラミネートした。その後、銅箔8bを電極として錫
96.5銀3.5組成の半田を電気メッキし、孔内に半
田からなる接続用導体10bを形成した。メッキ浴とし
ては、AS513系浴(商品名:石原薬品社製)を用い
た。
ーンがネガパターンとなるフォトマスク20bを介して
感光性ドライフィルム25を露光した。露光光源として
は、超高圧水銀ランプを用い、照射量は100mJ/c
m2とした。
ライフィルム25を液温30℃の1wt%Na2CO3水
溶液を用いて現像してレジストパターン26を形成し
た。
bの露出した部分をアルカリエッチング溶液によりエッ
チングして、回路パターンである銅箔パターン8bを形
成した。
℃の3%NaOH水溶液剥離液により剥離することによ
り、図6(g)に示すように、ビアが半田からなる接合
用導体10bで埋め込まれた中間構造3を得た。
有していない材料を用いたこと以外は中間構造3に関し
て説明したのとほぼ同様の方法により下部構造4を形成
した。なお、下部構造4の接続用導体10cを形成する
ための電気メッキは2回に分けて行ってもよい。例え
ば、図7に示すように、最初にCuメッキを行った後に
半田メッキを行うことにより、銅箔パターン8c側から
Cu層27及び半田層(例えば、錫96.5銀3.5組
成の半田からなる)28が順次積層された構造の接続用
導体10cを得ることができる。
造2、中間構造3、及び下部構造4を図8(a)に示す
ように位置合わせした。その後、これらを重ね合せて、
真空プレス機を用いて10Kg/cm2の圧力を20分
間印加し、さらに、温度170℃・真空度50torr
以下の条件下で30Kg/cm2の圧力を60分間印加
することにより、図8(b)に示すように上部構造2、
中間構造3、及び下部構造4を相互に接着した。以上の
ようにして、図1に示すバンプ付き多層基板1を得た。
上部構造2、中間構造3、及び下部構造4を貼り合せる
前にフォトリソグラフィー技術と電気メッキ技術を用い
て形成される。そのため、バンプ8同士の距離を狭める
こと、すなわちファインピッチバンプの形成を容易に行
うことができる。
うにバンプの周囲にソルダーレジスト層を形成しないた
め、金属バンプを高く形成する必要がない。したがっ
て、金属バンプ9の形成が容易であり、且つ短時間で金
属バンプ9を形成することができる。また、ソルダーレ
ジスト層を形成するための工程や、これを実施すること
に伴う歩留まり低下を生じないことから、製造コストを
低減することが可能である。
1における各導体パターン8a〜8cの接続は、絶縁層
7a,7bに埋め込まれた接続用導体10a,10bを
介して行われる。そのため、本方法によると、ビアの直
上にビアを配置できる等、配置に関する自由度が高く、
これにともない導体パターン8a〜8cの設計の自由度
が大きくなり、多層基板1の小型化や積層数の低減が可
能である。
中工程において導体パターン8a〜8cに不良がないこ
とが確認された上部構造2、中間構造3、及び下部構造
4を一括積層することができるため、製造歩留まりを向
上させることができるのとともに、従来工法に比べプレ
ス積層工程に要する工数が少なくなり、製造コストを低
減することができる。
ン8aをエッチングにより形成する前に金属バンプ9を
形成したが、既に導体パターンが形成された基板に金属
バンプを形成すること、例えば、電気メッキ用給電パタ
ーンを形成しておき、バンプを電気メッキ法で形成した
後に、給電パターンを切断することも可能である。しか
しながら、この方法では、導体パターンの形状によって
は給電パターンを形成することが困難な場合がある。ま
た、後に給電パターンを切断するための工程が必要とな
る。また、他の方法としては、クリーム半田や半田ボー
ルを導体パターンのバンプ形成位置に載置し、これをロ
ウ付けする方法もある。しかしながら、この方法では、
導体パターン上に半田が濡れ広がってしまうことを防止
するため、ソルダーレジスト層を形成しなければならな
い。さらに、この方法で形成された半田バンプは球状を
なすため、金属バンプ同士を狭い間隔で形成することが
困難となる。
付き多層基板1の製造方法では、エッチングにより導体
パターン8aを形成する前に金属バンプ9を形成するの
で、電気メッキ用給電パターンを設ける必要がない。ま
た、ロウ付け等によらず、電気メッキ法により金属バン
プ9を形成することから、導体パターン8a上への半田
バンプの濡れ広がりを防止するためのソルダーレジスト
層を形成する必要がなく、製造工程を簡略化できるとと
もに、柱状体の金属バンプ9を容易に形成することがで
きる。したがって、上述した実施形態のように、導体パ
ターン8aを形成する前に金属バンプ9を形成すること
が好ましい。
7a及び7bは、ポリイミド層とBステージ状態のエポ
キシ層とで構成されているが、別の材料として、ガラス
クロスにエポキシ樹脂を含浸させこれをBステージ状態
とした、いわゆるプリプレグを用いることもできる。ま
た、上述した実施形態では三層構造のバンプ付き多層基
板1を製造することについて説明したが、積層数の異な
るバンプ付き多層基板についても同様の方法で製造する
ことができる。例えば、二層構造のバンプ付き多層基板
を製造する場合は、上部構造2と下部構造3とを貼り合
せればよい。また、積層数を4層以上とする場合は、中
間構造3を複数形成し、これら中間構造が上部構造2と
下部構造3との間に位置するように貼り合せればよい。
き多層基板の製造方法によると、多層基板は、上部構
造、下部構造、及び中間構造をそれぞれ形成した後、こ
れらを一括して貼り合せることにより得られる。また、
本発明のバンプ付き多層基板の製造方法によると、隣り
合う絶縁層間での導体パターンの接続は、例えば上部構
造と中間構造とを重ね合せて、一方の絶縁層に埋め込ま
れた接続用導体と他方の絶縁層の導体パターンと接触さ
せることにより行われるため、ある接続用導体の真上に
他の接続用導体を位置させることも容易であり、配線の
設計に関して極めて高い自由度を実現することができ
る。
層基板を高い設計の自由度で及び低いコストで製造する
ことを可能とするバンプ付き多層基板の製造方法が提供
される。
基板を概略的に示す断面図。
バンプ付き多層基板の上部構造の形成工程を概略的に示
す断面図。
バンプ付き多層基板の上部構造の形成工程を概略的に示
す断面図。
バンプ付き多層基板の上部構造の形成工程を概略的に示
す断面図。
バンプ付き多層基板の中間構造の形成工程を概略的に示
す断面図。
バンプ付き多層基板の中間構造の形成工程を概略的に示
す断面図。
の他の例を概略的に示す断面図。
属バンプ付き多層基板の上部構造、中間構造、及び下部
構造の貼り合せ工程を概略的に示す断面図。
Claims (5)
- 【請求項1】積層構造を形成し且つそれぞれが貫通孔を
有する複数の絶縁層と、該複数の絶縁層の隣り合うもの
同士の間及び最上層の絶縁層の上面にそれぞれ配置され
た複数の導体パターンと、該複数の導体パターンの最上
層の導体パターン上に形成された金属バンプと、前記複
数の絶縁層の貫通孔内にそれぞれ形成され前記複数の導
体パターンの隣り合うもの同士を接続する複数の接続用
導体とを備えた、半導体チップを回路基板に搭載するた
めのバンプ付き多層基板の製造方法であって、 第1の貫通孔が設けられた第1の絶縁層と、前記第1の
貫通孔内に形成された第1の接続用導体と、前記第1の
絶縁層の一方の主面に形成され前記第1の接続用導体と
接続された第1の導体パターン或いは導体層とを備えた
上部構造を形成する工程、 第2の貫通孔が設けられた第2の絶縁層と、前記第2の
貫通孔内に形成された第2の接続用導体と、前記第2の
絶縁層の一方の主面に形成され前記第2の接続用導体に
接続された第2の導体パターンとを備えた下部構造を形
成する工程、及び前記上部構造と前記下部構造とを、前
記上部構造の前記第1の導体パターン或いは導体層が形
成された面の裏面が前記下部構造の前記第2の導体パタ
ーンが形成された面の裏面と対向するように、及び前記
第1の接続用導体と前記第2の導体パターンとが接続さ
れるように貼り合せる工程を具備することを特徴とする
バンプ付き多層基板の製造方法。 - 【請求項2】第3の貫通孔が設けられた第3の絶縁層
と、前記第3の貫通孔内に形成された第3の接続用導体
と、前記第3の絶縁層の前記上部構造と対向する面に形
成され前記第3の接続用導体に接続された第3の導体パ
ターンとを備えた少なくとも1つの中間構造を形成する
工程をさらに具備し、 前記貼り合せる工程は、前記上部構造と前記下部構造と
の間に前記少なくとも1つの中間構造を前記第3の導体
パターンが前記上部構造と対向するように挟み込み、そ
れらを前記第1の接続用導体と前記第2の導体パターン
とが前記第3の接続用導体及び前記第3の導体パターン
を介して接続されるように貼り合せることを含む請求項
1に記載のバンプ付き多層基板の製造方法。 - 【請求項3】前記上部構造を形成する工程は、前記導体
層上に金属バンプを形成すること及び前記導体層をパタ
ーニングして前記第1の導体パターンを形成することを
含む請求項1または2に記載のバンプ付き多層基板の製
造方法。 - 【請求項4】前記導体層のパターニングを前記金属バン
プの形成後に行うことを特徴とする請求項3に記載のバ
ンプ付き多層基板の製造方法。 - 【請求項5】前記第1の接続用導体と前記金属バンプと
を電気メッキにより同時に形成することを特徴とする請
求項3または4に記載のバンプ付き多層基板の製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35743099A JP4398550B2 (ja) | 1999-12-16 | 1999-12-16 | バンプ付き多層基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35743099A JP4398550B2 (ja) | 1999-12-16 | 1999-12-16 | バンプ付き多層基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001177000A true JP2001177000A (ja) | 2001-06-29 |
JP4398550B2 JP4398550B2 (ja) | 2010-01-13 |
Family
ID=18454090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35743099A Expired - Fee Related JP4398550B2 (ja) | 1999-12-16 | 1999-12-16 | バンプ付き多層基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4398550B2 (ja) |
-
1999
- 1999-12-16 JP JP35743099A patent/JP4398550B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4398550B2 (ja) | 2010-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8959760B2 (en) | Printed wiring board and method for manufacturing same | |
US6297553B1 (en) | Semiconductor device and process for producing the same | |
JP2007311688A (ja) | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 | |
JP2001308548A (ja) | 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したbga半導体パッケージ | |
JP2006196860A (ja) | 半導体パッケージ及びその製造方法 | |
JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
JP2018032657A (ja) | プリント配線板およびプリント配線板の製造方法 | |
JP2018032660A (ja) | プリント配線板およびプリント配線板の製造方法 | |
JP5007164B2 (ja) | 多層配線板及び多層配線板製造方法 | |
JP2010219477A (ja) | 電子部品内蔵配線基板の製造方法 | |
JPH08148828A (ja) | 薄膜多層回路基板およびその製造方法 | |
JP2009016377A (ja) | 多層配線板及び多層配線板製造方法 | |
JP4918780B2 (ja) | 多層配線基板の製造方法、ならびに半導体装置 | |
JP5095952B2 (ja) | 多層配線基板及びその製造方法 | |
TWI771534B (zh) | 佈線板及其製造方法 | |
US11516910B1 (en) | Circuit board structure and manufacturing method thereof | |
KR20080073648A (ko) | 다층 배선 기판 및 그 제조 방법 | |
JP2008227538A (ja) | 配線基板の製造方法、及び配線基板 | |
JP4429435B2 (ja) | バンプ付き二層回路テープキャリアおよびその製造方法 | |
JP4398550B2 (ja) | バンプ付き多層基板の製造方法 | |
JP2002009440A (ja) | 複合配線基板 | |
JP3107535B2 (ja) | 配線基板、回路部品実装体、および配線基板の製造方法 | |
US20230411264A1 (en) | Laminated wiring board | |
JP2002043745A (ja) | 配線基板及びそれを用いた半導体装置 | |
JP2000294675A (ja) | チップキャリア及び半導体装置並びにチップキャリアの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060801 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090929 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091023 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |