JP2007012762A - 半導体ic内蔵基板及びその製造方法 - Google Patents
半導体ic内蔵基板及びその製造方法 Download PDFInfo
- Publication number
- JP2007012762A JP2007012762A JP2005189709A JP2005189709A JP2007012762A JP 2007012762 A JP2007012762 A JP 2007012762A JP 2005189709 A JP2005189709 A JP 2005189709A JP 2005189709 A JP2005189709 A JP 2005189709A JP 2007012762 A JP2007012762 A JP 2007012762A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- substrate
- resin
- resin layer
- embedded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】 高精度に位置決めされた半導体ICを内蔵させることが可能な半導体IC内蔵基板及びその製造方法を提供する。
【解決手段】 半導体IC15のスタッドバンプ16に対応したコア基板10上の所定の位置に位置決め用穴13を形成し、スタッドバンプ16が樹脂基板11にめり込むようにコア基板10上に半導体IC15を搭載した後、コア基板10上にプレス基板17をプレスして半導体IC15をコア基板10内に埋め込む。これにより、半導体IC15の位置ずれを防止することができ、高精度に位置決めされた半導体IC15を内蔵する半導体IC内蔵基板を製造することができる。
【選択図】 図6
【解決手段】 半導体IC15のスタッドバンプ16に対応したコア基板10上の所定の位置に位置決め用穴13を形成し、スタッドバンプ16が樹脂基板11にめり込むようにコア基板10上に半導体IC15を搭載した後、コア基板10上にプレス基板17をプレスして半導体IC15をコア基板10内に埋め込む。これにより、半導体IC15の位置ずれを防止することができ、高精度に位置決めされた半導体IC15を内蔵する半導体IC内蔵基板を製造することができる。
【選択図】 図6
Description
本発明は、半導体IC内蔵基板及びその製造方法に関し、特に、高精度に位置決めされた半導体ICが内蔵された半導体IC内蔵基板及びその製造方法に関する。
近年、半導体IC搭載モジュールに対する小型化・薄型化の要求を満たすべく、搭載する半導体ICをベアチップの状態で回路基板に搭載する提案が数多くなされている。しかしながら、回路基板の表面に半導体ICを搭載すると、回路基板表面の一部が半導体ICによって占有されてしまうことから、回路基板の使用効率が低下するという問題があった。また、回路基板上に半導体ICが搭載されているため、モジュール全体を薄くすることが困難であるという問題もあった。
これを解決する方法としては、特許文献1に記載されているように、回路基板にキャビティを形成し、その内部にベアチップ状態の半導体ICを埋め込むことによって半導体IC内蔵基板を構成する方法が考えられる。
特開平9−321408号公報
しかしながら、特許文献1に記載された方法では、半導体ICを収容するためのキャビティを回路基板上に形成する必要があり、回路基板にある程度の厚みが必要となるため、回路基板全体の薄型化が困難である。また、半導体ICをキャビティ内に埋め込む場合には、キャビティと半導体ICとの間に隙間ができるため、半導体ICの位置ずれが生じるという問題がある。このように、半導体ICの実装位置にずれがあった場合には、半導体ICと内部配線との相対的な位置関係にずれが生じ、半導体IC内蔵基板の製品としての歩留まりが著しく低下するという問題がある。
したがって、本発明の目的は、高精度に位置決めされた半導体ICを内蔵する半導体IC内蔵基板を提供することにある。
本発明の目的はまた、高精度に位置決めされた半導体ICを内蔵させることが可能な半導体IC内蔵基板の製造方法を提供することにある。
本発明の上記目的は、導電性突起物を有する半導体ICと、半導体ICが内蔵された積層基板とを少なくとも備え、積層基板は、第1の樹脂層と、第1の樹脂層の一方の表面側に設けられた第2の樹脂層とを少なくとも含み、半導体ICは、導電性突起物が第1の樹脂層にめり込み、固定された状態で第1の樹脂層及び第2の樹脂層間に埋め込まれていることを特徴とする半導体IC内蔵基板によって達成される。
本発明においては、第1の樹脂層が熱可塑性樹脂を含むことが好ましい。これによれば、導電性突起物がめり込みやすく、半導体ICを強固に固定することができると同時に絶縁層と接着層を別に設ける必要がなく、薄肉化や材料費、工程数を減らすことができる。ただし、熱硬化性樹脂であっても絶縁層上の接着層を形成すれば導電性突起物をめり込ませることができ、加熱して樹脂を軟化、溶融させることにより、固定することが可能である。
本発明の上記目的はまた、第1の樹脂層の一方の主面に位置決め用穴を形成する工程と、導電性突起物を有する半導体ICを用意し、導電性突起物を第1の樹脂層にめり込ませることによって第1の樹脂層上に半導体ICを搭載する工程と、第1の樹脂層の一方の主面側から第2の樹脂層をプレスすることにより、半導体ICを第1及び第2の樹脂層間に埋め込む工程とを含むことを特徴とする半導体IC内蔵基板の製造方法によっても達成される。
本発明においては、第1の樹脂層が熱可塑性樹脂を含むことが好ましい。これによれば、導電性突起物がめり込みやすく、半導体ICを強固に固定することができる。と同時に絶縁層と接着層を別に設ける必要がなく、薄肉化や材料費、工程数を減らすことができる。ただし、熱硬化性樹脂であっても絶縁層上の接着層を形成すれば導電性突起物をめり込ませることができ、加熱して樹脂を軟化、溶融させることにより、固定することが可能である。
本発明においては、第1の樹脂層の少なくとも片面に金属板が張り付けられていることが好ましい。これによれば、樹脂の硬化収縮による寸法変動、水分履歴による樹脂の膨張、収縮、ゆがみ等を防止することができ、半導体ICの位置ずれを防止することができる。なお、金属板の張り付け方法としては、プリプレグ等の半硬化材料をプレス、ラミネートによって接着してもよく、粘着材を用いて張り付けてもよく、熱や紫外線で発泡するシートを介して張り付けてもよい。また、金属板を剥がす場合には、熱や紫外線により粘着力を落とす方法、加熱しながら剥がす方法、溶剤等により粘着材を落とす方法、エッチング可能なエッチャントで金属をエッチングする方法等があり、適時使い分けることができる。
本発明においては、第2の樹脂層の片面に金属板があらかじめ張り付けられていることが好ましい。これによれば、片面が金属板で補強されているのでハンドリングし易く、また第2の樹脂層をプレスする工程において樹脂の硬化収縮による寸法変動、水分履歴による樹脂の膨張、収縮、ゆがみ等を防止することができ、半導体ICの位置ずれをより一層防止することができる。
本発明においては、半導体ICを第1及び第2の樹脂層間に埋め込んだ後のいずれかの工程に先立って第2の樹脂層に張り付けられた金属板を除去してもよく、第2の樹脂層に張り付けられた金属板を最終工程まで残存させてもよい。第2の樹脂層の金属板を途中の工程で除去した場合には、その後のビアホール形成やめっき処理を容易に行うことができる。また、第2の樹脂層に張り付けられた金属板を最終工程まで残存させた場合には、当該金属板を放熱板として機能させることが可能となる。
本発明によれば、高精度に位置決めされた半導体ICを内蔵する半導体IC内蔵基板を提供することができる。また、本発明によれば、高精度に位置決めされた半導体ICを内蔵させることが可能な半導体IC内蔵基板の製造方法を提供することができる。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
図1乃至図12は、本発明の好ましい実施の形態に係る半導体IC内蔵基板の製造方法を説明するための略断面図である。
図1に示すように、本実施形態に係る半導体IC内蔵基板の製造では、まずコア基板10を用意する。コア基板10としては、例えば、両面に銅箔12があらかじめ張り付けられた樹脂基板11(両面銅張り板)を用いることができる。樹脂基板11の材料としては、熱可塑性樹脂を用いることが好ましい。これらの樹脂としては、特に限定される物ではないが、例えば、ポリフェニレンサルファイド樹脂、ポリエーテルイミド樹脂、ポリアリレート樹脂、ポリエーテルエーテルケトン樹脂等を挙げることができる。また、熱硬化性樹脂層の上に前記熱可塑性樹脂を張り付けても良いし、熱硬化性樹脂であっても絶縁層上の接着層を形成すれば導電性突起物をめり込ませることができ、加熱して樹脂を軟化、溶融させることにより、固定することが可能である。また、ガラスクロス、アラミド、芳香族ポリエステル等の不織布に上記樹脂を含浸させた材料や上記樹脂にフィラーを含有させた材料を用いてもよい。樹脂基板11の厚さは、10〜500μmであることが好ましく、銅箔12の厚さは、3〜70μmであることが好ましい。なお、両側に貼り付けられる銅箔の厚みは異なっていてもよく、さらには材質や張り付け方法が異なっていてもかまわない。
次に、図2に示すように、コア基板10の一方の主面(表面)にある銅箔12をパターニングする。このときのパターニングはサブトラクティブ法により行ってもよく、セミアディティブ法により行ってもよい。このパターニングにより、コア基板10の表面にはランドパターンや配線パターンといった導体パターン12aを形成する。
次に、図3(a)及び(b)に示すように、半導体IC15をコア基板10上に搭載する。半導体IC15の種類としては、例えば、CPUやDSPのようなデジタルICを挙げることができる。半導体IC15の一方の主面にはパッド電極(不図示)が形成され、パッド電極上には導電性突起物の一種であるスタッドバンプ16が設けられている。導電性突起物はスタッドバンプに限定されるものではなく、プレートバンプ、メッキバンプ、ボールバンプなどの各種のバンプを用いることができる。導電性突起物としてスタッドバンプを用いる場合には、銀や銅をワイヤボンディングにて形成することができ、プレートバンプを用いる場合には、メッキ、スパッタ又は蒸着によって形成することができる。また、メッキバンプを用いる場合には、メッキによって形成することができ、ボールバンプを用いる場合には、半田ボールをランド電極上に載置した後、これを溶融させるか、クリーム半田をランド電極上に印刷した後、これを溶融させることによって形成することができる。導電性突起物に使用可能な金属種としては特に限定されず、例えば、金(Au)、銀(Ag)、銅(Cu)、ニッケル(Ni)、スズ(Sn)、クロム(Cr)、ニッケル・クロム合金(Ni−Cr)、半田などを使用することができる。また、導電性材料をスクリーン印刷し、これを硬化させた円錐状、円柱状等のバンプや、ナノペーストを印刷し、加熱によりこれを焼結させてなるバンプを用いることもできる。
特に限定されるものではないが、半導体IC15の厚さtは、通常の半導体IC15に比べて非常に薄くされている。半導体ICの厚さtについては、特に限定されないが、100μm以下、例えば20〜50μm程度に設定することが好ましい。これは、半導体IC15の厚さtは、薄ければ薄いほど、半導体IC内蔵基板全体の厚みを低減できる一方、薄くしすぎると、半導体IC15にクラックが発生したり、ハンドリングが著しく困難となるからである。これに対し、半導体IC15の厚さtを20〜50μm程度に設定すれば、半導体IC内蔵基板全体の厚みを十分に低減しつつ、クラックの発生やハンドリング性の著しい低下を防止することが可能となる。
本実施形態においては、このような半導体IC15をコア基板10上に搭載する際、スタッドバンプ16を樹脂基板11にめり込ませる。半導体ICの搭載は一般的なマウンターを用いておこなうことができ、搭載時に半導体ICへ加える荷重も、樹脂基板11が熱可塑性樹脂であることから、通常の半導体ICの搭載のときと同等の荷重で足りる。このようにして半導体IC15は正確に位置決めされ、図3(b)に示すように、半導体IC15はコア基板10上に仮固定される。
次に、図4(a)及び(b)に示すように、コア基板10と同サイズのプレス基板17を用意し、コア基板10の上面にプレス基板17を張り合わせる。プレス基板17としては、リフロー耐久性を有する材料であれば熱硬化性、熱可塑性樹脂を問わず用いることができる。具体的にはエポキシ樹脂、ビスマレイミド−トリアジン樹脂(BTレジン)、フェノール樹脂、ビニルベンジル樹脂、ポリフェニレンエーテル(ポリフェニレンエーテルオキサイド)樹脂(PPE,PPO)、シアネート樹脂、ベンゾオキサジン樹脂、ポリイミド樹脂、芳香族ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリエーテルイミド樹脂、ポリアリレート樹脂、ポリエーテルエーテルケトン樹脂などを選択することができる。また、ガラスクロス、アラミド、芳香族ポリエステル等の不織布に上記樹脂を含浸させた材料や上記樹脂にフィラーを含有させた材料を用いてもよい。プレス基板17の厚さは、20〜500μmであることが好ましい。
このようなプレス基板17をプレスしながら加熱することにより、プレス基板17に含まれる熱硬化性樹脂が溶融、硬化するか、熱可塑性樹脂が溶融し、半導体IC15がコア基板10内に埋め込まれた状態となる。つまり、半導体IC15は、樹脂基板11によって構成される第1の樹脂層と、プレス基板17によって構成される第2の樹脂層との間に挟み込まれた状態となる。このとき、半導体IC15の各スタッドバンプ16が樹脂基板11にめり込んでいるので、半導体IC15の位置ずれを防止することができる。このようにして、図4(b)に示すように、半導体IC15が埋め込まれた積層基板10Aが完成する。
次に、図5に示すように、積層基板10Aを上下反転させ、銅箔12をエッチングして、ビアホールを形成すべき領域にある銅箔12を選択的に除去する。銅箔12の除去は、サブトラクティブ法又はセミアディティブ法によって行うことができる。これにより、開口パターン12b,12cを形成する。
次に、図6に示すように、開口パターン12b、12cの形成位置にビアホール18を形成する。ビアホール18の形成は、特に限定されるものではないが、レーザ加工によって行うことができ、炭酸ガスレーザ、YAGレーザ、エキシマレーザ等を用いることができる。このときのレーザビームの径は、例えば50μm程度に設定すればよい。
次に、図7に示すように、ビアホール18の内部を含めた積層基板10Aの全面に下地導体層19を形成する。下地導体層19としては、例えば銅(Cu)を用いることができる。下地導体層19の形成方法としては、特に限定されるものではないが、無電解メッキ法、スパッタ法、蒸着法等を用いることができる。下地導体層19は、その後に行う電解メッキの下地となるため、その厚みとしては非常に薄く、例えば0.005〜3μm程度で足りる。
次に、図8に示すように、積層基板10Aの全面にドライフィルム20を張り付けた後、これをパターニングして、ビアホール18が形成されている領域周辺にあるドライフィルム20を部分的に除去する。このときのパターニングはサブトラクティブ法によって行うが、セミアディティブ法やフルアディティブ法を用いてもよい。これにより、ビアホール18が形成されている領域周辺以外がドライフィルム20で覆われた状態となる。
次に、図9に示すように、パターニングされたドライフィルム20をマスクとして用い、電界メッキ法によりビアホール18内を導電性材料21で埋めると共に、ビアホール18の上端部に導体パターン(ランドパターンあるいは配線パターン)を形成する。メッキ液の種類については適宜選択すればよく、例えば、導電性材料21を銅(Cu)とする場合には、メッキ液として硫酸銅を用いることができる。なお、ビアホール18内に空洞が残るような場合には、ビアホール18内を導電性樹脂で埋めてもよい。このようにすれば、メッキ液の残留によるビアホール18の腐食を防止することができる。
次に、図10に示すように、ドライフィルム20を剥離して、積層基板10A上の下地導体層19を露出させた後、図11に示すように、不要な下地導体層19を除去し、個々の導体パターンを分離する。これにより、ランドパターンや配線パターンが形成された状態となる。
最後に、図12に示すように、導体パターン間をレジスト22で埋めて平坦化することにより、導体パターン間の十分な絶縁状態を確保する。以上により、本実施形態によるIC内蔵基板25が完成する。
以上説明したように、本実施形態によれば、スタッドバンプ16を第1の樹脂層となるコア基板の樹脂基板にめり込ませることによってコア基板10上に半導体IC15を搭載した後、コア基板10上に第2の樹脂層となるプレス基板17をプレスすることにより、半導体IC15を第1及び第2の樹脂層間に埋め込むこととしたので、半導体IC15の位置ずれを防止することができ、高精度に位置決めされた半導体ICを内蔵する半導体IC内蔵基板を製造することができる。
また、本実施形態によれば、半導体IC15をコア基板10上に搭載してからプレス基板17のプレスによって積層基板10A内に埋め込むまでの間、コア基板10には銅箔12が張り付けられているので、樹脂の硬化収縮による寸法変動、水分履歴による樹脂の膨張、収縮、ゆがみ等を防止することができる。特に、コア基板10の表面側の銅箔12については、半導体IC15の搭載領域を確保するため、パターニングによってその多くが除去されてしまうが、裏面側の銅箔12については全面に形成されているため、樹脂基板11の収縮等を抑制できる程度の強度・剛性を保っている。したがって、コア基板10の寸法変動に伴う半導体IC15の位置ずれを防止することができる。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
例えば、上記実施形態においては、コア基板10として両面銅張り板を用いる場合について説明したが、本発明はこれに限定されるものではなく、片面銅張り板を用いてもよい。また、樹脂基板11に張り付けられる金属としても銅箔に限定されず、種々の金属板を用いることができる。つまり、本発明では、少なくとも片面に金属板が張り付けられた樹脂基板をコア基板として用いることができる。さらに、本発明のコア基板は、金属板が張り付けられた樹脂基板に限定されず、他の方法によって寸法変動を抑制できるような場合には樹脂基板のみであってもかまわない。
また、上記実施形態においては、コア基板10にのみ金属板が張り付けられており、プレス基板17が樹脂のみで構成されている場合について説明したが、例えば、図13に示すように、片面に銅箔17xがあらかじめ張り付けられた樹脂基板(片面銅張り板)をプレス基板17として用いることもできる。つまり、ハンドリングするときにプレス基板17の片面が金属板で補強されていればよい。プレス基板17にこのような片面銅張り板を用いた場合には、図13に示す図6と同様のプレス工程においてハンドリングし易く、また樹脂の硬化収縮による寸法変動、水分履歴による樹脂の膨張、収縮、ゆがみ等を防止することができ、半導体ICの位置ずれをより一層防止することができる。このようにして、図13のプレス基板17の片面(上側の面)にも金属板を張り付けた状態で半導体ICを埋込んだ後、例えば図8に示したビアホール18の形成前等、工程の途中のどこかで金属板17xを剥離してもよく、あるいはプレス基板17に張り付けた金属板17xを最終工程までそのまま残して残存させて、最終的に図14に示すように、IC内蔵基板25の最下面で放熱板として機能させることも可能である。
また、上記実施形態においては、ビアホール18の形成をレーザ加工によって行う場合について説明したが、本発明はこれに限定されるものではなく、フォトリソグラフィ、ドライブラスト、ウェットブラスト等の他の方法を用いてもよい。
また、上記実施形態においては、半導体IC15を埋め込むためのプレス用樹脂シートの一例としてプレス基板17を用いる場合について説明したが、本発明はこれに限定されるものではなく、例えば、熱可塑性樹脂シート等、他の樹脂シートを用いてもかまわない。
また、上記実施形態においては、銅箔12をエッチングして、ビアホール18を形成すべき領域に開口パターン12b,12cを形成する場合について説明したが、本発明はこれに限定されるものではなく、銅箔12全体を完全に除去してもかまわない。このようにしたとしても、積層基板10Aの内部にあるスタッドバンプ16や導体パターンを透過的に参照しながらレーザ加工を行えば、ビアホール18の形成位置を正確に特定することができる。
また、上記実施形態においては、スタッドバンプ16の形成位置にもビアホール18を形成しているが、スタッドバンプ16の場合にはある程度の突起量を有するため、積層基板10Aの基板面の研磨又はブラストによってスタッドバンプ16の先端部分を頭出しすることで、ビアホール18の形成及びビアホール18内への導電性材料21の埋め込みに代えることも可能である。
10 コア基板
10A 積層基板
11 樹脂基板(第1の樹脂層)
12 銅箔
12a 導体パターン
12b 開口パターン
12c 開口パターン
16 スタッドバンプ
17 プレス基板(第2の樹脂層)
17x 銅箔(金属板)
18 ビアホール
19 下地導体層
20 ドライフィルム
21 導電性材料
22 レジスト
25 半導体IC内蔵基板
10A 積層基板
11 樹脂基板(第1の樹脂層)
12 銅箔
12a 導体パターン
12b 開口パターン
12c 開口パターン
16 スタッドバンプ
17 プレス基板(第2の樹脂層)
17x 銅箔(金属板)
18 ビアホール
19 下地導体層
20 ドライフィルム
21 導電性材料
22 レジスト
25 半導体IC内蔵基板
Claims (8)
- 導電性突起物を有する半導体ICと、前記半導体ICが内蔵された積層基板とを少なくとも備え、
前記積層基板は、第1の樹脂層と、前記第1の樹脂層の前記一方の表面側に設けられた第2の樹脂層とを少なくとも含み、
前記半導体ICは、前記導電性突起物が前記第1の樹脂層にめり込み、固定された状態で前記第1の樹脂層及び第2の樹脂層間に埋め込まれていることを特徴とする半導体IC内蔵基板。 - 前記第1の樹脂層が熱可塑性樹脂を含むことを特徴とする請求項1に記載の半導体IC内蔵基板。
- 第1の樹脂層の一方の主面に位置決め用穴を形成する工程と、
導電性突起物を有する半導体ICを用意し、前記導電性突起物を前記第1の樹脂層にめり込ませることによって前記第1の樹脂層上に前記半導体ICを搭載する工程と、
前記第1の樹脂層の前記一方の主面側から第2の樹脂層をプレスすることにより、前記半導体ICを前記第1及び第2の樹脂層間に埋め込む工程とを含むことを特徴とする半導体IC内蔵基板の製造方法。 - 前記第1の樹脂層が熱可塑性樹脂を含むことを特徴とする請求項3に記載の半導体IC内蔵基板の製造方法。
- 前記第1の樹脂層の少なくとも片面に金属板があらかじめ張り付けられていることを特徴とする請求項3に記載の半導体IC内蔵基板の製造方法。
- 前記第2の樹脂層の片面に金属板があらかじめ張り付けられていることを特徴とする請求項3乃至5のいずれか1項に記載の半導体IC内蔵基板の製造方法。
- 前記半導体ICを第1及び第2の樹脂層間に埋め込んだ後のいずれかの工程に先立って、前記第2の樹脂層の前記金属板を除去する工程をさらに含むことを特徴とする請求項6のいずれか1項に記載の半導体IC内蔵基板の製造方法。
- 前記第2の樹脂層に張り付けられた前記金属板を最終工程まで残存させることを特徴とする請求項6に記載の半導体ICの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005189709A JP2007012762A (ja) | 2005-06-29 | 2005-06-29 | 半導体ic内蔵基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005189709A JP2007012762A (ja) | 2005-06-29 | 2005-06-29 | 半導体ic内蔵基板及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007012762A true JP2007012762A (ja) | 2007-01-18 |
Family
ID=37750906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005189709A Pending JP2007012762A (ja) | 2005-06-29 | 2005-06-29 | 半導体ic内蔵基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007012762A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009044160A (ja) * | 2007-08-10 | 2009-02-26 | Samsung Electronics Co Ltd | 埋め込まれた導電性ポストを備える半導体パッケージ及びその製造方法 |
JP2009297950A (ja) * | 2008-06-11 | 2009-12-24 | Canon Inc | 液体吐出装置の製造方法及び液体吐出装置 |
CN108695269A (zh) * | 2017-04-06 | 2018-10-23 | 日月光半导体制造股份有限公司 | 半导体装置封装及其制造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001332436A (ja) * | 2000-05-18 | 2001-11-30 | Ibiden Co Ltd | コンデンサおよび多層プリント配線板 |
JP2003218282A (ja) * | 2002-01-18 | 2003-07-31 | Ibiden Co Ltd | 半導体素子内蔵基板および多層回路基板 |
JP2004311788A (ja) * | 2003-04-08 | 2004-11-04 | Matsushita Electric Ind Co Ltd | シート状モジュールとその製造方法 |
-
2005
- 2005-06-29 JP JP2005189709A patent/JP2007012762A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001332436A (ja) * | 2000-05-18 | 2001-11-30 | Ibiden Co Ltd | コンデンサおよび多層プリント配線板 |
JP2003218282A (ja) * | 2002-01-18 | 2003-07-31 | Ibiden Co Ltd | 半導体素子内蔵基板および多層回路基板 |
JP2004311788A (ja) * | 2003-04-08 | 2004-11-04 | Matsushita Electric Ind Co Ltd | シート状モジュールとその製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009044160A (ja) * | 2007-08-10 | 2009-02-26 | Samsung Electronics Co Ltd | 埋め込まれた導電性ポストを備える半導体パッケージ及びその製造方法 |
US8846446B2 (en) | 2007-08-10 | 2014-09-30 | Samsung Electronics Co., Ltd. | Semiconductor package having buried post in encapsulant and method of manufacturing the same |
JP2009297950A (ja) * | 2008-06-11 | 2009-12-24 | Canon Inc | 液体吐出装置の製造方法及び液体吐出装置 |
CN108695269A (zh) * | 2017-04-06 | 2018-10-23 | 日月光半导体制造股份有限公司 | 半导体装置封装及其制造方法 |
CN108695269B (zh) * | 2017-04-06 | 2022-05-13 | 日月光半导体制造股份有限公司 | 半导体装置封装及其制造方法 |
US11682653B2 (en) | 2017-04-06 | 2023-06-20 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and method for manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4835124B2 (ja) | 半導体ic内蔵基板及びその製造方法 | |
JP4535002B2 (ja) | 半導体ic内蔵基板及びその製造方法 | |
JP3637969B2 (ja) | 半導体装置用多層回路基板の製造方法 | |
TWI301393B (en) | Method for manufacturing a printed wiring board | |
JP2007158174A (ja) | 配線基板の製造方法及び電子部品実装構造体の製造方法 | |
JP2009260334A (ja) | 多層配線基板及びその製造方法 | |
WO2007010758A1 (ja) | 配線基板、配線材料、及び銅張積層板、及び配線基板の製造方法 | |
KR100619348B1 (ko) | 무전해 니켈 도금을 이용한 패키지 기판의 제조 방법 | |
JP2004031682A (ja) | プリント配線基板の製造方法 | |
JP4143609B2 (ja) | 配線基板の製造方法 | |
JP2002204049A (ja) | 転写材及びその製造方法並びにこれを用いて製造される配線基板 | |
JP2004140018A (ja) | 多層基板の製造方法、多層基板、及びそれを用いたモバイル機器 | |
JP2006269979A (ja) | フレックスリジッドプリント配線板およびフレックスリジッドプリント配線板の製造方法 | |
WO2006118141A1 (ja) | 多層配線基板およびその製造方法 | |
JP4413522B2 (ja) | 配線転写シートとその製造方法、および配線基板とその製造方法 | |
JP2007013048A (ja) | 多層配線基板の製造方法 | |
JP2007012762A (ja) | 半導体ic内蔵基板及びその製造方法 | |
JP2007012761A (ja) | 半導体ic内蔵基板及びその製造方法 | |
JP2000133916A (ja) | 転写用配線パターン形成材、転写用配線パターン形成材の製造方法、転写用配線パターン形成材を用いた配線基板およびその製造方法 | |
JP2002151853A (ja) | 多層配線基板とその製造方法 | |
JP2008166464A (ja) | 配線基板及びその製造方法 | |
JP2008182071A (ja) | 電子部品内蔵配線板及びその製造方法、並びに電子機器 | |
KR100796981B1 (ko) | 인쇄회로기판 제조방법 | |
JP2004241427A (ja) | 配線基板の製造方法 | |
JP4610633B2 (ja) | 配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100629 |