WO2006118141A1 - 多層配線基板およびその製造方法 - Google Patents

多層配線基板およびその製造方法 Download PDF

Info

Publication number
WO2006118141A1
WO2006118141A1 PCT/JP2006/308724 JP2006308724W WO2006118141A1 WO 2006118141 A1 WO2006118141 A1 WO 2006118141A1 JP 2006308724 W JP2006308724 W JP 2006308724W WO 2006118141 A1 WO2006118141 A1 WO 2006118141A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring board
multilayer wiring
base material
insulating base
thickness
Prior art date
Application number
PCT/JP2006/308724
Other languages
English (en)
French (fr)
Inventor
Tadashi Nakamura
Fumio Echigo
Shogo Hirai
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to JP2006526471A priority Critical patent/JPWO2006118141A1/ja
Priority to US11/629,311 priority patent/US8076589B2/en
Publication of WO2006118141A1 publication Critical patent/WO2006118141A1/ja

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10378Interposers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0191Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1461Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Definitions

  • the present invention has a particularly thin all-layer inner via hole (IVH) structure in which vias that electrically connect each wiring layer of a multilayer wiring board and lands formed in the wiring layer are positioned with high accuracy.
  • IVH all-layer inner via hole
  • the present invention relates to a method for manufacturing a multilayer wiring board.
  • Japanese Patent Publication No. Hei 06-26 8345 discloses that an arbitrary electrode of a multilayer wiring board is placed at an arbitrary wiring pattern position.
  • An inner via hole (IVH) connection method capable of interlayer connection that is, an all-layer IVH structure resin multilayer wiring board is disclosed.
  • the all-layer IVH-structured resin multilayer wiring board was an alternative to the previous multilayer wiring board, in which the metal-plated conductor on the inner wall of the through hole was the main component of interlayer insulation.
  • the all-layer IVH structure resin multilayer wiring board can be filled with a conductor in the via hole of the multilayer wiring board to connect only necessary layers, and an inner via hole can be provided directly under the component land. Therefore, the substrate size can be reduced and high-density mounting can be realized.
  • conductive paste is used for the electrical connection in the inner via hole, the stress applied to the via hole can be relieved, and a stable electrical connection can be achieved against dimensional changes due to thermal shock or the like. Can be realized.
  • 3A-3I are manufactured in steps as shown in FIGS.
  • An electrically insulating substrate 301 shown in FIG. 3A includes a porous substrate having compressibility, a substrate having a three-layer structure in which an adhesive layer is formed on both sides of a core film, or a fiber and a resin.
  • Composite substrate Etc As shown in FIG. 3A, cover films 302 are attached to both sides of the electrically insulating substrate 301 by laminating.
  • a via hole 303 penetrating all of the electrically insulating base material 301 and the cover film 302 is formed using a laser or the like.
  • a conductive paste 304 is filled into the via hole 303.
  • the cover film plays a role of preventing the conductive paste from remaining on the electrically insulating substrate.
  • the wiring material 305 is bonded to the electrically insulating substrate 301 by heating and pressurizing.
  • the electrically insulating substrate 301 is compressible, it shrinks in the thickness direction by heating and pressing.
  • the conductive paste 304 is also compressed in the thickness direction.
  • the metal fillers in the conductive paste come into contact with each other at high density, and electrical connection between the wiring material 305 and the conductive paste 304 is realized.
  • the state of high-density contact includes both that many metal fillers are in contact with each other and that the contact area between metal fillers is large.
  • an electrically insulating base material in which one side of a double-sided wiring board 306 is filled with a conductive paste produced in the same steps as shown in FIGS. 3A to 3D. Is positioned and stacked by recognizing the position of the wiring pattern of the double-sided wiring board 306 already formed, and wiring material 308 is stacked on the other surface.
  • the via hole is formed in the electrically insulating base material 307, the laser processing data is corrected based on the measurement result of the dimensional change in the surface direction of the double-sided wiring board 306.
  • the wiring material 308 is bonded to the electrically insulating substrate 307 by heating and pressurizing.
  • the double-sided wiring board 306 and the electrically insulating base material 307 are also bonded at the same time.
  • the scan shown in Fig. 3E is performed. Similar to the tape, the electrically insulating substrate 307 is compressed in the thickness direction, and the conductive paste 309 is also compressed in the thickness direction. By this compression, the conductive paste 309 comes into contact with the wiring material 308 and the wiring 310 on the double-sided wiring board with high density, and electrical connection is realized.
  • the multilayer wiring board shown in FIG. 31 is completed by patterning the surface wiring material 308.
  • an example of a four-layer board is shown as the multilayer wiring board.
  • the number of layers of the multilayer wiring board is not limited to four, and the number of layers can be increased by repeating the same steps. .
  • Japanese Patent Publication No. 2000-77800 discloses a technique for reducing the size of the inner via hole and realizing high reliability in order to realize higher-density interlayer connection. Disclose the structure.
  • Another conventional wiring board manufacturing method and structural features will be described with reference to FIG. Note that the description of parts that already overlap the example shown in Fig. 3 will be simplified.
  • 4A to 4I are cross-sectional views showing a method of manufacturing a wiring board of another conventional example for each main step.
  • an electrically insulating adhesive 411 is formed on both surfaces of an electrically insulating substrate 401, and a cover film 402 is formed on both sides thereof.
  • a via hole 403 penetrating the electrically insulating base material 401 is formed.
  • the electrically insulating substrate 401 as in the conventional example described above, a porous substrate having compressibility, a substrate having a three-layer structure in which an adhesive layer is formed on both sides of the core film, or fibers and resin A composite base material or the like is used.
  • the via hole is formed by laser processing using a carbon dioxide laser, excimer laser, YAG laser or the like.
  • a wiring transfer base material 405 shown in FIG. 4D includes a supporting base material 406 and wiring 407 formed on the supporting base material in a desired pattern.
  • the wiring transfer substrate is formed by selectively etching only a copper foil into a desired pattern from a composite foil in which a copper foil is laminated on an aluminum foil. Copper foil formation on aluminum foil is usually performed by electrolytic plating, and the stress between aluminum and copper is very small. In other words, when the copper foil is etched to form a wiring pattern, the dimensional change in the surface direction is reduced. It becomes a simple structure.
  • FIG. 4D shows a state in which the wiring material 408 is disposed on the other surface.
  • the force described by the step of forming the electrically insulating base material is simplified.
  • the wiring transfer base material 405 may be formed first.
  • via processing can be performed by recognizing the position of the already formed wiring pattern and correcting the laser processing data in accordance with the position of the wiring 407.
  • the wiring transfer base material 405, the electrically insulating base material 401, and the wiring material 408 are bonded by heating and pressing. At this time, the wiring on the wiring transfer base material 405 is embedded in the electrically insulating base material 401.
  • the conductive base 404 filled in the via hole 403 is effectively compressed by embedding the wiring 407, and the metal filler in the conductive paste 404 is brought into high density contact. Thus, the electrical connection between the conductive paste 404 and the wiring material 408 is ensured.
  • a wiring substrate 409 having two layers of wiring 407 is formed as shown in FIG. 4F.
  • the electrically insulating base material 410 is manufactured by the same manufacturing method as that for the electrically insulating base material 401 already described.
  • the wiring transfer base materials to be laminated in a simplified manner are shown by the same wiring pattern, but actually, different wiring patterns are generally used.
  • a multilayer wiring board is completed as shown in FIG.
  • the removal of the support substrate 406 shown here can be performed by different methods depending on the material used.
  • a metal material is used as the support substrate 406
  • removal by dissolution with a chemical solution is a method with excellent productivity.
  • a resin sheet is used as a support substrate, it is generally peeled mechanically.
  • the force shown in the example of a four-layer board as a multilayer wiring board is four. Further multilayering can be performed by the same steps that are not limited to layers.
  • the conductive paste is compressed in the thickness direction or the wiring is embedded in the electrically insulating substrate depending on the compressibility characteristics of the electrically insulating substrate.
  • the conductive paste is effectively compressed, so that the metal fillers in the conductive paste are brought into high-density contact with each other, and electrical connection between the wiring material and the conductive paste is realized.
  • the conventional manufacturing method has the following problems when a multilayer wiring board having an all-layer IVH structure is manufactured using a thin electrical insulating base material.
  • One problem is that the electrical connection resistance between the wiring material and the conductive paste varies widely because it is difficult to effectively compress the conductive paste.
  • Another problem is that via resistance stability deteriorates in reliability tests. For this reason, it has been difficult to reduce the thickness of a multilayer wiring board having an all-layer IVH structure.
  • the present invention has no compressibility effect other than the resin flow, and in a multilayer wiring board using a thin insulating base material, there are few insulating base materials formed without the wiring being embedded. It is a multilayer wiring board with an all-layer IVH (inner via hole) structure that has one or more layers.
  • an all-layer IVH inner via hole
  • the conductor filled in the via hole formed in the thin insulating substrate can be effectively compressed.
  • FIG. 1A is a step sectional view showing a method for manufacturing the multilayer wiring board in accordance with the first exemplary embodiment of the present invention.
  • FIG. 1B is a step sectional view showing the method for manufacturing the multilayer wiring board in Embodiment 1 of the present invention.
  • FIG. 1C is a step sectional view showing the method for manufacturing the multilayer wiring board in Embodiment 1 of the present invention.
  • FIG. 1D is a step cross-sectional view showing the method for manufacturing the multilayer wiring board in accordance with the first exemplary embodiment of the present invention.
  • FIG. 1E is a step sectional view showing the method for manufacturing the multilayer wiring board in Embodiment 1 of the present invention.
  • FIG. 1F is a step cross-sectional view showing the method for manufacturing the multilayer wiring board in Embodiment 1 of the present invention.
  • FIG. 1G is a step sectional view showing the method for manufacturing the multilayer wiring board in the first embodiment of the present invention.
  • FIG. 1H is a step sectional view showing the method for manufacturing the multilayer wiring board in the first embodiment of the present invention.
  • FIG. II is a step sectional view showing the method for manufacturing the multilayer wiring board in the first embodiment of the present invention.
  • FIG. 1J is a step sectional view showing the method for manufacturing the multilayer wiring board in the first embodiment of the present invention.
  • FIG. 2A is a step sectional view showing the method for manufacturing the multilayer wiring board in Embodiment 2 of the present invention.
  • FIG. 2B is a step sectional view showing the method for manufacturing the multilayer wiring board in the second embodiment of the present invention.
  • FIG. 2C is a step sectional view showing the method for manufacturing the multilayer wiring board in Embodiment 2 of the present invention.
  • FIG. 2D is a step sectional view showing the method for manufacturing the multilayer wiring board in accordance with the second exemplary embodiment of the present invention.
  • FIG. 2E is a step sectional view showing a conventional method for manufacturing a multilayer wiring board.
  • FIG. 2F is a step sectional view showing the method for manufacturing the multilayer wiring board in accordance with the second exemplary embodiment of the present invention.
  • FIG. 2G is a step sectional view showing the method for manufacturing the multilayer wiring board in accordance with the second exemplary embodiment of the present invention.
  • FIG. 2H is a step sectional view showing the method for manufacturing the multilayer wiring board in accordance with the second exemplary embodiment of the present invention.
  • FIG. 21 is a step sectional view showing the method for manufacturing the multilayer wiring board in the second embodiment of the present invention.
  • FIG. 2J is a step sectional view showing the method for manufacturing the multilayer wiring board in the second embodiment of the present invention.
  • FIG. 3A is a step cross-sectional view showing a conventional method for manufacturing a multilayer wiring board.
  • FIG. 3B is a step cross-sectional view showing a conventional method for manufacturing a multilayer wiring board.
  • FIG. 3C is a step sectional view showing a conventional method for manufacturing a multilayer wiring board.
  • FIG. 3D is a step cross-sectional view showing a conventional method for manufacturing a multilayer wiring board.
  • FIG. 3E is a step cross-sectional view showing a conventional method for manufacturing a multilayer wiring board.
  • FIG. 3F is a step cross-sectional view showing a conventional method for manufacturing a multilayer wiring board.
  • FIG. 3G is a step sectional view showing a conventional method for producing a multilayer wiring board.
  • FIG. 3H is a step cross-sectional view showing a conventional method for manufacturing a multilayer wiring board.
  • FIG. 31 is a step cross-sectional view showing a conventional method for manufacturing a multilayer wiring board.
  • FIG. 4A is a step sectional view showing a conventional method for manufacturing a multilayer wiring board.
  • FIG. 4B is a step cross-sectional view showing a conventional method for manufacturing a multilayer wiring board.
  • FIG. 4C is a step sectional view showing a conventional method for producing a multilayer wiring board.
  • FIG. 4D is a step cross-sectional view showing a conventional method for manufacturing a multilayer wiring board.
  • FIG. 4E is a step sectional view showing a conventional method for producing a multilayer wiring board.
  • FIG. 4F is a step cross-sectional view showing a conventional method for manufacturing a multilayer wiring board.
  • FIG. 4G is a step cross-sectional view showing a conventional method for manufacturing a multilayer wiring board.
  • FIG. 4H is a step sectional view showing a conventional method for manufacturing a multilayer wiring board.
  • FIG. 41 is a step cross-sectional view showing a conventional method for manufacturing a multilayer wiring board.
  • FIG. 1A to LJ are step sectional views of a method for manufacturing a multilayer wiring board according to Embodiment 1 of the present invention.
  • cover films 102 are attached to both sides of an electrically insulating base material 101.
  • the electrically insulating substrate 101 is a substrate having a substrate compressibility of 5% or less in the thickness direction.
  • a composite base material of a porous base material and a resin a base material that can be used only by a thermosetting resin, a composite base material of fibers and a resin, and the like are used.
  • a composite substrate of porous substrate and resin for example, a composite substrate in which a porous film obtained by stretching PTFE is impregnated with epoxy resin or cyanate resin can be used.
  • a single thermosetting resin generally, an epoxy resin-coated one can be used.
  • a commonly used pre-preparer having a thickness of 80 m has a base material compressibility of 10% or more.
  • the base material compressibility in the thickness direction tends to decrease accordingly.
  • the porosity of the prepreg is increased to increase the porosity, or the impregnated epoxy resin is impregnated. It can be realized by increasing the amount and increasing the flowability of the fat.
  • the thickness of the prepreader is reduced, it is impossible to expect a compression effect other than the resin flowability. For example, when the pre-preder thickness is less than 40 m, the base material compression ratio is less than 5%.
  • a composite base material in which a nonwoven fabric or woven fabric using aramid glass fibers is impregnated with epoxy resin is used.
  • a substrate having a thickness force of 5 to 40 ⁇ m is used. When this thickness is reached, the base material compression ratio is 5% or less, which is not compressed in the thickness direction except for the resin flow even when pressed in the vacuum hot press step.
  • Conductor compressibility (conductor collapse white Z conductor filling height) + base material compressibility (Equation 1)
  • Conductivity using, for example, a commonly used 80 m thick pre-preda is as follows.
  • the base material compressibility in the thickness direction of the prepreg itself is 10% or more. Therefore, to ensure via resistance stability, the cover film thickness should be sufficient to ensure that the conductor collapses 16 ⁇ m or more.
  • a cover film having a thickness of 8 ⁇ m or more may be used. Therefore, when manufacturing a conventional multilayer wiring board having a general all-layer IVH structure, a cover film having a thickness of 12 to 19 m was used! /.
  • cover films 102 are attached to both sides of an electrically insulating base material 101 having a thickness of 25 to 40 / zm by a laminate cache.
  • the cover film may be a 6 to 10 ⁇ m thick cocoon film or a resin film such as PEN.
  • via holes 103 penetrating all of the electrically insulating substrate 101 and the cover film 102 are formed by laser processing, punching, or the like.
  • laser processing punching, or the like.
  • the state of exposure to laser energy on the front and back surfaces of the electrically insulating substrate is different. It is easy to control.
  • the conductive paste 104 was filled into the via hole 103 by squeezing.
  • a material containing a metal filler and a resin binder is used as the conductive paste.
  • the metal filler copper, silver, gold, tin, solder, and alloys thereof can be used.
  • the resin binder thermosetting resin such as epoxy and polyimide can be used.
  • copper was used as the metal filler, and copper conductive paste was prepared using epoxy as the resin binder, and used as a connection body.
  • the conductive paste of the present invention is excellent in fillability in the via hole 103 and is a connection body suitable for securing a crushing white for effective compression for interlayer conduction.
  • the state shown in FIG. 1D is obtained.
  • the electrically insulating base material 101 is in a state where the conductive paste 104 protrudes from the surface by the thickness of the cover film 102, and a large amount of the conductive paste can be secured.
  • the above-described problem is solved by securing as large a protruding portion of the conductive paste 104 as possible.
  • the thickness force of the cover film was 20% or less of the via hole diameter, the paste was taken and the phenomenon did not occur.
  • a cover film having a thickness of about 20% of the thickness of the electrically insulating substrate has been used.
  • a thicker cover film 102 is necessary in order to ensure as large a protruding portion of the conductive paste 104 as possible.
  • the cover film 102 needs to have a thickness of about 25% or more of the electrically insulating base material thickness. It was found from the results of the experiment.
  • a cover film that satisfies the cover film thickness Z via hole diameter ⁇ 0.2 and has a thickness of about 25% or more of the electrically insulating base material thickness is used.
  • the cover film is laminated using a 9 ⁇ m thick PEN film. ing.
  • the hole diameter formed as the via hole 103 was about 80 ⁇ m, and was formed by laser processing.
  • the copper foil 105 is disposed on both surfaces of the electrically insulating base material 101 shown in FIG. 1D (FIG. 1E), and the copper foil 105 is bonded by heating and pressing in this state, whereby FIG. 1F is obtained. It will be in the state shown.
  • This heating and pressing step is performed under the condition that the electrically insulating substrate 101 is completely bonded to the copper foil 105.
  • the electrically insulating substrate 101 contains a thermosetting resin
  • the thermosetting resin is completely cured.
  • the thermosetting resin is contained in the conductive paste 104, it is necessary to cure the resin in the conductive paste 104 in this heating and pressing step.
  • epoxy resin is used as a thermosetting resin, Epoxy resin can be cured at 200 ° C for 1 hour under heat and pressure.
  • the metal fillers included in the conductive paste 104 come into high-density contact during the heating and pressing step in order to stabilize the electrical connection in the via hole 103. .
  • the metal filler is prevented from flowing at the same time.
  • the electrically insulating substrate 101 can maintain a shape wall.
  • the electrically insulating base material 101 for example, a base material in which a porous sheet having PTFE force is impregnated with resin, or a fiber nonwoven fabric or fiber woven fabric made of aramid glass fiber is impregnated with resin. It is preferable to use a different base material. By using such a base material, the metal filler is compressed in the thickness direction without flowing in the surface direction of the electrically insulating base material 101 during the heating caloric pressure step, so that a higher density contact is achieved. Is realized. Furthermore, it is preferable to secure as large a protruding portion of the conductive paste 104 as possible in order to achieve high-density contact because the metal filler can be compressed in the thickness direction.
  • the electrically insulating substrate 101 a material impregnated with a resin composition containing an inorganic filler such as silica or alumina can be used.
  • a resin composition containing an inorganic filler such as silica or alumina
  • the electrically insulating base material 101 exhibits brittleness, making it difficult to maintain the self-shape during the step, but the electrical insulating base material 101 has a thermal expansion in the thickness direction. Since it can be made small, the electrical connection in the via hole can be made highly reliable.
  • the core substrate 112 forms a via hole after pasting a cover film on both surfaces of the uncured electrical insulating base material 101, and then peels off the cover film to form a conductor in the via hole.
  • Copper foil 105 is bonded and notched on both sides.
  • Core substrate 1 No. 12 has a shape in which a part of the conductor protrudes more convexly than the surface of the electrically insulating substrate after the cover film is peeled off, so that the conductor can be prevented from being crushed. Therefore, even if the copper foil 105 serving as the wiring is formed without being embedded in the core substrate 112, the conductor can be sufficiently compressed.
  • the electrically insulating base materials 11 la and 11 lb are arranged on both surfaces of the core substrate 112 so as to match the desired position of the wiring pattern formed on the core substrate 112. Further, the copper foil 105 is arranged and laminated on both outer sides thereof.
  • the layered body shown in Fig. II is obtained by heating and pressing the stacked layers using a vacuum hot press.
  • the electrically insulating base materials 11 la and 11 lb are produced in the same steps as in FIG.
  • the multilayer wiring board 113 shown in the present embodiment has no compressibility effect other than the resin flow, and although it is formed using a thin electrically insulating base material.
  • a multilayer wiring board having a very thin all-layer IVH structure can be obtained as a multilayer wiring board.
  • the four-layer wiring board shown in FIG. 1J is formed as the multilayer wiring board.
  • the number of layers is not limited to four.
  • FIGS. 2A to 2J are cross-sectional views illustrating steps in a method for manufacturing a multilayer wiring board according to Embodiment 2 of the present invention. Note that the description of the same parts as those in Embodiment 1 is simplified. I will abbreviate it.
  • an electrically insulating adhesive 202 is applied to both surfaces of an electrically insulating substrate 201, and a cover film 203 is attached to both sides thereof.
  • An electrically insulating substrate 201 shown in FIG. 2A is an electrically insulating substrate having a substrate compressibility of 5% or less in the thickness direction.
  • the electrically insulating substrate 201 of this embodiment uses a heat resistant film material.
  • a film material that does not melt when heated to a reflow temperature of about 280 ° C is preferable. Further, it is more preferable that the material has a small dimensional variation after heating.
  • a film material for example, a polyimide film aramide film or the like can be used.
  • a polyimide film having a thickness of 12.5 ⁇ m was used as the electrically insulating substrate 201.
  • An electrically insulating adhesive 202 is applied to both surfaces of the electrically insulating substrate 201.
  • the electrical insulating adhesive 202 it is preferable to use a thermosetting adhesive such as epoxy resin or epoxy-modified polyimide resin.
  • a thermosetting epoxy adhesive having a curing temperature of 170 ° C. was applied to a thickness of 5 to 10 m.
  • cover films 203 are attached to both sides of the electrical insulating adhesive 202 by laminating.
  • a resin film such as PET or PEN is used, and a film having a thickness of 6 to 10 ⁇ m can be used.
  • a PEN film having a thickness of 9 m was used.
  • the film substrate used in Embodiment 2 an electrically insulating substrate thinner than the substrate using the pre-preder described in Embodiment 1 can be obtained.
  • the film material is not compressed in the vacuum hot press step applied in the manufacturing step of the present embodiment. Therefore, since only the uncured thermosetting adhesive applied on both sides is cured while flowing, the amount of compression of the film substrate as a whole is very small, but the multilayer wiring of the present invention with all layers IVH structure The material constituting the substrate is applicable.
  • the electrically insulating base material 201 that is hardly compressed in the thickness direction other than the resin flow after the vacuum hot pressing step is used. Therefore, conventional It is difficult to effectively compress the conductive paste 205 with the connection mechanism by compression, and the electrical connection resistance between the wiring material and the conductive paste 205 varies widely, and the via resistance is stable in the reliability test. There is a problem such as deterioration in performance.
  • the aspect ratio of the via hole 204 formed in the cover film 203 is increased to such an extent that the paste is removed and does not cause a phenomenon. Formed. Also in this embodiment, it is known that if the force bar film thickness Z via hole diameter ⁇ 0.2, the paste is taken and the phenomenon does not occur.
  • the cover film 203 has a thickness of about 20% of the thickness of the electrically insulating substrate.
  • the thickness and cover film 203 are necessary to secure the protruding portion of the conductive paste 205 as large as possible.
  • the cover film 203 has a thickness of about 25% or more of the electrically insulating base material thickness. is necessary.
  • an epoxy adhesive was applied to both surfaces of a 12.5 ⁇ m polyimide film as an electrically insulating substrate for 5 to 10 m.
  • a PEN film having a thickness of 9 ⁇ m was laminated on the cover film 203 using a composite substrate having a total thickness of 22.5 to 32.5 ⁇ m.
  • via holes 204 having a hole diameter of about 50 to 80 ⁇ m were formed in the laminated body after lamination by laser processing (FIG. 2B).
  • the conductive paste 205 is filled in the via hole 204 (FIG. 2C), and then the cover film 203 is peeled off to remove the conductive paste 205 having a protruding portion as shown in FIG. 2D. Create a body.
  • the copper foil 206 is disposed on both surfaces of the electrically insulating base material 201 shown in FIG. 2D (FIG. 2E), and the copper foil 206 is bonded by heating and pressing in this state. It will be in the state shown.
  • the heating and pressing step shown in FIG. 2F is performed under the condition that the electrically insulating adhesive 202 is completely bonded to the copper foil 206.
  • a thermosetting resin is contained in the electrically insulating adhesive, it is performed under the condition that the thermosetting resin is completely cured.
  • the thermosetting resin is contained in the conductive paste 205, it is necessary to cure the resin in the conductive paste in this heating and pressurizing step.
  • epoxy resin is used as thermosetting resin. In the case of using the resin, the epoxy resin can be cured under the heating and pressing conditions of 50 kgfZcm 2 , 200 ° C and 1 hour.
  • thermosetting resin contained in the electrically insulating base material 201 is cured and bonded in the heating and pressing step, and when it flows in a liquid state, the metal filler is prevented from flowing simultaneously.
  • thermosetting resin contained in the electrically insulating base material 201 is cured and bonded in the heating and pressing step, and when it flows in a liquid state, the metal filler is prevented from flowing simultaneously.
  • the metal filler is compressed in the thickness direction without flowing in the surface direction of the electrically insulating substrate 201 in the heating and pressurizing step, so a higher density contact is realized.
  • the protruding portion of the conductive paste 205 is preferably as large as possible because it can compress the metal filler in the thickness direction, which is preferable for achieving high-density contact.
  • the electrically insulating base materials 21 la and 21 lb are arranged on both surfaces of the core substrate 212 so as to match the desired position of the wiring pattern formed on the core substrate 212.
  • the copper foil 206 is further arranged on both outer sides.
  • the laminate shown in FIG. 21 is obtained by heating and pressurizing using a vacuum heat press.
  • the electrically insulating base materials 21 la and 21 lb are base materials prepared in advance in the same steps as in FIGS.
  • the outermost copper foil 206 is patterned to complete the multilayer wiring board 213 shown in FIG. 2J.
  • the multilayer wiring board 213 produced in this way has no compressibility effect other than the resin flow, and is a composite base material in which an electrical insulating adhesive 202 is applied to a film-like electrical insulating base material 201. Is used. Nevertheless, by increasing the ratio of the thickness of the cover film 203 to the total thickness of the electrically insulating base material, it is possible to sufficiently secure the collapse of the conductor. Since the crushing opening of the conductor can be secured, the metal filler can be compressed in the thickness direction even if the wiring 207 is not embedded in the electrically insulating base material, so the density is high. Contact can be realized, and electrical connection in the via hole can be made highly reliable. Also, a multilayer wiring board having a very thin thickness and an all-layer IVH structure can be obtained as a multilayer wiring board.
  • FIG. 2J an example is shown in which the four-layer wiring board shown in FIG. 2J is formed as the multilayer wiring board.
  • FIGS. 2A to 2J illustrate an example.
  • the number of layers is not limited to four, and the same number of steps can be repeated to further increase the number of layers.
  • the present invention it is possible to sufficiently secure the collapse of the conductor by increasing the thickness ratio of the cover film with respect to the thickness of the electrically insulating substrate. As a result, the conductor can be effectively compressed, and the via resistance stability can be secured. In addition, it is possible to form vias in the core layer without embedding the wiring even when a thin insulating base material having a compressibility effect other than the resin flow is used as the insulating base material. Become. As a result, it is possible to form a core layer in which no wiring is embedded on both surfaces, and to form a multilayer wiring board having an all-layer IVH structure using an electrically insulating base material having a thin total thickness as in the present invention. If you can!
  • the multi-layer IVH structure multi-layer wiring board using the thin-layer electric insulating base material of the present invention is a multi-layer wiring board capable of realizing high-density component mounting and wiring accommodation with a very thin thickness. Furthermore, since it is thin, it is easy to impart some flexibility, so that it is possible to mount it by effectively using the gap in the casing of the device. Therefore, it is a very useful wiring board for electronic devices that require thin and light weight and high functionality, especially portable electronic devices.

Abstract

 樹脂フロー以外には被圧縮性効果が少ない薄厚の絶縁性基材を用いた多層配線基板であって、配線が埋設されること無く形成されたコア層が少なくとも1層以上存在する全層IVH構造の多層配線基板であり、導電体のつぶれシロを効果的な圧縮量を十分に確保するために、電気絶縁性基材の厚さに対するカバーフィルムの厚さ割合を増加させ、絶縁性基材に対して配線が埋設されること無くコア層にビア形成することを可能とした。それにより、高密度な部品実装性と配線収容性を非常に薄厚で実現できる全層IVH構造の多層配線基板を提供することが出来る。

Description

明 細 書
多層配線基板およびその製造方法
技術分野
[0001] 本発明は、多層配線基板の各配線層間を電気的に接続するビアと、配線層に形成 されたランドが高精度に位置決めされた、特に薄厚の全層インナービアホール (IVH )構造の多層配線基板の製造方法に関するものである。
背景技術
[0002] 近年、電子機器の小型化、高性能化に伴い、産業用にとどまらず広く民生用機器 の分野においても LSI等の半導体チップを高密度に実装できる多層配線基板が安 価に供給されることが強く要望されてきている。このような多層配線基板では、微細な 配線ピッチで形成された複数層の配線パターン間を、高い接続信頼性で電気的に 接続できることが重要であるとともに、基板厚の薄型化の要望も強い。
[0003] このような巿場の要望に応える一つの従来例として、日本特許公開公報平 06— 26 8345号 (文献 1)は、多層配線基板の任意の電極を任意の配線パターン位置にお V、て層間接続できるインナービアホール (IVH)接続法すなわち全層 IVH構造榭脂 多層配線基板を開示する。全層 IVH構造榭脂多層配線基板は、スルーホール内壁 の金属めつき導体を層間絶縁の主体とする、それ以前の多層配線基板の代替となる 基板であった。全層 IVH構造榭脂多層配線基板は、多層配線基板のビアホール内 に導電体を充填して必要な各層間のみを接続することが可能であり、部品ランド直下 にインナービアホールを設けることができる。従って、基板サイズの小型化や高密度 実装を実現することができる。また、インナービアホールにおける電気的接続には導 電性ペーストを用いて 、るために、ビアホールに力かる応力を緩和することができて、 熱衝撃等による寸法変化に対して安定な電気的接続を実現することができる。
[0004] 従来の全層 IVH構造榭脂多層配線基板は、例えば文献 1に開示されて!ヽるように
、図 3A〜3Iに示すようなステップで製造される。
[0005] 図 3Aに示す電気絶縁性基材 301は、被圧縮性を有する多孔質基材、コアフィルム の両側に接着剤層が形成された 3層構造の基材、あるいは繊維と榭脂の複合基材 等である。図 3Aに示すように電気絶縁性基材 301の両側にはカバーフィルム 302が ラミネート加工によって貼り付けられる。
[0006] 続いて、図 3Bに示すように、レーザー等を用いて、電気絶縁性基材 301とカバーフ イルム 302の全てを貫通するビアホール 303を形成する。
[0007] 次に、図 3Cに示すように、ビアホール 303に導電性ペースト 304を充填する。この 際、カバーフィルムは電気絶縁性基材に導電性ペーストが残存しな ヽようにする役割 を果たす。
[0008] その後、両側のカバーフィルム 302を剥離し、電気絶縁性基材 301が露出した状 態で、両側から箔状の配線材料 305を積層配置する(図 3D)。
[0009] 次に図 3Eに示すステップで、加熱加圧することにより、配線材料 305を電気絶縁性 基材 301に接着させる。この時、電気絶縁性基材 301が被圧縮性であるため、加熱 加圧によって厚み方向に収縮することとなる。また、この加熱加圧ステップにおいて、 導電性ペースト 304も厚み方向に圧縮される。この圧縮によって導電性ペースト内の 金属フィラー同士が高密度に接触し、配線材料 305と導電性ペースト 304の電気的 接続が実現される。ここで、高密度に接触している状態とは、多くの金属フィラー同士 が接触していることおよび、金属フィラー同士の接触面積が大きいことの両方を含む
[0010] 次に、配線材料 305をパターユングすることによって、図 3Fに示すような両面配線 基板 306が完成する。
[0011] 次に図 3Gに示すように、両面配線基板 306の一方の面に、図 3A〜3Dに示したの と同様のステップで作製した導電性ペーストが充填された電気絶縁性基材 307は既 に形成されている両面配線基板 306の配線パターンの位置を認識することにより位 置決め積層され、他方の面に、配線材料 308が積層される。この電気絶縁性基材 30 7にビアホールを形成するに際して、両面配線基板 306の面方向の寸法変化の測定 結果をもとに、レーザー加工データが補正される。
[0012] その後、図 3Hに示すステップでは、加熱加圧することにより、配線材料 308を電気 絶縁性基材 307に接着させる。このとき、同時に両面配線基板 306と電気絶縁性基 材 307も接着すること〖こなる。図 3Hに示す加熱加圧ステップでは、図 3Eに示したス テツプと同様に、電気絶縁性基材 307が厚み方向に圧縮され、導電性ペースト 309 もそれに伴 、厚み方向に圧縮される。この圧縮によって導電性ペースト 309が配線 材料 308と両面配線基板上の配線 310と高密度に接触し、電気的な接続が実現さ れるのである。
[0013] 次に、表層の配線材料 308をパターユングすることによって図 31に示す多層配線 基板が完成する。ここでは、多層配線基板として 4層基板の例を示したが、多層配線 基板の層数は 4層に限定されるものではなぐ同様のステップを繰り返すことにより、さ らに多層化することができる。
[0014] また、他の従来例として、例えば日本特許公開公報 2000— 77800号は、さらに高 密度な層間接続を実現するためにインナービアホールのサイズを小さくし、また高い 信頼性を実現するための構造を開示する。他の従来例の配線基板の製造方法およ び構造的特徴について図 4を用いて説明する。なお、既に図 3で示した例と重複する 部分については、説明を簡略化することにする。図 4A〜4Iは、他の従来例の配線基 板の製造方法を、主要ステップごとに示した断面図である。
[0015] 図 4Aに示すように、電気絶縁性基材 401の両面に電気絶縁性接着剤 411が形成 され、さらにその両側にカバーフィルム 402が形成されて!、る。
[0016] 次に図 4Bに示すように電気絶縁性基材 401を貫通するビアホール 403が形成され る。電気絶縁性基板 401としては、上述の従来例と同様に、被圧縮性を有する多孔 質基材、コアフィルムの両側に接着剤層が形成された 3層構造の基材、または繊維と 榭脂の複合基材等が用いられる。また、ビアホールは、炭酸ガスレーザー、エキシマ レーザー、 YAGレーザー等を用いるレーザー加工によって形成される。
[0017] このビアホールに導電性ペースト 404を充填すると図 4Cの状態となる。
[0018] 次に、図 4Dに示す配線転写基材 405は、支持基材 406と支持基材上に所望のパ ターンに形成された配線 407によって構成されて 、る。配線転写基材はアルミ箔上 に銅箔が積層された複合箔を、銅箔のみ選択的に所望のパターンにエッチングして 形成するのが一般的である。アルミ箔上への銅箔形成は、通常電解めつきによって 行われており、アルミと銅の間の応力は非常に小さいものとなっている。すなわち、銅 箔をエッチングし配線パターンを形成した際の、面方向の寸法変化が小さくなるよう な構造となって ヽるのである。
[0019] 次に、電気絶縁性基材 401から表面のカバーフィルム 402を剥離し、両面に電気 絶縁性接着剤 411を有する電気絶縁性基材 401の一方の面に、配線転写基材 405 を配置し、他方の面に配線材料 408を配置した状態を図 4Dに示す。
[0020] 図 4A〜4Dでは簡略ィ匕して、電気絶縁性基材の形成ステップカゝら説明している力 実際には配線転写基材 405をまず形成してもよい。この場合、既に形成されている 配線パターンを位置認識し、配線 407の位置にあわせてレーザー加工データを補正 してビア加工を行うことができる。
[0021] 引き続き、図 4Eに示すように、加熱加圧によって配線転写基材 405、電気絶縁性 基材 401、配線材料 408を接着する。このとき、電気絶縁性基材 401に配線転写基 材 405上の配線が埋設されることとなる。ビアホール 403内に充填された導電性べ一 スト 404が配線 407の埋設によって効果的に圧縮されることとなり、導電性ペースト 4 04内の金属フィラーが高密度に接触することとなり、導電性ペースト 404と配線 407 、導電性ペースト 404と配線材料 408間の電気的接続が確保されるのである。次に、 表面の配線材料 408をエッチングによってパターユングすると、図 4Fに示すように二 層の配線 407を有する配線基板 409が形成される。
[0022] 引き続き、導電性ペーストが充填された電気絶縁性基材 410の両側から、 2層の配 線基板 409を位置決めして積層すると図 4Gに示す状態となる。この電気絶縁性基 材 410は既に述べた電気絶縁性基材 401と同様の製造方法にて製造されるもので ある。また、各図では簡略ィ匕して積層される配線転写基材を同一配線パターンで示 しているが、実際には異なる配線パターンが用いられるのが一般的である。
[0023] 次に、加熱加圧によって電気絶縁性基材間を接着すると図 4Hに示す状態となる。
引き続き、表面の支持基材 406を除去すると図 41に示したように多層配線基板が完 成する。ここで示した支持基材 406の除去は、用いる材料によって異なる方法で実施 することができる。支持基材 406として金属材料を用いた場合には、薬液による溶解 にて除去することが生産性にすぐれた方法である。一方、支持基材として榭脂シート を用いた場合には機械的に剥離することが一般的である。
[0024] ここでは、多層配線基板として 4層基板の例を示した力 多層配線基板の層数は 4 層に限定されるものではなぐ同様のステップでさらに多層化することができる。
[0025] 上記従来例に示した製造方法では、電気絶縁性基材の被圧縮性の特徴によって 導電性ペーストが厚み方向に圧縮されるか、電気絶縁性基材に配線が埋設されるこ とにより導電性ペーストが効果的に圧縮されることにより、導電性ペースト内の金属フ イラ一どうしが高密度に接触し、配線材料と導電性ペーストの電気的接続が実現され ている。
[0026] し力しながら、近年、多層配線基板の薄厚化の要望が強ぐこの要望に対応するた め薄厚の電気絶縁性基材を用いると被圧縮性の特徴がほとんど発現されな ヽ。その ため配線材料と導電性ペーストの電気的接続抵抗が高目にばらつぐ信頼性試験に おいてビア抵抗安定性が劣化する、等の現象が見られることがある。また配線転写法 を用いな!/、一般的な製造方法にお!、ては、薄厚の電気絶縁性基材を用いて多層化 する際には、必ずいずれか 1層の絶縁性基材において両面とも配線が埋設されない 絶縁性基材が発生する。そのため、電気絶縁性基材に配線が埋設されることによる 導電性ペーストの圧縮効果も期待できな 、。
[0027] すなわち、従来の製造方法では、厚さの薄い電気絶縁性基材を用いて全層 IVH構 造の多層配線基板を製造する場合に以下のような課題が有った。一つの課題は、導 電性ペーストを効果的に圧縮することが困難なため、配線材料と導電性ペーストの電 気的接続抵抗が高目にばらつくこと。他の課題は、信頼性試験においてビア抵抗安 定性が劣化することである。そのため、全層 IVH構造の多層配線基板を薄型化する ことは困難であった。
発明の開示
[0028] 本発明は、榭脂フロー以外には被圧縮性効果が無 、薄厚の絶縁性基材を用いた 多層配線基板において、配線が埋設されること無く形成された絶縁性基材が少なくと も 1層以上存在する全層 IVH (インナービアホール)構造の多層配線基板である。こ れにより電気絶縁性基材の厚さに対するカバーフィルムの厚さ割合を増加させること で導電体のつぶれシロを十分に確保することができ、被圧縮性効果がほとんど期待 できな!/ヽ薄厚の絶縁性基材に形成されたビアホール内に充填された導電体を、効果 的に圧縮することが可能となる。その結果、薄型の全層 IVH構造の多層配線基板、 およびその製造方法を提供することが出来る。
図面の簡単な説明
[図 1A]図 1Aは本発明の実施の形態 1における多層配線基板の製造方法を示すステ ップ断面図である。
[図 1B]図 1Bは本発明の実施の形態 1における多層配線基板の製造方法を示すステ ップ断面図である。
[図 1C]図 1Cは本発明の実施の形態 1における多層配線基板の製造方法を示すステ ップ断面図である。
[図 1D]図 1Dは本発明の実施の形態 1における多層配線基板の製造方法を示すステ ップ断面図である。
[図 1E]図 1Eは本発明の実施の形態 1における多層配線基板の製造方法を示すステ ップ断面図である。
[図 1F]図 1Fは本発明の実施の形態 1における多層配線基板の製造方法を示すステ ップ断面図である。
[図 1G]図 1Gは本発明の実施の形態 1における多層配線基板の製造方法を示すス テツプ断面図である。
[図 1H]図 1Hは本発明の実施の形態 1における多層配線基板の製造方法を示すス テツプ断面図である。
[図 II]図 IIは本発明の実施の形態 1における多層配線基板の製造方法を示すステツ プ断面図である。
[図 1J]図 1Jは本発明の実施の形態 1における多層配線基板の製造方法を示すステツ プ断面図である。
[図 2A]図 2Aは本発明の実施の形態 2における多層配線基板の製造方法を示すステ ップ断面図である。
[図 2B]図 2Bは本発明の実施の形態 2における多層配線基板の製造方法を示すステ ップ断面図である。
[図 2C]図 2Cは本発明の実施の形態 2における多層配線基板の製造方法を示すステ ップ断面図である。 圆 2D]図 2Dは本発明の実施の形態 2における多層配線基板の製造方法を示すステ ップ断面図である。
[図 2E]図 2Eは従来の多層配線基板の製造方法を示すステップ断面図である。 圆 2F]図 2Fは本発明の実施の形態 2における多層配線基板の製造方法を示すステ ップ断面図である。
圆 2G]図 2Gは本発明の実施の形態 2における多層配線基板の製造方法を示すス テツプ断面図である。
圆 2H]図 2Hは本発明の実施の形態 2における多層配線基板の製造方法を示すス テツプ断面図である。
圆 21]図 21は本発明の実施の形態 2における多層配線基板の製造方法を示すステツ プ断面図である。
圆 2J]図 2Jは本発明の実施の形態 2における多層配線基板の製造方法を示すステツ プ断面図である。
[図 3A]図 3Aは従来の多層配線基板の製造方法を示すステップ断面図である。
[図 3B]図 3Bは従来の多層配線基板の製造方法を示すステップ断面図である。
[図 3C]図 3Cは従来の多層配線基板の製造方法を示すステップ断面図である。
[図 3D]図 3Dは従来の多層配線基板の製造方法を示すステップ断面図である。
[図 3E]図 3Eは従来の多層配線基板の製造方法を示すステップ断面図である。
[図 3F]図 3Fは従来の多層配線基板の製造方法を示すステップ断面図である。
[図 3G]図 3Gは従来の多層配線基板の製造方法を示すステップ断面図である。
[図 3H]図 3Hは従来の多層配線基板の製造方法を示すステップ断面図である。
[図 31]図 31は従来の多層配線基板の製造方法を示すステップ断面図である。
[図 4A]図 4Aは従来の多層配線基板の製造方法を示すステップ断面図である。
[図 4B]図 4Bは従来の多層配線基板の製造方法を示すステップ断面図である。
[図 4C]図 4Cは従来の多層配線基板の製造方法を示すステップ断面図である。
[図 4D]図 4Dは従来の多層配線基板の製造方法を示すステップ断面図である。
[図 4E]図 4Eは従来の多層配線基板の製造方法を示すステップ断面図である。
[図 4F]図 4Fは従来の多層配線基板の製造方法を示すステップ断面図である。 [図 4G]図 4Gは従来の多層配線基板の製造方法を示すステップ断面図である。
[図 4H]図 4Hは従来の多層配線基板の製造方法を示すステップ断面図である。
[図 41]図 41は従来の多層配線基板の製造方法を示すステップ断面図である。
符号の説明
[0030] 101 電気絶縁性基材
102 カバーフィルム
103 ビアホーノレ
104 導電性ペースト
105 銅箔
112 コア基板
113 多層配線基板
発明を実施するための最良の形態
[0031] (実施の形態 1)
以下、実施の形態 1について、図面を参照しながら説明する。
[0032] 図 1A〜: LJは本発明の実施の形態 1にかかる多層配線基板の製造方法のステップ 断面図である。
[0033] まず、図 1Aに示すように、電気絶縁性基材 101の両側にカバーフィルム 102を貼り 付ける。
[0034] 電気絶縁性基材 101は、厚さ方向の基材圧縮率が 5%以下の基材である。電気絶 縁性基材 101としては、多孔質基材と榭脂との複合基材、熱硬化性榭脂のみ力ゝらな る基材、繊維と榭脂の複合基材などが用いられる。多孔質基材と榭脂の複合基材と しては、たとえば PTFEを延伸した多孔質フィルムにエポキシ榭脂ゃシァネート榭脂 を含浸した複合基材を用いることができる。単一熱硬化性榭脂としては、一般的には エポキシ榭脂をコーティングしたものを用いることが出来る。
[0035] 一般に使用されている厚さ 80 mのプリプレダは、 10%以上の基材圧縮率を有し ている。しかし、プリプレダの厚さが薄くなると、それに応じて、厚さ方向の基材圧縮率 は低減する傾向にある。一般に、絶縁性基材に被圧縮性を付与するには、プリプレ グの状態で多孔質状態にして空孔率を高めたり、含浸しているエポキシ榭脂の樹脂 量を増やしたりして、榭脂フロー性を増大させることによりで実現できる。しかしながら 、プリプレダ厚が薄くなると榭脂フロー性以外には被圧縮効果が期待できなくなる。 例えば、プリプレダ厚が 40 m未満になると基材圧縮率は 5%未満となる。
[0036] 本実施形態の場合、ァラミドゃガラス繊維を用いた不織布あるいは織布にエポキシ 榭脂を含浸した複合基材を用いた。本実施形態で用いる電気絶縁性基材として、厚 さ力 5〜40 μ mの基材を用いている。この程度の厚さになると真空熱プレスステップ でプレスしても榭脂フロー以外にはほとんど厚さ方向に圧縮されることはなぐ基材圧 縮率は 5%以下となる。
[0037] 一方、従来の導電性ペーストにおいて、ビア抵抗安定性を確保するには導電体圧 縮率を 25%以上確保する必要がある。ここで、導電体圧縮率は、式(1)で算出され る。
[0038] 導電体圧縮率 = (導電体のつぶれシロ Z導電体充填高さ) +基材圧縮率 (式 1) 例えば、一般的に使用されている厚さ 80 mのプリプレダを使用して導電体圧縮 率を 25%以上確保するためには以下に示すような構成となる。この例の場合、プリプ レグ自体の厚さ方向の基材圧縮率は 10%以上である。従って、ビア抵抗安定性を確 保するには導電体のつぶれシロを 16 μ m以上確保できるようなカバーフィルムの厚 さにすればよい。すなわち、厚さ 8 μ m以上のカバーフィルムを用いればよいことにな る。従って、従来の一般的な全層 IVH構造の多層配線基板の製造にあたっては、厚 さ 12〜 19 mのカバーフィルムを使用して!/、た。
[0039] 本実施の形態においては、図 1Aに示すように、厚さ 25〜40 /z mの電気絶縁性基 材 101の両側にカバーフィルム 102をラミネートカ卩ェによって貼り付ける。導電体圧 縮率を 25%以上確保するために、カバーフィルムとしては、厚さ 6〜10 μ mの ΡΕΤ、 PEN等の榭脂フィルムを用いることができる。
[0040] 続いて、図 1Bに示すように、レーザー加工、パンチ加工等によって、電気絶縁性基 材 101とカバーフィルム 102の全てを貫通するビアホール 103を形成する。ビアホー ル 103の壁面に傾斜を設ける場合には、レーザー加工を用いることがより好ましい。 レーザー加工の場合には電気絶縁性基材の表裏面でレーザーエネルギーにさらさ れる状態が異なるため、レーザー条件を変えることで貫通孔壁面での傾斜形状を任 意に制御することが容易である。
[0041] 次に図 1Cに示すようにビアホール 103に、スキージングにより、導電性ペースト 10 4を充填した。ここで、導電性ペーストとしては金属フィラーと榭脂バインダーが含まれ る材料を用いる。金属フイラ一としては、銅、銀、金、スズ、はんだ、およびこれらの合 金が用いることが出来る。榭脂バインダーとしてはエポキシ、ポリイミド等の熱硬化性 榭脂が用いることが出来る。本実施形態では金属フイラ一として銅を用い、榭脂バイ ンダ一としてはエポキシを用いて銅導電性ペーストを作製し、接続体として用いた。ま た、本発明における導電性ペーストはビアホール 103内への充填性に優れ、層間導 通に効果的な圧縮をするためのつぶれシロを確保するのにも適した接続体である。
[0042] その後、表面のカバーフィルム 102を剥離すると図 1Dに示す状態となる。この状態 では図示したように、電気絶縁性基材 101は、導電性ペースト 104が表面よりカバー フィルム 102の厚み分突出した状態となり、導電性ペースト量を多く確保することがで きる。
[0043] 従来はカバーフィルム 102剥離時のペーストとられ現象を防止するため、電気絶縁 性基材 101に対して十分薄いカバーフィルムを選定し、レーザー穴径に対して十分 アスペクト比の小さい穴形状としていた。ここで、ペーストとられ現象とは、カバーフィ ルム剥離時に、導電性ペースト 104がカバーフィルム 102に空けられた穴内に残つ てしまい、カバーフィルムの剥離と同時に導電性ペースト 104の突出部がもぎ取られ てしまう現象のことをいう。
[0044] これは導電性ペースト 104の突出部が小さくても、電気絶縁性基材 101が被圧縮 性を有していたため、真空熱プレスステップ後に導電性ペーストが厚み方向に効果 的に圧縮されることにより、導電性ペースト 104内の金属フィラーどうしが高密度に接 触し、配線材料と導電性ペースト 104の電気的接続が実現されて 、た力もである。
[0045] し力しながら、真空熱プレスステップ後も榭脂フロー以外にはほとんど厚さ方向に圧 縮されることがない電気絶縁性基材 101を用いる場合には、従来通りの圧縮による接 続メカニズムによっては、導電性ペースト 104を効果的に圧縮することが困難であつ た。そのため、配線材料と導電性ペースト 104の電気的接続抵抗が高目にばらつい たり、信頼性試験においてビア抵抗安定性が劣化する、等の課題があった。 [0046] 本実施形態では、被圧縮性効果がほとんど期待できな!/ヽ薄厚の電気絶縁性基材 1 01を用いて ヽる。このように薄厚の電気絶縁性基材 101に形成されたビアホール 10 3内に充填された導電性ペースト 104を効果的に圧縮するためには、導電性ペースト 104を形成し、それに続いてカバーフィルム 102を剥離した時、導電性ペースト 104 のつぶれシロカ 効果的な圧縮をするために十分な量確保されていることが重要で ある。
[0047] そこで、本実施形態では導電性ペースト 104の突出部をできるだけ大きく確保する ことで、上記の課題を解決している。導電性ペースト 104の突出部をできるだけ大きく 確保するには、ペーストとられ現象を起こさない程度に、カバーフィルム 102とビアホ ール 103のアスペクト比を大きくする必要がある。実験の結果、カバーフィルムの厚さ 力 ビアホール直径の 20%以下であれば、ペーストとられ現象が起きないことを見出 した。
[0048] 一方で、従来は、カバーフィルムとして、電気絶縁性基材厚の約 20%の厚さのもの を使用していた。これに対し、本実施形態においては導電性ペースト 104の突出部 をできるだけ大きく確保するためにもっと厚いカバーフィルム 102が必要である。従来 の電気絶縁性基材の圧縮量をカバーフィルム厚で代用するには、カバーフィルム 10 2は電気絶縁性基材厚の約 25%以上の厚さが必要であることについても、これまで の実験の結果から見出した。
[0049] したがって本実施形態においては、カバーフィルム厚 Zビアホール直径≤0. 2を 満足し、かつ電気絶縁性基材厚の約 25%以上の厚さを有するカバーフィルムを用い ている。例えば、電気絶縁性基材としてァラミド不織布にエポキシ榭脂を含浸した厚 さ 35 μ mの複合基材を用いた場合、カバーフィルムには厚さ 9 μ mの PENフィルムを 用いてラミネート加工を施している。このときにビアホール 103としてカ卩ェした穴径は 約 80 μ mで、レーザー加工によって形成した。
[0050] 次に、図 1Dに示す電気絶縁性基材 101の両面に銅箔 105を配置し(図 1E)、この 状態で加熱加圧することにより銅箔 105を接着することにより、図 1Fに示す状態とな る。この加熱加圧ステップは電気絶縁性基材 101が完全に銅箔 105と接着する条件 で行われる。一例として電気絶縁性基材 101に熱硬化性の樹脂が含まれる場合には 、この熱硬化性榭脂が完全に硬化する条件で行われる。また、導電性ペースト 104 に熱硬化性の樹脂が含まれる場合には、この加熱加圧ステップで導電性ペースト 10 4内の榭脂も硬化させることが必要である。具体的には、熱硬化性の榭脂としてェポ キシ榭脂を用いた場合に、
Figure imgf000013_0001
200°C、 1時間の加熱加圧条件でエポキシ 榭脂を硬化させることができる。
[0051] また、この加熱加圧ステップの際に、導電性ペースト 104に含まれる金属フイラ一同 士が高密度に接触することが、ビアホール 103における電気的接続を安定ィ匕する点 で重要である。そのためには電気絶縁性基材 101に含有される熱硬化性榭脂が加 熱加圧ステップで硬化および接着のため一旦液状ィ匕し流動するときに、金属フィラー が同時に流されないように貫通孔形状の壁を維持できるような電気絶縁性基材 101 であることが望ましい。
[0052] よって電気絶縁性基材 101として、たとえば PTFE力もなる多孔質体のシートに榭 脂が含浸された基材や、ァラミドゃガラス繊維からなる繊維不織布や繊維織布に榭 脂が含浸された基材を用いることが好ましい。このような基材を用いることで、加熱カロ 圧ステップの際に、金属フィラーが電気絶縁性基材 101の面方向に流れることなく厚 み方向に金属フィラーが圧縮されるためより高密度な接触が実現される。さらには、 導電性ペースト 104の突出部をできるだけ大きく確保するほうが、より厚み方向に金 属フイラ一を圧縮できるため、高密度な接触を実現するためには好ましい。また電気 絶縁性基材 101として、シリカやアルミナなどの無機フィラーを含有した榭脂組成物 を含浸したものを用いることが出来る。このような榭脂組成物を用いると、電気絶縁性 基材 101が脆性を発現するためステップ中での自己形状保持が困難になる反面、電 気絶縁性基材 101の厚み方向の熱膨張を小さくすることができるため、ビアホールに おける電気的接続を高信頼性ィ匕することができる。
[0053] 次に、銅箔 105をパターユングすることによって図 1Gに示すように、配線 107を有 するコア基板 112が完成する。
[0054] コア基板 112は、未硬化の電気絶縁性基材 101の両面にカバーフィルムを貼り付 けた後ビアホールを形成し、その後、ビアホール内に導電体を形成するため、カバー フィルムを剥離し、両面に銅箔 105を接着、ノターユングしたものである。コア基板 1 12は、カバーフィルム剥離後導電体の一部が電気絶縁性基材の表面よりも凸状にと びだした形状を有しており、導電体のつぶれシロを確保することができる。よって、配 線となる銅箔 105がコア基板 112に埋設されることなく形成されて 、ても、導電体は 十分に圧縮されることが可能となる。
[0055] 次に図 1Hに示すように、コア基板 112の両面に、電気絶縁性基材 11 laと 11 lbを 、コア基板 112上に形成した配線パターンの所望の位置に合致するようにァライメン トして配置し、さらにそれらの外側両面に銅箔 105を配置して積層する。このように積 層されたものを、真空熱プレスを用いて加熱加圧することにより図 IIに示す積層体が 得られる。なお、電気絶縁性基材 11 laと 11 lbは、図 1 A〜: LDと同様のステップで作 製される。
[0056] 次に、上記積層体の最表面の銅箔 105をパターユングすることによって図 1Jに示 す多層配線基板 113が完成する。
[0057] 以上説明したように、本実施形態で示した多層配線基板 113は、榭脂フロー以外 には被圧縮性効果が無!、薄厚の電気絶縁性基材を用いて ヽるにもかかわらず、電 気絶縁性基材の厚さに対するカバーフィルムの厚さ割合を増加させることで、導電体 のつぶれシロを十分に確保している。その結果、電気絶縁性基材に配線パターンが 埋設されることなく形成されていても、厚み方向に金属フィラーを圧縮できるため高密 度な接触が実現でき、ビアホールにおける電気的接続を高信頼性ィ匕することができ る。また、多層配線基板としても非常に厚さの薄い全層 IVH構造の多層配線基板を 得ることができる。
[0058] ここでは、多層配線基板として図 1Jで示した 4層配線基板を形成する例を示したが 、図 1Hで示した積層を繰り返し実施することによりさらに多層化することが出来る。図 1の例のように層数は 4層に限定されるものではなぐ同様のステップでさらに多層化 することができる。
[0059] (実施の形態 2)
以下、実施の形態 2について図面を参照しながら説明する。
[0060] 図 2A〜2Jは本発明の実施の形態 2にかかる多層配線基板の製造方法のステップ を説明する断面図である。なお、実施の形態 1と重複する部分については、説明を簡 略化することにする。
[0061] まず、図 2Aに示すように、電気絶縁性基材 201の両面に電気絶縁性接着剤 202 を塗布し、さらにその両側にカバーフィルム 203を貼り付ける。
[0062] 図 2Aに示す電気絶縁性基材 201は、厚さ方向の基材圧縮率が 5%以下の電気絶 縁性基材である。本実施の形態の電気絶縁性基材 201は、耐熱性のフィルム材料を 用いている。プリント配線基板の用途としてはリフロー温度である約 280°Cに加熱して も溶解ゃ軟ィ匕することのないフィルム材料が好ましい。また、加熱後に寸法変動が小 さい材料である方がより好ましい。このようなフィルム材料としては、例えばポリイミドフ イルムゃァラミドフィルムなどを用いることができる。
[0063] 本実施の形態の場合、電気絶縁性基材 201として厚さ 12. 5 μ mのポリイミドフィル ムを用いた。電気絶縁性基材 201の両面には電気絶縁性接着剤 202を塗布して ヽ る。電気絶縁性接着剤 202としては、エポキシ榭脂、あるいはエポキシ変性ポリイミド 榭脂等の熱硬化性の接着剤を用いることが好ましい。本実施形態では硬化温度 170 °Cの熱硬化性エポキシ接着剤を厚さ 5〜10 m塗布した。さらに電気絶縁性接着剤 202の両側にカバーフィルム 203をラミネート加工によって貼り付ける。カバーフィル ム 203としては PET、 PEN等の榭脂フィルムが用いられ、厚さとしては 6〜10 μ mの ものを用いることができる。本実施形態では厚さ 9 mの PENフィルムを用いた。
[0064] 本実施の形態 2で用いるフィルム基材は、実施の形態 1で説明したプリプレダを用 いる基材よりも薄い電気絶縁性基材を得ることができる。その反面、フィルム材料は 本実施の形態の製造ステップにお 、て適用される真空熱プレスステップにお 、て圧 縮されない。従って、両面に塗布した未硬化の熱硬化性接着剤のみがフローしなが ら硬化するため、フィルム基材全体としての圧縮量は非常に小さくなるが、本発明の 全層 IVH構造の多層配線基板を構成する材料としては適用可能である。
[0065] 図 2Aのステップに続いて、図 2B〜Dに示すように実施の形態 1と同様のステップを 行うことにより、電気絶縁性基材 201は導電性ペースト 205が表面よりカバーフィルム 203の厚み分突出した状態となる。
[0066] 本実施形態 2においては、真空熱プレスステップ後も榭脂フロー以外にはほとんど 厚さ方向に圧縮されることはない電気絶縁性基材 201を用いている。そのため、従来 通りの圧縮による接続メカニズムでは導電性ペースト 205を効果的に圧縮することが 困難であり、配線材料と導電性ペースト 205の電気的接続抵抗が高目にばらついた り、信頼性試験においてビア抵抗安定性が劣化する、等の課題がある。
[0067] そこで本実施形態においても、導電性ペースト 205の突出部をできるだけ大きく確 保するために、ペーストとられ現象を起こさない程度にカバーフィルム 203に形成さ れるビアホール 204のアスペクト比を大きくして形成した。本実施形態においても、力 バーフィルム厚 Zビアホール直径≤0. 2であればペーストとられ現象が起きないこと がわかっている。
[0068] また、従来、カバーフィルム 203として電気絶縁性基材厚の約 20%の厚さのものを 使用していた。本実施形態 2では、導電性ペースト 205の突出部をできるだけ大きく 確保するために厚 、カバーフィルム 203が必要である。従来の電気絶縁性基材の圧 縮量をカバーフィルム厚で代用するには、実施の形態 1で説明したように、カバーフィ ルム 203は電気絶縁性基材厚の約 25%以上の厚さが必要である。
[0069] したがって本実施形態にぉ 、ては、例えば電気絶縁性基材として 12. 5 μ mのポリ イミドフィルムの両面にエポキシ系接着剤を 5〜10 m塗布した。総厚 22. 5〜32. 5 μ mの複合基材を用いて、カバーフィルム 203には厚さ 9 μ mの PENフィルムをラミ ネートした。また、レーザー加工によって、ラミネート後の積層体に、穴径が約 50〜8 0 μ mのビアホール 204を形成した(図 2Β)。
[0070] その後、導電ペースト 205をビアホール 204に充填し(図 2C)、続、て、カバーフィ ルム 203を剥離することで図 2Dに示すように、導電性ペースト 205の突出部を有す る積層体を作製する。
[0071] 次に、図 2Dに示す電気絶縁性基材 201の両面に銅箔 206を配置し(図 2E)、この 状態で加熱加圧することにより銅箔 206を接着することで、図 2Fに示す状態となる。 図 2Fで示す加熱加圧ステップは電気絶縁性接着剤 202が完全に銅箔 206と接着す る条件で行われる。一例として電気絶縁性接着剤に熱硬化性の樹脂が含まれる場合 には、この熱硬化性榭脂が完全に硬化する条件で行われる。また、導電性ペースト 2 05に熱硬化性の樹脂が含まれる場合には、この加熱加圧ステップで導電性ペースト 内の榭脂も硬化させることが必要である。具体的には、熱硬化性の榭脂としてェポキ シ榭脂を用いた場合に、 50kgfZcm2、 200°C、 1時間の加熱加圧条件でエポキシ 榭脂を硬化することができる。
[0072] また、この加熱加圧ステップの際に、導電性ペースト 205に含まれる金属フィラーが 高密度に接触することがビアホールにおける電気的接続を安定ィ匕する点で重要であ る。そのためには、電気絶縁性基材 201に含有される熱硬化性榭脂が加熱加圧ステ ップで硬化および接着のためー且液状ィ匕し流動するときに、金属フィラーが同時に 流されないように、貫通孔形状の壁を維持できるようにする必要がある。そのため、ポ リイミドフィルムを電気絶縁性基材 201として用いることが最も好ましい。このポリイミド フィルムの壁効果により加熱加圧ステップで、金属フィラーが電気絶縁性基材 201の 面方向に流れることなく厚み方向に金属フィラーが圧縮されるため、より高密度な接 触が実現される。さらには、導電性ペースト 205の突出部は、できるだけ大きいほうが より厚さ方向に金属フィラーを圧縮できるため、高密度な接触を実現するためには好 ましい。
[0073] 次に、銅箔 206をパターユングすることによって図 2Gに示すように、配線 207を有 するコア基板 212が完成する。
[0074] 次に図 2Hに示すように、コア基板 212の両面に、電気絶縁性基材 21 laと 21 lbを 、コア基板 212上に形成した配線パターンの所望の位置に合致するようにァライメン トして配置し、さらにその外側両面に銅箔 206を配置する。その状態で、真空熱プレ スを用いて加熱加圧することにより図 21に示す積層体が得られる。ここで、電気絶縁 性基材 21 laと 21 lbは、予め図 2A〜2Dと同様のステップで作製された基材である。
[0075] 次に、最表面の銅箔 206をパターユングすることによって図 2Jに示す多層配線基 板 213が完成する。
[0076] このようにして作製した多層配線基板 213は、榭脂フロー以外には被圧縮性効果 が無 、フィルム状の電気絶縁性基材 201に電気絶縁性接着剤 202を塗布した複合 基材を用いている。それにもかかわらず、電気絶縁性基材全体の厚さに対するカバ 一フィルム 203の厚さ割合を増加させることで、導電体のつぶれシロを十分に確保で きる。導電体のつぶれシ口が確保できているので、電気絶縁性基材に配線 207が埋 設されることなく形成されていても、厚み方向に金属フィラーを圧縮できるため高密度 な接触が実現でき、ビアホールにおける電気的接続を高信頼性ィ匕することができる。 また、多層配線基板としても非常に厚さの薄 、全層 IVH構造の多層配線基板を得る ことができる。
[0077] ここでは、多層配線基板として図 2Jで示した 4層配線基板を形成する例を示したが 、図 2Hで示した積層を繰り返し実施することによりさらに多層化することが出来る。図 2A〜2Jは、一例を説明するものであって、層数は 4層に限定されるものではなぐ同 様のステップを繰り返すことで、さらに多層化することができる。
[0078] 以上説明したように、本発明によれば、電気絶縁性基材の厚さに対するカバーフィ ルムの厚さ割合を増カロさせることで導電体のつぶれシロを十分に確保できる。それに より導電体を効果的に圧縮することが可能となり、ビア抵抗安定性を確保できる。また 、絶縁性基材として榭脂フロー以外には被圧縮性効果が無 ヽ薄厚の絶縁性基材を 用いた場合であっても、配線が埋設されること無くコア層にビア形成が可能となる。こ の結果、両面に配線が埋設されていないコア層を形成することが出来、本発明のよう な全層薄厚の電気絶縁性基材を用いた全層 IVH構造の多層配線基板を形成するこ とができると!、う効果が得られる。
産業上の利用可能性
[0079] 本発明の全層薄厚の電気絶縁性基材を用いた全層 IVH構造の多層配線基板は、 高密度な部品実装性と配線収容性を非常に薄厚で実現できる多層配線基板であり 、さらには薄厚のため多少の屈曲性も付与することが容易であるため、機器の筐体内 の隙間を有効に活用して搭載することが可能である。したがって薄厚軽量かつ高機 能を必要とする電子機器、特に携帯用の電子機器に非常に有用な配線基板である

Claims

請求の範囲
[1] 配線が埋設されること無く形成された絶縁性基材を少なくとも 1層以上有し、導電性 ペーストを用いて層間を接続する全層 IVH構造の多層配線基板であって、前記絶縁 性基材の厚さ方向の基材圧縮率が 5%以下である、多層配線基板。
[2] 配線が埋設されること無く形成された前記絶縁性基材が、前記多層配線基板の中心 層に配置されて 、る、請求項 1に記載の多層配線基板。
[3] 前記絶縁性基材が、有機不織布あるいはガラス織布に熱硬化性榭脂を含浸した複 合材料からなる、請求項 1に記載の多層配線基板。
[4] 前記絶縁性基材が、フィルム材料の両面に熱硬化性接着剤を塗布した複合材料か らなる、請求項 1または 2の 、ずれか 1項に記載の多層配線基板。
[5] 前記多層基板が複数の前記絶縁性基材からなり、前記複数の層間が前記導電性べ 一ストを用いて接続される、請求項 1に記載の多層配線基板。
[6] 前記導電性ペーストが金属フィラーを含み、かつ厚さ方向に圧縮されることにより、前 記金属フィラー同士が高密度に接触している、請求項 5に記載の多層配線基板。
[7] 基材圧縮率が 5%以下の未硬化の熱硬化性榭脂を含む絶縁性基材の両面にカバ 一フィルムを貼り付けるステップと、
前記カバーフィルムが貼り付けられた前記絶縁性基材に、ビアホールを形成するステ ップと、
前記ビアホール内に、導電性ペーストを用いて層間接続を行うための導電体を形成 するステップと、
前記カバーフィルムを剥離するステップと、
前記剥離ステップの後で、二枚の銅箔間に、配線が埋設されていない少なくとも 1層 の前記絶縁性基材と、配線が埋設された複数層の前記絶縁性基材とを、積層し、真 空熱プレスを用いて、前記絶縁性基材と前記導電性ペーストを加圧下で加熱するこ とにより前記榭脂を硬化するステップを有する、
全層 IVH構造の多層配線基板の製造方法。
[8] 前記カバーフィルムの厚さが前記絶縁性基材厚の 25%以上である、請求項 7に記載 の全層 IVH構造を有する多層配線基板の製造方法。
[9] 前記カバーフィルムの厚さが前記ビアホール直径の 20%以下である、請求項 7に記 載の全層 IVH構造の多層配線基板の製造方法。
[10] 前記カバーフィルムの厚さが前記ビアホール直径の 20%以下である、請求項 8に記 載の全層 IVH構造の多層配線基板の製造方法。
PCT/JP2006/308724 2005-04-28 2006-04-26 多層配線基板およびその製造方法 WO2006118141A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006526471A JPWO2006118141A1 (ja) 2005-04-28 2006-04-26 多層配線基板およびその製造方法
US11/629,311 US8076589B2 (en) 2005-04-28 2006-04-26 Multilayer wiring board and its manufacturing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005131964 2005-04-28
JP2005-131964 2005-04-28

Publications (1)

Publication Number Publication Date
WO2006118141A1 true WO2006118141A1 (ja) 2006-11-09

Family

ID=37307940

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/308724 WO2006118141A1 (ja) 2005-04-28 2006-04-26 多層配線基板およびその製造方法

Country Status (5)

Country Link
US (1) US8076589B2 (ja)
JP (1) JPWO2006118141A1 (ja)
CN (1) CN100558222C (ja)
TW (1) TW200704298A (ja)
WO (1) WO2006118141A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244325A (ja) * 2007-03-28 2008-10-09 Japan Gore Tex Inc プリント配線基板およびボールグリッドアレイパッケージ
JP2014090110A (ja) * 2012-10-31 2014-05-15 Kyocer Slc Technologies Corp 配線基板の製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4798237B2 (ja) * 2009-03-09 2011-10-19 株式会社デンソー Ic搭載基板、及び多層プリント配線板
JPWO2011155162A1 (ja) * 2010-06-08 2013-08-01 パナソニック株式会社 多層配線基板および多層配線基板の製造方法
JP5587139B2 (ja) * 2010-11-04 2014-09-10 日本特殊陶業株式会社 多層配線基板
CN106735922B (zh) * 2017-01-16 2018-10-09 深圳顺络电子股份有限公司 一种叠层电子元件及其制备方法
JP7066852B2 (ja) * 2018-07-30 2022-05-13 京セラ株式会社 複合基板
CN113473748A (zh) * 2020-03-30 2021-10-01 健鼎(湖北)电子有限公司 一种多层连接板的制造方法
US20240049397A1 (en) * 2022-08-08 2024-02-08 Reophotonics, Ltd. Methods to fill through-holes of a substrate with metal paste

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0818238A (ja) * 1994-06-24 1996-01-19 Matsushita Electric Ind Co Ltd 多層プリント配線板及びその製造方法
JPH11298105A (ja) * 1998-04-07 1999-10-29 Asahi Chem Ind Co Ltd ビアホール充填型プリント基板およびその製造方法
JP2002064270A (ja) * 2000-08-17 2002-02-28 Matsushita Electric Ind Co Ltd 回路基板とその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2991032B2 (ja) 1994-04-15 1999-12-20 松下電器産業株式会社 多層基板の製造方法
JP3889856B2 (ja) * 1997-06-30 2007-03-07 松下電器産業株式会社 突起電極付きプリント配線基板の製造方法
TW410534B (en) * 1997-07-16 2000-11-01 Matsushita Electric Ind Co Ltd Wiring board and production process for the same
JP3215090B2 (ja) 1998-06-16 2001-10-02 松下電器産業株式会社 配線基板、多層配線基板、及びそれらの製造方法
TW545092B (en) * 2001-10-25 2003-08-01 Matsushita Electric Ind Co Ltd Prepreg and circuit board and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0818238A (ja) * 1994-06-24 1996-01-19 Matsushita Electric Ind Co Ltd 多層プリント配線板及びその製造方法
JPH11298105A (ja) * 1998-04-07 1999-10-29 Asahi Chem Ind Co Ltd ビアホール充填型プリント基板およびその製造方法
JP2002064270A (ja) * 2000-08-17 2002-02-28 Matsushita Electric Ind Co Ltd 回路基板とその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244325A (ja) * 2007-03-28 2008-10-09 Japan Gore Tex Inc プリント配線基板およびボールグリッドアレイパッケージ
JP2014090110A (ja) * 2012-10-31 2014-05-15 Kyocer Slc Technologies Corp 配線基板の製造方法

Also Published As

Publication number Publication date
CN100558222C (zh) 2009-11-04
CN101032194A (zh) 2007-09-05
TW200704298A (en) 2007-01-16
US20080308304A1 (en) 2008-12-18
US8076589B2 (en) 2011-12-13
JPWO2006118141A1 (ja) 2008-12-18

Similar Documents

Publication Publication Date Title
JP3197213B2 (ja) プリント配線板およびその製造方法
US6459046B1 (en) Printed circuit board and method for producing the same
JP2587596B2 (ja) 回路基板接続材とそれを用いた多層回路基板の製造方法
US8076589B2 (en) Multilayer wiring board and its manufacturing method
WO2001045478A1 (fr) Carte a circuit imprime multicouche et procede de production
JP3215090B2 (ja) 配線基板、多層配線基板、及びそれらの製造方法
JP3428070B2 (ja) 印刷配線板の製造方法
JP5077800B2 (ja) 多層プリント配線板の製造方法
JPH08316598A (ja) プリント配線板およびその製造方法
JP4797742B2 (ja) 多層配線基板とその製造方法
JPH1070363A (ja) 印刷配線板の製造方法
JP3694708B2 (ja) 印刷配線板の製造方法および印刷配線板
JPH1187912A (ja) 両面型配線板の製造方法
JPH08264939A (ja) 印刷配線板の製造方法
JP3588888B2 (ja) 多層プリント配線基板の製造方法
JP2007266165A (ja) 多層配線基板の製造方法
JP3955799B2 (ja) 配線基板の製造方法
JPH1174640A (ja) プリント配線基板の製造方法
JP2002319763A (ja) 多層配線基板、およびその製造方法
JP4824972B2 (ja) 回路配線基板及びその製造方法
JP3549063B2 (ja) 印刷配線板の製造方法
JP2000151102A (ja) 多層回路基板の製造方法
JP4529594B2 (ja) 配線基板の製造方法
JPH0129078B2 (ja)
JP4797743B2 (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2006526471

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 11629311

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 200680000919.4

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

122 Ep: pct application non-entry in european phase

Ref document number: 06745702

Country of ref document: EP

Kind code of ref document: A1