JP2002064270A - 回路基板とその製造方法 - Google Patents

回路基板とその製造方法

Info

Publication number
JP2002064270A
JP2002064270A JP2000247332A JP2000247332A JP2002064270A JP 2002064270 A JP2002064270 A JP 2002064270A JP 2000247332 A JP2000247332 A JP 2000247332A JP 2000247332 A JP2000247332 A JP 2000247332A JP 2002064270 A JP2002064270 A JP 2002064270A
Authority
JP
Japan
Prior art keywords
circuit board
adhesive layer
manufacturing
base material
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000247332A
Other languages
English (en)
Inventor
Toshiaki Takenaka
敏昭 竹中
Toshihiro Nishii
利浩 西井
Shigeru Yamane
茂 山根
Shinji Nakamura
眞治 中村
Hideaki Komoda
英明 菰田
Kunio Kishimoto
邦雄 岸本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000247332A priority Critical patent/JP2002064270A/ja
Priority to TW090114456A priority patent/TWI241875B/zh
Priority to CN01123148.3A priority patent/CN1261007C/zh
Priority to EP01119121.0A priority patent/EP1180920B1/en
Priority to US09/928,966 priority patent/US6700071B2/en
Publication of JP2002064270A publication Critical patent/JP2002064270A/ja
Priority to US10/648,187 priority patent/US6993836B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/066—Transfer laminating of insulating material, e.g. resist as a whole layer, not as a pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 接続抵抗が安定した回路基板の製造方法を提
供する。 【解決手段】 両面に離型フィルム３を接着層２で接着
した非圧縮性の基材１に貫通孔４を形成し、前記貫通孔
４に導電性ペースト５を充填した後、離型フィルム３を
剥離して基材１の両面に金属はく６ａ，６ｂを重ねた
後、熱プレスで加熱加圧することにより、接着層２を硬
化して基材１と金属はく６ａ，６ｂとを接着するととも
に導電性ペースト５により電気的に接続する。そして、
金属はく６ａ，６ｂを選択的にエッチングして回路パタ
ーン７ａ，７ｂを形成して両面回路基板２０を得る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、少なくとも２層以
上の回路パターンを接続してなる回路基板とその製造方
法に関するものである。
【０００２】
【従来の技術】近年電子機器の小型化、高密度化に伴い
産業用にとどまらず民生用の分野においても回路基板の
多層化が強く要望されるようになってきた。
【０００３】このような回路基板では、複数層の回路パ
ターンの間をインナービアホール接続する接続方法およ
び信頼度の高い構造の新規開発が不可欠なものになって
いるが、導電性ペーストによるインナービアホール接続
した新規な構成の高密度の回路基板製造法（特開平６−
２６８３４５号公報）が提案されている。この回路基板
の製造方法を以下に説明する。
【０００４】以下従来の両面の回路基板と多層の回路基
板、ここでは４層基板の製造方法について説明する。
【０００５】まず、多層の回路基板のベースとなる両面
の回路基板の製造方法を説明する。
【０００６】図７（ａ）〜（ｇ）は従来の内層用の両面
回路基板の製造方法の工程断面図である。２１は２５０
ｍｍ角、厚さ約１５０μｍのプリプレグシートであり、
例えば不織布の芳香族ポリアミド繊維に熱硬化性エポキ
シ樹脂を含浸させた複合材からなる基材が用いられる。
２２ａ，２２ｂは、片面にＳｉ系の離型剤を塗布した厚
さ約１０μｍの離型フィルムであり、例えばポリエチレ
ンテレフタレートが用いられる。
【０００７】プリプレグシート２１と離型フィルム２２
ａ，２２ｂの張り合わせはラミネート装置を用いてプリ
プレグシート２１の樹脂成分を溶融させて離型フィルム
２２ａ，２２ｂが連続的に接着する方法（特開平７−１
０６７６０号公報）が提案されている。
【０００８】２３は貫通孔であり、プリプレグシート２
１の両面に貼り付ける厚さ１８μｍの銅などの金属はく
２５ａ，２５ｂと電気的に接続する導電性ペースト２４
が充填されている。
【０００９】まず、両面に離型フィルム２２ａ，２２ｂ
が接着されたプリプレグシート２１（図７（ａ））の所
定の箇所に図７（ｂ）に示すようにレーザ加工法などを
利用して貫通孔２３が形成される。
【００１０】次に図７（ｃ）に示すように、貫通孔２３
に導電性ペースト２４が充填される。導電性ペースト２
４を充填する方法としては、貫通孔２３を有するプリプ
レグシート２１を印刷機（図示せず）のテーブル上に設
置し、直接導電性ペースト２４が離型フィルム２２ａの
上から印刷される。このとき、離型フィルム２２ａ，２
２ｂは印刷マスクの役割と、プリプレグシート２１の汚
染防止の役割を果たしている。
【００１１】次に図７（ｄ）に示すように、プリプレグ
シート２１の両面から離型フィルム２２ａ，２２ｂが剥
離される。
【００１２】そして、図７（ｅ）に示すように、プリプ
レグシート２１の両面に金属はく２５ａ，２５ｂが重ね
られ、そして真空中で温度約２００℃、圧力約４ＭＰａ
で１時間加熱加圧することにより、図７（ｆ）に示すよ
うに、プリプレグシート２１の厚みが圧縮される（ｔ２
＝約１００μｍ）とともにプリプレグシート２１と金属
はく２５ａ，２５ｂとが接着され、両面の金属はく２５
ａ，２５ｂは所定位置に設けられた貫通孔２３に充填さ
れた導電性ペースト２４により電気的に接続されてい
る。
【００１３】そして、図７（ｇ）に示すように、両面の
金属はく２５ａ，２５ｂを選択的にエッチングして回路
パターン３１ａ，３１ｂが形成されて両面の回路基板が
得られる。
【００１４】図８（ａ）〜（ｄ）は、従来の多層の回路
基板の製造方法を示す工程断面図であり、４層基板を例
として示している。
【００１５】まず図８（ａ）に示すように、図７（ａ）
〜（ｇ）によって製造された回路パターン３１ａ，３１
ｂを有する両面回路基板４０と図７（ａ）〜（ｄ）で製
造された貫通孔２３に導電性ペースト２４を充填したプ
リプレグシート２１ａ，２１ｂが準備される。
【００１６】次に、図８（ｂ）に示すように、金属はく
２５ｂ、プリプレグシート２１ｂ、両面回路基板４０、
プリプレグシート２１ａ、金属はく２５ａの順で位置決
めして重ねられ、そして真空中で温度約２００℃、圧力
約４ＭＰａで１時間加熱加圧してプリプレグシート２１
ａ，２１ｂを硬化することにより、図８（ｃ）に示すよ
うにプリプレグシート２１ａ，２１ｂの厚みが圧縮（ｔ
２＝約１００μｍ）され、両面回路基板４０と金属はく
２５ａ，２５ｂとが接着されるとともに、両面回路基板
４０の回路パターン３１ａ，３１ｂは導電性ペースト２
４により金属はく２５ａ，２５ｂとインナービアホール
接続される。
【００１７】そして、図８（ｄ）に示すように、両面の
金属はく２５ａ，２５ｂを選択的にエッチングして回路
パターン３２ａ，３２ｂを形成することで４層基板が得
られる。
【００１８】
【発明が解決しようとする課題】しかしながら上記の従
来の回路基板の製造方法においては、半硬化状態の樹脂
で構成されるプリプレグシートを加熱加圧して金属はく
と接着硬化させているが、一般的には加熱加圧時はプリ
プレグシート厚みのばらつきを吸収するため、クッショ
ン材を介しているが、プリプレグシート中の樹脂量や樹
脂の流れ性ばらつきによって、加熱加圧時に外周の樹脂
が流れすぎて基材の中央部に圧力がかかりにくくなり導
電性ペーストが充分圧縮されずに接続抵抗が変動する場
合があるという問題を有していた。
【００１９】
【課題を解決するための手段】上記目的を達成するため
に、本発明の回路基板の製造方法は、両面に接着層を形
成し貫通孔に導電性ペーストを充填、突出させた非圧縮
性の基材に金属はくを接着するもので、加熱加圧時の樹
脂流れを安定化し接続抵抗が安定した回路基板が得られ
る。
【００２０】
【発明の実施の形態】本発明は、両面に離型フィルムを
接着層を介して備えた非圧縮性の基材に貫通孔をあける
工程と、その貫通孔に導電性ペーストを充填する工程
と、前記離型フィルムを基材から剥離する工程と、前記
基材の両面に金属はくを重ねて加熱加圧して接着層を硬
化させて金属はくと基材との接着と基板の両面を電気接
続する工程と、前記金属はくを加工して回路パターンを
形成する工程からなる回路基板の製造方法とすること
で、加熱加圧時に基材の変形部分が接着層のみとなるた
め、基材外周の樹脂流れが少なくなり、導電性ペースト
が均一に加圧されることで安定した接続抵抗が得られ
る。
【００２１】また、非圧縮性の基材を用いることで、半
硬化状態の樹脂で構成されるプリプレグシートに比べ強
度がアップし回路基板の製造工程での応力、例えば接着
層の樹脂硬化時の圧力による変形が小さくなり、ランド
とビアの合致性を向上できる。
【００２２】また本発明は、貫通導通孔を有する絶縁基
材と回路基板の複数枚を、前記絶縁基材が最外層に配置
されるように交互に位置決めして重ねる工程と、その両
面に金属はくを挟持する工程と、全面を加熱加圧する工
程と、前記金属はくに回路パターンを形成する工程から
なる回路基板の製造方法を用いることで、安定した接続
抵抗とランドとビアの合致性が向上した多層の回路基板
を得ることができる。
【００２３】非圧縮性の基材は、無機材料または芳香族
ポリアミドを主材料とする織布あるいは不織布と熱硬化
性樹脂との複合材を加熱加圧して硬化したものが好まし
い。この構成により基材の非圧縮を高めるとともに、レ
ーザ加工性に優れた材料を選択することにより回路基板
の高密度化、配線収容性を高め、さらに物理的・環境的
特性の高い回路基板を提供することができる。
【００２４】少なくとも２層以上の回路パターンを有す
る回路基板はあらかじめ層間接続がなされた回路基板で
あることがより好ましく、離型フィルムの厚みで導電性
ペーストの突出量を制御することで、基材厚みが変わっ
ても導電性ペーストの圧縮を一定にすることができ、安
定した接続抵抗を得ることができる。
【００２５】接着層の樹脂流れは少ない方が好ましく、
接着層の厚みは、５〜１５μｍとすることで貫通導通孔
の抵抗値のバラツキを低くすることができる。
【００２６】回路基板の少なくとも２層以上の回路パタ
ーンを有する回路基板の回路パターンの凹部に平滑層を
形成しない場合は本発明の請求項１６に記載のように表
裏の接着層厚を変え、回路パターンの凹部と接着する接
着層のみを厚くすることで多層化時の樹脂流れを最小限
に抑えることで接続抵抗を安定化できる。
【００２７】非圧縮性の基材表面は本発明の請求項１７
に記載のように粗化した後接着層を形成すれば投錨効果
によって接着層との接着強度をアップできる。
【００２８】また本発明の請求項１８に記載のように非
圧縮性の基材の製造時の残留応力を除去して用いること
で非圧縮性の基材の歪みがなくなりさらにビアとランド
の合致性を向上できる。
【００２９】残留応力の除去は本発明の請求項１９に記
載のように非圧縮性の基材を構成する樹脂のＴｇ以上の
温度で熱処理してやればよい。
【００３０】本発明の請求項２０に記載の発明は、回路
パターンが形成されていない接着層上に平滑層を設ける
ことで、回路パターンが形成されていない凹部を埋める
樹脂量が不要となることで、接着層の樹脂量を少なくで
き、これにより加熱加圧時の基材外周の樹脂流れが少な
くなりより安定した接続抵抗を得ることができる。
【００３１】平滑層は請求項２１に記載の硬化樹脂、あ
るいは請求項２２に記載の半硬化樹脂で形成してもよ
い。
【００３２】以下本発明の実施の形態について図１〜図
６を用いて説明する。
【００３３】（実施の形態１）本発明の回路基板の製造
方法の第１の実施の形態について説明する。
【００３４】図１（ａ）〜（ｆ）は本発明の両面回路基
板の製造方法の工程断面図である。図２（ａ）〜（ｄ）
は、本発明の多層の回路基板の製造方法を示す工程断面
図であり、４層基板を例として示している。
【００３５】まず、多層の回路基板のベースとなる両面
回路基板の製造方法を説明する。
【００３６】図１において１は２５０ｍｍ角、厚さ約８
０μｍの非圧縮性の基材であり、例えば不織布の芳香族
ポリアミド繊維に熱硬化性エポキシ樹脂を含浸させた複
合材を金属はくで挟持して加熱加圧して硬化させた後、
エッチングで金属はくを除去したものである。
【００３７】金属はくの上記複合材と接する面を粗化し
ておくことで、金属はく除去後非圧縮性の基材１の両面
に粗化面が形成され、後述する接着層との強度が向上で
きる。
【００３８】非圧縮性の基材１の作製は、上記金属はく
の代わりに耐熱性のフィルム、例えばテフロンやポリイ
ミドのフィルムなどで挟持して加熱加圧して硬化させた
後、耐熱性フィルムを剥離してもよい。
【００３９】２は例えば熱硬化性のエポキシ樹脂をＢス
テージ状態とした厚さ約１０μｍの接着層である。３
は、片面にＳｉ系の離型剤を塗布した厚さ約１６μｍの
離型フィルムであり、例えばポリエチレンテレフタレー
トを用いている。
【００４０】ここでは、離型フィルム３を１６μｍとし
たが、非圧縮性の基材１の厚みに応じて離型フィルム３
の厚みを変更することで接着層２はメチルエチルケトン
などの溶剤で所定粘度に希釈したエポキシ樹脂を離型フ
ィルム３の離型面にロールコータなどで塗布した後、乾
燥して形成する。
【００４１】また本実施の形態においては、離型フィル
ム３に接着層２を形成したが、非圧縮性の基材１の両面
にメチルエチルケトンなどの溶剤で所定粘度に希釈した
エポキシ樹脂をスピンコータやディッピング法などで一
定厚塗布した後、乾燥して形成してもよい。
【００４２】非圧縮性の基材１と離型フィルム３の張り
合わせはラミネート装置を用いて接着層２を溶融させて
接着したものである。４は貫通孔であり、５は導電性ペ
ーストである。
【００４３】このとき使用した導電性ペースト５は、導
電性のフィラーとして平均粒径２μｍの銅粉末を用い、
樹脂としては熱硬化型エポキシ樹脂（無溶剤型）、硬化
剤として酸無水物系の硬化剤をそれぞれ８５重量％、１
２．５重量％、２．５重量％となるように３本ロールに
て十分に混練したものである。
【００４４】実施の形態では離型フィルム３を１６μｍ
としたが、非圧縮性の基材１の厚みに応じて離型フィル
ム３の厚みを変更することで導電性ペースト５の圧縮率
を一定にできる。
【００４５】６ａ，６ｂは３００ｍｍ角、厚さ１２μｍ
の銅などの金属はくである。
【００４６】まず、両面に離型フィルム３を接着層２で
接着した基材１（図１（ａ））の所定の箇所に図１
（ｂ）に示すようにレーザ加工法などを利用して貫通孔
４を形成する。貫通孔４の形成にはレーザ法を用いた
が、ドリルで加工してもよい。
【００４７】次に図１（ｃ）に示すように、貫通孔４に
導電性ペースト５を充填する。導電性ペースト５を充填
する方法としては、貫通孔４を有する非圧縮性の基材１
を印刷機（図示せず）のテーブル上に設置し、直接導電
性ペースト５を離型フィルム３の上から印刷する。この
とき、離型フィルム３は印刷マスクの役割と、基材１の
汚染防止の役割を果たしている。
【００４８】次に図１（ｄ）に示すように、基材１から
離型フィルム３を剥離する。剥離後の導電性ペースト５
は離型フィルム３の厚み相当が接着層２から突出した状
態となる。
【００４９】そして、図１（ｅ）に示すように、基材１
の両面に金属はく６ａ，６ｂを重ねた後、真空中で温度
約２００℃、圧力約４ＭＰａで１時間加熱加圧すること
により、接着層が硬化して基材１と金属はく６ａ，６ｂ
とを接着するとともに導電性ペースト５が突出相当分が
圧縮されることで両面の金属はく６ａ，６ｂは所定位置
に設けた貫通孔４に充填された導電性ペースト５により
電気的に接続される。
【００５０】そして、図１（ｆ）に示すように両面の金
属はく６ａ，６ｂを選択的にエッチングして回路パター
ン７ａ，７ｂを形成して両面の回路基板が得られる。
【００５１】次に第１の本発明の多層の回路基板の製造
方法について、４層基板を例として説明する。
【００５２】図２（ａ）〜（ｄ）は、本発明の多層の回
路基板の製造方法を示す工程断面図であり、４層基板を
例として示している。
【００５３】図２において、２０は図１（ａ）〜（ｆ）
によって製造した両面回路基板であり、基材１の両面に
形成した接着層２で回路パターン７ａ，７ｂを接着し、
導電性ペースト５で両面の回路パターン７ａ，７ｂを電
気的に接続している。
【００５４】１０ａ，１０ｂは図１（ａ）〜（ｄ）によ
って製造した（貫通導通孔を有する絶縁基材）フィルム
剥離基材であり、厚さ１０μｍのＢステージ状態樹脂か
らなる接着層２ａ，２ｂを形成しており、貫通孔には導
電性ペースト５が充填され、接着層２ａ，２ｂから離型
フィルム厚相当が突出している。
【００５５】貫通導通孔を有する絶縁基材１０ａ，１０
ｂに金属はく６ａ，６ｂを接着する接着層２ａの厚みを
１０μｍ、両面回路基板２０の回路パターン７ａ，７ｂ
と接着するフィルム剥離基材１０ａの接着層２ｂと絶縁
基材１０ｂの接着層２ａを回路パターン７ａ，７ｂの凹
みを埋めるため１５μｍとした。回路パターン７ａ，７
ｂの厚みは１２μｍである。
【００５６】まず、図２（ａ）に示すように上記両面回
路基板２０と絶縁基材１０ａ，１０ｂを準備する。
【００５７】次に、図２（ｂ）に示すように、金属はく
６ｂ、絶縁基材１０ｂ、両面回路基板２０、絶縁基材１
０ａ、金属はく６ａの順で位置決めして重ねる。
【００５８】次に図２（ｃ）に示すように、真空中で温
度約２００℃、圧力約４ＭＰａで１時間加熱加圧して絶
縁基材１０ａ，１０ｂの接着層２ａ，２ｂを硬化するこ
とにより、両面回路基板２０と金属はく６ａ，６ｂとが
接着されるとともに、接着層２ａ，２ｂより突出した導
電性ペースト５が圧縮され、回路パターン７ａ，７ｂは
導電性ペースト５により金属はく６ａ，６ｂとインナー
ビアホール接続される。
【００５９】そして図２（ｄ）に示すように、両面の金
属はく６ａ，６ｂを選択的にエッチングして回路パター
ン８ａ，８ｂを形成することで４層基板が得られる。４
層以上の多層基板を得ようとすれば上記製造方法で製造
した多層基板を両面回路基板の代わりに用い、同じ工程
を繰り返せばよい。
【００６０】図３（ａ），（ｂ）に、抵抗値測定用の回
路基板の断面図及び平面図を示し、（ｃ）に本発明およ
び従来の製造方法で製造した両面回路基板での基材位置
におけるチェーン抵抗値を示す。
【００６１】樹脂量が多いプリプレグシートを用いて従
来の製造方法で作製した基板の抵抗値は基材中央部で高
く、端部で低くなっている。中央部の基材厚が端部に比
較して１０μｍほど厚くなっていることから、プリプレ
グシートの加熱加圧時に基材端部の樹脂流れやプリプレ
グシート自身の圧縮によって基材への圧力が不均一にな
っている。
【００６２】一方、接着層を１０μｍとした非圧縮性の
基材を用いた本発明の回路基板は、抵抗値が安定し、基
材中央が高くなる傾向はなく、基材厚みも中央部と端部
での差がない結果が得られた。
【００６３】次に接着層の樹脂量による抵抗値への影響
を確認した。図４（ａ）〜（ｅ）にその結果を示す。
【００６４】図から明らかなように、接着層の樹脂量を
増やすと基材中央部の抵抗値が高くなる。基材厚の中央
部と端部の差は接着層が厚くなる方が差が大きくなり、
プリプレグシートを用いた従来の製造法と同様の現象が
発生した。
【００６５】このことから、接着層の厚みは回路基板と
して支障がない限り、薄い方が望ましく、本実施の形態
の結果では５〜１５μｍがより望ましい。従って、実施
の形態１では両面回路基板の金属はくの厚みを１２μｍ
としたが、さらに厚い金属はくを使用する場合は、回路
パターンの凹み部をあらかじめ樹脂などで平坦化して、
接着層の厚みを厚くしない方が望ましい。
【００６６】ここでは両面回路基板での接続抵抗につい
て述べたが、発明者は多層の回路基板でも同様の結果が
得られることを確認している。
【００６７】また、非圧縮性の基材を用いたことで、回
路基板の製造プロセスでの応力による寸法歪みが１／５
以下となりビアとランドの合致性が向上した。
【００６８】さらに、非圧縮性の基材を樹脂のＴｇ以上
の温度で加熱することで、非圧縮性の基材作製時の残留
応力が緩和されて、回路基板の製造プロセスでの応力に
よる寸法歪みを小さくでき、さらにビアとランドの合致
性を向上させることができることを確認した。
【００６９】（実施の形態２）本発明の回路基板の製造
方法の第２の実施の形態について説明する。
【００７０】図５（ａ）〜（ｄ）は、本発明の多層の回
路基板の製造方法を示す工程断面図であり、４層基板を
例としている。
【００７１】図５において、２０ａ，２０ｂは実施の形
態１の図１（ａ）〜（ｆ）によって製造した両面の回路
基板であり、基材１の両面に形成した接着層２で回路パ
ターン７ａ，７ｂを接着し、導電性ペースト５で両面の
回路パターン７ａ，７ｂを電気的に接続している。
【００７２】１０は実施の形態１の図１（ａ）〜（ｄ）
によって製造した導通貫通孔を有する絶縁基材であり、
厚さ１０μｍのＢステージ状態樹脂からなる接着層２
ａ，２ｂを形成しており、貫通孔には導電性ペースト５
が充填され、接着層２ａ，２ｂから離型フィルム厚相当
が突出している。
【００７３】まず、図５（ａ）に示すように上記両面回
路基板２０ａ，２０ｂと絶縁基材１０を準備する。
【００７４】そして次に、図５（ｂ）に示すように、絶
縁基材１０と接する両面回路基板２０ａの回路パターン
７ｂ側と、両面回路基板２０ｂの回路パターン７ａ側に
平滑層９をそれぞれ形成する。
【００７５】平滑層９の形成は、メチルエチルケトンな
どの溶剤で希釈した熱硬化性のエポキシ樹脂をスキージ
ング法などを用いて回路パターン７ａ，７ｂ厚に塗布
し、約１５０℃の温度で２分間加熱することによって溶
剤成分を揮発させてＢステージ状態とした。
【００７６】ここでは、Ｂステージ状態の平滑層９を用
いたが、エポキシ樹脂を回路パターン７ａ，７ｂ厚より
厚く塗布し、加熱してエポキシ樹脂を硬化させた後、研
磨して回路パターン７ａ，７ｂを露出させて平滑層９を
形成してもよい。両面回路基板２０ａ，２０ｂの片面に
形成した。
【００７７】次に、図５（ｃ）のように両面回路基板２
０ｂ、絶縁基材１０、両面回路基板２０ａの順で位置決
めして重ねる。
【００７８】そして図５（ｄ）に示すように、真空中で
温度約２００℃、圧力約４ＭＰａで１時間加熱加工して
絶縁基材１０の接着層２ａ，２ｂと両面回路基板２０
ａ，２０ｂの平滑層９を硬化する。これにより両面回路
基板２０ａ，２０ｂと絶縁基材１０は、接着される。
【００７９】また接着層２ａ，２ｂにより突出した導電
性ペースト５が圧縮され、両面回路基板２０ａの回路パ
ターン７ａ，７ｂは導電性ペースト５により両面回路基
板２０ｂの回路パターン７ａ，７ｂとインナービアホー
ル接続されることで４層基板が得られる。
【００８０】４層以上の多層基板を得ようとすれば必要
枚数の両面回路基板と貫通導通孔を有する絶縁基材を用
意し、両面回路基板が最外層になるようにフィルム剥離
基材とを位置決めして重ねる。この時、最外層に配置す
る両面の回路基板は基材と接する面に平滑層を形成し、
内側に配置する両面回路基板は両面に平滑層を形成すれ
ばよい。その後、加熱加圧することによってＮ層の回路
基板が得られる。
【００８１】実施の形態２の回路基板製造方法で作製し
た回路基板は実施の形態１と同様に安定した接続抵抗
と、ビアとランドの合致性が向上したことを確認した。
【００８２】（実施の形態３）本発明の回路基板の製造
方法の第３の実施の形態について説明する。
【００８３】図６（ａ）〜（ｈ）は、本発明の多層の回
路基板の製造方法を示す工程断面図であり、４層基板を
例としている。図６において、２０は実施の形態１の図
１（ａ）〜（ｆ）によって製造した両面の回路基板であ
り、基材１の両面に形成した接着層２で厚さ約１２μｍ
の回路パターン７ａ，７ｂを接着し、導電性ペースト５
で両面の回路パターン７ａ，７ｂを電気的に接続してい
る。３０は絶縁基材としての接着基材であり非圧縮性の
基材１の両面に厚さ約１５μｍのＢステージのエポキシ
樹脂で接着層２ａ，２ｂを形成している。
【００８４】６ａ，６ｂは３００ｍｍ角、厚さ１２μｍ
の銅などの金属はくである。
【００８５】まず、図６（ａ）に示すように上記両面回
路基板２０を１枚と上記接着基材３０を２枚準備する。
【００８６】次に、図６（ｂ）に示すように、両面回路
基板２０の両面に接着基材３０を概略位置決めした後、
図６（ｃ）に示すように最外面の両面に離型フィルム３
をラミネータなどを用いて、接着基材３０の両面に形成
した接着層２ａ，２ｂを加熱溶融させて接着する。この
時、接着基材３０の接着層２ａ，２ｂはＢステージ状態
を保っている。
【００８７】そして図６（ｄ）に示すように、内部のパ
ターンやビアを認識させて回路パターン７ａ，７ｂと合
致させるようレーザ加工法を用いて回路パターン７ａ，
７ｂに到達する未貫通孔１４を加工する。未貫通孔１４
の底面はレーザによって樹脂成分が除去され、回路パタ
ーン７ａ，７ｂの金属面が露呈した状態となっている。
孔加工に用いるレーザは回路パターン７ａ，７ｂを形成
する金属が反射する種類、例えば炭酸ガスレーザなどを
用いればよい。
【００８８】その後、図６（ｅ）に示すように、未貫通
孔１４に導電性ペースト５を充填する。
【００８９】次に図６（ｆ）に示すように、前記基板群
の最外面の両面から離型フィルム３を剥離する。剥離後
の導電性ペースト５は離型フィルム３の厚み相当が最外
面の接着層２ａから突出した状態となる。
【００９０】そして、図６（ｇ）に示すように、前記基
板群の両面に厚さ１２μｍの金属はく６ａ，６ｂを重ね
た後、真空中で温度約２００℃、圧力約４ＭＰａで１時
間加熱加圧することにより、図６（ｈ）のように接着基
材３０の接着層２ａ，２ｂが硬化して接着基材３０と両
面回路基板２０と金属はく６ａ，６ｂとを接着するとと
もに導電性ペースト５が突出相当分が圧縮されることで
両面の金属はく６ａ，６ｂは所定位置に設けた未貫通孔
１４に充填された導電性ペースト５により内層の回路パ
ターン７ａ，７ｂとインナービアホール接続される。
【００９１】そして、図６（ｈ）に示すように両面の金
属はく６ａ，６ｂを選択的にエッチングして回路パター
ン８ａ，８ｂを形成して４層の回路基板が得られる。４
層以上の回路基板を得ようとすれば上記製造方法で製造
した多層基板を両面回路基板の代わりに用い、同じ工程
を繰り返せばよい。
【００９２】実施の形態３の回路基板の製造方法で作製
した４層の回路基板は実施の形態１と同様に安定した接
続抵抗と、ビアとランドの合致性が向上したことを確認
した。
【００９３】なお、実施の形態１〜３では非圧縮の基材
に不織布の芳香族ポリアミド繊維に熱硬化性エポキシ樹
脂を含浸させた複合材を金属はくで挟持して加熱加圧し
て硬化させた後、エッチングで金属はくを除去したもの
であるものを用いて説明したが、ガラスクロスに熱硬化
性エポキシ樹脂を含浸させた複合材を金属はくで挟持し
て加熱加工して硬化させた後、エッチングで金属はくを
除去したものを用いても同様の効果を確認している。
【００９４】また、実施の形態１〜３では本発明の製造
方法で製造した両面の回路基板を用いたが、層間にドリ
ルで孔加工をして電気メッキにて析出した金属で接続し
た（図示せず）両面回路基板を用いても、回路基板表面
の凹部を平滑化することで実施可能である。
【００９５】
【発明の効果】以上述べたように、本発明の回路基板の
製造方法は、両面に接着層を形成し貫通孔に導電性ペー
ストを充填、突出させた非圧縮性の基材に金属はくを接
着するもので、安定した接続抵抗が得られるとともに貫
通孔と回路パターンの合致精度が優れた回路基板が得ら
れる。
【図面の簡単な説明】
【図１】本発明の両面の回路基板の製造方法を示す工程
断面図
【図２】本発明の第１の多層の回路基板の製造方法を示
す工程断面図
【図３】（ａ）抵抗値測定用の回路基板を示す断面図 （ｂ）同平面図 （ｃ）本発明の両面回路基板での基材位置におけるチェ
ーン抵抗値を示す特性図
【図４】本発明の接着層の樹脂量と抵抗値の関係を示す
特性図
【図５】本発明の第２の多層の回路基板の製造方法を示
す工程断面図
【図６】本発明の第３の多層の回路基板の製造方法を示
す工程断面図
【図７】従来例の両面の回路基板の製造方法を示す工程
断面図
【図８】従来例の多層の回路基板の製造方法を示す工程
断面図
【符号の説明】
１ 基材 ２，２ａ，２ｂ 接着層 ３，２２ａ，２２ｂ 離型フィルム ４，２３ 貫通孔 ５，２４ 導電性ペースト ６ａ，６ｂ，２５ａ，２５ｂ 金属はく ７ａ，７ｂ，８ａ，８ｂ，３１ａ，３１ｂ，３２ａ，３
２ｂ 回路パターン ９ 平滑層 １０，１０ａ，１０ｂ フィルム剥離基材（貫通導通孔
を有する絶縁基材） １４ 未貫通孔 ２０，２０ａ，２０ｂ 両面回路基板 ２１ プリプレグシート ３０ 接着基材
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 1/11 Ｈ０５Ｋ 1/11 Ｎ 3/00 3/00 Ｒ 3/40 3/40 Ｋ (72)発明者 山根 茂 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 中村 眞治 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 菰田 英明 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 岸本 邦雄 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5E317 AA24 BB01 BB03 BB11 CC17 CC25 CC53 CD05 CD25 CD31 CD32 GG11 5E346 AA02 AA12 AA15 AA16 AA22 AA43 BB01 CC04 CC05 CC08 CC31 DD02 DD32 EE02 EE06 EE12 EE13 EE19 FF18 FF35 FF36 GG15 GG19 GG27 GG28 HH07

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】 貫通導通孔と前記貫通導通孔を除く両面
    に接着層を備えた基材と、前記基材の接着層上に回路パ
    ターンを形成した両面の回路基板とで積層構成され、最
    外層に回路パターンを有し、かつ層間接続構造を備えた
    多層の回路基板。
  2. 【請求項２】 両面の回路基板の回路パターンが形成さ
    れていない接着層上に平滑層を形成した請求項１に記載
    の回路基板。
  3. 【請求項３】 基材は、非圧縮性であることを特徴とす
    る請求項１に記載の回路基板。
  4. 【請求項４】 基材は、無機材料または芳香族ポリアミ
    ドを主材料とする織布あるいは不織布と熱硬化性樹脂と
    の複合材を加熱加圧して硬化したものであることを特徴
    とする請求項１に記載の回路基板。
  5. 【請求項５】 接着層は、半硬化状態で形成されてお
    り、積層構成時に本硬化状態となることを特徴とする請
    求項１に記載の多層の回路基板。
  6. 【請求項６】 非圧縮性の基材の両面に接着層を形成す
    る工程と、前記基材に貫通孔を設け、その貫通孔に導電
    性ペーストを充填して貫通導通孔を有する絶縁基材を形
    成する工程と、前記絶縁基材の両面に金属はくを重ねて
    加熱加圧する工程と、回路パターンを形成する工程から
    なる回路基板の製造方法。
  7. 【請求項７】 非圧縮性の基材は、無機材料を主材料と
    する織布あるいは不織布と熱硬化性樹脂との複合材を加
    熱加圧して硬化して形成することを特徴とする請求項６
    に記載の回路基板の製造方法。
  8. 【請求項８】 接着層の形成は、接着剤層を有する離型
    フィルムを非圧縮性の基材の両面に張り合わせて形成す
    ることを特徴とする請求項６に記載の回路基板の製造方
    法。
  9. 【請求項９】 請求項８に記載の接着剤層を有する離型
    フィルムは、貫通孔に導電性ペーストを充填した後に、
    接着剤層のみを基材上に接着層として残す形態で剥離す
    ることにより貫通導通孔を有する絶縁基材を形成するこ
    とを特徴とする請求項６に記載の回路基板の製造方法。
  10. 【請求項１０】 接着層は、半硬化状態で形成すること
    を特徴とする請求項６に記載の回路基板の製造方法。
  11. 【請求項１１】 請求項６に記載の貫通導通孔を有する
    絶縁基材と回路基板の複数枚を、前記絶縁基材が最外層
    に配置されるように交互に位置決めして重ねる工程と、
    その両面に金属はくを挟持する工程と、全面を加熱加圧
    する工程と、前記金属はくに回路パターンを形成する工
    程からなる回路基板の製造方法。
  12. 【請求項１２】 請求項６または請求項１１に記載の回
    路基板の製造方法を用いて形成した回路基板の両側に、
    非圧縮性の基材の両面に接着層を形成した絶縁基材を位
    置決め載置し、最外面に接着剤層を有する離型フィルム
    を接着する工程と、前記非圧縮性の基材に未貫通孔を形
    成する工程と、前記非貫通孔に導電性ペーストを充填す
    る工程と、離型フィルムを接着剤層のみを前記基材上に
    接着層として残す形態で剥離する工程と、その最外面に
    金属はくを挟持する工程と、それらを加熱加圧する工程
    と、前記金属はくを加工して回路パターンを形成する工
    程からなる回路基板の製造方法。
  13. 【請求項１３】 離型フィルムの厚みで導電性ペースト
    の突出量を制御することを特徴とする請求項８、請求項
    ９及び請求項１２に記載の回路基板の製造方法。
  14. 【請求項１４】 突出した導電性ペーストを圧縮して回
    路基板の表裏を電気的に接続する請求項１３に記載の回
    路基板の製造方法。
  15. 【請求項１５】 接着層の厚みを５〜１５μｍとした請
    求項６に記載の回路基板の製造方法。
  16. 【請求項１６】 両面の表裏の接着層の厚さが異なる請
    求項６に記載の回路基板の製造方法。
  17. 【請求項１７】 接着層を形成する前に非圧縮性の基材
    表面を粗化することを特徴とする請求項６に記載の回路
    基板の製造方法。
  18. 【請求項１８】 非圧縮性の基材は、残留応力を除去し
    たものであることを特徴とする請求項６に記載の回路基
    板の製造方法。
  19. 【請求項１９】 残留応力の除去手段として非圧縮性の
    基材を構成する樹脂のＴｇ以上の温度で熱処理した請求
    項１８に記載の回路基板の製造方法。
  20. 【請求項２０】 請求項６に記載の両面の回路基板の回
    路パターンが形成されていない接着層上に平滑層を形成
    する工程を備えた請求項１１及び請求項１２に記載の回
    路基板の製造方法。
  21. 【請求項２１】 平滑層は、樹脂を硬化することにより
    形成することを特徴とする請求項２０に記載の回路基板
    の製造方法。
  22. 【請求項２２】 平滑層は、樹脂を半硬化することによ
    り形成することを特徴とする請求項２０に記載の回路基
    板の製造方法。
JP2000247332A 2000-08-17 2000-08-17 回路基板とその製造方法 Pending JP2002064270A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000247332A JP2002064270A (ja) 2000-08-17 2000-08-17 回路基板とその製造方法
TW090114456A TWI241875B (en) 2000-08-17 2001-06-14 Circuit board and method of manufacturing same
CN01123148.3A CN1261007C (zh) 2000-08-17 2001-07-10 线路板及其制造方法
EP01119121.0A EP1180920B1 (en) 2000-08-17 2001-08-08 Method of manufacturing a circuit board
US09/928,966 US6700071B2 (en) 2000-08-17 2001-08-14 Multi-layer circuit board having at least two or more circuit patterns connected
US10/648,187 US6993836B2 (en) 2000-08-17 2003-08-27 Circuit board and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000247332A JP2002064270A (ja) 2000-08-17 2000-08-17 回路基板とその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006172146A Division JP4622939B2 (ja) 2006-06-22 2006-06-22 回路基板の製造方法

Publications (1)

Publication Number Publication Date
JP2002064270A true JP2002064270A (ja) 2002-02-28

Family

ID=18737447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000247332A Pending JP2002064270A (ja) 2000-08-17 2000-08-17 回路基板とその製造方法

Country Status (5)

Country Link
US (2) US6700071B2 (ja)
EP (1) EP1180920B1 (ja)
JP (1) JP2002064270A (ja)
CN (1) CN1261007C (ja)
TW (1) TWI241875B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006231640A (ja) * 2005-02-23 2006-09-07 Matsushita Electric Works Ltd プリント配線板用絶縁材料及びプリント配線板の製造方法
WO2006118141A1 (ja) * 2005-04-28 2006-11-09 Matsushita Electric Industrial Co., Ltd. 多層配線基板およびその製造方法
KR100688706B1 (ko) * 2005-12-16 2007-03-02 삼성전기주식회사 인쇄회로기판의 제조방법
JP2008108986A (ja) * 2006-10-26 2008-05-08 Matsushita Electric Works Ltd 導通接続シート及びその製造方法並びにプリント配線板
JP2008130592A (ja) * 2006-11-16 2008-06-05 Hitachi Chem Co Ltd プリント配線基板の製造方法及び多層プリント配線板の製造方法
JP2012094815A (ja) * 2010-07-14 2012-05-17 Samsung Electro-Mechanics Co Ltd プリント基板およびその製造方法
JP2013239528A (ja) * 2012-05-14 2013-11-28 Seiko Epson Corp 基板の製造方法、基板、電子デバイスおよび電子機器
JP2014090110A (ja) * 2012-10-31 2014-05-15 Kyocer Slc Technologies Corp 配線基板の製造方法
US8756804B2 (en) 2010-09-29 2014-06-24 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing printed circuit board

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7186617B2 (en) * 2003-07-08 2007-03-06 Samsung Electronics Co., Ltd. Methods of forming integrated circuit devices having a resistor pattern and plug pattern that are made from a same material
JP3987521B2 (ja) * 2004-11-08 2007-10-10 新光電気工業株式会社 基板の製造方法
US7828924B2 (en) * 2005-12-12 2010-11-09 Panasonic Corporation Intermediate material for manufacturing circuit board and method for manufacturing circuit board using such intermediate material
US20100300734A1 (en) * 2009-05-27 2010-12-02 Raytheon Company Method and Apparatus for Building Multilayer Circuits
US8510936B2 (en) * 2009-12-29 2013-08-20 Subtron Technology Co., Ltd. Manufacturing method of package carrier
JP2011258838A (ja) * 2010-06-10 2011-12-22 Fujitsu Ltd 積層回路基板、接着シート、積層回路基板の製造方法および接着シートの製造方法
US20120012378A1 (en) * 2010-07-14 2012-01-19 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
CN101976716A (zh) * 2010-10-21 2011-02-16 光颉科技股份有限公司 基板通孔的导电方法
US8472207B2 (en) * 2011-01-14 2013-06-25 Harris Corporation Electronic device having liquid crystal polymer solder mask and outer sealing layers, and associated methods
JP6081693B2 (ja) * 2011-09-12 2017-02-15 新光電気工業株式会社 配線基板及び配線基板の製造方法
US9040837B2 (en) * 2011-12-14 2015-05-26 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
CN103311692A (zh) * 2013-06-27 2013-09-18 刘腾飞 一种连接器
JP2016219452A (ja) * 2015-05-14 2016-12-22 富士通株式会社 多層基板及び多層基板の製造方法
US9786977B2 (en) * 2015-12-10 2017-10-10 Teradyne, Inc. Pocketed circuit board
US10446356B2 (en) 2016-10-13 2019-10-15 Sanmina Corporation Multilayer printed circuit board via hole registration and accuracy

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4967314A (en) * 1988-03-28 1990-10-30 Prime Computer Inc. Circuit board construction
US5072075A (en) * 1989-06-28 1991-12-10 Digital Equipment Corporation Double-sided hybrid high density circuit board and method of making same
JP2510747B2 (ja) * 1990-02-26 1996-06-26 株式会社日立製作所 実装基板
JP2767645B2 (ja) * 1990-03-07 1998-06-18 富士通株式会社 多層配線基板の製造方法
US5200580A (en) * 1991-08-26 1993-04-06 E-Systems, Inc. Configurable multi-chip module interconnect
US5315072A (en) * 1992-01-27 1994-05-24 Hitachi Seiko, Ltd. Printed wiring board having blind holes
US5259110A (en) * 1992-04-03 1993-11-09 International Business Machines Corporation Method for forming a multilayer microelectronic wiring module
US5276955A (en) * 1992-04-14 1994-01-11 Supercomputer Systems Limited Partnership Multilayer interconnect system for an area array interconnection using solid state diffusion
US5245135A (en) * 1992-04-20 1993-09-14 Hughes Aircraft Company Stackable high density interconnection mechanism (SHIM)
JP2601128B2 (ja) * 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
JP3087152B2 (ja) * 1993-09-08 2000-09-11 富士通株式会社 樹脂フィルム多層回路基板の製造方法
JP2587596B2 (ja) * 1993-09-21 1997-03-05 松下電器産業株式会社 回路基板接続材とそれを用いた多層回路基板の製造方法
JP2768236B2 (ja) 1993-10-08 1998-06-25 松下電器産業株式会社 多層基板の製造方法
JP3207663B2 (ja) * 1994-03-22 2001-09-10 松下電器産業株式会社 プリント配線基板及びその製造方法
JP3104541B2 (ja) * 1994-09-05 2000-10-30 松下電器産業株式会社 プリント配線板の製造方法
JPH08316598A (ja) * 1995-05-16 1996-11-29 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
CA2196024A1 (en) * 1996-02-28 1997-08-28 Craig N. Ernsberger Multilayer electronic assembly utilizing a sinterable composition and related method of forming
JP3230727B2 (ja) * 1996-08-08 2001-11-19 松下電器産業株式会社 多層プリント配線板及びその製造方法
TW410534B (en) * 1997-07-16 2000-11-01 Matsushita Electric Ind Co Ltd Wiring board and production process for the same
JP3014365B2 (ja) * 1997-07-16 2000-02-28 松下電器産業株式会社 配線板、中間接続体、配線板の製造方法および中間接続体の製造方法
JPH11298105A (ja) * 1998-04-07 1999-10-29 Asahi Chem Ind Co Ltd ビアホール充填型プリント基板およびその製造方法
US6720501B1 (en) * 1998-04-14 2004-04-13 Formfactor, Inc. PC board having clustered blind vias
US6565954B2 (en) * 1998-05-14 2003-05-20 Matsushita Electric Industrial Co., Ltd. Circuit board and method of manufacturing the same
SG86345A1 (en) * 1998-05-14 2002-02-19 Matsushita Electric Ind Co Ltd Circuit board and method of manufacturing the same
JP2000156566A (ja) * 1998-11-20 2000-06-06 Matsushita Electric Ind Co Ltd プリント配線基板の製造方法および電子部品実装配線基板の製造方法
TW506242B (en) * 1999-12-14 2002-10-11 Matsushita Electric Ind Co Ltd Multi-layered printed circuit board and method for manufacturing the same
JP3903701B2 (ja) * 2000-08-17 2007-04-11 松下電器産業株式会社 多層回路基板とその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006231640A (ja) * 2005-02-23 2006-09-07 Matsushita Electric Works Ltd プリント配線板用絶縁材料及びプリント配線板の製造方法
JP4534793B2 (ja) * 2005-02-23 2010-09-01 パナソニック電工株式会社 プリント配線板及びプリント配線板の製造方法
WO2006118141A1 (ja) * 2005-04-28 2006-11-09 Matsushita Electric Industrial Co., Ltd. 多層配線基板およびその製造方法
US8076589B2 (en) 2005-04-28 2011-12-13 Panasonic Corporation Multilayer wiring board and its manufacturing method
KR100688706B1 (ko) * 2005-12-16 2007-03-02 삼성전기주식회사 인쇄회로기판의 제조방법
JP2008108986A (ja) * 2006-10-26 2008-05-08 Matsushita Electric Works Ltd 導通接続シート及びその製造方法並びにプリント配線板
JP2008130592A (ja) * 2006-11-16 2008-06-05 Hitachi Chem Co Ltd プリント配線基板の製造方法及び多層プリント配線板の製造方法
JP2012094815A (ja) * 2010-07-14 2012-05-17 Samsung Electro-Mechanics Co Ltd プリント基板およびその製造方法
US8756804B2 (en) 2010-09-29 2014-06-24 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing printed circuit board
JP2013239528A (ja) * 2012-05-14 2013-11-28 Seiko Epson Corp 基板の製造方法、基板、電子デバイスおよび電子機器
JP2014090110A (ja) * 2012-10-31 2014-05-15 Kyocer Slc Technologies Corp 配線基板の製造方法

Also Published As

Publication number Publication date
US20040035604A1 (en) 2004-02-26
CN1261007C (zh) 2006-06-21
US20020189856A1 (en) 2002-12-19
CN1339941A (zh) 2002-03-13
EP1180920A3 (en) 2005-12-07
EP1180920B1 (en) 2013-11-27
EP1180920A2 (en) 2002-02-20
US6993836B2 (en) 2006-02-07
US6700071B2 (en) 2004-03-02
TWI241875B (en) 2005-10-11

Similar Documents

Publication Publication Date Title
JP2002064270A (ja) 回路基板とその製造方法
WO2001045478A1 (fr) Carte a circuit imprime multicouche et procede de production
JP5098646B2 (ja) 回路基板の製造方法
JP3903701B2 (ja) 多層回路基板とその製造方法
JP4075673B2 (ja) 多層プリント配線板用銅張り積層板、多層プリント配線板、多層プリント配線板の製造方法
JP2006203148A (ja) 多層プリント配線板の製造方法及び多層プリント配線板
JP4348815B2 (ja) プリント配線基板の製造方法
WO2002034023A1 (fr) Procede de production d"une carte de circuits imprimes, carte de circuits imprimes, et materiau pour carte de circuits imprimes
JP2006313932A (ja) 多層回路基板とその製造方法
JP2003023248A (ja) 多層フレキシブル配線回路基板およびその製造方法
JP2991032B2 (ja) 多層基板の製造方法
WO2004064465A1 (ja) 回路基板およびその製造方法
JP3738536B2 (ja) プリント配線基板の製造方法
JP3956667B2 (ja) 回路基板およびその製造方法
JP3705370B2 (ja) 多層プリント配線板の製造方法
JP3231537B2 (ja) 多層基板の製造方法
JP4684454B2 (ja) プリント配線基板の製造方法及びプリント配線基板
JPH11251703A (ja) 回路基板、両面回路基板、多層回路基板及び回路基板の製造方法
JP4622939B2 (ja) 回路基板の製造方法
JP3895017B2 (ja) プリント配線板の製造における埋込型表面バイアホールの形成方法
JP2001308521A (ja) 多層回路基板の製造方法
JP2008235640A (ja) 回路基板と回路基板の製造方法
JP3840953B2 (ja) 回路基板およびその製造方法
JP2002314222A (ja) プリント配線基板及びその製造方法
JP2004221237A (ja) 回路基板の製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060523

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060622

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060728

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060825