CN1339941A - 线路板及其制造方法 - Google Patents

线路板及其制造方法 Download PDF

Info

Publication number
CN1339941A
CN1339941A CN01123148.3A CN01123148A CN1339941A CN 1339941 A CN1339941 A CN 1339941A CN 01123148 A CN01123148 A CN 01123148A CN 1339941 A CN1339941 A CN 1339941A
Authority
CN
China
Prior art keywords
base material
wiring board
adhesive layer
circuitous pattern
metal forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01123148.3A
Other languages
English (en)
Other versions
CN1261007C (zh
Inventor
竹中敏昭
西井利浩
山根茂
中村真治
菰田英明
岸本邦雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1339941A publication Critical patent/CN1339941A/zh
Application granted granted Critical
Publication of CN1261007C publication Critical patent/CN1261007C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/066—Transfer laminating of insulating material, e.g. resist as a whole layer, not as a pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一种线路板及其制造方法,包括:在两面具有薄膜材料并中介有粘合层的非压缩性基材上开设通孔的工序;在该通孔内充填导电性糊剂的工序;从基材剥离所述薄膜材料的工序;在金属箔与所述基材两面叠合后进行加热加压使粘合层固化、将金属箔与基材粘合、使基材两面相互电气性连接的工序;加工所述金属箔形成电路图形的工序,从而可获得具有稳定连接电阻的线路板。

Description

线路板及其制造方法
技术领域
本发明涉及一种至少由2层以上的电路图形连接而成的多层线路板及其制造方法。
背景技术
近年来，随着电子设备的小型化和高密度化，在产业用和民用领域中，强烈地希望线路板的多层化。
在这种多层线路板中，要求开发新的内路孔(ィンナビアホ-ル)连接多层电路图形间的连接方法以及具有高可靠性结构的线路板。这种线路板的制造方法已有特开平6-268345号公报的提案，它是一种具有新的、采用导电性糊剂连接内路孔的结构的高密度线路板的制造方法。下面说明该传统的线路板的制造方法。
下面说明传统的多层线路板具有四层电路图形的线路板的制造方法。
首先说明作为多层线路板的基体的双面线路板的制造方法。
图7为传统的内层用的双面线路板制造方法的工序剖视图。
在图7中，基材由层压片21作成。该层压片21具有250mm见方、厚度约150μm形状。例如，所述层压片21可由芳族聚酰胺材纤维纺制的无纺布，及在该无纺布中含浸热固化性环氧树脂组成的复合材料所制成。离型薄膜22a、22b具有塑料薄膜和在其薄膜单面涂布的Si系脱模剂，该离型薄膜22a、22b厚约16μm。塑料薄膜可使用聚对苯二甲酸乙二醇酯。
层压片21和离型薄膜22a、22b的贴合方法已有特开平7-106760号公报公开，它是一种采用层叠装置熔融层压片21的树脂成分后，将离型薄膜22a、22b连续性粘合的方法。
在贴合的层压片21和离型薄膜22a、22b上形成有通孔23。将导电性糊剂24充填在该通孔23内。在层压片21的两面具有厚度16μm的铜等金属箔25a、25b。导电性糊剂24与金属箔25a、25b电气连接。
在图7中，(a)将离型薄膜22a、22b与层压片21的两面粘合。(b)贴合的离型薄膜22a、22b利用激光加工法等，在层压片21的所定部位上形成通孔23。
其次，(c)将导电性糊剂24充填在通孔23内。导电性糊剂24充填的方法是，将具有通孔23的层压片21设置在印刷机(未图示)的工作台上，从离型薄膜22a上直接印刷导电性糊剂24。此时，离型薄膜22a、22b具有印刷掩蔽和防止层压片21污染二者的作用。
其次，(d)从层压片21的两面将离型薄膜22a、22b剥去。
其次，(e)将金属箔25a、25b叠合在层压片21的两面。并且，将叠合的金属箔25a、25b和层压片21放在真空中、温度约200℃、压力约4MPa条件下加热加压1小时。
由此，(f)层压片21的厚度被压缩，厚度(t2)约为100μm。同时，层压片21与金属箔25a、25b相互粘合，通过充填在所定位置上的通孔23内的导电性糊剂24，使设置在表面的金属箔25a和设置在背面的金属箔25b相互电气连接。
然后，有选择地腐蚀两面的金属箔25a、25b，在两面形成电路图形31a、31b。由此，可制造双面线路板。
图8为传统的多层线路板制造方法的工序剖视图，该多层线路板具有四层基板。
在图8(a)中，准备由图4(a)至(g)制造的具有电路图形31a、31b的双面线路板40和由图7(a)至(d)制造的在通孔23内充填导电性糊剂24的层压片21a、21b。
其次，如图8(b)所示，按照金属箔25b、层压片21b、内层用的双面线路板40、层压片21a、金属箔25a的顺序依次叠合。
其次，将叠合的层叠体放在真空中、温度约200℃、压力约4MPa条件下加热加压1小时，使21a、21b固化。由此，如图8(c)所示，层压片21a、21b的厚度(t2)被压缩为100μm，双面线路板40与金属箔25a、25b相互粘合。通过导电性糊剂24，使金属箔25a、25b内路孔连接。其次，如图8(d)所示，有选择地腐蚀两面的金属箔25a、25b，形成电路图形32a。32b。由此，可制造具有四层的双面线路板。
然而，在上述的传统线路板的制造方法中，通过对半固化状态的树脂构成的层压片进行加热加压，在金属箔与层压片粘合的同时，使层压片固化。在此场合，一般来讲，在加热加压时，为了抵消层压片厚度的偏差，通过缓冲垫进行加压。然而，因层压片中含有的树脂量和树脂流动性的偏差，在加热加压时会使外周的树脂流动过多，难以对基材的中央部施加压力，故导电性糊剂不能充分压缩。结果产生连接电阻变动的问题。
发明概述
本发明的多层线路板包括；
(a)具有第1基材、设置在所述第1基材上的多个第1贯通导电体、设置在所述第1基材两面的粘合层、设在所述粘合层表面的第1电路图形及第2电路图形的双面线路板；
其中，所述第1电路图形与所述第2电路图形通过所述多个第1贯通导电体相互电气性连接，
(b)具有第2基材、设置在所述第2基材上的多个第2贯通导电体、设置在所述第2基材两面的第1粘合层和第2粘合层的中间基材；
其中，所述第1粘合层和所述第2粘合层设置在除所述多个第2贯通导电体以外的所述基材的两面，
所述中间基材设置在所述第1电路图形和所述第2电路图形中至少一个表面。
采用上述结构，可使设置在各自电路图形间的多个贯通导电体的连接电阻均一，结果，可制造具有稳定连接电阻的线路板。
本发明的线路板的制造方法包括：
(a)中间基材的制造工序
所述中间基材的制造工序具有：
(I)作成具有非压缩性的基材的工序，
(II)在所述基材两面各自的面形成粘合层的工序，
(III)在所述基材上形成多个通孔的工序，
(IV)将导电性糊剂充填在所述多个通孔内的工序；
(b)双面线路板的制造工序
所述双面线路板的制造工序具有：
(V)将金属箔叠合在所述中间基材两面的各自的面上，并一边加热一边加压的工序，
(VI)加工所述各自的金属箔、形成第1电路图形和第2电路图形的工序。
采用上述结构，可使第1电路图形与第2电路图形间电气连接的多个贯通导电体的连接电阻相互均一，结果，可制造具有稳定连接电阻的线路板。
附图的简单说明
图1为本发明实施例的线路板用的双面线路板制造方法的工序剖视图。
图2为本发明实施例的线路板中的第1多层线路板制造方法的工序剖视图。
图3(a)为表示电阻值测定用的线路板剖视图。
图3(b)为其俯视图。
图3(c)为本发明一实施例的线路板用的、表示双面线路板的基材位置上的链式(チェ-冫)电阻值的特性图。
图4为本发明一实施例的线路板用的、表示粘合层的树脂量与电阻值关系的特性图。
图5为本发明实施例的线路板的第2多层线路板制造方法的工序剖视图。
图6为本发明实施例的线路板的第3多层线路板制造方法的工序剖视图。
图7为传统例的线路板用的双面线路板制造方法的工序剖视图。
图8为传统例的多层线路板制造方法的工序剖视图。
发明的详细说明
本发明的多层线路板包括：
(a)具有第1基材、设置在所述第1基材上的多个第1贯通导电体、设置在所述第1基材两面的粘合层、设在所述粘合层表面的第1电路图形和第2电路图形的双面线路板：
其中，所述第1电路图形与所述第2电路图形通过所述多个第1贯通导电体相互电气连接，
(b)具有第2基材、设置在所述第2基材上的多个第2贯通导电体、设置在所述第2基材的两面的第1粘合层和第2粘合层的中间基材；
其中，所述第1粘合层和所述第2粘合层设置在除所述多个所述第2贯通导电体以外的所述基材的两面，
所述中间基材设置在所述第1电路图形和所述第2电路图形中至少一个表面。
较好的是，使所述第1粘合层和所述第2粘合层中至少一个与所述粘合层相互粘合，使所述中间基材与所述两面基板相互粘合。
较好的是，本发明的多层线路板再具有：
(c)设置在所述中间基材表面的又一电路图形，其中，所述又一图形通过所述多个第2贯通导电体，与所述第1电路图形和所述第2电路图形中的至少一个电气连接。
本发明的线路板的制造方法包括：
(a)中间基材的制造工序，所述中间基材的制造工序具有：
(I)作成具有非压缩性的基材的工序，
(II)在所述基材两面的各自的面形成粘合层的工序，
(III)在所述基材上形成多个通孔的工序，
(IV)将导电性糊剂充填在所述多个通孔内的工序；
(b)双面线路板的制造工序
所述双面线路板的制造工序具有：
(V)将金属箔叠合在所述中间基材两面的各自的面上，并一边加热一边加压的工序，
(VI)加工所述各自的金属箔、形成第1电路图形和第2电路图形的工序。
较好的是，所述中间基材的制造工序包括：
为使所述导电性糊剂形成从所述粘合层表面凸出的凸出部，将所述导电性糊剂充填在所述通孔内的工序，
在所述工序(V)中，所述导电性糊剂的所述凸出部被各自的金属箔压缩，通过所述通孔中的所述导电性糊剂，使设置在所述中间基材两面的各自所述金属箔相互电气性连接。
采用该方法，可使加热加压时的树脂流动稳定。结果是可制造稳定的连接电阻的线路板。
本发明一实施例的线路板的制造方法包括：
在两面具有薄膜材料并中间设有粘合层的非压缩性基材上开设通孔的工序；
在该通孔内充填导电性糊剂的工序；
从基材将所述薄膜材料剥离的工序；
将金属箔与所述基材两面叠合后加热加压，使粘合层固化、将金属箔与基材粘合、使基板两面电气连接的工序；
加工所述金属箔、形成电路图形的工序。
采用这种方法，在加热加压时，只有基材的变形部分成为粘合层。因此，可减少基材外周的树脂流量，导电性糊剂可均一加压。结果是可制造具有稳定连接电阻的线路板。
较好的是，所述基材具有非压缩性。由此，与采用半固化状态树脂构成的层压片相比，可提高基材的强度，减小线路板制造工序中因粘合层树脂固化时的压力引起变形的应力，提高路径(ランド)和凸缘(ビア)的一致性。
本发明一实施例的线路板的制造方法包括：
将具有贯通导孔的绝缘基材和多块线路板作相互交替状定位、重叠，使所述绝缘基材设置在最外层的定位叠合工序；
将金属箔夹持在该两面的工序；
对整个面进行加热加压的工序；
在所述金属箔上形成电路图形的工序。
采用这种方法，使连接电阻稳定，可制造提高路径和凸缘一致性的线路板。
较好的是，所述基材具有非压缩性。该基材是一种无机材料或以芳族聚酰胺为主材料的织布或无纺布和热固化性树脂的复合材料。该复合材料加热加压后固化。采用这种结构，可提高基材的非压缩性。并且通过选择具有优良激光加工性能的材料，可使线路板高密度化，提高布线收容性，可制造具有优良的物理、环境特性的线路板。
较好的是，具有至少二层以上电路图形的线路板为一种预先作层间连接的线路板。可根椐离型薄膜或薄膜材料的不同厚度来控制导电性糊剂的凸出量。由此，即使基材的厚度有了变化，也能稳定地压缩导电性糊剂。结果是可获得稳定的连接电阻。
较好的是，粘合层的树脂流动小。粘合层的厚度较好的是，约5～16μm范围。由此，可减小通孔的电阻值偏差。
至少具有二层以上电路图形、并在电路图形凹部未形成有平滑层的线路板中，其表里粘合层的厚度不一样，只有与电路图形凹部粘合的粘合层的厚度大。即，各自设置在所述基材两面的粘合层具有相互不同的厚度。采用这种结构，可将多层化时的树脂流量控制到最小限度。从而，使连接电阻稳定化。
较好的是，作成所述具有非压缩性的基材的工序还包括：在形成所述粘合层之前将所述基材表面粗化的工序。即，使非压缩性基材的表面粗化，然后形成粘合层。由此，利用投锚效果来提高基材与粘合层的粘接强度。
较好的是，作成所述具有非压缩性的基材的工序还包括：消除残留应力的工序。即，在消除了制造具有非压缩性的基材时的残留应力状态下使用。由此，可除去非压缩性基材的偏斜，并可提高路径和凸缘一致性。
作成具有所述非压缩性的基材的工序还包括：在所述基材中含有的树脂的玻璃转移温度状态下对所述基材进行热处理的工序。由此，可消除所述基材的残留应力。
较好的是，线路板的制造方法还包括：
(w)在所述双面线路板的所述第1电路图形和所述第2电路图形中至少一个电路图形凹部的所述粘合层上设置平滑层的工序。
即，在未形成有电路图形的粘合层上设置平滑层。由此，不再需要在未形成电路图形的凹部嵌入用的树脂量，可减少粘合层的树脂量，减小加热加压时的基材外周树脂的流量。结果是可获得稳定的连接电阻。
较好的是，平滑层由固化树脂或半固化树脂形成。
下面参照图1至图6说明本发明典型的实施例。
典型实施例1
对本发明的线路板制造方法的第1实施形态进行说明。
图1为本发明一实施例的线路板用的双面线路板制造方法的工序剖视图。图2为本发明一实施例的线路板中的多层线路板制造方法的工序剖视图。
首先，说明多层线路板用的双面线路板的制造方法。
在图1中，基材1具有250mm见方、厚度约80μm的非压缩性。例如，可采用具有无纺布的芳族聚酰胺纤维及其在该无纺布中含浸的热固化性环氧树脂的复合材料作成。
作成基材1的第1种方法是一边用金属箔将所述复合材料两面贴住，一边对复合材料进行加热加压。由此，使热固化性环氧树脂固化，将金属箔粘贴在基材上。然后，经过腐蚀处理将其粘贴的金属箔除去。
该第1种方法较好的是，对夹有所述复合材料的金属箔表面预先粗面化。由此，在经过腐蚀处理除去金属箔后的基材1的两面形成粗糙面。这样，如后所述可提高基材1与粘合层2的粘接强度。
作成基材1的第2种方法是，采用耐热性薄膜将所述复合材料的两面贴住，同时对复合材料进行加热加压。然后，将耐热性薄膜剥离。耐热性薄膜可使用如特氟隆和聚酰亚胺的薄膜等。
在如此作成的基材1的两面，通过粘合层2与剥离薄膜3贴合。即，在图1(a)中，离型薄膜3通过粘合层2被贴合在基材1的两个面上。
粘合层2可使用如B等级状态的热固化性环氧树脂，厚度约10μm。
离型薄膜3由塑料薄膜和在该薄膜的一个面上涂有的Si系脱模剂组成，厚度约16μm。塑料薄膜例如可使用聚对苯二甲酸乙二醇酯。
离型薄膜3的厚度虽为16μm，但可根据基板1的厚度来改变离型薄膜3的厚度。
设置粘合层2的第1种方法是在离型薄膜3的表面设置粘合层2。例如，利用滚涂器等将经过丁酮等的溶剂稀释到所定粘度的含有环氧树脂的粘接剂涂在离型薄膜3上，再使涂敷后的粘接剂干燥。由此，将粘合层2设置在离型薄膜3的表面。
设置粘合层2的另一种方法是在基材1的两面设置粘合层2。例如，利用旋转式涂料机和浸渍法等将经过丁酮等的溶剂稀释到所定粘度的含有环氧树脂的粘接剂在基材1的两面涂敷一这厚度，再使涂敷后的粘接剂干燥。由此，将粘合层2设置在基材1的两面。
上述两种方法都是使用层合装置，通过将粘合层溶化使非压缩性基材1与离型薄膜3相互粘接贴合的。
在图1(b)中，在贴合的基材1与剥离薄膜3上形成有通孔4。较好的是，在所定位置上形成1多个通孔4。即，在通过粘合层2与离型薄膜3粘合的材1两个面上的所定位置，采用激光加工法等形成通孔4或者采用钻头等形成通孔4。
其次，在图1(c)中，在通孔4内充填导电性湖剂5。例如，将具有通孔4的基材1放在印刷机(未图示)的工作台上，直接从离型薄膜3上印刷导电性糊剂5。此时，离型薄膜3起着印刷掩蔽和防止基材1污染的作用。
导电性糊剂5含有导电性的填缝料和树脂。例如，导电性填缝料可使用平均粒径2μm的铜粉末，树脂可使用热固化型环氧树脂(无溶剂型)和固化剂。固化剂较好的是，酸酐系固化剂。例如，用3个轧辊将热固化型环氧树脂12.5重量％和酸酐系固化剂2.5重量％搅拌后作成导电性糊剂5。
较好的是，通孔4具有多个，在将导电性糊剂5分别充填到通孔4中时，使用的是根据基材1厚度可任意改变厚度的离型薄膜3。由此，可将各自的导电性糊剂5的压缩率保持一定。
其次，如图1(d)所示，从基材1上剥离离型薄膜3。然后，在粘合层2的表面形成凸出状的相等于离型薄膜3厚度的导电性糊剂5。这样来制成中间基材10。即，中间基材10具有基材1、设在基材两面的粘合层2和设置在通孔中的导电性糊剂5。
接着，准备第1金属箔6a和第2金属箔6b。这些金属箔可使用铜，铜箔具有约300mm见方、厚度12μm的形状。
如图1(e)所示，将第1金属箔6a和第2金属箔6b与基材1的两面叠合，然后在真空中或惰性气体中，加热加压到温度约200℃、压力约4Mpa条件下放置1小时。由此，使粘合层2固化，基材1与金属箔6a、6b粘合。同时，一边压缩凸出的导电性糊剂一边使导电性糊剂固化，形成贯通导电体5a。这样，设置在基材1两面的第1金属箔6a通过通孔4中形成的贯通导电体5a，与第2金属箔6b电气连接。
然后，如图1(f)所示，通过有选择地使第1金属箔6腐蚀，形成第1电路图形7a。同样，通过有选择地使第2金属箔6b腐蚀，形成第2电路图形7b。由此来作成双面线路板20。
下面，结合图2说明如此作成的使用双面线路板的多层线路板制造方法。
图2为表示多层线路板制造方法的工序剖面图。
如图2(a)所示，准备双面线路板20、第1中间基材10a和第2中间基材10b。
双面线路板20按照上述图1所示的工序制造。第1电路图形7a通过粘合层2，设置在基材1的第1面上。第2电路图形7b通过粘合层2，设置在基材1的第2面上。第1、第2电路图形7a、7b通过设置在通孔中的贯通导电体5，相互电气连接。
准备第1中间基材10a和第2中间基材10b。这些中间基材10a、10b的结构大致与上述图1(d)所示的中间基材10相同。即，第1、第2中间基材10a、10b分别具有基材1、设置在基材两面的第1粘合层2a和第2粘合层2b、设置在通孔中的导电性糊剂5。但第1、第2粘合层2a、2b的厚度各不一样。各自的导电性糊剂5a、5分别从粘合层2a、2b的表面凸出。各自的粘合层2a、2b较好的是，采用B等级状态的树脂，其厚度在约10-15μm范围，含有环氧树脂等的热固化性树脂。B等级状态的含义是指热固化性树脂的半固化状态。
在图2(a)中，第1电路图形7a和第2电路图形7b的厚度为12μm。第1粘合层2a的厚度约为15μm，第2粘合层2b的厚度约为10μm。
其次，如图2(b)所示，按照第4金属箔6d、第2中间基材10b、双面线路板20、第1中间基板10a、第3金属箔6c的顺序进行定位叠合。
第3金属箔6c与第1中间基材10a的第2粘合层2b叠合，第1粘合层2a与双面线路板20的第1电路图形7a叠合。第4金属箔6d与第2中间基材10b的第2粘合层2b叠合，第2中间基材10b的第1粘合层2a与双面线路板20的第2电路图形7b叠合。即，厚度大的第1粘合层2a与双面线路板20叠合，厚度小的第2粘合层2b与金属箔6c、6d叠合。由于厚度大的第1粘合层2a与双面线路板20叠合，因此，各自的第1粘合层2a可嵌入第1电路图形7a与第2电路图形7b的凹部。
其次，如图2(c)所示，这些叠合的构件在真空中或惰性气体中，在温度约200℃、压力约4Mpa的状态下一边加热1小时一边进行加压。由此，从粘合层2a、2b凸出的各自导电性糊剂5被压缩固化，并形成贯通导电体5a。同时，各自的粘合层2a、2b固化。这样，在双面线路板20分别与金属箔6c、6d粘合的同时，各自的电路图形7a、7b通过贯通导电体5a，分别与金属箔6c、6d通过内路孔(ィンナビアホ-ル)连接。然后，在各自的第1粘合层2a被嵌入第1、第2电路图形7a、7b的凹部的状态下制造层叠体。
接着，如图2(d)所示，有选择地将设置在层叠体两面的金属箔6c、6d腐蚀，形成第3电路图形8a和第4电路图形8b。这样，可制成具有四层电路图形的多层线路板30。
可使用上述方法制造的多层线路板30，并使用所需数量的中间基材，按上述相同的方法使这些多层线路板30与中间基材层叠，由此制成具有四层以上电路图形的多层线路板，以取代双面线路板。
图3(a)表示测定线路板电阻值用的线路板剖面图。图3(b)为俯视图。图3(c)表示由上述典型的实施例制成的双面线路板与传统制造方法制成的双面线路板的基材位置上的链式电阻值(连接电阻值)。
传统的制造方法如图7所示，是一种采用层压片材料在基板上形成电路图形的方法。
如图3(c)所示，采用具有大量树脂的层压片材料制造的传统线路板它的基材的中央部电阻值大，基材的端部电阻值小。传统的线路板中央部的基材厚度大于端部约10μm。因此，在加热加压层压片时，基材端部的树脂流量不均匀，或者因层压片本身被压缩，施加在基材上的压力不均一，因此，线路板的不同位置，电阻值不均一。
反之，采用非压缩性的基材的本实施例线路板的电阻值，在线路板的所有位置上具有相同的电阻值。并且，本实施例的线路板厚度在所有位置上，具有相同的厚度。
其次，制成具有各种粘合层厚度的线路板，分别测定线路板的连接电阻。测定结果详见图4。即，可以看出粘合层的树脂量对电阻值的影响。对分别具有5μm、10μm、15μm、20μm和30μm粘合层厚度的线路板连接电阻进行了测定。
如图4(a)、图4(b)和图4(c)所示，具有5μm、10μm或15μm厚度粘合层的线路板在所有位置上，具有相同的电阻值。即，连接电阻在线路板的所有位置上，具有均一的电阻值。
反之，如图4(e)所示，具有30μm厚度粘合层的线路板，其中央位置的电阻值大于端部位置。即，连接电阻值因基板的不同位置而不均一。
随着粘合层厚度逐渐加大，基材中央位置的电阻值增大，从而加大了基材厚度的中央位置与端部位置之间的差异。
从这一实验结果中看出，厚度小的粘合层具有均一的连接电阻，以此为佳。即，粘合层的厚度较好的约为5-15μm范围。但若粘合层厚度小于约5μm时，有可能会降低基板1与电路图形6a、6b的粘合性。
按照与上述相同的方法，使用具有四层双面线路板的电路图形的多层线路板，测定了线路板的连接电阻。结果是与上述的双面线路板测定结果一样，粘合层的厚度在约5-15μm范围时，具有均一的连接电阻，并且，随着粘合层的厚度加大，基材中央位置的电阻值增大，从而加大了基材厚度的中央位置与端部位置之间的差异。
在本典型的实施例中，双面线路板的金属箔6a、6b的厚度为12μm，但在使用大于12μm厚度的金属箔制造多层线路板时，较好的是，预先用树脂等嵌入已形成的电路图形7a、7b的凹部，可使表面平坦化。由此，可减小中间基材10a、10b的第1粘合层2的厚度，这是因为可减少具有电路图形7a、7b凹部嵌入功能的第1粘合层2a的树脂成分所需量的缘故。这样，由于减小了第1粘合层2a的厚度，因此可使多层线路板的所有位置上的连接电阻均一。
本实施例用的基材特点是具有非压缩性。由此，可明显减少因线路板制造过程中的加压工序产生的应力所造成的尺寸偏差。例如，本实施例的多层线路板位置上的尺寸偏差比使用具有压缩性基材的传统线路板减少至1/5以下。结果是提高了路径和接合面的一致性。
较好的是，非压缩性的基材具有树脂成分。并且，在前述图1所示工序中，应加热到该树脂成分的玻璃转移温度(Tg)以上。这样，可缓和制作非压缩性基材时产生的残留应力。在线路板的制造过程中，减少因应力造成的尺寸偏差，并可提高路径和接合面的一致性。结果是提高了双面线路板与中间基材的叠合精度。
典型实施例2
下面说明本发明的线路板制造方法的又一典型的实施例。
图5为表示本典型的实施例多层线路板制造方法的工序剖视图，多层线路板具有四层电路图形。
在图5(a)中，准备第1双面线路板20a、第2双面线路板20b和绝缘基板10。双面线路板20a、20b的结构与上述典型实施例1制造的双面线路板20相同。
中间基材10的结构与上述典型实施例1制造的中间基材10相同。即，中间基材10具有非压缩性基材1、设置在该基材1两面的粘合层2a、2b以及设置在通孔中的导电性糊剂5。导电性糊剂5从通孔中凸出。粘合层2a、2b的厚度为10μm，处于B等级的半固化状态。
其次，如图5(b)所示，分别在双面线路板20a、20b的第2电路图形7b的凹部形成平滑部9。平滑层9的表面高度大致与第2电路图形7b的表面一致。
平滑层9使用平滑材料，设置有凹部。平滑材料含有热固性树脂和丁酮等的溶剂，采用挤压等方法涂在凹部，并在约150℃温度中加热2分钟。由此，在挥发溶剂成分的同时，使热固性树脂固化成B等级的半固化状态。这样来设置平滑层9。半固化状态的平滑层9的厚度大致与电路图形7a、7b相同。例如，热固化性树脂可使用环氧树脂。
平滑层9的设置还可采用如下方法。即，涂上厚度大于电路图形7a、7b的环氧树脂。经过加热使环氧树脂固化，然后，研磨固化的环氧树脂，露出电路图形7a、7b的表面。由此，形成与电路图形7a、7b同样高度的平滑层9。平滑层9分别设置在双面线路板20a、20b单一面的第2电路图形一侧。
其次，如图5(c)所示，按照第2双面线路板20b、中间基板10、第1双面线路板20a的顺序依次定位叠合。在此场合，各自的双面线路板20a、20b的具有平滑层9的第2电路图形7a被叠合在中间基材10的背面。
接着，如图5(d)所示，在真空或惰性气体中，在温度约200℃、压力约4Mpa条件下，一边加热1小时一边加压。由此，使中间基材10的粘合层2a、2b和双面线路板20a、20b的平滑层9固化。同时，各自的双面线路板20a、20b与绝缘基板10粘合。
接着，在压缩凸出的导电性糊剂5的同时，使通孔中的导电性糊剂固化，形成贯通导电体5a。双面线路板20a的电路图形7a、7b通过贯通导电体5a，与双面线路板20的电路图形7a、7b和内路孔连接。由此，可制成具有四层电路图形的多层线路板。通过设置在中间基材10两面的粘合层2a、2b，分别与双面线路板20a、20b粘合。各自的电路图形7a、7b通过贯通导电体5a电气连接。
又，使用多个双面线路板20和多个中间基材10，按照上述的相同方法制造具有多个电路图形的多层线路板。在此场合，为使双面线路板成为最外层，将中间基材10夹在层叠的多个双面线路板的中间。此时，在叠合在中间基材上的双面线路板表面设置平滑层7。例如，在位于最外层的双面线路板内侧面设置平滑层，在位于内部的双面线路板的两面设置平滑层。由此，制造具有所需数的电路图形的多层线路板。
对由本典型实施例制成的多层线路板，采用与典型实施例1相同的方法进行连接电阻的测定。其结果可以确认在线路板的所有位置上都具有同样的电阻值。即，在所有位置上均获得了稳定均一的连接电阻。并且，确认了路径和接合面的一致性有所提高。
典型实施例3
下面说明本发明的线路板制造方法的又一典型实施例。
图6为表示典型的实施例多层线路板制造方法的工序剖视图，多层线路板具有四层电路图形。
如图6(a)所示，准备双面线路板20、第1粘合基材30a和第二粘合基材30b。双面线路板20采用与典型的实施例1同样方法制造的双面线路板20，具有基材1、设置在基材1两面的粘合层2，通过粘合层2粘合的第1电路图形7a和第2电路图形7b。各自的电路图形厚度约为12μm。第1、第2电路图形7a、7b通过贯通导电体5a电气连接。粘合基材30具有非压缩性基材1以及设置在该基材1两面的粘合层2、通过粘合层2粘合的第1电路图形7a和第2电路图形7b。各自的电路图形厚度约为12μm。第11、第2线路板7a、7b通过贯通导电体5a电气性连接。粘合基材30具有非压缩性基材1以及设置在该基材1两面的粘合层2a、2b。粘合基材30a、30b具有绝缘基材的功能。各粘合层2a、2b含有厚度约15μm的B等级的环氧树脂。
其次，如图6(b)所示，在双面线路板20的两面大致定位性地层叠第1粘合基材30a和第2粘合基材30b。然后，采用层叠等方法将离型薄膜3设置在粘合基材30a、30b最外面的两面。通过加热熔融粘合层2a、2b，离型薄膜3分别与粘合基材粘合。此时，各粘合基材30a、30b的粘合层2a、2b保持B等级状态。
接着，如图6(c)所示，识别电路图形7a、7b和路径，在确保电路图形7a、7b一致的前提下，采用激光加工法形成非贯通孔14。非贯通孔14到达电路图形7a、7b的表面。在非贯通孔14的底面，采用激光除去粘合层2a的树脂成分，使电路图形7a、7b的金属面显露在非贯通孔14的底面。加工孔用的激光可采用能反射形成电路图形7a、7b的金属的二氧化碳激光等。
然后，如图6(d)所示，将离型薄膜3作为掩蔽，将导电性糊剂5充填在非贯通孔14中。
其次，如图6(e)所示，从该层叠体最外面的两面将剥离薄膜3剥去。在离型薄膜3剥离的状态下，使相等于离型薄膜3厚度的导电性糊剂5从最外面的粘合层2a凸出。
如图6(f)所示，在所述层叠体的两面叠合厚度12μm的金属箔6a、6b。金属箔6a、6b例如可使用铜。
然后，在真空或惰性气体中，在温度200℃、压力约4Mpa条件下加热加压1小时。
由此，如图6(g)所示，各自的接合基材30a、30b的粘合层2a、2b固化，粘合基材30a、30b分别与双面线路板20和各自的金属箔6a、6b粘合。凸出的导电性糊剂5在被压缩在通孔中的同时进行固化，形成贯通导电体5a。结果是各金属箔6a、6b通过在非贯通孔14中形成的贯通导电体5a，分别与内层的电路图形7a、7b进行内路孔连接。
接着，如图6(h)所示，有选择地腐蚀两面的金属箔6a、6b，进一步形成电路图形8a、8b，由此，制成具有四层电路图形的线路板。
如此制造的多层线路板与典型的实施例1一样，在所有位置上具有相同的连接电阻，具有良好稳定的连接电阻。并提高了路径和接合面的一致性。
使用上述的四层线路板，通过实施与上述相同的工序，获得具有六层电路图形的多层线路板，以取代前述的双面线路板20。同样，使用上述的洋层线路板，通过实施与上述相同的工序，获得具有八层电路图形的多层线路板，以取代前述的双面线路板20。
这样，采用本典型的实施例的方法，可制成具有四层以上电路图形的线路板。
在上述典型的实施例1、2、3中，非压缩的基材采用具有电气绝缘性的材料。例如，可使用树脂与填缝料的混合材料或陶瓷材料。填缝料可使用具有机材料和无机材料等的粉末或纤维。
基材较好的是，含有纤维集合体以及在该纤维集合体中含浸的热固化制树脂。
纤维集合体较好的是，使用芳族聚酰胺纤维、陶瓷纤维、玻璃纤维等纤维的无纺布或织布。这些基材已被压缩成形。即，在加压非压缩的基材时，该基材不会被压缩，保持着相同的厚度。
例如，基材较好的是，使用芳族聚酰胺纤维的无纺布与在其无纺布中含浸的热固化性环氧树脂的复合材料，或者玻璃纤维的织物(布)与在其织物中含浸的热固化性环氧树脂的复合材料。
例如，用金属箔一边夹持上述玻璃织物与环氧树脂的复合材料，一边加热加压使这种复合材料成形。然后，通过腐蚀除去金属箔作成基材。使用这种基材，按照前述典型的实施例1相同的方法制造多层线路板。与典型的实施例1一样，对该多层线路板进行连接电阻测定。结果是确认了具有与典型的实施例1同样的效果。
在典型的实施例1、2、3的双面线路板制造时，可使用通过钻头开孔和电镀析出贯通导电体的金属之类的两面基板。使用这种双面线路板，还可使线路板表面的凹部平滑化。此时，也可获得与典型的实施例1、2、3一样的效果。
采用以上说明的结构，在线路板的所有区域，均可获得稳定的连接电阻，并可提高各自电路图形的叠合精度，又可提高贯通导电体与电路图形一致性的精度。由此，可制造具有优良电气特性的线路板。

Claims (37)

1、一种多层线路板，其特征在于，包括：
(a)具有第1基材、设置在所述第1基材上的多个第1贯通导电体、设置在所述第1基材两面的粘合层、设在所述粘合层表面的第1电路图形和第2电路图形的双面线路板；
其中，所述第1电路图形与所述第2电路图形通过所述多个第1贯通导电体相互电气连接，
(b)具有第2基材、设置在所述第2基材上的多个第2贯通导电体、设置在所述第2基材的两面的第1粘合层和第2粘合层的中间基材；
其中，所述第1粘合层和所述第2粘合层设置在除所述多个第2贯通导电体以外的所述基材的两面，
所述中间基材设置在所述第1电路图形和所述第2电路图形中至少一个表面。
2、如权利要求1所述的多层线路板，其特征在于，所述第1粘合层和所述第2粘合层中至少一个与所述粘合层相互粘合，所述中间基材与所述两面基板相互粘合。
3、如权利要求1所述的多层线路板，其特征在于，所述多层线路板还具有：
(c)设置在所述中间基材表面的又一电路图形，
其中，所述又一图形通过所述多个第2贯通导电体，与所述第1电路图形和所述第2电路图形中的至少一个电气连接。
4、如权利要求3所述的多层线路板，其特征在于，所述中间基材具有设置在所述第1电路图形表面的第1中间基材和设置在所述第2电路图形表面的第2中间基材；
所述又一个电路图形具有设置在所述第1中间基材表面的第3电路图形和设置在所述第2中间基材表面的第4电路图形；
所述第3电路图形通过设置在所述第1中间基材上的第1贯通导电体，与所述第1电路图形电气连接；
所述第4电路图形通过设置在所述第2中间基材上的第2贯通导电体，与所述第2电路图形电气连接。
5、如权利要求3所述的多层线路板，其特征在于，所述又一个电路图形是位于最外层的电路图形。
6、如权利要求1所述的多层线路板，其特征在于，所述双面线路板还具有平滑层，
所述平滑层被设置在未形成有所述第1电路图形和所述第2电路图形的凹部的所述粘合层上。
7、如权利要求1所述的多层线路板，其特征在于，所述第1基材具有非压缩性。
8、如权利要求1所述的多层线路板，其特征在于，所述第2基材具有非压缩性。
9、如权利要求1所述的多层线路板，其特征在于，所述第1基材和第2基材具有通过复合材料加热加压成形的非压缩性，所述复合材料包括以芳族聚酰胺为主材料的织布或无纺布及热固化性树脂。
10、如权利要求1所述的多层线路板，其特征在于，所述第1粘合层和所述第2粘合层在半固化状态下形成，所述双面线路板与所述中间基材叠合后形成固化状态。
11、如权利要求1所述的多层线路板，其特征在于，所述双面线路板具有多个双面线路板，所述中间基材位于在所述多个双面线路板之间，所述第1粘合层和所述第2粘合层中的至少一个与所述粘合层相互粘合，所述中间基材与所述两面基板相互粘合，所述各双面线路板的所述电路图形通过所述第2贯通导电体，相互电气连接。
12、如权利要求1所述的多层线路板，其特征在于，在所述双面线路板与所述中间基材叠合的面上，设置在所述中间基材上的所述第2粘合层至少被嵌入在所述第1电路图形和所述第2电路图形中的至少一个电路图形的凹部内。
13、如权利要求1所述的多层线路板，其特征在于，所述第1粘合层和所述第2粘合层含有热固化树脂。
14、如权利要求1所述的多层线路板，其特征在于，所述第1基材和所述第2基材中的至少一个具有粗糙的面，所述粘合层、所述第1粘合层和所述第2粘合层设置在所述粗糙面上。
15、如权利要求1所述的多层线路板，其特征在于，所述粘合层具有约5～16μm范围的厚度。
16、一种线路板的制造方法，其特征在于，包括：
(a)中间基材的制造工序
所述中间基材的制造工序具有：
(I)作成具有非压缩性的基材的工序，
(II)在所述基材两面的各面形成粘合层的工序，
(III)在所述基材上形成多个通孔的工序，
(IV)将导电性糊剂充填在所述多个通孔内的工序；
(b)双面线路板的制造工序
所述双面线路板的制造工序具有：
(V)将金属箔叠合在所述中间基材两面的各面上，并一边加热一边加压的工序、
(VI)加工所述各自的金属箔、形成第1电路图形和第2电路图形的工序。
17、如权利要求16所述的线路板的制造方法，其特征在于，作成所述基材的工序具有对由纤维集合体和含浸在纤维集合体中的热固化性组成的复合材料一边加热一边加压的工序。
18、如权利要求17所述的线路板的制造方法，其特征在于，所述纤维集合体含有选自无机纤维、陶瓷纤维、有机纤维、玻璃纤维中的至少一种纤维。
19、如权利要求16所述的线路板的制造方法，其特征在于，所述粘合层的形成工序包括：
将具有薄膜材料和设置在所述薄膜材料上的粘合剂的离型薄膜贴合在所述基材两面的工序；和
只将所述薄膜材料从所述基材上剥去的工序，
由此将所述粘合层设置在所述基材的两面。
20、如权利要求16所述的线路板的制造方法，其特征在于，所述中间基材的制造工序包括：
在所述基材的各自的面上设置所述粘合层和薄膜的工序；
在设置有所述粘合层和所述薄膜的所述基材上形成多个通孔的工序；
将所述薄膜作为掩蔽、在所述多个通孔内充填导电性糊剂的工序；
剥离所述薄膜的工序。
21、如权利要求20所述的线路板的制造方法，其特征在于，在所述薄膜材料剥离后，所述粘合层残留在所述基材的表面，具有相等于所述薄膜材料厚度的所述导电性糊剂从所述粘合层凸出。
22、如权利要求16所述的线路板的制造方法，其特征在于，所述(II)工序中的所述粘合层在半固化状态下形成。
23、如权利要求16所述的线路板的制造方法，其特征在于，所述线路板制造方法还包括：
(c)在夹持由所述(b)工序制造的双面线路板的状态下，使第1中间基材与第2中间基材叠合，所述第1中间基材的表面与第3金属箔叠合，所述第2中间基材的表面与第4金属箔叠合的工序；
其中，所述第1中间基材和第2中间基材具有与由所述(a)工序制造的所述中间基材相同的结构，
(d)对叠合的所述第3金属箔、所述第1中间基材、所述双面线路板、所述第2中间基材、所述第4金属箔一边加热一边加压的工序；
(e)加工所述第3金属箔和所述第4金属箔、形成第3电路图形和第4电路图形、由此制造四层线路板的工序。
24、如权利要求23所述的线路板的制造方法，其特征在于，所述第1中间基材和所述第2中间基材分别具有从所述粘合层表面凸出的所述导电性糊剂的凸出部，
在所述(d)工序中，所述导电性糊剂的所述各凸出部被压缩，设置在所述各中间基材两面的各金属箔通过所述通孔中的所述导电性糊剂，相互电气连接。
25、如权利要求16所述的线路板的制造方法，其特征在于，所述线路板的制造方法还包括：
(f)在夹持第1中间基材的状态下、第1双面线路板与第2双面线路板叠合的工序；
其中，所述第1双面线路板就是所述双面线路板，所述第2双面线路板具有与所述双面线路板相同的结构，所述第1中间基材具有与所述(a)工序制造的所述中间基材相同的结构，
(g)对叠合的所述第1双面线路板、所述中间基材、所述第2双面线路板一边加热一边加压的工序。
26、如权利要求16所述的线路板的制造方法，其特征在于，所述线路板的制造方法还包括：
(h)第1粘合基材和第2粘合基材的制造工序；
其中，所述第1粘合基材和所述第2粘合基材分别具有设置在第1基材两面上的粘合层，所述第1基材具有非压缩性，
(i)在夹持所述(b)工序制造的所述双面线路板的状态下，使第1粘合基材与第2粘合基材叠合，
使所述第1粘合基材的表面与第3金属箔叠合，
使所述第2粘合基材的表面与第4金属箔叠合，
使所述第3金属箔的表面与第1粘合层和第1离型薄膜叠合，
使所述第4金属箔的表面与第2粘合层和第2离型薄膜叠合的工序，
(j)所述第1基材和所述第1薄膜以及所述第2基材和所述第2薄膜各自形成多个非贯通孔的工序；
(k)在非贯通孔内充填导电性糊剂的工序；
(1)在所述第1粘合层和所述第2粘合层残留在所述第1基材和所述第2基材前提下，将所述第1薄膜和所述第2薄膜从所述各自的粘合层剥离的工序；
(m)在所述第1粘合层上设置第3金属箔、在所述第2粘合层上设置第4金属箔的工序；
(n)对叠合的所述第3金属箔、所述第1粘合基材、所述双面线路板、所述第2粘合基材、所述第4金属箔一边加热一边加压的工序；
(o)加工所述第3金属箔和所述第4金属箔、形成第3电路图形和第4电路图形、由此制造四层线路板的工序。
27、如权利要求23所述的线路板的制造方法，其特征在于，所述线路板的制造方法还包括：
(h)第1粘合基材和第2粘合基材的制造工序；
其中，所述第1粘合基材和所述第2粘合基材分别具有设置在第1基材两面上的粘合层，
所述第1基材具有非压缩性，
(p)在夹持所述(e)工序制造的所述四层线路板的状态下，
使第1粘合基材与第2粘合基材叠合，
使所述第1粘合基材的表面与第3金属箔叠合，使所述第2粘合基材的表面与第4金属箔叠合，
使所述第3金属箔的表面与第1粘合层和第1离型薄膜叠合，
使所述第4金属箔的表面与第2粘合层和第2离型薄膜叠合的工序；
(q)所述第1基材和所述第1薄膜以及所述第2基材和所述第2薄膜各自形成多个非贯通孔的工序；
(r)在所述非贯通孔内充填导电性糊剂的工序；
(s)在所述第1粘合层和所述第2粘合层残留在所述第1基材和所述第2基材前提下，将所述第1薄膜和所述第2薄膜从所述各自的粘合层剥离的工序；
(t)在所述第1粘合层上设置第3金属箔、在所述第2粘合层上设置第4金属箔的工序；
(u)对叠合的所述第3金属箔、所述第1粘合基材、所述四层线路板、所述第2粘合基材、所述第4金属箔一边加热一边加压的工序；
(v)加工所述第3金属箔和所述第4金属箔、形成第3电路图形和第4电路图形、由此制造四层线路板的工序。
28、如权利要求16所述的线路板的制造方法，其特征在于，所述中间基材的制造工序包括：
为使所述导电性糊剂形成从所述粘合层表面凸出的凸出部而将所述导电性糊剂充填在所述通孔内的工序，
在所述(V)中，所述导电性糊剂的所述凸出部被各自的金属箔压缩，通过所述通孔中的所述导电性糊剂，使设置在所述中间基材两面的各自所述金属箔相互电气连接。
29、如权利要求16所述的线路板的制造方法，其特征在于，所述粘合层具有约5～16μm范围的厚度。
30、如权利要求16所述的线路板的制造方法，其特征在于，设置在所述基材两面的各自粘合层具有相互不同的厚度。
31、如权利要求16所述的线路板的制造方法，其特征在于，作成具有非压缩性基材的工序还包括：
在形成所述粘合层之前将所述基材表面粗化的工序。
32、如权利要求16所述的线路板的制造方法，其特征在于，作成具有所述非压缩性的基材的工序还包括：
消除残留应力的工序。
33、如权利要求16所述的线路板的制造方法，其特征在于，作成具有所述非压缩性的基材的工序还包括：
在所述基材中含有的树脂的玻璃转移温度条件下，对所述基材进行热处理的工序。
34、如权利要求16所述的线路板的制造方法，其特征在于，还包括：
(w)在所述双面线路板的所述第1电路图形和所述第2电路图形的至少一个电路图形凹部的所述粘合层上设置平滑层的工序。
35、如权利要求34所述的线路板的制造方法，其特征在于，所述平滑层含有树脂。
36、如权利要求23所述的线路板的制造方法，其特征在于，所述线路板的制造方法还包括：
(w)所述第1双面线路板和所述第2双面线路板中至少一个的两面基板的所述第1电路图形和第2电路图形中的至少一个电路图形凹部的所述粘合层上设置平滑层的工序，
其中，具有所述平滑层的一侧与所述第1中间基材叠合。
37、如权利要求36所述的线路板的制造方法，其特征在于，形成所述平滑层的工序是在所述凹部形成半固化状态树脂的工序，使具有所述半固化状态树脂的设有所述平滑层的所述第1基材与所述第1中间基材叠合。
CN01123148.3A 2000-08-17 2001-07-10 线路板及其制造方法 Expired - Fee Related CN1261007C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP247332/00 2000-08-17
JP2000247332A JP2002064270A (ja) 2000-08-17 2000-08-17 回路基板とその製造方法

Publications (2)

Publication Number Publication Date
CN1339941A true CN1339941A (zh) 2002-03-13
CN1261007C CN1261007C (zh) 2006-06-21

Family

ID=18737447

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01123148.3A Expired - Fee Related CN1261007C (zh) 2000-08-17 2001-07-10 线路板及其制造方法

Country Status (5)

Country Link
US (2) US6700071B2 (zh)
EP (1) EP1180920B1 (zh)
JP (1) JP2002064270A (zh)
CN (1) CN1261007C (zh)
TW (1) TWI241875B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100433289C (zh) * 2003-07-08 2008-11-12 三星电子株式会社 具有电阻器图形和栓塞图形的集成电路器件及其形成方法
CN101313637B (zh) * 2005-12-12 2010-08-18 松下电器产业株式会社 用于制造电路基板的中间材以及使用其的电路基板的制造方法
CN101976716A (zh) * 2010-10-21 2011-02-16 光颉科技股份有限公司 基板通孔的导电方法
CN108432355A (zh) * 2015-12-10 2018-08-21 泰拉丁公司 凹穴式电路板

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3987521B2 (ja) * 2004-11-08 2007-10-10 新光電気工業株式会社 基板の製造方法
JP4534793B2 (ja) * 2005-02-23 2010-09-01 パナソニック電工株式会社 プリント配線板及びプリント配線板の製造方法
TW200704298A (en) 2005-04-28 2007-01-16 Matsushita Electric Ind Co Ltd Multilayer wiring board and method for producing the same
KR100688706B1 (ko) * 2005-12-16 2007-03-02 삼성전기주식회사 인쇄회로기판의 제조방법
JP5010236B2 (ja) * 2006-10-26 2012-08-29 パナソニック株式会社 導通接続シートの製造方法並びにプリント配線板
JP2008130592A (ja) * 2006-11-16 2008-06-05 Hitachi Chem Co Ltd プリント配線基板の製造方法及び多層プリント配線板の製造方法
US20100300734A1 (en) * 2009-05-27 2010-12-02 Raytheon Company Method and Apparatus for Building Multilayer Circuits
US8510936B2 (en) * 2009-12-29 2013-08-20 Subtron Technology Co., Ltd. Manufacturing method of package carrier
JP2011258838A (ja) * 2010-06-10 2011-12-22 Fujitsu Ltd 積層回路基板、接着シート、積層回路基板の製造方法および接着シートの製造方法
JP5466206B2 (ja) * 2010-07-14 2014-04-09 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント基板
US8756804B2 (en) 2010-09-29 2014-06-24 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing printed circuit board
US20120012378A1 (en) * 2010-07-14 2012-01-19 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
US8472207B2 (en) * 2011-01-14 2013-06-25 Harris Corporation Electronic device having liquid crystal polymer solder mask and outer sealing layers, and associated methods
JP6081693B2 (ja) * 2011-09-12 2017-02-15 新光電気工業株式会社 配線基板及び配線基板の製造方法
US9040837B2 (en) * 2011-12-14 2015-05-26 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2013239528A (ja) * 2012-05-14 2013-11-28 Seiko Epson Corp 基板の製造方法、基板、電子デバイスおよび電子機器
JP5881173B2 (ja) * 2012-10-31 2016-03-09 京セラサーキットソリューションズ株式会社 配線基板の製造方法
CN103311692A (zh) * 2013-06-27 2013-09-18 刘腾飞 一种连接器
JP2016219452A (ja) * 2015-05-14 2016-12-22 富士通株式会社 多層基板及び多層基板の製造方法
WO2018071874A2 (en) * 2016-10-13 2018-04-19 Sanmina Corporation Improved multilayer printed circuit board via hole registration and accuracy

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4967314A (en) * 1988-03-28 1990-10-30 Prime Computer Inc. Circuit board construction
US5072075A (en) * 1989-06-28 1991-12-10 Digital Equipment Corporation Double-sided hybrid high density circuit board and method of making same
JP2510747B2 (ja) * 1990-02-26 1996-06-26 株式会社日立製作所 実装基板
JP2767645B2 (ja) * 1990-03-07 1998-06-18 富士通株式会社 多層配線基板の製造方法
US5200580A (en) * 1991-08-26 1993-04-06 E-Systems, Inc. Configurable multi-chip module interconnect
US5315072A (en) * 1992-01-27 1994-05-24 Hitachi Seiko, Ltd. Printed wiring board having blind holes
US5259110A (en) * 1992-04-03 1993-11-09 International Business Machines Corporation Method for forming a multilayer microelectronic wiring module
US5276955A (en) * 1992-04-14 1994-01-11 Supercomputer Systems Limited Partnership Multilayer interconnect system for an area array interconnection using solid state diffusion
US5245135A (en) * 1992-04-20 1993-09-14 Hughes Aircraft Company Stackable high density interconnection mechanism (SHIM)
JP2601128B2 (ja) 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
JP3087152B2 (ja) * 1993-09-08 2000-09-11 富士通株式会社 樹脂フィルム多層回路基板の製造方法
JP2587596B2 (ja) * 1993-09-21 1997-03-05 松下電器産業株式会社 回路基板接続材とそれを用いた多層回路基板の製造方法
JP2768236B2 (ja) 1993-10-08 1998-06-25 松下電器産業株式会社 多層基板の製造方法
JP3207663B2 (ja) * 1994-03-22 2001-09-10 松下電器産業株式会社 プリント配線基板及びその製造方法
JP3104541B2 (ja) * 1994-09-05 2000-10-30 松下電器産業株式会社 プリント配線板の製造方法
JPH08316598A (ja) * 1995-05-16 1996-11-29 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
CA2196024A1 (en) * 1996-02-28 1997-08-28 Craig N. Ernsberger Multilayer electronic assembly utilizing a sinterable composition and related method of forming
JP3230727B2 (ja) * 1996-08-08 2001-11-19 松下電器産業株式会社 多層プリント配線板及びその製造方法
TW410534B (en) * 1997-07-16 2000-11-01 Matsushita Electric Ind Co Ltd Wiring board and production process for the same
JP3014365B2 (ja) * 1997-07-16 2000-02-28 松下電器産業株式会社 配線板、中間接続体、配線板の製造方法および中間接続体の製造方法
JPH11298105A (ja) * 1998-04-07 1999-10-29 Asahi Chem Ind Co Ltd ビアホール充填型プリント基板およびその製造方法
US6720501B1 (en) * 1998-04-14 2004-04-13 Formfactor, Inc. PC board having clustered blind vias
US6565954B2 (en) * 1998-05-14 2003-05-20 Matsushita Electric Industrial Co., Ltd. Circuit board and method of manufacturing the same
SG86345A1 (en) * 1998-05-14 2002-02-19 Matsushita Electric Ind Co Ltd Circuit board and method of manufacturing the same
JP2000156566A (ja) * 1998-11-20 2000-06-06 Matsushita Electric Ind Co Ltd プリント配線基板の製造方法および電子部品実装配線基板の製造方法
US6630630B1 (en) * 1999-12-14 2003-10-07 Matsushita Electric Industrial Co., Ltd. Multilayer printed wiring board and its manufacturing method
JP3903701B2 (ja) * 2000-08-17 2007-04-11 松下電器産業株式会社 多層回路基板とその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100433289C (zh) * 2003-07-08 2008-11-12 三星电子株式会社 具有电阻器图形和栓塞图形的集成电路器件及其形成方法
CN101313637B (zh) * 2005-12-12 2010-08-18 松下电器产业株式会社 用于制造电路基板的中间材以及使用其的电路基板的制造方法
CN101976716A (zh) * 2010-10-21 2011-02-16 光颉科技股份有限公司 基板通孔的导电方法
CN108432355A (zh) * 2015-12-10 2018-08-21 泰拉丁公司 凹穴式电路板
CN108432355B (zh) * 2015-12-10 2022-06-03 泰拉丁公司 凹穴式电路板

Also Published As

Publication number Publication date
US20040035604A1 (en) 2004-02-26
TWI241875B (en) 2005-10-11
US6993836B2 (en) 2006-02-07
EP1180920A3 (en) 2005-12-07
EP1180920B1 (en) 2013-11-27
JP2002064270A (ja) 2002-02-28
CN1261007C (zh) 2006-06-21
EP1180920A2 (en) 2002-02-20
US6700071B2 (en) 2004-03-02
US20020189856A1 (en) 2002-12-19

Similar Documents

Publication Publication Date Title
CN1261007C (zh) 线路板及其制造方法
CN1101126C (zh) 布线板及其制造方法
CN1578589A (zh) 中间连接用配线基材、多层配线基板以及其制造方法
CN1157105C (zh) 内装电路器件组件及其制造方法
CN1044762C (zh) 印刷电路板及其制造方法
CN1812088A (zh) 多层构造半导体微型组件及制造方法
CN1201642C (zh) 印刷电路板及其制造方法
CN1265687C (zh) 预浸料坯和电路基板以及它们的制造方法
CN1111574C (zh) 小孔填充用的导电胶组合物及用它制作的双面及多层印刷电路板和它们的制备方法
CN101069459A (zh) 多层印刷线路基板及其制造方法
CN1053081C (zh) 生产多层印刷电路板的方法
CN1874648A (zh) 布线板以及布线板的制造方法
CN1359257A (zh) 树脂板及其应用
CN1853451A (zh) 用于制造电子模块的方法
CN1243460C (zh) 电路形成基板的制造方法
CN1863433A (zh) 印刷电路板用层压板及其制造方法
CN1420715A (zh) 绝缘片和多层布线基板及其制造方法
CN1543291A (zh) 电子部件内置模块及其制造方法
CN1947475A (zh) 印刷电路板的装配面板、用于封装印刷电路板的单元片材、软硬板以及它们的制造方法
CN1237274A (zh) 半导体装置、半导体芯片装载用基板、它们的制造方法、粘合剂和双面粘合膜
CN1906234A (zh) 高分子复合材料成形制品,使用该成形制品的印刷线路板,及其制造方法
CN1309527A (zh) 可去除薄膜,带薄膜的衬底,该膜形成方法和电路板制造方法
CN1339940A (zh) 多层电路基板及其制造方法
CN1771773A (zh) 电路成形基板制造方法和用于制造电路成形基板的材料
CN1906985A (zh) 多层电路板的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060621

Termination date: 20140710

EXPY Termination of patent right or utility model