CN101313637B - 用于制造电路基板的中间材以及使用其的电路基板的制造方法 - Google Patents

用于制造电路基板的中间材以及使用其的电路基板的制造方法 Download PDF

Info

Publication number
CN101313637B
CN101313637B CN2006800435967A CN200680043596A CN101313637B CN 101313637 B CN101313637 B CN 101313637B CN 2006800435967 A CN2006800435967 A CN 2006800435967A CN 200680043596 A CN200680043596 A CN 200680043596A CN 101313637 B CN101313637 B CN 101313637B
Authority
CN
China
Prior art keywords
hole
prepreg
film
conductive paste
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800435967A
Other languages
English (en)
Other versions
CN101313637A (zh
Inventor
川北嘉洋
竹中敏昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101313637A publication Critical patent/CN101313637A/zh
Application granted granted Critical
Publication of CN101313637B publication Critical patent/CN101313637B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0264—Peeling insulating layer, e.g. foil, or separating mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1059—Splitting sheet lamina in plane intermediate of faces
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/14—Layer or component removable to expose adhesive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether
    • Y10T428/31515—As intermediate layer
    • Y10T428/31522—Next to metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

用于制造电路基板的中间材具备：形成有贯通孔的半固化片；设置在所述半固化片的一面上且形成有与所述贯通孔连接的第一孔的第一薄膜；设置在所述半固化片的另一面上且形成有与所述贯通孔连接的第二孔的第二薄膜；以及填充所述贯通孔、所述第一孔和所述第二孔的导电膏。半固化片的厚度t1、半固化片的贯通孔的最小直径rmin、第一薄膜的厚度tf1、第一孔的直径rf1、第二片材的厚度tf2以及第二孔的直径rf2满足rf1/tf1≥3、rf2/tf2≥3、rmin/(t1+tf1+tf2)≤1.5的关系。利用该中间材，得到精细化的导通孔导体与金属箔切实且稳定地连接的电路基板。

Description

用于制造电路基板的中间材以及使用其的电路基板的制造方法
技术领域
本发明涉及用于制造各种电子设备中使用的电路基板的中间材以及使用该中间材的电路基板的制造方法。
背景技术
近年来，伴随着电子设备的小型化和高密度化，正在开发能够搭载更多的电路以及零件的可高密度安装的电路基板。
图7A～图7F是表示现有电路基板501的制造方法的剖面图。
图7A是用于制造电路基板的中间材21的剖面图。中间材21具有半固化片121；以及通过使用热辊等的叠层法被贴附到半固化片121的面121A、121B上的有机薄膜22。半固化片121由玻璃纤维织物和浸渍于该玻璃纤维织物中的环氧树脂等热固性树脂组成，通过干燥等方法热固性树脂处于B阶段状态。
接着，如图7B所示，通过激光等加工法在中间材21上形成贯通孔23之后，将中间材21配置在多孔性片材上，经由该多孔性片材吸引中间材21。在吸引中间材21时，通过印刷法等将导电膏24填充到贯通孔23中。之后，将中间材21从多孔性片材剥离，如图7所示，得到贯通孔23中填充有导电膏的中间材21。导电膏24是通过捏合导电粒子和热固化性树脂、固化剂以及溶剂等得到的。
接着，如图7D所示，剥离有机薄膜22，得到导电膏24从面121A、121B突出的半固化片121。在半固化片121的面121A、121B上配置铜箔25。
接着，将半固化片121和铜箔25夹在SUS等金属中间板中，通过热压进行加热加压，从而中间材21热固化成为固化基板122。进而，如图7E所示，导电膏24被压缩，成为与铜箔25电连接的导通孔导体124。
接着，通过光刻等方法将铜箔25加工成所期望的图案并作为电路布线层26，得到图7F所示的电路基板501。根据需要，在电路布线层26和固化基板122上设置阻焊剂。或者，根据需要对电路布线层26进行电镀处理等表面加工处理。
图8A～图8D是表示现有多层电路基板503的制造方法的剖面图。
图8A表示作为利用图7A～图7F所示的方法制造的电路基板501的核心基板31。核心基板31具有与图7F所示的固化基板122、导通孔导体124以及电路布线层26分别对应的固化基板132、导通孔导体133以及电路布线层32。
如图8B所示，在核心基板31的两面上，将与图7D所示的半固化片121和导电膏24分别相同的半固化片36和导电膏35对准位置，在半固化片36上重叠铜箔34并热压。由此，半固化片36成为固化基板136，得到如图8C所示的层叠固化物502。
进而，通过光刻等方法将铜箔34加工成所期望的图案并制成电路布线层37，得到如图8D所示的多层电路基板503。根据需要，在电路布线层37和固化基板136上设置阻焊剂。或者，根据需要，对电路布线层37进行电镀处理等表面加工处理。
并且，通过将多层电路基板37作为核心基板并重复图8A～图8D所示方法，能够得到多层化的电路基板。
图9A～图9C是表示图7C所示的填充了导电膏的中间材的制造工序的剖面图。
与图7C所示半固化片121相同，如图9A所示，有机薄膜41被贴附在半固化片43的面43A、43B上，并形成贯通孔44。贴附了有机薄膜41的半固化片43被多孔性片材45吸引，在贯通孔44内导电膏42被吸引，贯通孔44被导电膏42填充。
之后，如图9B和图9C所示，多孔性片材45被剥离，有机薄膜41从半固化片43被剥离。由此，导电膏42的部分42A、42B从半固化片43的面43A、43B分别突出为相当于有机薄膜41的厚度。
为了高密度地搭载零件，零件的端子间变窄因此需要减小布线层的焊盘直径。导通孔导体的直径随之变小。
通过高密度安装使电路布线层及导通孔导体精细化，并更加薄型化，由此在通过上述制造方法制成的电路基板501、503中，会产生导通孔导体和电路布线层之间的连接电阻明显增加的情况。下面对该示例进行说明。
图10A～图10C是表示填充有导电膏的另一个中间材153的制造工序的剖面图。
与图9A所示半固化片43相同，如图10A所示，有机薄膜51A、51B被分别贴附在半固化片53的面53A、53B上，并形成贯通孔54。贴附了有机薄膜51A、51B的半固化片53被多孔性片材55吸引，在贯通孔54内导电膏52被吸引，贯通孔54被导电膏52填充。
之后，如图10B所示，多孔性片材55被剥离。之后，如图10C所示，有机薄膜51A、51B从半固化片53被剥离。由此，导电膏52的部分52A从半固化片53的面53A突出为相当于有机薄膜51A的厚度。但是，剥离有机薄膜51B时，会产生导电膏52的部分56随着薄膜51B一同从导电膏52分离的情况。此时，贯通孔54中填充的导电膏52的量变得比原本应填充的导电膏52的量少。由此，电路基板中的导通孔导体和铜箔的连接电阻明显增加，其间产生连接不良。
图11A～图11C是表示填充有导电膏的又一个中间材163的制造工序的剖面图。
与图9A所示半固化片43相同，如图11A所示，在半固化片63的两面上贴附有机薄膜61，并形成贯通孔64。贴附了有机薄膜61的半固化片63被多孔性片材65吸引，在贯通孔64内导电膏62被吸引，贯通孔64被导电膏62填充。
之后，如图11B所示，将中间材163从多孔性片材65剥离时，会产生导电膏62的部分66从贯通孔64脱离的情况。此时，如图11C所示，贯通孔64未被导电膏62填充，从而不能制成在电路基板中与铜箔连接的导通孔导体。
发明内容
用于制造电路基板的中间材具备：形成有贯通孔的半固化片；设置在所述半固化片的一个面上且形成有与所述贯通孔连接的第一孔的第一薄膜；设置在所述半固化片的另一面上且形成有与所述贯通孔连接的第二孔的第二薄膜；以及填充所述贯通孔、所述第一孔和所述第二孔的导电膏。所述最小直径rmin比所述半固化片的在所述第一面的所述贯通孔的开口部的直径以及在所述第二面的所述贯通孔的开口部的直径小，半固化片的厚度t1、半固化片的贯通孔的最小直径rmin、第一薄膜的厚度tf1、第一孔的直径rf1、第二片材的厚度tf2以及第二孔的直径rf2满足rf1/tf1≥3、rf2/tf2≥3、rmin/(t1+tf1+tf2)≤1.5的关系。
利用该中间材，得到精细化的导通孔导体与金属箔切实且稳定地连接的电路基板。
附图说明
图1是本发明实施方式的中间材的剖面图。
图2是实施方式的中间材的放大剖面图。
图3A是表示实施方式的电路基板的制造方法的剖面图。
图3B是表示实施方式的电路基板的制造方法的剖面图。
图3C是表示实施方式的电路基板的制造方法的剖面图。
图3D是表示实施方式的电路基板的制造方法的剖面图。
图3E是表示实施方式的电路基板的制造方法的剖面图。
图3F是表示实施方式的电路基板的制造方法的剖面图。
图3G是表示实施方式的电路基板的制造方法的剖面图。
图3H是表示实施方式的电路基板的制造方法的剖面图。
图4表示实施方式的电路基板样品的评价结果。
图5是形成实施方式的电路基板的温度分布和压力分布。
图6A是表示实施方式的多层电路基板的制造方法的剖面图。
图6B是表示实施方式的多层电路基板的制造方法的剖面图。
图6C是表示实施方式的多层电路基板的制造方法的剖面图。
图6D是表示实施方式的多层电路基板的制造方法的剖面图。
图7A是表示现有电路基板的制造方法的剖面图。
图7B是表示现有电路基板的制造方法的剖面图。
图7C是表示现有电路基板的制造方法的剖面图。
图7D是表示现有电路基板的制造方法的剖面图。
图7E是表示现有电路基板的制造方法的剖面图。
图7F是表示现有电路基板的制造方法的剖面图。
图8A是表示现有多层电路基板的制造方法的剖面图。
图8B是表示现有多层电路基板的制造方法的剖面图。
图8C是表示现有多层电路基板的制造方法的剖面图。
图8D是表示现有多层电路基板的制造方法的剖面图。
图9A是表示现有电路基板的制造方法的剖面图。
图9B是表示现有电路基板的制造方法的剖面图。
图9C是表示现有电路基板的制造方法的剖面图。
图10A是表示现有另一个电路基板的制造方法的剖面图。
图10B是表示现有另一个电路基板的制造方法的剖面图。
图10C是表示现有另一个电路基板的制造方法的剖面图。
图11A是表示现有又一个电路基板的制造方法的剖面图。
图11B是表示现有又一个电路基板的制造方法的剖面图。
图11C是表示现有又一个电路基板的制造方法的剖面图。
附图标记说明
11半固化片
12A有机薄膜(第一薄膜)
12B有机薄膜(第二薄膜)
13贯通孔
15导电膏
112A孔(第一孔)
112B孔(第二孔)
125A金属箔(第一金属箔)
125B金属箔(第二金属箔)
211增强材料
311树脂
412A脱模剂层(第一脱模剂层)
412B脱模剂层(第二脱模剂层)
531核心基板
701金属中间板
1001中间材
具体实施方式
图1是用于制造本发明实施方式的电路基板的中间材1001的剖面图。中间材1001具备半固化片11、以及被分别贴附在半固化片11的面11A、11B上的有机薄膜12A、12B。半固化片11上形成有贯穿面11A、11B之间的贯通孔13。在有机薄膜12A、12B的贯通孔13开口的部分上分别形成有孔112A、112B。即，在中间材1001上形成有由贯通孔13和与贯通孔13连接的孔112A、孔112B构成的贯通孔1001A。贯通孔1001A中填充有导电膏15。即，导电膏15被填充到孔112A、112B和贯通孔13中。
有机薄膜12A、12B分别具有厚度tf1、tf2，孔112A、112B分别具有直径rf1、rf2。半固化片11具有厚度t1，贯通孔13具有最小直径rmin。中间材1001的厚度t0表示如下。
t0＝t1+tf1+tf2
实施方式中，rf1/tf1以及rf2/tf2为3以上，且rmin/t0为1.5以下。满足该条件的中间材1001中，能够防止产生如图10C所示导电膏15的一部分与有机薄膜12A、12B一同被取下的现象及如图11C所示导电膏15与多孔性片材65一同脱离的现象。
优选有机薄膜12A、12B的厚度tf1、tf2为5μm以上30μm以下。如果厚度tf1、tf2小于5μm，则有机薄膜12A、12B从半固化片11上被剥离时会产生破裂的情况。如果厚度tf1、tf2超过30μm，则如图10C所示，导电膏15的一部分会被有机薄膜12A、12B取下。
图2是中间材1001的放大剖面图。半固化片11由增强材料211和环氧树脂等热固性树脂311构成，其中增强材料211由玻璃纤维织物构成，环氧树脂等热固性树脂311浸渍于增强材料211中。通过干燥等方法，热固性树脂311处于B阶段状态。有机薄膜12A具有由聚对苯二甲酸乙二酯、聚萘二甲酸乙二醇酯等树脂薄膜构成的芯材312A以及设置在芯材312A上的脱模剂层412A。脱模剂层412A也可以由热固性树脂形成。利用脱模剂层412A，有机薄膜12A能够容易地从半固化片11剥离。以脱模剂层412A与半固化片11的面11A相接的方式，在半固化片11的面11A上设置有机薄膜12A。同样，有机薄膜12B具有由聚对苯二甲酸乙二酯、聚萘二甲酸乙二醇酯等树脂薄膜构成的芯材312B以及设置在芯材312B上的脱模剂层412B。脱模剂层412B也可以由热固性树脂形成。利用脱模剂层412B，有机薄膜12B能够容易地从半固化片11剥离。以脱模剂层412B与半固化片11的面11B相接的方式，在半固化片11的面11B上设置有机薄膜12B。
优选半固化片11的热固性树脂311的软化温度比导电膏15开始固化的反应开始温度低。半固化片11加热成形时，在半固化片11软化的状态下将贯通孔13内的导电膏15一次性充分压缩后，导电膏15开始固化。从而，导电膏15固化而得到的导通孔导体与电路布线层切实地电连接。
导电膏15由至少包括导电粒子和热固性树脂的混合物组成。优选该导电粒子为金、铜、银、铟以及焊锡等金属，也可以是这些金属的合金。而且，该导电粒子也可以是由被这些金属覆盖的球状物质组成的粒子。导电膏15在常温下软化。而且，优选导电膏15的热固性树脂以液状环氧树脂为主要成分，利用该材料能够以高生产率填充导电膏15，且能够切实地连接导通孔导体和电路布线层。
以无机材料形成半固化片11的增强材料211时，优选增强材料211由玻璃纤维织物或玻璃纤维无纺布，或者它们的复合材料构成，利用由该材料构成的增强材料211得到性价比高的高刚度电路基板。
更优选的是半固化片11的热固性树脂311包括30～80phr的无机填料。通过调整无机填料的含量，能够在半固化片11加热成形时有效地控制热固性树脂311的流动特性，因此能够切实地将导电膏15构成的导通孔导体与电路布线层连接。无机填料由二氧化硅、氢氧化铝、氮化铝以及氧化铝等非导电性无机材料组成，优选具有直径在10μm以下的任意形状。
以有机材料形成半固化片11的增强材料211时，优选由聚亚胺和芳族聚酰胺等有机薄膜、芳族聚酰胺织物、芳族聚酰胺无纺布的至少一个构成，能够将电路基板用于高频电路且能够减轻重量。此时，以环氧树脂为主要成分的半固化片11的热固性树脂311由于其性价比高，因此最为优选，但是也可以以聚酰亚胺树脂、聚酯树脂以及氰酸酯树脂等其他树脂为主要成分。
对中间材1001以及使用其的电路基板1004的制造方法进行说明。图3A～图3H是表示中间材1001以及使用其的电路基板1004的制造方法的剖面图。
在边长为250mm，厚度约为40μm的玻璃纤维织物中浸渍70wt％的包含软化点为70℃、粒径为2～8μm的50phr的氢氧化铝的热固性环氧树脂，并使其半固化，从而准备厚度为60μm的半固化片11。准备具有脱模剂的、厚度为10～30μm的聚对苯二甲酸乙二酯(PET)薄膜12A、12B。如图3A所示，使用加温至约100℃的覆膜机，分别热压接由PET构成的有机薄膜12A、12B使其以与脱模剂相接的方式贴附在半固化片11的面11A、11B上，从而得到有机薄膜12A、12B的面212A、212B露出的中间材1001。
接着，如图3B所示，在贴附了有机薄膜12A、12B的半固化片11上，通过二氧化碳激光形成贯穿面212A、212B之间的贯通孔1001A。如图1所示，贯通孔1001A由贯穿半固化片11的面11A、11B之间的贯通孔13以及分别贯穿有机薄膜12A、12B的贯通孔112A、112B构成。贯通孔112A、112B的直径为50～180μm，贯通孔13的最小直径为40μm～170μm。之后，如图3C所示，以面212B与片材155相接的方式，将中间材1001配置在由纤维素等多孔性材料构成的多孔性片材155上，用真空泵间隔多孔性片材155吸引中间材1001。
用真空泵吸引中间材1001，并且用刮板将导电膏15填充到贯通孔1001A中之后，剥离多孔性片材155，从而如图3D所示，得到具有填充了导电膏15的贯通孔1001A的中间材1001。
导电膏15含有不含溶剂的热固性环氧树脂和铜粉作为主要成分，还含有酸酐类固化剂。使用三根辊充分捏合85重量％的铜粉、12.5重量％的热固性环氧树脂以及2.5重量％的固化剂，制成导电膏15。导电膏15开始固化的反应开始温度为120℃。
接着，将有机薄膜12A、12B从中间材1001剥离，以使导电膏15从半固化片11的面11A、11B突出。之后，如图3E所示，在半固化片11的面11A、11B上分别重叠厚度为14μm的铜箔等金属箔125A、125B，制成图3F所示的叠层体1002。实施方式中，金属箔125A具有128g/m2的质量厚度。
将叠层体1002配置在约1mm厚的SUS304板上，并将它们设置在平板上。之后，将叠层体1002放入真空热压机中，并由作为金属中间板的两个SUS304板夹持，在半固化片11的热固性树脂311(图2)固化的温度下加热并压制，制成如图3G所示的电路基板1003。如果在加热加压时半固化片11软化，则由于该加压，导电膏15收缩。电路基板1003具备：半固化片11固化而得到的固化基板161、分别设置在固化基板161的面161A、161B上的金属箔125A、125B以及导电膏15固化而得到的导通孔导体162。导通孔导体162与金属箔125A、125B连接，并被设置在贯穿固化基板161的面161A、161B之间的贯通孔1161内。
图5是为了制作电路形成基板1003，加热加压叠层体1002时的温度分布Q1和压力分布PQ1。半固化片11的热固性树脂311的软化温度比导电膏15开始固化的反应开始温度低。半固化片11为B阶段的半固化状态，如果加热，则暂时软化后再固化。
首先，放入叠层体1002，将真空压制机的温度从温度T11(50℃)提升到树脂311的软化温度T1(70℃)，并保持规定期间P1，例如30分钟。温度变为温度T1时开始，向叠层体1002施加5MPa的压力。在期间P1内，树脂311软化，但导电膏15不固化，因此通过施加的压力能够有效地压缩导电膏15。
使真空热压机的温度在温度T1下保持期间P1，之后，在期间P2内，以5℃/min的升温速度使加热压制机的温度上升并保持为温度T2(130℃)。温度T2比导电膏15的反应开始温度高，比树脂311的固化温度低，因此在期间P2内，导电膏固化但树脂311不固化。在期间P2内，由于树脂311不固化，因此能够切实地成型半固化片11。并且，在期间P2之前的期间P1，半固化片11的树脂311在软化的状态下，导电膏15被充分压缩后才开始固化。从而，导电膏15固化而得到的导通孔导体162中，导电粒子的密度增加，因此导通孔导体162具有高导电性，且与金属箔125A、125B切实地电连接。
使真空热压机的温度保持在温度T2之后，在期间P3内，以5℃/min的升温速度使加热压制机的温度上升并保持为温度T3(200℃)。在温度T3内树脂311固化，半固化片11成为固化基板161。
按照温度分布Q1使真空热压机的温度变化时，半固化片11的温度如分布Q2所示变化。从期间P1到期间P3，向叠层体1002施加5MPa的压力，压接半固化片11和金属箔125A、125B。
接着，如图3H所示，利用光刻法分别将电路基板1003的金属箔125A、125B图案化，形成电路布线层126A、126B，从而得到电路基板1004。
利用上述方法，制成样品1～7的七个种类的各十个叠层体1002的样品，分割一个叠层体1002的样品，制成六个电路基板1003的样品。电路基板1003的样品具有500个导通孔导体162。这些样品的导通孔导体162的评价结果示于图4中。图4表示样品的半固化片11的厚度t1和有机薄膜12A、12B的厚度tf1、tf2以及贯通孔112A、112B的直径rf1、rf2和贯通孔13的最小直径rmin、以及一个导通孔导体162的金属箔125A、125B之间的电阻。实施方式中，正常形成导通孔导体162的情况下，电阻R1为10mΩ以下，因此该值作为判定金属箔125A、126是否与导通孔导体162正常连接的标准。图4表示以下所示的比率R1和比率R2。
R1＝rf1/tf1＝rf2/tf2
R2＝rmin/(t1+tf1+tf2)
样品1、3～5、7的电阻在10mΩ以下，导通孔导体162正常形成并与金属箔125A、125B连接，但样品2、6的电阻超过10mΩ，则导通孔导体126没有正常地与金属箔125A、125B连接。
样品2的电阻为远远超过标准的10mΩ的数百Ω。样品2的半固化片11的厚度t1和贯通孔13的最小直径rmin、以及贯通孔112A、112B的直径rf1、rf2与样品1相同，但有机薄膜12A、12B的厚度tf1、tf2比样品1大。如果研磨解析样品2的导通孔导体162的剖面，则判明导电膏15的填充量较少。并且，导电膏附着在剥离后的有机薄膜12A、12B的贯通孔112A、112B上，能够确认图10C所示的缺陷。因为样品2的比率R1不满3，所以由于图10C所示的缺陷，导通孔导体126未与金属箔125A、125B正常地连接。
当相对于有机薄膜25A、25B的孔125A、125B的壁面的导电膏15的剪切强度超过导电膏15的体积强度时，产生图10C所示的缺陷。如果有机薄膜25A、25B的贯通孔125A、125B的直径rf1、rf2与有机薄膜25A、25B的厚度tf1、tf2的比率R1在3以上，则能够使相对于有机薄膜25A、25B的孔125A、125B的壁面的导电膏15的剪切强度小于导电膏15的体积强度，因此能够消除图10C所示的缺陷。
样品6具有相当于导通孔导体126与金属箔125A、125B完全断线时的电阻。样品6与样品1、2相同，其半固化片11的厚度t1以及贯通孔112A、112B、13的直径rf1、rf2、rmin与样品7相同，但有机薄膜12A、12B的厚度tf1、tf2与样品7不同。合格品的样品7的有机薄膜的厚度tf1、tf2比样品6的大。如果解析样品6的导通孔导体126的剖面，则判明贯通孔1001A未被导电膏15填充。与贯通孔1001A相同大小的导电膏15附着在用于将导电膏15填充到贯通孔1001A中的多孔性片材155(图3C)上。根据该结果，由于比率R2超过1.5，因此产生图11B所示的缺陷，从而几乎未形成导通孔导体126。
比率R1为3的样品3与比率R2为1.5的样品5中未产生上述缺陷，电阻在10mΩ以下。
当导电膏15与多孔性片材155的粘结强度超过导电膏15的体积强度时，产生图11B所示的缺陷。如果贯通孔13的最小直径rmin与中间材1001的厚度t0的比率R2在1.5以下，则能够使导电膏15与多孔性片材155的粘结强度小于导电膏15的体积强度，因此不产生图11B所示的缺陷。
本实施方式中对半固化片11的厚度t1为60μm的电路基板进行了说明，但半固化片11的厚度t1例如为80μm、100μm、120μm也能够得到相同结果。
也可以通过使用导电膏15的方法以外的通孔、锡球、填充镀等方法形成导通孔导体162。当利用通孔形成导通孔导体162时，优选将树脂填充到通孔的空洞中或者使用盖镀。
图6A～图6D是表示实施方式的多层电路基板1006的制造方法的剖面图。
图6A表示作为利用图3A～图3H所示方法制造的电路基板1004的核心基板531。核心基板531具有与图3H所示的固化基板161、导通孔导体162以及电路布线层126A、126B分别对应的固化基板632、导通孔导体633以及电路布线层532A、532B。
如图6B所示，以导电膏535与电路布线层532A抵接的方式，将与图3E所示的半固化片11和导电膏15分别相同的半固化片536和导电膏535对准位置，并在核心基板531的面531A上重叠。而且，以导电膏2535与电路布线层532B抵接的方式，将与图3E所示的半固化片11和导电膏15分别相同的半固化片2536和导电膏2535对准位置，并在核心基板531的面531B上重叠。在半固化片536上重叠铜箔534，并在半固化片2536上重叠铜箔2534，从而形成叠层体。将该叠层体夹在两个金属中间板701中进行热压。由此，半固化片536、2536分别成为固化基板636、2636，且导电膏535、2535分别成为导通孔导体5535、6535，得到图6C所示的层叠固化物1005。
优选金属中间板701的热膨胀系数(线膨胀系数)与核心基板531的热膨胀系数(线膨胀系数)实质上相同，由此能够防止热压叠层体时，核心基板531的破损。核心基板531的固化基板161由玻璃环氧树脂组成时，SUS304或SUS301具有与玻璃环氧树脂实质上相同的热膨胀系数(线膨胀系数)，因此，优选使用SUS304或SUS301作为金属中间板701。
并且，利用光刻等方法将铜箔534、2534加工成所期望的图案，并制成电路布线层537、2537，从而得到图6D所示的多层电路基板1006。根据需要，在电路布线层537、2537和固化基板536、2536上设置阻焊剂。或者，根据需要，对电路布线层537、2537施加电镀处理等表面精加工处理。
并且，将多层电路基板1006作为核心基板，重复图6A～图6D所示的方法，由此能够得到多层化的电路基板。
优选核心基板531的电路布线层532A、532B的面5532A、5532B为粗糙面。为粗糙面的面5532A、5532B可以使用表面粗糙化的箔作为金属箔534、2534，也可以利用CZ处理等化学研磨或喷砂法等物理研磨使金属箔534、2534的面粗糙化。导电膏535、2535即导通孔导体5535、6535与粗糙化后的面5532A、5532B抵接，由此金属箔534、2534分别与导通孔导体5535、6535切实地连接。
如上所述，利用由实施方式的中间材1001中的导电膏15形成的导通孔导体162，得到与电路布线层126A、126B稳定且切实地连接的电路基板1004。
并且，利用实施方式的电路基板1004，得到通过导通孔导体全层切实连接的、适用于高密度安装的多层电路基板。
工业利用可能性
利用本发明的中间材，得到精细化的导通孔导体与金属箔切实且稳定地连接的电路基板。

Claims (10)

1.一种用于制造电路基板的中间材，其具备：
半固化片，其具有第一面和在所述第一面的相反侧的第二面，并具有厚度t1，且形成有贯穿所述第一面和所述第二面之间的具有最小直径rmin的贯通孔；
第一薄膜，其设置在所述半固化片的所述第一面上，具有厚度tf1，且形成有与所述贯通孔连接的具有直径rf1的第一孔并具有脱模性；
第二薄膜，其设置在所述半固化片的所述第二面上，具有厚度tf2，且形成有与所述贯通孔连接的具有直径rf2的第二孔并具有脱模性；以及，
导电膏，其被填充到所述贯通孔、所述第一孔以及所述第二孔中，
其中，所述最小直径rmin比所述半固化片的在所述第一面的所述贯通孔的开口部的直径以及在所述第二面的所述贯通孔的开口部的直径小，
第一薄膜和第二薄膜能够从所述半固化片剥离，使所述导电膏的、填充在所述第一孔和所述第二孔中的部分以从所述半固化片突出的方式残留，
所述贯通孔、所述第一孔以及所述第二孔满足下述条件，并通过激光被加工：
rf1/tf1≥3
rf2/tf2≥3
rmin/(t1+tf1+tf2)≤1.5。
2.根据权利要求1所述的中间材，其中，
所述半固化片包括：
增强材料；以及，
树脂，其浸渍于所述增强材料中，
所述半固化片的所述树脂的软化温度比所述导电膏的反应开始温度低。
3.根据权利要求2所述的中间材，其中，
所述增强材料由玻璃纤维织物、玻璃纤维无纺布、以及玻璃纤维织物和玻璃纤维无纺布的复合材料中的一个构成。
4.根据权利要求3所述的中间材，其中，
所述半固化片的所述树脂包括30～80phr的无机填料。
5.一种电路基板的制造方法，其包括：
准备具有第一面和在所述第一面相反侧的第二面，且具有厚度t1的半固化片的步骤；
将具有厚度tf1的第一薄膜贴附在所述半固化片的所述第一面上的步骤；
将具有厚度tf2的第二薄膜贴附在所述半固化片的所述第二面上的步骤；
通过激光形成贯穿所述半固化片的所述第一面和所述第二面之间的具有最小直径rmin的贯通孔、与所述贯通孔连接的具有直径rf1的所述第一薄膜的第一孔以及与所述贯通孔连接的具有直径rf2的所述第二薄膜的第二孔的步骤；
将导电膏填充到所述贯通孔、所述第一孔以及所述第二孔中的步骤，
将所述第一薄膜和所述第二薄膜从所述半固化片剥离，以使所述导电膏从所述半固化片的所述第一面和所述第二面中的至少一个面突出并残留的步骤；
在剥离所述第一薄膜和所述第二薄膜的步骤之后，将第一金属箔重叠在所述半固化片的所述第一面上，形成叠层体的步骤；以及，
使所述叠层体固化的步骤，
其中，所述最小直径rmin比所述半固化片的在所述第一面的所述贯通孔的开口部的直径以及在所述第二面的所述贯通孔的开口部的直径小，
所述贯通孔、所述第一孔以及所述第二孔满足下述条件：
rf1/tf1≥3
rf2/tf2≥3
rmin/(t1+tf1+tf2)≤1.5。
6.根据权利要求5所述的电路基板的制造方法，其中，
使所述叠层体固化的步骤包括：
在第一温度下加热所述叠层体的步骤；
在所述第一温度下加热所述叠层体的步骤之后，在比所述第一加热温度高的第二温度下加热所述叠层体的步骤；以及，
在所述第二温度下加热所述叠层体的步骤之后，在比所述第二温度高的第三温度下加热所述叠层体的步骤。
7.根据权利要求6所述的电路基板的制造方法，其中，
所述半固化片包括树脂，
所述第一温度为所述半固化片的所述树脂的软化点附近的温度。
8.根据权利要求7所述的电路基板的制造方法，其中，
所述半固化片的所述树脂的所述软化温度比所述导电膏的反应开始温度低。
9.根据权利要求5所述的电路基板的制造方法，其中，
所述形成叠层体的步骤包括：在剥离所述第一薄膜和所述第二薄膜的步骤之后，将核心基板重叠在所述半固化片的所述第二面上的步骤，
所述使叠层体固化的步骤包括：
将所述叠层体夹在金属中间板中的步骤；以及，
将夹在所述金属中间板中的所述叠层体加热加压的步骤。
10.根据权利要求9所述的电路基板的制造方法，其中，
所述金属中间板的热膨胀系数与所述核心基板的热膨胀系数实质相同。
CN2006800435967A 2005-12-12 2006-12-06 用于制造电路基板的中间材以及使用其的电路基板的制造方法 Expired - Fee Related CN101313637B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005357392 2005-12-12
JP357392/2005 2005-12-12
PCT/JP2006/324342 WO2007069510A1 (ja) 2005-12-12 2006-12-06 回路基板を製造するための中間材とそれを用いた回路基板の製造方法

Publications (2)

Publication Number Publication Date
CN101313637A CN101313637A (zh) 2008-11-26
CN101313637B true CN101313637B (zh) 2010-08-18

Family

ID=38162818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800435967A Expired - Fee Related CN101313637B (zh) 2005-12-12 2006-12-06 用于制造电路基板的中间材以及使用其的电路基板的制造方法

Country Status (5)

Country Link
US (1) US7828924B2 (zh)
JP (2) JP5098646B2 (zh)
CN (1) CN101313637B (zh)
TW (1) TWI381786B (zh)
WO (1) WO2007069510A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102369791B (zh) * 2009-03-12 2013-11-13 大自达电线股份有限公司 多层配线基板的制造方法及通过该方法获得的多层配线基板
JPWO2010113448A1 (ja) * 2009-04-02 2012-10-04 パナソニック株式会社 回路基板の製造方法および回路基板
JP5206878B2 (ja) * 2009-08-24 2013-06-12 株式会社村田製作所 樹脂多層基板及び該樹脂多層基板の製造方法
KR101077336B1 (ko) 2009-09-09 2011-10-26 삼성전기주식회사 인쇄회로기판의 제조방법
US9282638B2 (en) * 2012-01-13 2016-03-08 Zycube Co., Ltd. Electrode, electrode material, and electrode formation method
DE112017001274T5 (de) * 2016-03-11 2019-01-10 Ngk Insulators, Ltd. Verbindungssubstrat
CN107343358B (zh) * 2016-12-06 2019-10-25 华为机器有限公司 一种电路板的加工方法及电路板
EP3593990A4 (en) * 2017-03-10 2020-07-29 Nissan Motor Co., Ltd. COMPOSITE MATERIAL, METHOD FOR PRODUCING A COMPOSITE MATERIAL ELEMENT AND MOLD FOR IT
JP2019057697A (ja) * 2017-09-22 2019-04-11 住友電気工業株式会社 プリント配線板及びプリント配線板の製造方法
JP7034853B2 (ja) * 2018-07-04 2022-03-14 Ｎｉｓｓｈａ株式会社 導電シートの製造方法
EP3736852A1 (en) 2019-05-07 2020-11-11 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Aligning component carrier structure with known-good sections and critical section with other component carrier with components and dummies
CN112020222A (zh) * 2019-05-30 2020-12-01 鹏鼎控股(深圳)股份有限公司 内埋电路板及其制作方法
CN113784548B (zh) * 2021-08-10 2024-04-16 深圳市信维通信股份有限公司 三明治胶层制备方法及多层线路板制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1339941A (zh) * 2000-08-17 2002-03-13 松下电器产业株式会社 线路板及其制造方法
CN1392764A (zh) * 2001-06-18 2003-01-22 日东电工株式会社 生产金属箔层压制品的方法和生产线路板的方法
CN1394465A (zh) * 2000-10-16 2003-01-29 松下电器产业株式会社 电路形成基板的制造方法、电路形成基板及电路形成基板用材料

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2601128B2 (ja) * 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
US5686172A (en) * 1994-11-30 1997-11-11 Mitsubishi Gas Chemical Company, Inc. Metal-foil-clad composite ceramic board and process for the production thereof
JP3982417B2 (ja) 2003-01-14 2007-09-26 松下電器産業株式会社 回路基板の製造方法
WO2004064465A1 (ja) * 2003-01-14 2004-07-29 Matsushita Electric Industrial Co., Ltd. 回路基板およびその製造方法
US20040214006A1 (en) * 2003-04-25 2004-10-28 Matsushita Electric Industrial Co., Ltd. Member for a circuit board, method of manufacturing the same, and methods of manufacturing circuit boards
JP2004343086A (ja) * 2003-04-25 2004-12-02 Matsushita Electric Ind Co Ltd 回路基板用部材とその製造方法及び回路基板の製造方法
WO2004103039A1 (ja) * 2003-05-19 2004-11-25 Dai Nippon Printing Co., Ltd. 両面配線基板および両面配線基板の製造方法並びに多層配線基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1339941A (zh) * 2000-08-17 2002-03-13 松下电器产业株式会社 线路板及其制造方法
CN1394465A (zh) * 2000-10-16 2003-01-29 松下电器产业株式会社 电路形成基板的制造方法、电路形成基板及电路形成基板用材料
CN1392764A (zh) * 2001-06-18 2003-01-22 日东电工株式会社 生产金属箔层压制品的方法和生产线路板的方法

Also Published As

Publication number Publication date
TWI381786B (zh) 2013-01-01
JPWO2007069510A1 (ja) 2009-05-21
CN101313637A (zh) 2008-11-26
JP5098646B2 (ja) 2012-12-12
US7828924B2 (en) 2010-11-09
TW200803685A (en) 2008-01-01
WO2007069510A1 (ja) 2007-06-21
JP2012015562A (ja) 2012-01-19
US20090114338A1 (en) 2009-05-07

Similar Documents

Publication Publication Date Title
CN101313637B (zh) 用于制造电路基板的中间材以及使用其的电路基板的制造方法
CN100539813C (zh) 电路成形基板制造方法和用于制造电路成形基板的材料
US6710261B2 (en) Conductive bond, multilayer printed circuit board, and method for making the multilayer printed circuit board
US6673190B2 (en) Lasable bond-ply materials for high density printed wiring boards
EP1194020A2 (en) Resin board, manufacturing process for resin board, connection medium body, circuit board and manufacturing process for circuit board
KR20090068227A (ko) 다층 프린트 배선판 및 그 제조 방법
TW511441B (en) Multi-layer circuit board and method of manufacturing same
KR20120028293A (ko) 전극 구조, 배선체, 접착제 접속 구조, 전자기기 및 그 조립 방법
US20040170795A1 (en) Lasable bond-ply materials for high density printed wiring boards
CN101044806B (zh) 多层印刷配线板及其制造方法
JP3600317B2 (ja) 多層印刷配線板およびその製造方法
CN102031080A (zh) 导电胶以及使用该导电胶制造印刷电路板的方法
TWI412313B (zh) 多層印刷配線板及其製法
JP2003092024A (ja) ビアホール充填用導電性ペーストとそれを用いた回路基板とその製造方法
KR100736516B1 (ko) 회로 형성 기판의 제조 방법 및 회로 형성 기판의 재료
JP2008181914A (ja) 多層プリント配線板及びその製造方法
JPH1154922A (ja) 内層回路入り積層板の製造方法
CN113950204B (zh) 一种预制电路板的制造方法及预制电路板
JP2006307067A (ja) 複合体、プリプレグ、金属張積層板並びにプリント配線板及びその製造方法
JP2007258421A (ja) フレキシブルプリント配線板およびその製造方法
CN116156790A (zh) 多层线路板的制备方法以及多层线路板
JP2003324275A (ja) 配線基板の製造方法
JP2009188363A (ja) 多層プリント配線板及びその製造方法
JP2006086544A (ja) 回路形成基板および回路形成基板の製造方法
JP2000216542A (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100818

Termination date: 20141206

EXPY Termination of patent right or utility model