JP5206878B2 - 樹脂多層基板及び該樹脂多層基板の製造方法 - Google Patents

樹脂多層基板及び該樹脂多層基板の製造方法 Download PDF

Info

Publication number
JP5206878B2
JP5206878B2 JP2011528791A JP2011528791A JP5206878B2 JP 5206878 B2 JP5206878 B2 JP 5206878B2 JP 2011528791 A JP2011528791 A JP 2011528791A JP 2011528791 A JP2011528791 A JP 2011528791A JP 5206878 B2 JP5206878 B2 JP 5206878B2
Authority
JP
Japan
Prior art keywords
resin layer
via hole
resin
multilayer substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011528791A
Other languages
English (en)
Other versions
JPWO2011024790A1 (ja
Inventor
雅司 荒井
麻友子 西原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2011528791A priority Critical patent/JP5206878B2/ja
Publication of JPWO2011024790A1 publication Critical patent/JPWO2011024790A1/ja
Application granted granted Critical
Publication of JP5206878B2 publication Critical patent/JP5206878B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
    • Y10T29/4916—Simultaneous circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、少なくとも２層以上の樹脂層とビア導体とを備える樹脂多層基板及び該樹脂多層基板の製造方法に関する。
近年、電子部品の高密度実装化に伴い、複数のビアホール内の導電性ペーストの密度を高めた、複数のビアホールが設けられている樹脂層が複数、積層されている状態において、それぞれの樹脂層にビア導体を連接して設けてある樹脂多層基板を電子部品の実装に用いている。例えば特許文献１には、それぞれの樹脂層に設けたビア導体を連接してある樹脂多層基板及び該樹脂多層基板を製造する方法が開示されている。
特許文献１に開示されている電子部品内蔵モジュール及びその製造方法では、ＩＣを実装したキャリアを熱硬化性樹脂からなる絶縁層で被覆して硬化状態にした配線基板に、インナービアホールを形成して、貫通ビアホールを形成する。ブラインドビアホール及び貫通ビアホールのそれぞれに導電性ペーストを充填し、ブラインドビアホールと貫通ビアホールとが連接するように、配線基板に薄層樹脂層をラミネートする。薄層樹脂層上に銅箔をラミネートして、薄層樹脂層及び導電性ペーストを硬化状態にし、銅箔をパターニングして表面電極を形成する。
特開２００３−１２４３８０号公報
しかし、特許文献１に開示されている樹脂多層基板を製造する方法では、ブラインドビアホール及び貫通ビアホールの内部の容積以上に導電性ペーストを充填することができないため、ブラインドビアホール及び貫通ビアホール内の導電性ペーストの密度を高めることができず、ブラインドビアホール及び貫通ビアホール内の導電性ペーストを硬化状態にしたブラインドビア導体及び貫通ビア導体の抵抗値を小さくすることができないという問題点があった。
また、ブラインドビアホール及び貫通ビアホールのそれぞれに導電性ペーストを充填してから、配線基板に薄層樹脂層をラミネートするので、ブラインドビアホール又は貫通ビアホールから導電性ペーストがにじみ出して、配線基板と薄層樹脂層との界面に広がり、配線基板と薄層樹脂層との間の絶縁性能を低下させるという問題点があった。
さらに、薄層樹脂層の厚みが薄いため、貫通ビアホールと、該貫通ビアホールに充填する導電性ペーストとの接触面積が狭く、導電性ペーストを硬化状態にする場合に生じる力により、貫通ビアホール上に形成した表面電極が、貫通ビアホールに充填された導電性ペーストとともに、薄層樹脂層から剥離するおそれがあるという問題点があった。
本発明は、上記事情に鑑みてなされたものであり、樹脂層から表面電極が剥離しにくい樹脂多層基板及び該樹脂多層基板の製造方法を提供することを目的とする。また、本発明は、ビアホール内の導電性ペーストの密度を高め、ビア導体の抵抗値を小さくすることができるとともに、積層した樹脂層の界面に導電性ペーストが入り込むことがない樹脂多層基板及び該樹脂多層基板の製造方法を提供することを目的とする。
上記目的を達成するために第１発明に係る樹脂多層基板は、第１樹脂層と、該第１樹脂層の一面に積層してある第２樹脂層とを備える樹脂多層基板において、前記第２樹脂層の、前記第１樹脂層に積層されている面とは反対側の面に形成してある表面電極と、前記第１樹脂層に設けてあり、一端が前記第１樹脂層の前記一面に至る第１ビア導体と、前記第２樹脂層に設けてあり、一端が前記表面電極と、他端が前記第１ビア導体とそれぞれ電気的に接続してある第２ビア導体とを備え、前記第２ビア導体と接する前記第２樹脂層の少なくとも一部が、前記第１ビア導体の内部へ突き出した形状を形成している。
第１発明では、一端が第１樹脂層の一面に至る第１ビア導体を設けてある第１樹脂層と、一端が表面電極と、他端が第１ビア導体とそれぞれ電気的に接続した第２ビア導体を設けてある第２樹脂層とを備えた樹脂多層基板において、第２ビア導体と接する第２樹脂層の少なくとも一部が、第１ビア導体の内部へ突き出した形状を形成しているので、第２樹脂層と導電性ペーストとの接触面積が広くなる。したがって、第２樹脂層と第２ビア導体との接合力が増して、第２樹脂層から導電性ペーストとともに表面電極が剥離する可能性を低減することができる。また、第２ビア導体と接する第２樹脂層の少なくとも一部が、第１ビア導体の内部へ突き出す方向は、第２樹脂層を第１樹脂層から剥離する方向とは反対の方向になるため、第１樹脂層と第２樹脂層との接合力が増す。
また、第２発明に係る樹脂多層基板は、第１発明において、少なくとも一面に配線パターンを形成してあるベース層を備え、前記配線パターンが形成してある前記ベース層の一面に、前記第１樹脂層、前記第２樹脂層を順に積層し、前記配線パターンと前記第１ビア導体とを電気的に接続してある。
第２発明では、配線パターンを形成してあるベース層の一面に、第１樹脂層、第２樹脂層を順に積層し、配線パターンと第１ビア導体とを電気的に接続してあるので、配線パターンに電子部品を実装することができ、電子部品を高密度実装化することが可能になる。
また、第３発明に係る樹脂多層基板は、第１発明において、前記第１樹脂層の、前記第２樹脂層が積層してある面とは反対側の面に形成してある配線パターンと、前記第１樹脂層に内蔵し、前記配線パターンに実装してある電子部品とを備える。
第３発明では、第１樹脂層の、第２樹脂層が積層してある面とは反対側の面に形成してある配線パターンと、第１樹脂層に内蔵し、配線パターンに実装してある電子部品とを備えるので、さらに電子部品を高密度実装化することが可能になる。
また、第４発明に係る樹脂多層基板は、第２発明において、前記ベース層の少なくとも一面に電子部品を実装し、実装してある前記電子部品を前記第１樹脂層に内蔵してある。
第４発明では、ベース層の少なくとも一面に電子部品を実装し、実装してある電子部品を第１樹脂層に内蔵してあるので、電子部品をベース層の両面に実装することができ、さらに電子部品を高密度実装化することが可能になる。
また、第５発明に係る樹脂多層基板は、第１乃至第４発明のいずれか一つにおいて、前記表面電極は、マザー基板に形成されている電極と電気的に接続してある。
第５発明では、マザー基板に形成されている電極と電気的に接続してある表面電極は第２樹脂層から剥離する可能性が低いので、樹脂多層基板とマザー基板との接続の信頼性が向上する。
また、第６発明に係る樹脂多層基板は、第１乃至第５発明のいずれか一つにおいて、前記第１ビア導体は、前記第２樹脂層の近傍部分のテーパー角が他の部分のテーパー角よりも大きくなるように形成してある。
第６発明では、第１ビア導体は、第２樹脂層の近傍部分のテーパー角が他の部分のテーパー角よりも大きくなるように形成してあるので、第２ビア導体と接する未硬化状態の第２樹脂層の少なくとも一部が自重により第１ビア導体の内部へ折れ曲がり、第１ビア導体の内部へ突き出した形状を形成することができる。
上記目的を達成するために第７発明に係る樹脂多層基板の製造方法は、第１樹脂層と、該第１樹脂層の一面に積層してある第２樹脂層とを備える樹脂多層基板を製造する方法において、硬化状態の第１樹脂層に第１ビアホールを形成する第１工程と、未硬化状態の第２樹脂層に第２ビアホールを形成し、前記第１ビアホールと前記第２ビアホールとが連接するように、前記第１樹脂層の一面に前記第２樹脂層を積層する第２工程と、前記第１ビアホール及び前記第２ビアホールに導電性ペーストを充填して第１ビア導体及び第２ビア導体を形成する第３工程と、前記第２ビア導体と接する前記第２樹脂層の少なくとも一部を、前記第１ビア導体の内部へ突き出す第４工程と、前記導電性ペースト及び前記第２樹脂層を硬化状態にする第５工程とを含む。
第７発明では、硬化状態の第１樹脂層に第１ビアホールを形成し、未硬化状態の第２樹脂層に第２ビアホールを形成し、第１ビアホールと第２ビアホールとが連接するように、第１樹脂層の一面に第２樹脂層を積層した後に、第１ビアホール及び第２ビアホールに導電性ペーストを充填するので、積層した第１樹脂層と第２樹脂層との界面に導電性ペーストが入り込むことがなく、第１樹脂層と第２樹脂層との間の絶縁性能を低下させることがない。また、第２ビア導体と接する第２樹脂層の少なくとも一部を、導電ペーストを充填した第１ビア導体の内部へ突き出し、導電性ペースト及び第２樹脂層を硬化状態にし、第２ビア導体と接する第２樹脂層の少なくとも一部が第１ビア導体の内部へ突き出した形状を形成することで、第２ビア導体と接する第２樹脂層の少なくとも一部が第１ビアホール内及び第２ビアホール内に導電性ペーストを押し込み、第１ビアホール内及び第２ビアホール内の導電性ペーストの密度を高め、第１ビア導体及び第２ビア導体の抵抗値を小さくすることができる。
また、第８発明に係る樹脂多層基板の製造方法は、第７発明において、前記第３工程では、前記第１ビアホール及び前記第２ビアホールに導電性ペーストを充填した場合、前記第２ビアホールから少なくとも上に凸形状を有するように前記導電性ペーストがはみ出し、前記第４工程では、前記第２ビアホールからはみ出した前記導電性ペーストを、前記導電性ペーストがはみ出した側の前記第２ビアホールの断面積よりも大きい断面積を有する物体で、前記第２ビアホール内へ押し込むことで、前記第２ビア導体と接する前記第２樹脂層の少なくとも一部を、前記第１ビア導体の内部へ突き出す。
第８発明では、第２ビアホールからはみ出した導電性ペーストを、導電性ペーストがはみ出した側の第２ビアホールの断面積よりも大きい断面積を有する物体で、第２ビアホール内へ押し込むことで、第２ビア導体と接する第２樹脂層の少なくとも一部が第１ビア導体の内部へ突き出した形状を形成することができる。したがって、第２ビアホールからはみ出した導電性ペーストが、第１ビアホール内及び第２ビアホール内に押し込まれ、第１ビアホール内及び第２ビアホール内の導電性ペーストの密度を高め、第１ビア導体及び第２ビア導体の抵抗値を小さくすることができる。
また、第９発明に係る樹脂多層基板の製造方法は、第８発明において、未硬化状態の前記第２樹脂層の一面に、前記第２樹脂層の形状を保持する保持フィルムが貼り付けられ、貼り付けられた保持フィルムに前記第２樹脂層に形成した前記第２ビアホールと連接する第３ビアホールが形成してあり、前記第３工程では、前記第１ビアホール、前記第２ビアホール、前記第３ビアホールに導電性ペーストを充填し、前記第３工程の終了後に、前記保持フィルムを前記第２樹脂層から剥離することで、前記保持フィルムに形成してある前記第３ビアホールに充填されている前記導電性ペーストを、前記第２ビアホールからはみ出した前記導電性ペーストとする。
第９発明では、未硬化状態の第２樹脂層の一面に、第２樹脂層の形状を保持する保持フィルムが貼り付けられ、保持フィルムに第２ビアホールと連接する第３ビアホールが形成してあり、第３ビアホールに充填されている導電性ペーストを、保持フィルムを第２樹脂層から剥離することで、第２ビアホールからはみ出した導電性ペーストとすることができる。したがって、保持フィルムの厚みを変えることにより、第２ビアホールからはみ出す導電性ペーストの量を制御することができる。
また、第１０発明に係る樹脂多層基板の製造方法は、第７発明において、前記第４工程では、前記第２樹脂層を前記第１樹脂層の方向に加圧することで、前記第２ビア導体と接する前記第２樹脂層の少なくとも一部を、前記第１ビア導体の内部へ突き出す。
第１０発明では、第２樹脂層を第１樹脂層の方向に加圧することで、第２ビア導体と接する第２樹脂層の少なくとも一部が第１ビア導体の内部へ突き出した形状を形成することができ、第２樹脂層の厚みが薄くなる分だけ、導電性ペーストが第１ビアホール内及び第２ビアホール内に押し込まれ、第１ビアホール内及び第２ビアホール内の導電性ペーストの密度を高め、第１ビア導体及び第２ビア導体の抵抗値を小さくすることができる。
また、第１１発明に係る樹脂多層基板の製造方法は、第７発明において、前記第１工程では、前記第２樹脂層の近傍部分のテーパー角が、他の部分のテーパー角よりも大きくなるように前記第１ビアホールを形成する。
第１１発明では、第２樹脂層の近傍部分のテーパー角が、他の部分のテーパー角よりも大きくなるように第１ビアホールを形成してあるので、第２ビア導体と接する未硬化状態の第２樹脂層の少なくとも一部が自重により第１ビア導体の内部へ折れ曲がり、第１ビア導体の内部へ突き出した形状を形成することができる。
また、第１２発明に係る樹脂多層基板の製造方法は、第７発明において、前記第２工程では、前記第１樹脂層の一面に前記第２樹脂層を積層した後、前記第１ビアホール及び前記第２ビアホールに対して連通処理を行う。
第１２発明では、第１樹脂層の一面に第２樹脂層を積層した後、第１ビアホール及び第２ビアホールに対して連通処理を行うので、第１ビアホールと第２ビアホールとの連接を確保することができる。
本発明に係る樹脂多層基板は、第１樹脂層に積層されている面とは反対側の第２樹脂層の面に形成してある表面電極と、第１樹脂層に設けてあり、一端が第１樹脂層の一面に至る第１ビア導体と、第２樹脂層に設けてあり、一端が表面電極と、他端が第１ビア導体とそれぞれ電気的に接続してある第２ビア導体とを備え、第２ビア導体と接する第２樹脂層の少なくとも一部が、第１ビア導体の内部へ突き出した形状を形成しているので、第２樹脂層と導電性ペーストとの接触面積が広くなる。したがって、第２樹脂層と第２ビア導体との接合力が増し、第２樹脂層から導電性ペーストとともに表面電極が剥離する可能性を低減することができる。
本発明に係る樹脂多層基板の製造方法は、硬化状態の第１樹脂層に第１ビアホールを形成し、未硬化状態の第２樹脂層に第２ビアホールを形成し、第１ビアホールと第２ビアホールとが連接するように、第１樹脂層の一面に第２樹脂層を積層した後に、第１ビアホール及び第２ビアホールに導電性ペーストを充填するので、積層した第１樹脂層と第２樹脂層との界面に導電性ペーストが入り込むことがなく、第１樹脂層と第２樹脂層との間の絶縁性能を低下させることがない。また、第２ビア導体と接する第２樹脂層の少なくとも一部を、導電性ペーストを充填した第１導体の内部へ突き出し、導電性ペースト及び第２樹脂層を硬化状態にして、第２ビア導体と接する第２樹脂層の少なくとも一部が第１ビア導体の内部へ突き出した形状を形成することで、第２ビア導体と接する第２樹脂層の少なくとも一部が第１ビアホール内及び第２ビアホール内に導電性ペーストを押し込み、第１ビアホール内及び第２ビアホール内の導電性ペーストの密度を高め、第１ビア導体及び第２ビア導体の抵抗値を小さくすることができる。
本発明の実施の形態１に係る樹脂多層基板の構成を示す模式図である。 本発明の実施の形態１に係る樹脂多層基板の製造方法を説明するための模式図である。 本発明の実施の形態１に係る樹脂多層基板の製造方法を説明するための模式図である。 本発明の実施の形態１に係る樹脂多層基板の製造方法を説明するための模式図である。 本発明の実施の形態１に係る樹脂多層基板の製造方法を説明するための模式図である。 本発明の実施の形態１に係る樹脂多層基板の製造方法を説明するための模式図である。 本発明の実施の形態１に係る樹脂多層基板の製造方法を説明するための模式図である。 本発明の実施の形態１に係る樹脂多層基板の製造方法を説明するための模式図である。 本発明の実施の形態１に係る樹脂多層基板の製造方法を説明するための模式図である。 本発明の実施の形態１に係る樹脂多層基板の製造方法を説明するための模式図である。 本発明の実施の形態１に係る樹脂多層基板の製造方法を説明するための模式図である。 マザー基板に実装されている本発明の実施の形態１に係る樹脂多層基板の構成を示す模式図である。 ベース層を備えない本発明の実施の形態１に係る樹脂多層基板の構成を示す模式図である。 本発明の実施の形態２に係る樹脂多層基板の製造方法を説明するための模式図である。 本発明の実施の形態２に係る樹脂多層基板の製造方法を説明するための模式図である。 本発明の実施の形態３に係る樹脂多層基板のビアホールの構成を示す模式図である。
以下、本発明の実施の形態における樹脂多層基板及び該樹脂多層基板の製造方法について、図面を用いて具体的に説明する。以下の実施の形態は、特許請求の範囲に記載された発明を限定するものではなく、実施の形態の中で説明されている特徴的事項の組み合わせの全てが解決手段の必須事項であるとは限らないことは言うまでもない。
（実施の形態１）
図１は、本発明の実施の形態１に係る樹脂多層基板の構成を示す模式図である。図１に示すように、実施の形態１に係る樹脂多層基板１は、ベース層１０、部品内蔵層（第１樹脂層）２０、薄層樹脂層（第２樹脂層）３０を順に積層してある。ベース層１０は、セラミック、ガラス、エポキシ樹脂等で構成され、両面に配線パターン１１ａ、１１ｂが形成してある。ベース層１０の、配線パターン１１ａが形成してある面には、ＩＣ素子１２が、配線パターン１１ｂが形成してある面には複数の電子部品１３がはんだ等の導電性接合材（図示せず）を用いて実装されている。複数の電子部品１３は、表面実装型の部品であり、例えばチップコンデンサ、抵抗等である。配線パターン１１ａは、ベース層１０に形成してある複数のビア導体１４を介して配線パターン１１ｂと電気的に接続している。また、配線パターン１１ａ、１１ｂの所定位置には、絶縁性を確保する等の理由からレジスト層１５が形成してある。
部品内蔵層２０は、ベース層１０の配線パターン１１ｂが形成してある面に積層され、実装されている複数の電子部品１３及び配線パターン１１ｂの一部を内蔵している。部品内蔵層２０は、エポキシ樹脂等の熱硬化性樹脂で構成され、少なくとも複数の電子部品１３が外部に露出しない程度の厚みを有している。また、部品内蔵層２０には、複数のビアホール（第１ビアホール）２１に導電性ペースト２２を充填した複数のビア導体（第１ビア導体）２３が形成してある。複数のビア導体２３は、一端が薄層樹脂層３０が積層されている部品内蔵層２０の一面に至り、他端が配線パターン１１ｂと電気的に接続されている。
薄層樹脂層３０は、部品内蔵層２０に比べて十分に薄く、部品内蔵層２０をベース層１０とで挟むように部品内蔵層２０の一面に積層してある。薄層樹脂層３０は、エポキシ樹脂等の熱硬化性樹脂で構成されている。薄層樹脂層３０には、複数のビアホール（第２ビアホール）３１に導電性ペースト２２を充填した複数のビア導体（第２ビア導体）３３が形成してある。複数のビア導体３３は、一端が薄層樹脂層３０の、部品内蔵層２０に積層されている面とは反対側の面に形成してある表面電極３４と、他端が複数のビア導体２３とそれぞれ電気的に接続してある。また、複数のビア導体３３と接する薄層樹脂層３０の一部は、部品内蔵層２０に形成してある複数のビア導体２３の内部へ突き出した形状３５を形成している。そのため、複数のビア導体３３と接する薄層樹脂層３０の一部と、導電性ペースト２２との接触面積が広くなる。したがって、薄層樹脂層３０と複数のビア導体３３との接合力が増し、薄層樹脂層３０から導電性ペースト２２とともに表面電極３４が剥離する可能性を低減することができる。なお、表面電極３４の所定位置にも、絶縁性を確保する等の理由からレジスト層３６が形成してある。
図２乃至図１１は、本発明の実施の形態１に係る樹脂多層基板１の製造方法を説明するための模式図である。図２は、ベース層１０を準備した状態を、図３は、ベース層１０に複数の電子部品１３が実装された状態を、図４は、ベース層１０に部品内蔵層２０が積層された状態を、図５は、部品内蔵層２０に複数のビアホール２１を形成した状態を、図６は、複数のビアホール３１を形成した薄層樹脂層３０を部品内蔵層２０に積層する状態を、それぞれ示している。図７は、複数のビアホール２１、３１に対して行う連通処理を示している。また、図８は、複数のビアホール２１、３１に導電性ペースト２２を充填した状態を、図９は、複数のビアホール３１から上に凸形状に導電性ペースト２２がはみ出した状態を、図１０は、薄層樹脂層３０に金属箔を貼り付けた状態を、図１１は、金属箔をパターニングして表面電極３４を形成した状態を、それぞれ示している。
図２に示すように、ベース層１０の両面には、配線パターン１１ａ、１１ｂが形成してあり、ベース層１０には、配線パターン１１ａと配線パターン１１ｂとを電気的に接続するための複数のビア導体１４が形成してある。配線パターン１１ａ、１１ｂは、ベース層１０のそれぞれの面の全面に形成した金属層（例えば、Ｃｕ層）に対して、フォトリソグラフィを用いて、所定パターンにパターニングして形成することができる。なお、配線パターン１１ａ、１１ｂ上に形成してあるレジスト層１５も、配線パターン１１ａ、１１ｂと同様、フォトリソグラフィを用いて形成することができる。ベース層１０は、ＦＲ４に代表される樹脂基板であっても良いし、アルミナ、ＬＴＣＣ（低温焼結セラミック）等のセラミック基板であっても良い。
次に、図３に示すように、ベース層１０の配線パターン１１ｂが形成してある面に、複数の電子部品１３をはんだ等の導電性接合材（図示せず）を用いて実装する。その後、図４に示すように、ベース層１０の複数の電子部品１３が実装された面に、複数の電子部品１３及び配線パターン１１ｂの一部を内蔵するように部品内蔵層２０を形成する。部品内蔵層２０は、ベース層１０の複数の電子部品１３が実装された面に、未硬化状態の樹脂シート、例えばエポキシ樹脂からなる樹脂シートを被せて、該樹脂シートを圧着し、硬化状態にして形成する。なお、部品内蔵層２０は、薄層樹脂層３０を積層する前に、硬化状態にしておくことが好ましい。
次に、図５に示すように、部品内蔵層２０の所定位置に、複数の有底のビアホール（第１ビアホール）２１を形成する。複数のビアホール２１は、部品内蔵層２０の側からベース層１０側へ、部品内蔵層２０の所定位置にレーザ光を照射することで形成することができる。複数のビアホール２１の断面形状は、レーザ光を部品内蔵層２０の側から照射するため、ベース層１０に近づくに連れて径が小さくなるテーパー形状である。また、複数のビアホール２１は、配線パターン１１ｂに達するまで形成されている。なお、レーザ光で複数のビアホール２１を形成した場合に、複数のビアホール２１内の残渣を濃硫酸、クロム酸又はこれらを混合した酸等で溶解除去するデスミア処理を行う。デスミア処理はウェット処理であるため、デスミア処理後の樹脂多層基板１を乾燥させる。
次に、図６に示すように、複数のビアホール３１を形成してある薄層樹脂層３０を、複数のビアホール２１と複数のビアホール３１とが連接するように部品内蔵層２０に積層する。薄層樹脂層３０は、エポキシ樹脂等の熱硬化性樹脂で構成され、部品内蔵層２０に積層する時点では未硬化状態である。そのため、薄層樹脂層３０には、ＰＥＴフィルム等の形状を保持するための保持フィルム３８が貼り付けられている。保持フィルム３８を薄層樹脂層３０に貼り付けた状態で、保持フィルム３８の側からレーザ光を照射して薄層樹脂層３０に複数のビアホール（第２ビアホール）３１を形成する。なお、薄層樹脂層３０に複数のビアホール３１を形成する場合に、保持フィルム３８に複数のビアホール３１と連接する複数のビアホール（第３ビアホール）３９が形成される。ビアホール３１、３９の断面形状は、保持フィルム３８の側から薄層樹脂層３０側へと径が小さくなるテーパー形状である。保持フィルム３８が貼り付けられた薄層樹脂層３０は、薄層樹脂層３０側が部品内蔵層２０と接するように、部品内蔵層２０に貼り付けられる。なお、ビアホール３１の上端側及び下端側の径は、ビアホール２１の上端側の径よりも小さくなるように形成してある。ここで、ビアホール３１の下端側とは、ビアホール２１と連接する側を、ビアホール３１の上端側とは、ビアホール２１と連接する側の反対側をそれぞれ示している。また、ビアホール２１の上端側とは、ビアホール３１と連接する側である。
なお、ビアホール３１を形成してある薄層樹脂層３０を、部品内蔵層２０に形成してあるビアホール２１とビアホール３１とが連接するように部品内蔵層２０に積層した後、さらに、保持フィルム３８の側からレーザ光の照射、ピンの挿入等の手法により、ビアホール２１、３１に対して連通処理（孔あけ処理）を施すことが好ましい。具体的な連通処理（孔あけ処理）は、部品内蔵層２０に積層した薄層樹脂層３０に対して、少なくともビアホール３１の径より大きい径を有するレーザ光を保持フィルム３８の側から照射する。また、連通処理（孔あけ処理）は、図７に示すように、部品内蔵層２０に積層した薄層樹脂層３０（図７（ａ）の状態で、少なくともビアホール３１の径より大きい径を有するピン３００を保持フィルム３８の側から挿入する（図７（ｂ））。連通処理（孔あけ処理）により、ビアホール３１と接する未硬化状態の薄層樹脂層３０の一部にビアホール２１の方向への力が加わり、ビアホール３１と接する薄層樹脂層３０の一部がビアホール２１の方向に突き出た形状に変形する（図７（ｃ））。
さらに、薄層樹脂層３０を部品内蔵層２０に積層するときに、薄層樹脂層３０が未硬化状態であるためビアホール３１が潰れてしまう場合があった。しかし、薄層樹脂層３０を部品内蔵層２０に積層した後、連通処理（孔あけ処理）を行うことでビアホール２１とビアホール３１との連接を確保することができる。図７に示す連通処理を行い、ビアホール２１、３１に導電性ペーストを充填することで、図１に示すような樹脂多層基板１を形成することができる。
図８に示すように、保持フィルム３８を薄層樹脂層３０に貼り付けた状態で、複数のビアホール２１、３１、３９に導電性ペースト２２を充填する。なお、導電性ペースト２２は、銀、銅、スズ等の金属粉末を溶剤等に混ぜてペースト状にしたものである。その後、図９に示すように、保持フィルム３８を薄層樹脂層３０から剥離することで、保持フィルム３８に形成したビアホール３９に充填されている導電性ペースト２２が複数のビアホール３１から上に凸形状にはみ出した導電性ペースト２２となる。なお、保持フィルム３８の厚みを変えることにより、複数のビアホール３１からはみ出す導電性ペースト２２の量を制御することができる。
次に、図１０に示すように、薄層樹脂層３０に金属箔４０（例えば、銅箔）を貼り付ける。金属箔４０を未硬化状態の薄層樹脂層３０に貼り付け、その後、薄層樹脂層３０を硬化状態にすることで金属箔４０と部品内蔵層２０とを強固に接合させる。つまり、薄層樹脂層３０は、金属箔４０と部品内蔵層２０とを接合する接合層として機能する。さらに、金属箔４０を、薄層樹脂層３０に貼り付けるとき、図９に示した複数のビアホール３１からはみ出した導電性ペースト２２を複数のビアホール３１内へ押し込む。金属箔４０は、導電性ペースト２２がはみ出した側の複数のビアホール３１の断面積（金属箔４０と接するビアホール３１の面における断面積）よりも大きい断面積を有しているので、複数のビアホール３１からはみ出した導電性ペースト２２を残さず複数のビアホール３１内へ押し込むことができる。
複数のビアホール３１からはみ出した導電性ペースト２２を複数のビアホール３１内へ押し込むことにより、複数のビア導体３３と接する未硬化状態の薄層樹脂層３０の一部に複数のビアホール２１の方向への力が加わり、複数のビア導体３３と接する薄層樹脂層３０の一部が複数のビアホール２１の方向へ突き出た形状に変形する。その後、導電性ペースト２２及び薄層樹脂層３０を硬化状態にして、複数のビア導体３３と接する薄層樹脂層３０の一部が、複数のビア導体２３の内部へ突き出した形状３５を形成することとなる。また、ビアホール２１、３１内に、複数のビアホール３１からはみ出した導電性ペースト２２を押し込むことで、ビアホール２１、３１内の導電性ペースト２２の密度を高め、導電性ペースト２２を硬化状態にしたビア導体２３、３３の抵抗値を小さくする。
次に、図１１に示すように、金属箔４０をフォトリソグラフィを用いて、所定パターンにパターニングして表面電極３４を形成する。その後、図１に示すように、表面電極３４の所定位置に、フォトリソグラフィを用いてレジスト層３６を形成し、配線パターン１１ａ側のベース層１０に、はんだ等の導電性接合材を用いてＩＣ素子１２を実装する。
以上のように、本実施の形態１に係る樹脂多層基板１は、少なくとも、部品内蔵層２０と、部品内蔵層２０の一面に積層してある薄層樹脂層３０とを備え、複数のビア導体３３と接する薄層樹脂層３０の一部が、複数のビア導体２３の内部、つまり、部品内蔵層２０の平面方向及び厚み方向へ突き出した形状３５を形成している。したがって、薄層樹脂層３０と導電性ペースト２２との接触面積が広くなり、薄層樹脂層３０と複数のビア導体３３との接合力が増して、薄層樹脂層３０から導電性ペースト２２とともに表面電極３４が剥離する可能性を低減することができる。
また、本実施の形態１に係る樹脂多層基板１の製造方法は、複数のビアホール２１を形成した部品内蔵層２０に複数のビアホール３１を形成した薄層樹脂層３０を積層した後に、複数のビアホール２１及び複数のビアホール３１に導電性ペースト２２を充填するので、積層した部品内蔵層２０と薄層樹脂層３０との界面に導電性ペースト２２が入り込むことがなく、部品内蔵層２０と薄層樹脂層３０との間の絶縁性能を低下させることがない。さらに、本実施の形態１に係る樹脂多層基板１の製造方法は、複数のビア導体３３と接する薄層樹脂層３０の一部を、導電性ペースト２２を充填した複数のビア導体２３の内部の方向に突き出させて、導電性ペースト２２及び薄層樹脂層３０を硬化状態にするので、ビア導体３３と接する薄層樹脂層３０の一部がビア導体２３の内部へ突き出した形状を形成することができる。そのため、ビア導体３３と接する薄層樹脂層３０の一部が複数のビアホール２１、３１内に導電性ペースト２２を押し込み、複数のビアホール２１、３１内の導電性ペースト２２の密度を高め、ビア導体２３、３３の抵抗値を小さくすることができる。
なお、本実施の形態１に係る樹脂多層基板１は、基板に実装することも可能である。図１２は、マザー基板に実装されている本発明の実施の形態１に係る樹脂多層基板１の構成を示す模式図である。図１２に示すように、樹脂多層基板１は、表面電極３４にはんだバンプ４１を形成し、該はんだバンプ４１とマザー基板４２に形成された電極４３とを接続することで、マザー基板４２に実装されている。ここで、マザー基板４２とは、複数の樹脂多層基板１や電子部品１３を実装して、それぞれを電気的に接続するための電子回路基板である。
また、本実施の形態１に係る樹脂多層基板１は、図１に示すようにベース層１０を備えるものに限定されるものではなく、ベース層１０を備えない樹脂多層基板１であっても良い。図１３は、ベース層１０を備えない本発明の実施の形態１に係る樹脂多層基板１の構成を示す模式図である。図１３に示すように、樹脂多層基板１は、部品内蔵層２０、薄層樹脂層３０を順に積層してあり、ベース層１０を備えていない。部品内蔵層２０は、薄層樹脂層３０が積層されている面とは反対側の面に配線パターン２５を設け、該配線パターン２５に実装した複数の電子部品１３を内蔵している。その他の構成については、図１に示した樹脂多層基板１の構成と同じであるため、同じ構成要素に同じ符号を付して詳細な説明を省略する。
（実施の形態２）
図１４及び図１５は、本発明の実施の形態２に係る樹脂多層基板１の製造方法を説明するための模式図である。図１４は、連接したビアホール２１、３１に導電性ペースト２２を充填した後の薄層樹脂層３０に金属箔４０を貼り付け、薄層樹脂層３０の方向に金属箔４０を加圧する状態を、図１５は、薄層樹脂層３０の方向に金属箔４０を加圧した後の状態を、それぞれ示している。本実施の形態２に係る樹脂多層基板１の製造方法は、保持フィルム３８を薄層樹脂層３０に貼り付けず、薄層樹脂層３０単体を部品内蔵層２０に積層する以外、図２から図８で示した実施の形態１の製造方法と同じであるため、詳細な説明を省略する。なお、図１４及び図１５では、樹脂多層基板１に形成した連接するビア導体２３、３３とその近傍部分について図示しているが、他の構成については図１に示す樹脂多層基板１の構成と同じであるため図示を省略している。
図１４に示すように、連接したビアホール２１、３１に導電性ペースト２２を充填した後の薄層樹脂層３０に金属箔４０を貼り付け、矢印５１の方向（薄層樹脂層３０の方向）に金属箔４０を加圧する。金属箔４０を矢印５１の方向に加圧すると、未硬化状態の薄層樹脂層３０の厚みが薄くなるとともに、矢印５２の方向に広がろうとする。矢印５２の方向に広がった薄層樹脂層３０は、図１５に示すように、ビア導体２３、３３の内部へ押し込まれる。ビア導体２３、３３の内部へ押し込まれた薄層樹脂層３０は、矢印５１の方向の加圧を受け、ビア導体３３からビア導体２３へ向かう矢印５３の方向に突き出ることになる。つまり、金属箔４０を矢印５１の方向に加圧することで、薄層樹脂層３０は部品内蔵層２０の方向に加圧され、ビア導体３３と接する薄層樹脂層３０の一部が、ビア導体２３の内部へ突き出した形状３５を形成することになる。以降の製造方法は、図１１に示した製造方法と同じであるため、詳細な説明を省略する。
以上のように、本発明の実施の形態２に係る樹脂多層基板１は、連接したビアホール２１、３１に導電性ペースト２２を充填した後の薄層樹脂層３０を部品内蔵層２０の方向に加圧することで、ビア導体３３と接する薄層樹脂層３０の一部がビア導体２３の内部へ突き出した形状３５を形成する。したがって、加圧を受けて薄層樹脂層３０の厚みが薄くなった分だけ導電性ペースト２２が、ビアホール２１、３１内に押し込まれ、ビアホール２１、３１内の導電性ペースト２２の密度を高め、ビア導体２３、３３の抵抗値を小さくすることができる。
（実施の形態３）
図１６は、本発明の実施の形態３に係る樹脂多層基板１のビアホール２１、３１の構成を示す模式図である。なお、図１６では、樹脂多層基板１に形成した連接するビア導体２３、３３とその近傍部分について図示しているが、他の構成については図１に示す樹脂多層基板１の構成と同じであるため図示を省略している。なお、図１６では、説明のためにビアホール２１のテーパー角が段階的に変化する例を示しているが、実際の樹脂多層基板１では、ビアホール２１のテーパー角は連続的に変化している。なお、テーパー角とは、配線パターン１１ｂが形成されたベース層１０の面に対する垂線と、ビアホール２１が形成された部品内蔵層２０の面とのなす角度をいう。
図１６に示すように、部品内蔵層２０に形成したビアホール２１は、テーパー角が配線パターン１１ｂ近傍から薄層樹脂層３０の近傍までの間で、角度α、角度β、角度γ（α＜β＜γ）と順に大きくなっている。なお、ビアホール２１のテーパー角は、３段階で大きくなる場合に限定されるものではなく、少なくとも薄層樹脂層３０の近傍部分のテーパー角が他の部分のテーパー角よりも大きければ、２段階で大きくなっても、連続で大きくなっても良い。
ビアホール２１の、薄層樹脂層３０の近傍部分のテーパー角を他の部分のテーパー角より大きくすることは、ビア導体３３と接する薄層樹脂層３０の一部を支える部品内蔵層２０を取り除くことになる。支える部品内蔵層２０がない、ビア導体３３と接する薄層樹脂層３０の一部は、未硬化状態であるため、自重によりビア導体２３の内部へ折れ曲がり、ビア導体３３からビア導体２３へ向かう方向に突き出した形状を形成する。つまり、本実施の形態３に係る樹脂多層基板１では、薄層樹脂層３０を部品内蔵層２０の方向に加圧する等の工程を要することなく、薄層樹脂層３０の近傍部分のテーパー角が他の部分のテーパー角より大きいビアホール２１を形成するだけで、ビア導体３３と接する薄層樹脂層３０の一部が、ビア導体２３の内部へ突き出した形状３５を形成することができる。
以上のように、本実施の形態３に係る樹脂多層基板１では、薄層樹脂層３０の近傍部分のテーパー角が、他の部分のテーパー角よりも大きくなるように複数のビアホール２１を形成する。したがって、ビア導体３３と接する薄層樹脂層３０の一部が、ビア導体２３の内部へ突き出した形状３５を形成するので、薄層樹脂層３０と導電性ペースト２２との接触面積が広くなる。したがって、薄層樹脂層３０とビア導体３３との接合力が増して、薄層樹脂層３０から導電性ペースト２２とともに表面電極３４が剥離する可能性を低減することができる。
なお、実施の形態１乃至３に係る樹脂多層基板１では、複数のビア導体３３と接する薄層樹脂層３０の全ての部分が、略均一に複数のビア導体２３の内部へ突き出した形状３５を形成する場合に限定されるものではなく複数のビア導体３３と接する薄層樹脂層３０の少なくとも一部が、複数のビア導体２３の内部へ突き出した形状３５を形成する場合であっても良い。
１ 樹脂多層基板
１０ ベース層
２０ 部品内蔵層
３０ 薄層樹脂層
１１ａ、１１ｂ 配線パターン
１２ ＩＣ素子
１３ 電子部品
１４、２３、３３ ビア導体
１５、３６ レジスト層
２１、３１ ビアホール
２２ 導電性ペースト
３４ 表面電極
３５ ビア導体の内部へ突き出した形状
３８ 保持フィルム

Claims (12)

  1. 第１樹脂層と、該第１樹脂層の一面に積層してある第２樹脂層とを備える樹脂多層基板において、
    前記第２樹脂層の、前記第１樹脂層に積層されている面とは反対側の面に形成してある表面電極と、
    前記第１樹脂層に設けてあり、一端が前記第１樹脂層の前記一面に至る第１ビア導体と、
    前記第２樹脂層に設けてあり、一端が前記表面電極と、他端が前記第１ビア導体とそれぞれ電気的に接続してある第２ビア導体と
    を備え、
    前記第２ビア導体と接する前記第２樹脂層の少なくとも一部が、前記第１ビア導体の内部へ突き出した形状を形成していることを特徴とする樹脂多層基板。
  2. 少なくとも一面に配線パターンを形成してあるベース層を備え、
    前記配線パターンが形成してある前記ベース層の一面に、前記第１樹脂層、前記第２樹脂層を順に積層し、前記配線パターンと前記第１ビア導体とを電気的に接続してあることを特徴とする請求項１に記載の樹脂多層基板。
  3. 前記第１樹脂層の、前記第２樹脂層が積層してある面とは反対側の面に形成してある配線パターンと、
    前記第１樹脂層に内蔵し、前記配線パターンに実装してある電子部品とを備えることを特徴とする請求項１に記載の樹脂多層基板。
  4. 前記ベース層の少なくとも一面に電子部品を実装し、実装してある前記電子部品を前記第１樹脂層に内蔵してあることを特徴とする請求項２に記載の樹脂多層基板。
  5. 前記表面電極は、マザー基板に形成されている電極と電気的に接続してあることを特徴とする請求項１乃至４のいずれか一項に記載の樹脂多層基板。
  6. 前記第１ビア導体は、前記第２樹脂層の近傍部分のテーパー角が他の部分のテーパー角よりも大きくなるように形成してあることを特徴とする請求項１乃至５のいずれか一項に記載の樹脂多層基板。
  7. 第１樹脂層と、該第１樹脂層の一面に積層してある第２樹脂層とを備える樹脂多層基板を製造する方法において、
    硬化状態の第１樹脂層に第１ビアホールを形成する第１工程と、
    未硬化状態の第２樹脂層に第２ビアホールを形成し、前記第１ビアホールと前記第２ビアホールとが連接するように、前記第１樹脂層の一面に前記第２樹脂層を積層する第２工程と、
    前記第１ビアホール及び前記第２ビアホールに導電性ペーストを充填して第１ビア導体及び第２ビア導体を形成する第３工程と、
    前記第２ビア導体と接する前記第２樹脂層の少なくとも一部を、前記第１ビア導体の内部へ突き出す第４工程と、
    前記導電性ペースト及び前記第２樹脂層を硬化状態にする第５工程と
    を含むことを特徴とする樹脂多層基板の製造方法。
  8. 前記第３工程では、
    前記第１ビアホール及び前記第２ビアホールに導電性ペーストを充填した場合、前記第２ビアホールから少なくとも上に凸形状を有するように前記導電性ペーストがはみ出し、
    前記第４工程では、
    前記第２ビアホールからはみ出した前記導電性ペーストを、前記導電性ペーストがはみ出した側の前記第２ビアホールの断面積よりも大きい断面積を有する物体で、前記第２ビアホール内へ押し込むことで、前記第２ビア導体と接する前記第２樹脂層の少なくとも一部を、前記第１ビア導体の内部へ突き出すことを特徴とする請求項７に記載の樹脂多層基板の製造方法。
  9. 未硬化状態の前記第２樹脂層の一面に、前記第２樹脂層の形状を保持する保持フィルムが貼り付けられ、貼り付けられた保持フィルムに前記第２樹脂層に形成した前記第２ビアホールと連接する第３ビアホールが形成してあり、
    前記第３工程では、前記第１ビアホール、前記第２ビアホール、前記第３ビアホールに導電性ペーストを充填し、
    前記第３工程の終了後に、前記保持フィルムを前記第２樹脂層から剥離することで、前記保持フィルムに形成してある前記第３ビアホールに充填されている前記導電性ペーストを、前記第２ビアホールからはみ出した前記導電性ペーストとすることを特徴とする請求項８に記載の樹脂多層基板の製造方法。
  10. 前記第４工程では、
    前記第２樹脂層を前記第１樹脂層の方向に加圧することで、前記第２ビア導体と接する前記第２樹脂層の少なくとも一部を、前記第１ビア導体の内部へ突き出すことを特徴とする請求項７に記載の樹脂多層基板の製造方法。
  11. 前記第１工程では、
    前記第２樹脂層の近傍部分のテーパー角が、他の部分のテーパー角よりも大きくなるように前記第１ビアホールを形成することを特徴とする請求項７に記載の樹脂多層基板の製造方法。
  12. 前記第２工程では、
    前記第１樹脂層の一面に前記第２樹脂層を積層した後、前記第１ビアホール及び前記第２ビアホールに対して連通処理を行うことを特徴とする請求項７に記載の樹脂多層基板の製造方法。
JP2011528791A 2009-08-24 2010-08-24 樹脂多層基板及び該樹脂多層基板の製造方法 Expired - Fee Related JP5206878B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011528791A JP5206878B2 (ja) 2009-08-24 2010-08-24 樹脂多層基板及び該樹脂多層基板の製造方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2009192688 2009-08-24
JP2009192688 2009-08-24
JP2009249622 2009-10-30
JP2009249622 2009-10-30
JP2011528791A JP5206878B2 (ja) 2009-08-24 2010-08-24 樹脂多層基板及び該樹脂多層基板の製造方法
PCT/JP2010/064253 WO2011024790A1 (ja) 2009-08-24 2010-08-24 樹脂多層基板及び該樹脂多層基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2011024790A1 JPWO2011024790A1 (ja) 2013-01-31
JP5206878B2 true JP5206878B2 (ja) 2013-06-12

Family

ID=43627895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011528791A Expired - Fee Related JP5206878B2 (ja) 2009-08-24 2010-08-24 樹脂多層基板及び該樹脂多層基板の製造方法

Country Status (5)

Country Link
US (1) US8890002B2 (ja)
JP (1) JP5206878B2 (ja)
KR (1) KR101319902B1 (ja)
CN (1) CN102484950B (ja)
WO (1) WO2011024790A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2912683A4 (en) * 2012-10-26 2016-06-29 Applied Materials Inc COMBINATORY MASKING
TWI565378B (zh) * 2012-12-31 2017-01-01 三星電機股份有限公司 電路板及其製造方法
JP5999063B2 (ja) * 2013-10-08 2016-09-28 株式会社村田製作所 セラミック多層基板
CN205902230U (zh) * 2013-11-07 2017-01-18 株式会社村田制作所 多层基板
US9510454B2 (en) 2014-02-28 2016-11-29 Qualcomm Incorporated Integrated interposer with embedded active devices
KR101983168B1 (ko) * 2014-04-08 2019-05-28 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
JP2016004889A (ja) * 2014-06-17 2016-01-12 イビデン株式会社 プリント配線板
US9281284B2 (en) * 2014-06-20 2016-03-08 Freescale Semiconductor Inc. System-in-packages having vertically-interconnected leaded components and methods for the fabrication thereof
CN109673112B (zh) * 2017-10-13 2021-08-20 鹏鼎控股(深圳)股份有限公司 柔性电路板以及柔性电路板的制作方法
JP6863244B2 (ja) 2017-11-20 2021-04-21 株式会社村田製作所 電子部品および電子部品の製造方法
CN215420881U (zh) * 2018-08-31 2022-01-04 株式会社村田制作所 布线基板和模块

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6246588A (ja) * 1985-08-24 1987-02-28 ソニー株式会社 フレキシブル配線基板の接続装置および接続方法
JPH01302792A (ja) * 1988-05-30 1989-12-06 Sharp Corp 両面配線回路基板の両面回路接続方法
JP2002026520A (ja) * 2000-07-06 2002-01-25 Matsushita Electric Ind Co Ltd 多層配線基板及びその製造方法
JP2003069228A (ja) * 2001-08-23 2003-03-07 Ibiden Co Ltd 樹脂充填用マスクおよび多層プリント配線板の製造方法
JP2003110242A (ja) * 2001-10-02 2003-04-11 Ibiden Co Ltd 配線板およびその製造方法
JP2009076873A (ja) * 2007-08-24 2009-04-09 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法、ｉｃ検査装置用基板及びその製造方法
WO2009081853A1 (ja) * 2007-12-25 2009-07-02 Murata Manufacturing Co., Ltd. 多層配線基板の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244636A (ja) 2000-03-01 2001-09-07 Ibiden Co Ltd プリント配線板
US6855892B2 (en) * 2001-09-27 2005-02-15 Matsushita Electric Industrial Co., Ltd. Insulation sheet, multi-layer wiring substrate and production processes thereof
JP2003124380A (ja) 2001-10-15 2003-04-25 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュールおよびその製造方法
US7312400B2 (en) * 2002-02-22 2007-12-25 Fujikura Ltd. Multilayer wiring board, base for multilayer wiring board, printed wiring board and its manufacturing method
JP4059085B2 (ja) * 2003-01-14 2008-03-12 松下電器産業株式会社 高周波積層部品およびその製造方法
US7211289B2 (en) * 2003-12-18 2007-05-01 Endicott Interconnect Technologies, Inc. Method of making multilayered printed circuit board with filled conductive holes
JP5098646B2 (ja) * 2005-12-12 2012-12-12 パナソニック株式会社 回路基板の製造方法
JP5021216B2 (ja) * 2006-02-22 2012-09-05 イビデン株式会社 プリント配線板およびその製造方法
JP2009060076A (ja) * 2007-08-31 2009-03-19 Samsung Electro Mech Co Ltd 多層プリント基板の製造方法
JP5066192B2 (ja) * 2007-11-28 2012-11-07 京セラ株式会社 配線基板及び実装構造体
US8925192B2 (en) * 2009-06-09 2015-01-06 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6246588A (ja) * 1985-08-24 1987-02-28 ソニー株式会社 フレキシブル配線基板の接続装置および接続方法
JPH01302792A (ja) * 1988-05-30 1989-12-06 Sharp Corp 両面配線回路基板の両面回路接続方法
JP2002026520A (ja) * 2000-07-06 2002-01-25 Matsushita Electric Ind Co Ltd 多層配線基板及びその製造方法
JP2003069228A (ja) * 2001-08-23 2003-03-07 Ibiden Co Ltd 樹脂充填用マスクおよび多層プリント配線板の製造方法
JP2003110242A (ja) * 2001-10-02 2003-04-11 Ibiden Co Ltd 配線板およびその製造方法
JP2009076873A (ja) * 2007-08-24 2009-04-09 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法、ｉｃ検査装置用基板及びその製造方法
WO2009081853A1 (ja) * 2007-12-25 2009-07-02 Murata Manufacturing Co., Ltd. 多層配線基板の製造方法

Also Published As

Publication number Publication date
US20120145445A1 (en) 2012-06-14
CN102484950A (zh) 2012-05-30
WO2011024790A1 (ja) 2011-03-03
KR101319902B1 (ko) 2013-10-18
KR20120031307A (ko) 2012-04-02
JPWO2011024790A1 (ja) 2013-01-31
US8890002B2 (en) 2014-11-18
CN102484950B (zh) 2014-12-31

Similar Documents

Publication Publication Date Title
JP5206878B2 (ja) 樹脂多層基板及び該樹脂多層基板の製造方法
KR100811034B1 (ko) 전자소자 내장 인쇄회로기판의 제조방법
JP5022392B2 (ja) ペーストバンプを用いた印刷回路基板の製造方法
US20090101400A1 (en) Method for manufacturing component-embedded substrate and component-embedded substrate
KR101868680B1 (ko) 회로 기판, 회로 기판의 제조 방법 및 전자 기기
US7286367B2 (en) Printed circuit board with a built-in passive device, manufacturing method of the printed circuit board, and elemental board for the printed circuit board
JP6139653B2 (ja) 部品内蔵樹脂多層基板
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
JP5163806B2 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
US20150156883A1 (en) Printed circuit board and manufacturing method thereof
KR20080026028A (ko) 반도체 장치의 제조방법
CN107516764B (zh) 天线结构及其制作方法
JPWO2005071744A1 (ja) 積層型電子部品および積層型電子部品の実装構造
JP5223361B2 (ja) 配線基板の製造方法
TWI498056B (zh) 具有內埋元件的電路板、其製作方法及封裝結構
JP2012064600A (ja) 多層基板およびその製造方法
JP2005302854A (ja) 部品内蔵両面基板、部品内蔵両面配線板およびその製造方法
US20150156882A1 (en) Printed circuit board, manufacturing method thereof, and semiconductor package
US20090288293A1 (en) Metal core package substrate and method for manufacturing the same
JP2005026573A (ja) 部品内蔵モジュールの製造方法
JP5108253B2 (ja) 部品実装モジュール
KR100704922B1 (ko) 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법
KR100734244B1 (ko) 다층 인쇄회로기판 및 그 제조방법
JP5672675B2 (ja) 樹脂多層基板
JP2011061010A (ja) 部品内蔵モジュールの製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5206878

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees