KR20080026028A - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR20080026028A
KR20080026028A KR1020070086452A KR20070086452A KR20080026028A KR 20080026028 A KR20080026028 A KR 20080026028A KR 1020070086452 A KR1020070086452 A KR 1020070086452A KR 20070086452 A KR20070086452 A KR 20070086452A KR 20080026028 A KR20080026028 A KR 20080026028A
Authority
KR
South Korea
Prior art keywords
semiconductor device
via plug
layer
manufacturing
wiring
Prior art date
Application number
KR1020070086452A
Other languages
English (en)
Inventor
도모하루 후지이
기요시 오이
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20080026028A publication Critical patent/KR20080026028A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 장치의 제조방법은 도전층 위에 기립된 비아 플러그를 형성하고, 비아 플러그를 절연층에 매설하여 배선 구조를 형성하는 공정과, 전자 부품이 실장되는 배선 기판에 배선 구조를 접합하는 공정을 포함한다.
비아 플러그, 도전층, 전자 부품, 배선 기판, 반도체 장치

Description

반도체 장치의 제조방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 능동 소자 및 수동 소자가 실장되는 반도체 장치의 제조방법에 관한 것이다.
예를 들면, 능동 소자 및 수동 소자와 같은 반도체 소자가 실장되는 반도체 장치에는 다양한 종류가 있다. 최근에는, 예를 들어 무선 주파수(RF) 통신 유닛, MCU(마이크로컴퓨터, Microcomputer) 유닛 및 수정 진동자(quartz oscillator) 등을 포함하는 무선 통신 모듈을 갖는 반도체 장치가 다양한 상황(예를 들면, 특허 문헌 1 참조)에서 사용되어 오고 있다.
도 1은 무선 통신 모듈을 갖는 반도체 장치(30)의 개략을 나타내는 도면이다. 도 1과 관련하여, 반도체 장치(30)는 배선 기판(10)에 무선 통신 모듈(120)이 실장되는 구조를 갖는다.
배선 기판(10)은 절연층(11 내지 15)이 적층된 구조로 비아 플러그(16) 및 배선 패턴(17 내지 20)이 형성되는 구조를 갖는다. 범프(121)가 형성된 측의 반대측(표측)에는 무선 통신 모듈(120)이 실장되어 있다. 무선 통신 모듈(120)은 예를 들어 본딩 와이어에 의해 배선 패턴과 접속되는 능동 소자(21) 및 능동 소자(21) 주위에 실장되는 수동 소자(22 내지 26)에 의해 구성되어 있다.
또한, 능동 소자(21) 및 수동 소자(22 내지 26)는 소위 몰드 수지라고 불리는 절연층(27)으로 밀봉되는 구조로 되어 있다.
(특허 문헌 1) 일본특허공개 제2006-195918호 공보
(특허 문헌 2) 일본특허공개 제2006-108451호 공보
(특허 문헌 3) 일본특허공개 제2004-71961호 공보
그러나, 최근의 반도체 장치의 소형화/고성능화의 요구에 따라, 반도체 장치를 더욱 소형화/고밀도화시킬 필요가 생기고 있다.
반도체 장치의 소형화, 실장된 소자의 고밀도화 또는 소자의 추가 등을 고려하여, 반도체 소자의 상층(overlying layer)으로 배선층 등의 층을 형성하는 방법을 선택하는 것을 생각할 수 있다. 그러나, 예를 들면 무선 통신 모듈(120)을 구성하는 전자 부품 중 특히 일부 수동 소자(22 내지 26)에는 실장면(배선 기판(10)의 표면)으로부터 높이가 능동 소자(21)보다 높은 것이 있다. 이로 인해 반도체 장치의 모듈 위에 비아 플러그를 통하여 접속되는 구조를 형성하는 것이 어려웠다.
예를 들면, 무선 통신 모듈에 있어서, 주요부인 능동 소자 외에, 밸룬(balun)이라고 불리는 임피던스 변환을 위한 소자 및 콘덴서 등의 수동 소자가 필요하여, 이들 수동 소자를 포함하는 무선 통신 모듈을 밀봉하는 절연층(27)이 두꺼워져 버린다.
이 때문에, 절연층(27)을 관통하는 비아 플러그를 형성할 경우, 높은 어스펙트비로 비아 플러그를 형성할 필요가 있고, 일반적인 도금법으로는 비아 플러그의 형성이 어려워지는 문제가 발생한다. 따라서, 비아 플러그를 통하여 접속되는 구조를 상층으로 형성하는 것이 어렵게 되어, 반도체 장치를 다층화하는 데 문제가 있었다.
따라서, 본 발명의 예시적 실시예는, 신규하고 유용한 반도체 장치의 제조방법을 제공하고 있다.
본 발명의 예시적 실시예는, 반도체 장치의 제조방법을 제공하여 전자 부품이 실장되는 반도체 장치를 소형화하는 것이다.
본 발명의 하나 이상의 실시예에 따르면, 반도체 장치의 제조방법은 도전층에 기립된 비아 플러그를 형성하고, 비아 플러그를 절연층에 매설하여 배선 구조를 형성하는 공정과 전자 부품이 실장되는 배선 기판에 배선 구조를 접속시키는 공정을 포함한다.
본 발명의 하나 이상의 실시예에 따르면, 전자 부품이 실장되는 반도체 장치를 소형화하는 것이 가능해진다.
또한, 전자 부품은 무선 통신 모듈을 구성하는 능동 소자 및 수동 소자를 포함해도 된다.
또한, 도전층은 무선 통신 모듈을 밀봉하는 실드를 구성해도 된다.
또한, 반도체 장치의 제조방법은 도전층을 패터닝하여 무선 통신 모듈에 접 속되는 안테나를 형성하는 공정을 더 포함해도 된다.
또한, 반도체 장치의 제조방법은 도전층을 패터닝하여 무선 통신 모듈에 접속되는 도전 패턴을 형성하는 공정을 더 포함해도 된다.
또한, 반도체 장치의 제조방법은 도전 패턴에 접속되는 전자 부품을 실장하는 공정을 더 포함해도 된다.
또한, 배선 구조를 형성하는 공정에서, 도전성 피에칭층을 패턴 에칭하여 도전층과 비아 플러그를 형성해도 된다.
배선 구조를 형성하는 공정에서, 도전층에 돌기 모양의 도전체를 접합하여 비아 플러그를 형성해도 된다.
본 발명의 하나 이상의 실시예에 따르면, 반도체 장치의 제조방법은 도전층에 기립된 비아 플러그를 형성하여 비아 플러그 구조를 형성하는 공정과, 비아 플러그 구조와 배선 기판 사이에 절연층을 삽입하는 동안 전자 부품이 실장되는 배선 기판에 비아 플러그 구조를 접합하는 공정을 포함한다.
본 발명의 하나 이상의 실시예에 따르면, 전자 부품이 실장되는 반도체 장치를 소형화하는 반도체 장치의 제조방법을 제공하는 것이 가능해진다.
다른 특징 및 이점은 다음의 발명의 상세한 설명, 첨부된 도면 및 청구항으로부터 명백해질 것이다.
본 발명의 실시예에 따른 반도체 장치의 제조방법은 도전층에 기립된 비아 플러그를 형성하고, 비아 플러그를 절연층에 매설하여 배선 구조를 형성하는 공정과, 전자 부품(예를 들어, 능동 소자 및 실장면으로부터 높이가 능동 소자보다 높은 수동 소자)이 실장되는 배선 기판에 배선 구조를 접합하는 공정을 포함한다.
따라서, 본 발명의 실시예에 따르면, 실장면으로부터 높이가 높은 소자를 포함하는 모듈의 상층으로 비아 플러그를 통해 접속되는 다양한 구조를 형성하는 것이 용이해진다. 이런 이유에서, 예를 들어, 밸룬 및 콘덴서 등의 실장면으로부터 높이가 높은 소자를 포함하는 무선 통신 모듈의 상층으로 패턴 배선 등의 구조체를 형성하는 것이 가능하게 되고, 이로 인해 반도체 장치의 소형화 및 고밀도화가 가능해진다.
반도체 장치의 제조방법의 실시예를 첨부된 도면을 참조하여 설명한다.
[제1실시예]
도 2는 본 발명의 제1실시예에 의한 반도체 장치의 제조방법으로 제조된 반도체 장치를 개략적으로 나타낸 도면이다. 도 2와 관련하여, 본 도면에 나타낸 반도체 장치(400)의 개략은, 배선 기판(100)에 전자 부품으로서 능동 소자(201) 및 수동 소자(202 내지 206)가 실장되는 구조로 되어 있다.
배선 기판(100)은 코어 기판(101)으로 형성된 절연층(101)의 표측(소자가 실장되는 측)에 절연층(102 및 103)이 순차적으로 적층되고, 절연층(101)의 뒤측에 절연층(104 및 105)이 순차적으로 적층되는 구조로 되어 있다. 코어 기판(10)의 뒤측에 범프(111)가 또한 형성된다. 절연층(102 및 104)은 예를 들면, 빌드업 수지(에폭시 또는 폴리이미드 등)로 구성되며, 절연층(103 및 105)은 솔더 레지스트 층으로 구성된다.
절연층(102, 103, 104, 및 105)에는, 각각 패턴 배선(107, 108, 109 및 111)이 형성된다. 또한, 절연층(101, 코어 층)을 관통하는 비아 플러그(106)에 의해 패턴 배선이 서로 접속되어, 절연층(101)의 표측과 뒤측이 접속되는 구조로 되어 있다.
배선 기판(100)의 표측(절연층(103)이 형성되는 측)에는, 무선 통신 모듈(200)을 구성하는 능동 소자(201) 및 수동 소자(202 내지 206)가 실장되어 있다. 능동 소자(201)는 예를 들면 본딩 와이어(201A)에 의해 배선 기판(100)에 형성된 패턴 배선(108)에 접속되어 있다(접속부분 미도시). 또한, 수동 소자(202 내지 206)도 패턴 배선(108)에 접속되어 있다(접속부분 미도시).
본 실시예의 경우, 상기의 구조에서, 배선 기판(100)의 표측(소자가 실장되는 측)에 배선 구조(300)가 접합되어 접속되는 것이 특징이다. 배선 구조(300)는 절연층(304), 절연층(304)을 관통하는 비아 플러그(301), 비아 플러그(301)에 접속되는 패턴 배선(302)(전극 패드)과, 패턴 배선(302) 위에 형성된 접속층(303)을 갖는 구조로 되어 있다.
비아 플러그(301)는 패턴 배선(302)과 접속된 측의 반대측이 배선 기판(100)의 패턴 배선(108)과 접속되어(접속부분 미도시), 패턴 배선(108)과 패턴 배선(302)이 비아 플러그(301)를 통하여 전기적으로 접속되는 구조로 되어 있다. 또한, 절연층(304)은 무선 통신 모듈(200)(능동소자(201) 및 수동소자(202 내지 206))을 밀봉하고 있다.
상기의 구조에서, 비아 플러그(301)를 포함하는 배선 구조(300)가 접합에 의해 배선 기판(100)에 접합되는 것이 특징이다. 또한, 배선 구조(300)를 형성하는 경우, 비아 플러그(301)는 종래와 같이 비아-필 도금(비아 홀을 충진하는 도금)에 따르지 않고 도전층(배선 패턴)에 기립하도록 구성되어, 비아 플러그 형상이 형성된 후, 비아 플러그가 절연층에 매설되는 것이 특징이다.
이 때문에, 본 실시예에 의한 제조방법에서는, 배선 기판(무선 통신 모듈(200))(100)에 접속된 어스펙트비가 높은 비아 플러그를 용이하게 형성하는 것이 가능해진다.
따라서, 예를 들면, 실장면(절연층(103) 및 패턴 배선(108))으로부터 높이가 능동 소자보다 높은 수동 소자를 포함하는 모듈을 실장하는 경우에도, 그 모듈의 상층으로 패턴 배선 등의 배선 기판과 접속되는 구조를 형성하는 것이 가능해지고, 이것은 반도체 장치의 소형화/고밀도화를 가능하게 하는 효과가 있다.
다음, 반도체 장치(400)의 제조방법을 도 3a 내지 도 3g를 참조하여 설명한다. 그러나, 앞에 기술된 부분은 동일한 참조 번호를 첨부하고, 설명은 생략할 것이다.
우선, 도 3a에 나타낸 공정에 있어서, 예를 들면 Cu 등의 도전재료로 된 피에칭층(301A)에 수지로 만든 필름 등으로 된 고정층(305)을 접합한다.
다음, 도 3b에 나타낸 공정에 있어서, 소정의 마스크 패턴(미도시)을 마스크로 한 에칭에 의해 피에칭층(301A)을 패턴 에칭하여 도전층(302A) 위에 기립된 비아 플러그(301)를 형성한다. 마스크 패턴을 형성할 경우, 필름을 접합하거나 또는 도포에 의해 레지스트층을 형성한 다음, 그 레지스트층을 노광/현상함으로써 형성할 수 있다.
다음, 도 3c에 나타낸 공정에 있어서, 예를 들면 빌드업 수지(에폭시 수지 또는 폴리이미드 수지 등)로 된 절연층(304)을 비아 플러그(301)의 주위를 덮도록 도전층(302A) 위에 형성한다. 절연층(304)은 예를 들면 필름 수지를 접합하거나 또는 액상 수지를 도포함으로써 형성할 수 있다. 또한, 절연층(304)을 가열/가압함으로써 경화시킨다.
다음, 도 3d에 나타낸 공정에 있어서, 고정층(305)을 제거(박리)하고, 필요에 따라, 절연층(304) 및 비아 플러그(301)를 연마하여, 절연층(304)과 비아 플러그(301)의 선단이 실질적으로 동일 평면이 되도록 한다.
다음, 도 3e에 나타낸 공정에 있어서, 소정의 마스크 패턴(미도시)을 마스크로 한 에칭(예를 들면, 습식 에칭)에 의해, 도전층(302A)을 패턴 에칭하고, 대응하는 비아 플러그(301)에 각각 접속된 패턴 배선(전극 패드)(302)을 형성한다. 상기 마스크 패턴을 형성할 경우, 필름으로 접합하거나 또는 도포에 의해 레지스트층을 형성한 다음, 그 레지스트층을 노광/현상함으로써 형성할 수 있다.
다음, 도 3f에 나타낸 공정에 있어서, 예를 들면 도금법에 의해 패턴 배선(302) 위에 Ni층 및 Au층을 순차적으로 형성하여, Ni층 및 Au층이 적층되어 형성된 접속층(303)을 형성한다. 따라서, 절연층(304), 절연층(304)을 관통하는 비아 플러그(301), 비아 플러그(301)에 접속되는 패턴 배선(302), 및 패턴 배선(302) 위에 형성된 접속층(303)을 갖는 배선 구조(300)를 형성할 수 있다.
다음, 도 3g에 나타낸 공정에 있어서, 배선 구조(300)를, 도 2에 앞서 설명한 무선 통신 모듈(능동 소자(201) 및 수동 소자(202 내지 206))이 실장된 배선 기판(100)에 접합한다. 이 경우에, 배선 구조(300)를 배선 기판(100)에 가열/가압하여, 배선 기판(100)에 접합한다.
예를 들면, 상기 배선 구조(300)의 절연층(304)을 구성하는 재료로서, 열경화성 수지 또는 열가소성 수지 등의 열에 의해 성질이 변하는 수지재료를 사용하는 것이 바람직하다.
예를 들면, 절연층(304)을 구성하는 재료로서 열경화성 수지를 사용하는 경우에, 도 3f에 나타낸 배선 구조(300)를 형성하는 경우에 있어서, 절연층(304)이 반경화 상태(완전히 경화된 상태가 아닌, 도 3c의 절연층이 형성된 직후로부터 어느 정도로 경화가 진행된 상태)로 되어도 된다. 그 후, 본 공정(도 3g)에 있어서, 다음 공정이 수행될 수 있다. 배선 기판(100) 위에 배선 구조(300)를 적층하고, 가열/가압하여, 절연층(304)을 실질적으로 완전히 경화되도록(상기의 반경화 상태로부터 경화를 더 진행시킨다) 하면 된다.
절연층(304)을 구성하는 재료로서 열가소성 수지를 사용하는 경우, 다음 공정이 수행될 것이다. 도 3f에 나타낸 배선 구조(300)를 형성한 후, 다음 본 공정(도 3g)에 있어서, 배선 기판(100) 위에 배선 구조(300)를 적층하고, 가열/가압함으로써, 절연층(304)을 연화시켜, 전자 부품(능동 소자(201) 및 수동 소자(202 내지 206))을 절연층(304) 내에 매립하도록 하면 된다.
또한, 접합된 각각의 비아 플러그(301)의 선단이 배선 기판(100)에 형성된 패턴 배선(108)에 접합되도록 접착이 행하여진다. 각각의 비아 플러그(301)의 선단에 도금 등에 의해 Au층으로 된 접합층(1306)이 형성되어 있으면, 패턴 배선(108)과의 접합이 쉬워지고, 이것이 바람직하다. 또한, 마찬가지로 패턴 배선(108)의 비아 플러그(301)에 대응하는 부분에는 도금 등에 의해 Au층으로 된 접합층이 형성되는 것이 바람직하다. 비아 플러그 및 패턴 배선에 각각 형성된 Au층으로 된 접합층은 열-압착에 의해 접합된다.
또한, 접합층을 구성하는 재료는 Au에 한정되지 않는다. 예를 들어, Cu 등 Au 이외의 다른 금속(합금)을 이용할 수 있다. 예를 들면, Au층 및 Cu층을 이용해도, 열-압착에 의한 접합을 행하는 것이 가능하다. 또한, 접합층이 다른 금속(합금)의 적층 구조를 갖도록 구성해도 된다.
이와 같이, 도 2에 도시된 반도체 장치(400)를 제조할 수 있다. 반도체 장치를 제조하는 방법에 따른, 특징은 다음과 같다. 도전층(302A)에 기립한 비아 플러그(301)를 형성하고, 비아 플러그(301)를 절연층(304)에 매설하여 배선 구조(300)를 형성한 후, 배선 구조(300)를 배선 기판(100)(모듈(200) 위에)에 접합한다.
이 때문에, 예를 들어 일본특허공개 제2006-108451호에 개시된 종래 방법과 같이, 절연층에 비아홀을 형성하고, 인쇄법에 의해 도전 페이스트로 비아홀을 매설하여 비아홀을 형성하는 방법에 비하여, 어스펙트비가 높은 비아 플러그를 용이하게 형성하는 것이 가능해진다.
예를 들면, 본 실시예에 나타난 바와 같이, 무선 통신 모듈은 능동 소자 외 에, 능동 소자보다 실장면으로부터 높이가 높은 수동 소자를 포함하는 구성으로 되어 있다. 이 때문에, 무선 통신 모듈의 상층으로 패턴 배선을 형성하는 경우, 비아-필 도금법에 의한 방법에서는 도금액의 침투가 문제되기 때문에 어려웠었다.
한편, 본 실시예에 의한 제조방법에서는, 무선 통신 모듈 등의 실장면으로부터 높이가 높은 소자를 포함하는 모듈의 상층으로 모듈이 실장된 배선 기판과 접속되는 패턴 배선 등의 구조를 용이하게 형성하는 것이 가능해진다.
또한, 본 발명에 의한 반도체 장치의 제조방법은 상술한 방법에 한정되지 않고, 다양한 변형/변경하는 것이 가능하다. 예를 들면, 비아 플러그는 에칭에 의해 형성하는 방법에 한정되지 않고, 예를 들면 도전층 위에 돌기 모양의 도전체(핀)를 접합하여 형성해도 된다. 그러한 제조방법의 실시예가 이하 제2실시예에 설명된다.
[제2실시예]
실시예 2에 따른 반도체 장치의 제조방법을 도 4a 내지 도 4g를 참조하여 설명한다. 그러나, 앞서 설명한 부분은 동일한 참조 번호를 첨부하며, 설명은 생략될 것이다.
우선, 도 4a에 나타낸 공정에 있어서, 수지로 만든 필름 등으로 된 고정층(305) 상의 예를 들면 Cu 등의 도전재료로 된 도전층(301B) 위에 마스크 패턴(306)을 형성한다. 마스크 패턴(306)을 형성한 경우에는, 필름으로 접합하거나 또는 도포에 의해 레지스트층을 형성한 다음, 그 레지스트층을 노광/현상함으로써 형성할 수 있다.
다음, 도 4b에 나타낸 공정에 있어서, 마스크 패턴(306)의 개구부에 대응하는 도전층(301B)을 에칭하여 각각 오목부(301C)를 형성한다.
다음, 도 4c에 나타낸 공정에 있어서, 예를 들면, 인쇄법에 의해, 예를 들면 솔더로 된 접속 페이스트(307)를 오목부(301C)에 형성한다.
다음, 도 4d에 나타낸 공정에 있어서, 도전층(301B) 위에 기립되도록 접속 페이스트(307)를 사용하여 돌기 모양의(핀과 같은) 도전체(309A)를 접합한다. 본 공정에 있어서, 각각 도전체(309A)가 삽입되는 홀부(308A)가 형성된 지그(308)를 사용하여, 도전체(309A)를 접합한다. 각각의 홀부(308A)에 삽입된 도전체(309A)는 그 일단이 도전 페이스트(307)(도전층(301B))에 가압되도록 하여 도전층(301B)에 접합된다. 도전체(309A)의 타단은 평판상의 가압 수단(310)에 의해 접합 페이스트(307)를 가압시킨다. 또한, 필요에 따라, 접합 페이스트(307)가 용융하는 정도로 가열하는 것이 바람직하다.
다음, 도 4e에 나타낸 공정에 있어서, 지그(308)를 제거하고, 또한 마스크 패턴(306)을 제거(박리)한다. 이와 같이, 도전층(301B) 위에 기립한 돌기 모양의 도전체(309)(비아 플러그)가 형성된다.
다음, 도 4f에 나타낸 공정에 있어서, 예를 들어, 빌드업 수지(에폭시 수지 또는 폴리이미드 수지 등)로 된 절연층(304)을 비아 플러그(309)의 주위를 덮도록 도전층(301B) 위에 형성한다. 절연층(304)은 예를 들면 필름상의 수지를 접합하거나 또는 액상 수지를 도포함으로써 형성할 수 있다. 또한, 절연층(304)을 가열/가압함으로써 경화시킨다.
다음, 도 4g에 나타낸 공정에 있어서, 고정층(305)을 제거(박리)한 다음, 소정의 마스크 패턴(미도시)을 마스크로 한 에칭(습식 에칭)에 의해, 도전층(301B)을 패턴 에칭하고, 대응하는 비아 플러그(309)에 각각 접속된 패턴 배선(전극 패드)(301D)을 형성한다. 이와 같이, 절연층(304), 절연층(304)을 관통하는 비아 플러그(도전체)(309), 및 비아 플러그(309)에 접속되는 패턴 배선(도전층)(301D)을 갖는 배선 구조(300A)를 형성할 수 있다. 부수적으로, 다음 공정이 채택될 것이다. 제1실시예와 같이, 예를 들면 도금법에 의해 패턴 배선(도전층)(301D) 위에 Ni층 및 Au층을 순차적으로 형성하여, Ni층 및 Au층이 적층된 접속층을 형성할 수 있다.
다음, 도 4h에 나타낸 공정에 있어서, 배선 구조(300A)를 도 2에 앞서 설명한 무선 통신 모듈(능동 소자(201) 및 수동 소자(202 내지 206))이 실장되는 배선 기판(100)에 접합한다. 이 경우, 배선 구조(300A)를 배선 기판(100)에 가열/가압하여 배선 기판(100)에 접합한다.
또한, 접합된 비아 플러그(301)의 선단이 배선 기판(100)에 형성된 패턴 배선(108)에 접합되도록 접착이 행하여진다. 각각의 비아 플러그(309) 선단에 제1실시예와 같이 도금 등에 의해 Au층으로 된 접합층이 형성되어 있으면, 패턴 배선(108)과의 접합이 용이하며, 이것이 바람직하다. 또한 마찬가지로, 패턴 배선(108)의 비아 플러그(301)에 대응하는 부분에 도금 등에 의해 Au층으로 된 접합층이 형성되는 것이 바람직하다. 이와 같이, 본 도면에 나타난 반도체 장치(400A)를 제조하는 것이 가능하다.
본 실시예에 의한 제조방법에서, 제1실시예에 의한 제조방법과 같은 동일한 효과를 얻는 것에 더하여, 제1실시예 보다 더욱 용이하게 미세한 비아 플러그를 형성하는 것이 가능하다. 즉, 본 실시예에 있어서는, 비아 플러그 형성시에 사용하는 에칭액(또는 건식 에칭용 에칭 가스)을 사용할 필요가 없고, 또한, 마스크 패턴을 형성하는 공정도 불필요하다. 이 때문에, 반도체 장치의 제조방법이 단순해지며, 제조비용을 절감하는 효과를 얻는다.
또한, 본 실시예와 일본특허공개 제2004-71961호에 개시된 발명을 비교했을 경우, 본 실시예에서는, 비아 플러그의 미세화 또는 협소 피치에서 비아 플러그의 형성이 용이하다.
일본특허공개 제2004-71961호에 개시된 발명에 따르면, 소자가 실장되는 기판에 대하여 본딩 와이어에 의해 비아 플러그를 형성한다. 한편, 본 실시예의 경우에는, 소자가 실장된 기판과 별개로 배선 구조를 형성한 다음, 배선 구조를 배선 기판에 접합한다. 또한 비아 플러그의 형성은 돌기 모양의 도전체를 도전층에 접합하는 방법에 기초한 것이다.
본 실시예에서는, 소자가 실장되는 기판에 대하여 비아 플러그를 형성하는 경우와 같은 소자의 배치에 의한 물리적인 플러그 형성을 위한 공간의 제한이 없으므로, 협소 피치에서 비아 플러그를 형성하는 것이 가능하다. 와이어 본딩에 의한 방법에 비교하여, 도전체를 접합하는 방법은 비아 플러그를 미세화하는 것이 유리하다.
[제3실시예]
도 5는 제3실시예에 따른 반도체 장치(반도체 장치의 제조방법)를 나타낸 것이다. 그러나, 앞서 설명한 부분은 동일한 참조 번호를 첨부하고, 설명은 생략한다. 또한, 특별히 설명되지 않은 부분은 제1실시예에 따른 방법으로 제조될 수 있다.
도 5를 참조하면, 본 도면에 나타내는 반도체 장치(400B)는 제1실시예에 기재한 도 2에 나타내는 반도체 장치(400)에 대하여 패턴 배선(전극 패드)(302) 위에 전자 부품(401 및 402)을 실장하여 구성되고 있다. 본 실시예에 따른 반도체 장치(400B)는 무선 통신 모듈의 상층으로 전자 부품(401 및 402)이 더 실장되는 구조로 되어 있다.
예를 들어, 전자 부품(401)으로서, 무선 통신 모듈에 접속하여 사용하는 MEMS 소자(Micrio Electro Mechanical System)를 사용할 수 있다. 예를 들면, MEMS 소자로서는 다양한 센서(온도 센서 및 가속도 센서)가 있다. 또한, MEMS 소자의 드라이버(IC) 또는 주변 회로에 사용되는 수동 소자(전자 부품(402))를 실장해도 된다.
또한, 상기의 구성에 있어서, 전자 부품(401 및 402) 그리고 무선 통신 모듈(200)를 교환하도록 구성해도 된다. 즉, 전자 부품(401 및 402)을 배선 기판(100) 위로, 무선 통신 모듈(200)을 전자 부품(401 및 402)의 상층으로 실장해도 된다.
[제4실시예]
또한, 도 6은 제4실시예에 따른 반도체 장치(반도체 장치의 제조방법)를 나 타낸 것이다. 그러나, 앞서 설명한 부분은 동일한 참조 번호를 첨부하며, 설명은 생략한다. 또한, 특별히 설명하지 않은 부분은 제1실시예에 따른 방법으로 제조될 수 있다.
도 6을 참조하면, 본 도면에 나타내는 반도체 장치(400C)에서는 제1실시예의 반도체 장치(400)의 패턴 배선(302)에 대응하는 도전층(302C)이 무선 통합 모듈(200)을 차폐하는 실드를 구성하고 있다. 즉, 제1실시예의 배선 구조(300)에 대응하는 배선 구조(300C)가 실드(도전층(302C))를 포함하도록 구성된다.
본 실시예에 의한 반도체 장치를 구성하기 위해, 다음 공정이 수행되는 것이 필수적이다. 도 3e에 나타낸 도전층(302A)을 에칭하는 공정에 있어서, 도전층이 실드를 구성하는 형상이 되도록 에칭하거나, 또는 에칭을 행하지 않고, 도전층이 그대로 실드층을 구성해도 된다.
본 실시예에 따른 반도체 장치(400C)는, 노이즈의 영향이 배제되기 때문에 오작동이 적고 신뢰도가 높은 반도체 장치가 된다.
[제5실시예]
또한, 도 7은 제5실시예에 따른 반도체 장치(반도체 장치의 제조방법)를 나타낸 것이다. 그러나, 앞서 설명한 부분은 동일한 참조 번호를 첨부하며, 설명은 생략한다. 또한, 특별히 설명하지 않은 부분은 제1실시예에 따른 방법으로 제조될 수 있다.
도 7을 참조하면, 본 도면에 나타낸 반도체 장치(400D)에서는 제1실시예의 반도체 장치(400)의 패턴 배선(302)에 대응하는 도전층(302D)이 무선 통신 모 듈(200)에 접속되는 안테나를 구성한다. 즉, 제1실시예의 배선 구조(300)에 대응하는 배선 구조(300D)가 안테나(도전층(302D))를 포함하도록 구성된다.
본 실시예에 따른 반도체 장치를 구성하기 위해서는, 다음 공정이 수행되는 것이 필수적이다. 도 3e에 나타낸 도전층(302A)을 에칭하는 공정에 있어서, 도전층이 안테나를 구성하는 형상이 되도록 에칭하면 된다.
이상, 본 발명의 바람직한 실시예가 상세히 기술되었다. 그러나, 본 발명은 상기의 특정 실시예로 한정되지 않으며, 첨부된 청구항에 기재한 요지내에서 다양한 변경/변형이 가능하다.
예를 들면, 무선 통신 모듈의 상층으로 형성된 배선 구조는 단일층 구조로 한정되지 않고, 다층(2층 또는 3층)으로 형성될 수 있다. 또한, 하층으로 형성된 모듈(배선 기판)(100)은 무선 통신 모듈에 한정되지 않고, 다른 여러가지 모듈이여도 된다.
선택적으로, 비아 플러그를 매립하는 절연층은 다음 방법으로 형성될 수 있다. 배선 기판에 비아 플러그를 접합하는 공정에 있어서, 필름 절연층이 비아 플러그와 배선 기판 사이에 삽입되고, 이후 경화된다(도 8a 내지 도 8e 참조). 즉, 비아 플러그(301)가 도 3b에서의 고정층(305) 위의 도전층(302A) 위에 형성된 후, 절연층(304)이 비아 플러그 구조와 배선 기판(100) 사이에 삽입된 상태에서 절연층(304) 및 무선 통신 모듈(200)이 실장된 배선 기판(100)과 함께 비아 플러그 구조(305, 301, 302A)를 하부 지그(500B)에 놓는다(도 8a). 도 8b에서, 배선 기판(100)을 가압하도록 상부 지그(500A)에 의해 비아 플러그 구조가 가열/가압되어, 절연층(304)을 통하여 배선 기판(100)에 접합된다. 절연층(304)이 경화된 후, 상부 및 하부 지그(500A, 500B)는 제거되며(도 8c), 고정층(305)이 제거(박리)된다(도 8d). 필요하다면, 도전층(302A)은 소정의 마스크 패턴(미도시)을 마스크로 사용하여 에칭(예를 들면, 습식 에칭)함으로써 패턴 에칭이 되어 반도체 장치(400E)가 제조된다(도 8e).
본 발명에 따르면, 전자 부품이 실장되는 반도체 장치를 소형화하는 반도체 장치의 제조방법을 제공하는 것이 가능해진다.
도 1은 종래의 반도체 장치를 나타내는 도면이다.
도 2는 제1실시예에 따른 반도체 장치를 나타내는 도면이다.
도 3a는 제1실시예에 따른 반도체 장치의 제조방법을 나타내는 제1도면이다.
도 3b는 제1실시예에 따른 반도체 장치의 제조방법을 나타내는 제2도면이다.
도 3c는 제1실시예에 따른 반도체 장치의 제조방법을 나타내는 제3도면이다.
도 3d는 제1실시예에 따른 반도체 장치의 제조방법을 나타내는 제4도면이다.
도 3e는 제1실시예에 따른 반도체 장치의 제조방법을 나타내는 제5도면이다.
도 3f는 제1실시예에 따른 반도체 장치의 제조방법을 나타내는 제6도면이다.
도 3g는 제1실시예에 따른 반도체 장치의 제조방법을 나타내는 제7도면이다.
도 4a는 제2실시예에 따른 반도체 장치의 제조방법을 나타내는 제1도면이다.
도 4b는 제2실시예에 따른 반도체 장치의 제조방법을 나타내는 제2도면이다.
도 4c는 제2실시예에 따른 반도체 장치의 제조방법을 나타내는 제3도면이다.
도 4d는 제2실시예에 따른 반도체 장치의 제조방법을 나타내는 제4도면이다.
도 4e는 제2실시예에 따른 반도체 장치의 제조방법을 나타내는 제5도면이다.
도 4f는 제2실시예에 따른 반도체 장치의 제조방법을 나타내는 제6도면이다.
도 4g는 제2실시예에 따른 반도체 장치의 제조방법을 나타내는 제7도면이다.
도 4h는 제2실시예에 따른 반도체 장치의 제조방법을 나타내는 제8도면이다.
도 5는 제3실시예에 따른 반도체 장치의 제조방법을 나타내는 도면이다.
도 6은 제4실시예에 따른 반도체 장치의 제조방법을 나타내는 도면이다.
도 7은 제5실시예에 따른 반도체 장치의 제조방법을 나타내는 도면이다.
도 8a 내지 도 8e는 제1실시예의 변형예에 따른 반도체 장치의 제조방법을 나타내는 도면이다.
※ 도면의 주요 부분에 대한 부호의 설명 ※
100 : 배선기판
101, 102, 103, 104, 104 : 절연층
106 : 비아 플러그
107, 108, 109, 110 : 패턴 배선
111 : 범프
200 : 무선 통신 모듈
201 : 능동 소자
201A: 본딩 와이어
202, 203, 204, 205, 206 : 수동 소자
300 : 배선구조
301 : 비아 플러그
302 : 패턴 배선
302A : 실드
302B : 안테나
303 : 접속층
304 : 절연층

Claims (9)

  1. 도전층에 기립된 비아 플러그(via plug)를 형성하고, 상기 비아 플러그를 절연층에 매설하여 배선 구조를 형성하는 공정과
    전자 부품이 실장되는 배선 기판에 상기 배선 구조를 접합하는 공정을 포함하는 반도체 장치의 제조방법.
  2. 제 1 항에 있어서,
    상기 전자 부품은, 무선 통신 모듈을 구성하는 능동 소자와 수동 소자를 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 제 2 항에 있어서,
    상기 도전층은 상기 무선 통신 모듈을 차폐하는 실드를 구성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  4. 제 2 항에 있어서,
    상기 도전층을 패터닝하여 상기 무선 통신 모듈에 접속되는 안테나를 형성하는 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  5. 제 2 항에 있어서,
    상기 도전층을 패터닝하여 상기 무선 통신 모듈에 접속되는 전기 도전 패턴을 형성하는 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  6. 제 5 항에 있어서,
    상기 전기 도전 패턴에 접속되는 전자 부품을 실장하는 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 배선 구조를 형성하는 공정에서,
    전도성의 피에칭층을 패턴 에칭하여 상기 도전층과 상기 비아 플러그를 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  8. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 배선 구조를 형성하는 공정에서,
    상기 도전층에 돌기 모양의 전기 도전체를 접합하여 상기 비아 플러그를 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  9. 도전층에 기립된 비아 플러그를 형성하여 비아 플러그 구조를 형성하는 공정과,
    상기 비아 플러그 구조와 배선 기판 사이에 절연층을 삽입하는 동안 비아 플 러그 구조를 전자 부품이 실장되는 상기 배선 기판에 접합하는 공정을 포함하는 반도체 장치의 제조방법.
KR1020070086452A 2006-09-19 2007-08-28 반도체 장치의 제조방법 KR20080026028A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00252999 2006-09-19
JP2006252999A JP5009576B2 (ja) 2006-09-19 2006-09-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR20080026028A true KR20080026028A (ko) 2008-03-24

Family

ID=39225502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070086452A KR20080026028A (ko) 2006-09-19 2007-08-28 반도체 장치의 제조방법

Country Status (4)

Country Link
US (1) US7678612B2 (ko)
JP (1) JP5009576B2 (ko)
KR (1) KR20080026028A (ko)
TW (1) TWI409884B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4274290B2 (ja) * 2006-11-28 2009-06-03 国立大学法人九州工業大学 両面電極構造の半導体装置の製造方法
US8916421B2 (en) * 2011-08-31 2014-12-23 Freescale Semiconductor, Inc. Semiconductor device packaging having pre-encapsulation through via formation using lead frames with attached signal conduits
US9142502B2 (en) * 2011-08-31 2015-09-22 Zhiwei Gong Semiconductor device packaging having pre-encapsulation through via formation using drop-in signal conduits
JP5831057B2 (ja) * 2011-09-07 2015-12-09 株式会社村田製作所 モジュールの製造方法
US8597983B2 (en) 2011-11-18 2013-12-03 Freescale Semiconductor, Inc. Semiconductor device packaging having substrate with pre-encapsulation through via formation
US10249579B2 (en) * 2017-04-25 2019-04-02 Nuvoton Technology Corporation Active shield for protecting a device from backside attacks
KR102059814B1 (ko) 2018-07-12 2019-12-27 삼성전기주식회사 안테나 모듈
KR102089285B1 (ko) 2018-07-17 2020-03-16 삼성전자주식회사 안테나 모듈
KR102066904B1 (ko) * 2018-09-18 2020-01-16 삼성전자주식회사 안테나 모듈
EP4037601A4 (en) * 2019-09-30 2023-10-04 Dentalez, INC. DENTAL HANDPIECE WITH EMBEDDED WIRELESS COMMUNICATION DEVICE

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404643B1 (en) * 1998-10-15 2002-06-11 Amerasia International Technology, Inc. Article having an embedded electronic device, and method of making same
US6262692B1 (en) * 1999-01-13 2001-07-17 Brady Worldwide, Inc. Laminate RFID label and method of manufacture
JP3558595B2 (ja) * 2000-12-22 2004-08-25 松下電器産業株式会社 半導体チップ，半導体チップ群及びマルチチップモジュール
JP4072816B2 (ja) * 2002-08-08 2008-04-09 太陽誘電株式会社 複合モジュール及びその製造方法
CN1723587A (zh) * 2002-11-07 2006-01-18 碎云股份有限公司 含微型天线的集成电路封装
JP2004311788A (ja) * 2003-04-08 2004-11-04 Matsushita Electric Ind Co Ltd シート状モジュールとその製造方法
JP2004356526A (ja) * 2003-05-30 2004-12-16 Mitsumi Electric Co Ltd 電子モジュール
JP4055717B2 (ja) * 2004-01-27 2008-03-05 カシオ計算機株式会社 半導体装置およびその製造方法
JP2006108451A (ja) 2004-10-06 2006-04-20 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュールとその製造方法
CN101048863B (zh) * 2004-10-28 2010-12-01 京瓷株式会社 电子部件模块以及无线通信设备
JP2006165252A (ja) * 2004-12-07 2006-06-22 Shinko Electric Ind Co Ltd チップ内蔵基板の製造方法
JP4718192B2 (ja) 2005-01-17 2011-07-06 新光電気工業株式会社 リーダ／ライタ
US7519328B2 (en) * 2006-01-19 2009-04-14 Murata Manufacturing Co., Ltd. Wireless IC device and component for wireless IC device

Also Published As

Publication number Publication date
JP2008078207A (ja) 2008-04-03
JP5009576B2 (ja) 2012-08-22
US20080076249A1 (en) 2008-03-27
TWI409884B (zh) 2013-09-21
TW200818343A (en) 2008-04-16
US7678612B2 (en) 2010-03-16

Similar Documents

Publication Publication Date Title
KR20080026028A (ko) 반도체 장치의 제조방법
US8238109B2 (en) Flex-rigid wiring board and electronic device
KR100811034B1 (ko) 전자소자 내장 인쇄회로기판의 제조방법
JP4760930B2 (ja) Ｉｃ搭載基板、多層プリント配線板、及び製造方法
KR101362492B1 (ko) 다층 프린트 배선판 및 그 제조 방법
US7849591B2 (en) Method of manufacturing a printed wiring board
US8116066B2 (en) Method of manufacturing electronic component built-in substrate
US20150003020A1 (en) Electronic component-embedded printed circuit board having cooling member
US20120080221A1 (en) Printed wiring board with built-in component and its manufacturing method
US20090310323A1 (en) Printed circuit board including electronic component embedded therein and method of manufacturing the same
US20070170582A1 (en) Component-containing module and method for producing the same
JP4024188B2 (ja) 半導体チップ内蔵配線板の製造方法
JP5206878B2 (ja) 樹脂多層基板及び該樹脂多層基板の製造方法
JP2005045013A (ja) 回路モジュールとその製造方法
JP5934154B2 (ja) 電子部品が実装された基板構造及びその製造方法
JPH1032224A (ja) 半導体装置及びその製造方法
KR101139084B1 (ko) 다층 프린트 기판 및 그 제조 방법
US7674672B2 (en) Fabricating process for substrate with embedded passive component
US9929116B2 (en) Electronic device module and method of manufacturing the same
JP2000151112A (ja) 配線基板及びその製造方法
JP3930222B2 (ja) 半導体装置の製造方法
KR100923542B1 (ko) 이형재를 이용한 임베디드 반도체 패키지 장치 및 그 제조 방법
TW200830498A (en) Manufacturing method for integrating passive component within substrate
JP4287757B2 (ja) 回路部品内蔵モジュール及びその製造方法
JP2001344587A (ja) プリント配線基板およびそれを用いたｉｃカード用モジュールならびにその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid