JP4760930B2 - Ｉｃ搭載基板、多層プリント配線板、及び製造方法 - Google Patents

Ｉｃ搭載基板、多層プリント配線板、及び製造方法 Download PDF

Info

Publication number
JP4760930B2
JP4760930B2 JP2009046631A JP2009046631A JP4760930B2 JP 4760930 B2 JP4760930 B2 JP 4760930B2 JP 2009046631 A JP2009046631 A JP 2009046631A JP 2009046631 A JP2009046631 A JP 2009046631A JP 4760930 B2 JP4760930 B2 JP 4760930B2
Authority
JP
Japan
Prior art keywords
insulating layer
layer
wiring board
printed wiring
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009046631A
Other languages
English (en)
Other versions
JP2010205772A (ja
Inventor
卓哉 孝谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2009046631A priority Critical patent/JP4760930B2/ja
Priority to US12/702,616 priority patent/US8247702B2/en
Priority to DE102010002050A priority patent/DE102010002050A1/de
Priority to CN2010101244787A priority patent/CN101819964B/zh
Publication of JP2010205772A publication Critical patent/JP2010205772A/ja
Application granted granted Critical
Publication of JP4760930B2 publication Critical patent/JP4760930B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09054—Raised area or protrusion of metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

絶縁材からなる絶縁層、及びその絶縁層上に形成された配線パターンが金属基台に積層されたプリント配線板に、ＩＣのベアチップが搭載された構造を有するＩＣ搭載基板、このＩＣ搭載基板を構成するプリント配線板、及び製造方法に関する。
従来より、絶縁材からなる絶縁層と、銅等の導電線からなる配線パターンとを、金属基台上に実装して形成されたプリント配線板に、シリコン等の半導体からなるＩＣのベアチップが搭載された構造を有するＩＣ搭載基板が知られている。
一般的に、このＩＣ搭載基板の製造過程では、ベアチップのパッド部と配線パターンの電極部とを導体ワイヤを介してボンディングするワイヤボンディング接続や、ベアチップのパッド部に形成されたバンプを介してＩＣをプリント配線板上にボンディングするフリップチップ接続が行われる。
具体的に、これら接続では、導体ワイヤあるいはバンプ（以下、接続用媒体という）にその材質として金が用いられる場合、通常１５０〜２００℃程度に加熱されたヒートステージ（セラミックや金属等）にプリント配線板を載置し、そのプリント配線板上の接続用媒体に対して超音波振動を用いる熱圧着方式（超音波熱圧着方式）が採用される。
また、ＩＣ搭載基板では、ガラスエポキシ樹脂や紙フェノールといった絶縁材が用いられることが多いが、その用途がミリ波等の高周波信号を扱うものである場合、これら絶縁材に比べて誘電正接の低い四フッ化エチレン樹脂（ＰＴＦＥ）等のフッ素樹脂が用いられることが多い（例えば、特許文献１参照）。つまり、このように誘電正接が低い絶縁材を選定することにより、信号周波数と誘電正接とに比例するエネルギー損失（誘電体損失）を抑制することが可能となる。
特開平７−３２３５０１号公報
ところで、ＰＴＦＥ等のフッ素樹脂や液晶ポリマー（ＬＣＰ）といった高周波用途に適した絶縁材は、一般的に１５０〜２００℃程度の高温時に弾性率が著しく低下することが知られている。
このため、ＩＣ搭載基板の製造過程において、ワイヤボンディング接続やフリップチップ接続を行う際に、ヒートステージ上のプリント配線板に含まれる絶縁材が、接続用媒体に与えられた超音波および荷重を分散させてしまうことにより、これら接続が適切になされず、ひいてはＩＣ搭載基板の信頼性を損なう可能性があるという問題があった。
本発明は、上記問題点を解決するために、絶縁材の材質にかかわらず、ＩＣのベアチップをプリント配線板に良好に接続することが可能な構造を有するＩＣ搭載基板、このＩＣ搭載基板を構成するプリント配線板、及び製造方法を提供することを目的とする。
上記目的を達成するためになされた第一発明である請求項１に記載のＩＣ搭載基板は、絶縁材からなる絶縁層、及びその絶縁層上に形成された配線パターンが金属基台に積層されることにより構成されたプリント配線板に、ＩＣのベアチップが搭載され、且つこれらプリント配線板およびベアチップが電気的に接続された構造を有する。なお、プリント配線板は、絶縁層および配線パターンが複数積層されてなるプリント配線板である。また、配線パターンのうちベアチップが電気的に接続される部位を電極部、複数の絶縁層のうちその電極部が形成された絶縁層を一層目とし、一層目の絶縁層に電極部の反対側から積層された絶縁層を二層目とする。
ここで、プリント配線板の絶縁層のうち、上記一層目を除き、且つ上記二層目を含む絶縁層の全てにおいて、配線パターンの電極部に対向する直下領域には、金属基台に突設された金属部材が設けられていることを要旨とする。なお、絶縁層の直下領域とは、絶縁層の厚み方向をＺ軸として、配線パターンの電極部（ＩＣチップが電気的に接続される部位）からＺ軸方向に直下した絶縁層内の所定領域をいう。
このように構成されたＩＣ搭載基板では、絶縁層のうち直下領域の剛性が金属部材により補強された構造を有するため、その製造過程において、導体ワイヤやバンプ等の接続用媒体を介してベアチップと配線パターンとを接続する際に、プリント配線板側に与えられる超音波や荷重がＺ軸方向に伝わりやすくすることができる。
つまり、本発明のＩＣ搭載基板は、絶縁層を形成する絶縁材の材質にかかわらず、その絶縁材よりも剛性の高い金属部材により、導体ワイヤやバンプ等の接続用媒体を電極部に適切に熱融着させることができ、ひいてはＩＣのベアチップをプリント配線板に良好に接続することが可能な構造を有することになる。また、このように構成されたＩＣ搭載基板によれば、プリント配線板の面積を小さくすることができる。
ここで、絶縁層を形成する絶縁材は、例えばＰＴＦＥ等のフッ素樹脂や、ＰＥＥＫ（ポリエーテルエーテルケトン）等のプラスチック樹脂、ＬＣＰ（液晶ポリマー）等のように、一般的に用いられるガラスエポキシや紙フェノール等の樹脂に比べて誘電正接が低い絶縁樹脂や、プリント配線板の多層化に適した絶縁樹脂が熱可塑性を有するものが多いため、請求項２に記載のように、熱可塑性樹脂が採用され得る。
このように構成されたＩＣ搭載基板に
よれば、信号周波数と誘電正接とに比例するエネルギー損失（誘電体損失）を抑制することにより、ミリ波等の高周波信号を扱う機器に好適に使用することができる。
なお、絶縁層内の直下領域は、配線パターン上の電極部全てを網羅するように一つだけ設けられてもよいが、請求項３に記載のように、電極部に対応して複数設けられていることが望ましい。
このように構成されたＩＣ搭載基板によれば、絶縁層のうち金属部材の占める割合を小さくすることができ、絶縁層内に配線パターンが複数設けられたり、配線パターンがマイクロストリップ線路で形成されたりする場合、その配線密度を高くすることができる。
ところで、ＩＣ搭載基板の製造工程において、熱融着時の超音波と荷重の分散を抑制するために、絶縁層の厚みを極力小さくすることが考えられる。
そこで、多層プリント配線板は、請求項４に記載のように、複数の絶縁層のうち、一層目の絶縁層の厚みが、他の絶縁層の厚みに比べて小さくなるように構成されることが望ましい。
この場合、一層目の絶縁層を薄くすることにより、ＩＣ搭載基板の製造工程において、熱融着時の超音波と荷重の分散を抑制し、ベアチップをプリント配線板に適切に接続することができる。
しかし、プリント配線板の特性インピーダンスを所定値（例えば５０Ω）に合わせるためには、例えば配線パターンがマイクロストリップ線路で形成される場合、絶縁層の厚みを小さくするほど、信号線幅を狭くする必要がある。ここで、信号線幅を狭くしすぎると、線路の導体損が増加して、ひいては回路全体の損失が増加してしまうことが指摘される。
そこで、多層プリント配線板は、請求項５に記載のように、複数の配線パターンが線路パターンとグランドパターンとの組合せからなるマイクロストリップ線路により形成される。なお且つ、複数の絶縁層のうち、一層目の絶縁層において電極部を含む側の面（第一面）上には線路パターン、一層目と二層目とが重なる面（第二面）上には、直下領域に相当する領域にのみグランドパターン、二層目の絶縁層において一層目に対する反対側の面（第三面）上にはグランドパターンがそれぞれ形成される。この場合、第二面上および第三面上のグランドパターンが、二層目の絶縁層に設けられたビアを介在して接続されればよい。
このように構成されたＩＣ搭載基板によれば、実質的に一層目の絶縁層のうち直下領域に相当する部分のみを薄くすることに等しく、ベアチップをプリント配線板に適切に接続することができると共に、他の絶縁層の厚みを充分に確保することにより、信号線幅を不要に狭めることなく、線路の導体損を抑制することができる。
また、請求項６に記載のように、絶縁層を形成する絶縁材に、配線パターンと同じ線膨張係数となるように予め補填材が含まれている場合、金属基台および金属部材は、配線パターンと同じ線膨張係数を有する材質（例えば配線パターンと同じ材質）であることが望ましい。なお、補填材は、例えばガラスクロス等のように、線膨張係数が低い絶縁材料であればよく、この補填材を含む絶縁層、配線パターン、金属基台、及び金属部材の線膨張係数が厳密に等しいことを要求されるわけではない。
このように構成されたＩＣ搭載基板によれば、プリント配線板と金属基台（または金属部材）との剥離を防止することができる。また、その付随効果として、配線パターンと絶縁層との剥離を防止することもできる。
次に、第二発明である多層プリント配線板は、請求項７に記載のように、絶縁材からなる絶縁層、及びその絶縁層上に形成された配線パターンが金属基台に複数積層されることにより構成され、その配線パターン上にＩＣのベアチップを電気的に接続するための電極部を備えている。ここで、複数の絶縁層のうち電極部が形成された絶縁層を一層目とし、一層目の絶縁層に電極部の反対側から積層された絶縁層を二層目として、一層目を除き、且つ二層目を含む絶縁層の全てにおいて、電極部に対向する直下領域に、金属基台に突設された金属部材が設けられていることを要旨とする。
このように構成されたプリント配線板によれば、第一発明であるＩＣ搭載基板に好適に用いることができる。
そして、第三発明である製造方法は、絶縁材からなる絶縁層、及びその絶縁層上に形成された配線パターンが金属基台に複数積層されてなる多層プリント配線板に、ＩＣのベアチップが搭載され、且つこれら多層プリント配線板およびベアチップが電気的に接続されたＩＣ搭載基板の製造方法である。なお、多層プリント配線板において、配線パターンのうちＩＣのベアチップが電気的に接続される部位を電極部、複数の絶縁層のうち電極部が形成された絶縁層を一層目とし、一層目の絶縁層に電極部の反対側から積層された絶縁層を二層目とする。
具体的に、第一行程では、複数の絶縁層のうち、一層目を除き、且つ二層目を含む絶縁層の全てにおいて、配線パターンの電極部に対向する直下領域にキャビティを形成する。そして、第二行程では、第一行程により形成されたキャビティに、金属基台に突設された金属部材を嵌合させて、複数の絶縁層の全てを金属基台上に積層することを要旨とする。
このようなＩＣ搭載基板の製造方法によれば、金属部材を絶縁層に設けることができ、ＩＣのベアチップを多層プリント配線板に良好に接続することができる。
第一実施形態におけるＩＣ搭載基板の構成を示す第１の構成図。 第一実施形態におけるＩＣ搭載基板の構成を示す第２の構成図。 第一実施形態のＩＣ搭載基板の製造方法における主要な行程を示す行程図。 第二実施形態におけるＩＣ搭載基板の構成を示す構成図。 第二実施形態のＩＣ搭載基板の製造方法における主要な行程を示す行程図。 他の実施形態におけるＩＣ搭載基板の構成を示す構成図。
以下に、本発明の第一実施形態を図面と共に説明する。
［第一実施形態］
図１及び図２は、第一実施形態におけるＩＣ搭載基板の構成を示す構成図、図３は、その製造方法における主要な行程を断面視で示す行程図である。
＜全体構成＞
図１に示すように、ＩＣ搭載基板１は、銅薄膜を加工して形成された複数の配線パターン１０が多層化された構造を有する多層プリント配線板２と、シリコン等の半導体からなるＩＣのベアチップ３と、コンデンサーや抵抗等のチップ部品４とを備え、多層プリント配線板２の表面に、ベアチップ３及びチップ部品４が実装されている。
なお、ベアチップ３と多層プリント配線板２の表面とは、金や銅等の導体ワイヤ５を介して電気的に接続されている。また、金属基台３０は、銅板３０ａに銅部材６が突設された形状を有し、例えば放熱板として用いられる。
ベアチップ３は、パッケージされていない半導体素子であり、いわゆるＡｇエポキシ樹脂やシリコン樹脂等の接着剤を介して、多層プリント配線板２の凹部２ａに載置されている。また、ベアチップ３におけるパッド部３ａ，３ｂには、導体ワイヤ５がボンディング接続されている。
多層プリント配線板２は、ガラスクロス（補填材に相当する）に四フッ化エチレン樹脂（ＰＴＦＥ）を含浸して形成された複数のプリプレグ（以下、絶縁層という）２０を備え、配線パターン１０が形成された複数の絶縁層２０が金属基台３０に載置された構造を有している。なお、ガラスクロスは、絶縁層２０と配線パターン１０（銅薄膜）との線膨張係数が等しくなるように、ＰＴＦＥの含浸量に応じた比率で絶縁層２０に含まれている。
また、多層プリント配線板２は、配線パターン１０が周知のマイクロストリップ線路により形成され、信号線幅、及び信号線とグランド線との間隔が、絶縁層２０の厚みを加味して、当該多層プリント配線板２の特性インピーダンスが所定値（例えば、５０Ω）となるように設計されている。なお、配線パターン１０には、図２に示すように、導体ワイヤ５が接続される部位として、信号線上の電極１０ａ，１０ｂ、及びグランドパッド１０ｃ〜１１ｆが設けられている。つまり、本実施形態の電極１０ａ，１０ｂ、及びグランドパッド１０ｃ〜１０ｆが電極部に相当する。
絶縁層２０は、三層が金属基台３０上にビルドアップされた絶縁層群を構成し、その厚み方向に沿って、電極部１０ａ〜１０ｆ側から順にＮ層目（Ｎ＝１〜３）とすると、２層目および３層目の絶縁層に２０おいて、電極部１０ａ〜１０ｆに対向する所定領域（直下領域に相当する）毎に、金属基台３０の銅部材６が複数設けられている。
なお、絶縁層２０の直下領域は、電極部１０ａ〜１０ｆ毎に複数設けられている。また、電極部１０ｃ〜１０ｆの直下の絶縁層２０（１層目のみ）にはビア７が配置されている。さらに、絶縁層２０の層間には、異なる絶縁層２０上に形成された信号線どうし、あるいはグランド線どうしを電気的に接続するビア７が適宜配置されている。
＜製造方法＞
次に、本実施形態のＩＣ搭載基板１の製造方法における主要な行程を説明する。
図３に示すように、ＩＣ搭載基板１の製造方法では、絶縁層２０と配線パターン１０とを一層毎に順次積み上げて作製されたベース基板８を、金属基台３０に張り合わせるビルトアップ方式が採用される。
まず、ベース基板８の作製行程ｉ）では、レーザ装置などを用いてプリプレグに貫通孔を設け、その貫通孔に導電ペーストを充填することにより、ビア７付のプリプレグ（絶縁層２０に相当する）を形成する。そして、このビア７付のプリプレグの両面に銅薄膜を、積層プレス又はロールラミネータ等を用いた加熱加圧により接着させ、銅薄膜のエッチングにより絶縁層２０上の配線パターン１０を形成する。最後に、この配線パターン１０が形成された絶縁層２０を、二つのビア７付のプリプレグ、さらに二つの銅薄膜で挟み込むように配置し、これらを加熱加圧により接着させ、その両方の外側面上に配線パターン１０を形成することにより、三層の絶縁層２０及び四層の配線パターン１０からなるベース基板８を作製する。
なお、ベース基板８の作製方法は、これに限らず、例えば片面銅張り板をエッチングでパターニングした後、ビア７を充填し、それを積層して一括プレスで作製してもよいし、その他のビルトアップ手法を使用してもよい。また、ベース基板８は、三層の絶縁層２０及び四層の配線パターン１０に限らず、より多くの層を形成するようにしてもよい。
次に、多層プリント配線板２の作製行程ｉｉ），ｉｉｉ）では、レーザ装置などを用いて、ベース基板８の所定位置に１層目から３層目まで、チップを搭載するための複数の貫通孔（凹部２ａに相当する）を設ける。そして、この貫通孔に２層目および３層目まで所定幅のキャビティをそれぞれ設け、銅部材６をキャビティに嵌合させつつ、ベース基板８と金属基台３０とを接着させることにより、多層プリント配線板２を作製する。なお、金属基台３０は、金型に溶融銅を加圧注入して凝固させるダイカスト法またはプレスにより、銅板３０ａ及び銅部材６が一体に成型されている。また、ベース基板８と金属基台３０との接着には、各種の導電性接着剤が用いられ得る。
最後に、ＩＣ搭載基板１の作製行程ｉｖ），ｖ）では、コンデンサーや抵抗等のチップ部品４等を、多層プリント配線板２の表面における信号線およびグランド上の所定位置にはんだ付けし、Ａｇエポキシ樹脂またはシリコン樹脂等の接着剤により、ベアチップ３を多層プリント配線板２の凹部２ａに接着（ダイボンド）させる。そして、１５０〜２００℃程度に加熱されたヒートステージ上に、ベアチップ３付の多層プリント配線板２を載置し、ボンディングツールを用いて、金や銅等の導体ワイヤ５により、ベアチップ３における信号線用のパッド部３ａと、多層プリント配線板２の表面（１層目の絶縁層側）の電極１０ａ，１０ｂとをボンディング接続する。また、ベアチップ３におけるグランド用のパッド部３ｂと、多層プリント配線板２の表面（１層目の絶縁層側）のグランドパッド１０ｃ〜１０ｆとをボンディング接続する。
＜効果＞
このＩＣ搭載基板１の製造方法では、ワイヤボンディング接続により、ベアチップ３のパッド部３ａ，３ｂと、多層プリント配線板２の電極部１０ａ〜１０ｆとを接続する際に、多層プリント配線板２側に超音波および荷重が与えられても、絶縁層２０の直下位置に設けられた銅部材６により、その超音波および荷重が分散されずに済むため、電極部１０ａ〜１０ｆに導体ワイヤ５を適切に熱融着させることができる。
したがって、このように製造されたＩＣ搭載基板１は、ベアチップ３が多層プリント配線板２に良好に接続された構造を有するため、その信頼性を向上させることができる。
また、ＩＣ搭載基板１によれば、多層プリント配線板２の絶縁層２０にＰＴＦＥが用いられているため、一般的に用いられるガラスエポキシ樹脂に比べて誘電正接が小さく、誘電体損失を抑制することができるため、ミリ波等の高周波信号を扱う機器に好適に使用することができる。
さらに、ＩＣ搭載基板１によれば、絶縁層２０の直下領域毎に、金属基台３０の銅部材６が複数接着されているため、絶縁層２０のうち銅部材６の占める割合を小さくすることができ、絶縁層２０内の配線パターン１０の配線密度を高くすることができる。
また、ＩＣ搭載基板１によれば、配線パターン１０と同じ線膨張係数となるように、ＰＴＦＥに予めガラスクロスが含まれており、銅部材６（金属基台３０）と配線パターン１０との材質を同じにすることにより、金属基台３０からの配線パターン１０の剥離を防止することができる。なお、その付随効果として、絶縁層２０からの配線パターン１０の剥離を防止することもできる。
［第二実施形態］
次に、本発明の第二実施形態を図面と共に説明する。
図４は、第二実施形態におけるＩＣ搭載基板の構成を断面視で示す構成図、図５は、その製造方法における主要な行程を断面視で示す行程図である。
＜全体構成＞
図４に示すように、本実施形態のＩＣ搭載基板１は、第一実施形態と比較して、ベアチップ３と多層プリント配線板２との接続方法が主に異なるため、この相違点を中心に説明し、その他の共通する部分については説明を省略する。
具体的にＩＣ搭載基板１は、多層プリント配線板２、ＩＣのベアチップ３、及びコンデンサーや抵抗等のチップ部品４を備え、ベアチップ３と多層プリント配線板２の表面（電極部１０ａ，１０ｂ）とが、ベアチップ３のパッド部３ａ，３ｂに形成されたバンプ（金または銅）を介して電気的に接続されている。なお、ベアチップ３は、多層プリント配線板２の表面（１層目の絶縁層２０側）に載置されている。
また、多層プリント配線板２は、配線パターン１０が周知のグランドコプレーナ線路により形成され、信号線幅、及び信号線とグランド線との間隔が、絶縁層２０の厚みを加味して、当該多層プリント配線板２の特性インピーダンスが所定値（例えば、５０Ω）となるように設計されている。
＜製造方法＞
図５に示すように、本実施形態のＩＣ搭載基板１の製造方法は、第一実施形態の製造方法と比較して、多層プリント配線板２の作製行程で貫通孔を設けずに、キャビティを一箇所のみ設ける点、及びＩＣ搭載基板１の作製行程でフリップチップ接続する点が異なるため、この相違点を中心に説明し、その他の共通する部分については説明を省略する。
具体的に多層プリント配線板２の作製行程ｉｉ），ｉｉｉ）では、レーザ装置などを用いて、ベース基板８の所定位置に２層目および３層目までキャビティを設け、銅部材６をキャビティに嵌合させつつ、ベース基板８と金属基台３０とを接着させることにより、多層プリント配線板２を作製する。
また、ＩＣ搭載基板１の作製行程ｉｖ），ｖ）では、コンデンサーや抵抗等のチップ部品４等を、多層プリント配線板２の表面における信号線上の所定位置にはんだ付けする。そして、１５０〜２００℃程度に加熱されたヒートステージ上に、多層プリント配線板２を載置し、ベアチップ３をフェイスダウンさせて、パッド部３ａ，３ｂに形成されたバンプをダイレクトに多層プリント配線板２の表面（１層目の絶縁層２０側）の電極１０ａ，１０ｂに融着させる。
＜効果＞
このＩＣ搭載基板１の製造方法によれば、導体ワイヤ５を介することなくベアチップ３を多層プリント配線板２に接続するため、ベアチップ３の実装面積を小さくすることができると共に、両者の接続部の長さを必要最小限に抑えることにより、この方法で製造されたＩＣ搭載基板１の電気的特性を向上させることができる。
［他の実施形態］
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において、様々な態様にて実施することが可能である。
例えば、上記実施形態のＩＣ搭載基板１では、各絶縁層２０の厚みについて言及していないが、図６（ａ）や図６（ｂ）に示すように、各絶縁層２０のうち１層目の絶縁層２０の厚みが、他の絶縁層２０の厚みに比べて小さくなるように構成されてもよい。
この場合、１層目の絶縁層２０を薄くすることにより、ＩＣ搭載基板１の製造工程において、熱融着時（ボンディング時）の超音波および荷重の分散を抑制し、ひいてはベアチップ３を多層プリント配線板２に適切に接続することができる。
なお、上記実施形態のＩＣ搭載基板１において、配線パターン１０が、マイクロストリップ線路またはグランドコプレーナ線路により形成されているが、これに限定されるものではなく、コプレーナ線路により形成されてもよい。
また、配線パターン１０がマイクロストリップ線路の場合、図６（ｃ）や図６（ｄ）に示すように、１層目の絶縁層２０において電極部１０ａ〜１０ｆを含む側の面（第一面に相当する）上には線路パターン、１層目と２層目とが重なる面（第二面に相当する）上には、銅部材６及びビア７に対して必要な面積に相当する領域（直下領域）にのみグランドパターン、２層目の絶縁層において１層目に対する反対側の面（第三面に相当する）上には、直下領域（及び凹部２ａ）を除く領域にグランドパターンが形成されてもよい。そして、第二面上および第三面上のグランドパターンが、２層目の絶縁層２０に設けられたビア７を介在して接続されるとよい。
ここで、二層分の絶縁層２０の厚みｈは、マイクロストリップ線路の線路幅をＷ、絶縁層２０の比誘電率をεｒ、多層プリント配線板２の特性インピーダンスをＺとして、次式（１）
Ｚ＝（１２０π／εeff1/2）／｛Ｗ／ｈ＋１．３９３＋ｌｎ（Ｗ／ｈ＋１．４４４）｝ ・・・（１）
但し、εeff＝（εｒ＋１）／２＋（εｒ−１）／２（１＋１２ｈ／Ｗ）1/2
に基づいて設定されればよい。例えば、Ｚ＝５０Ω、εｒ＝３．５、Ｗ＝３００μｍである場合、ｈ≒１３５μｍとなるため、各絶縁層２０の厚みを約６７．５μｍとすることが考えられる。
このように構成されたＩＣ搭載基板１によれば、実質的に１層目の絶縁層２０のうち直下領域に相当する部分のみを薄くすることに等しく、前述と同様に、ベアチップ３を多層プリント配線板２に適切に接続することができると共に、特性インピーダンスに与える影響を必要最小限に抑えることができる。
ところで、上記実施形態のＩＣ搭載基板１では、金属基台３０を例えば放熱板として用いるように構成されているが、これに限定されるものではなく、スロットアンテナとして用いるように構成されてもよい。なお、金属基台３０は、銅を含む金属で成型されてもよいし、銅以外の金属で成型されてもよい。
また、上記実施形態のＩＣ搭載基板１では、一つのベアチップ３が搭載された構造を有するが、これに限定されるものではなく、複数のベアチップ３が搭載されたいわゆるマルチチップモジュールであってもよい。さらに言えば、ＩＣ搭載基板１は、多層プリント配線板２の代わりに、単層プリント配線板により構成されてもよい。
なお、第一実施形態のＩＣ搭載基板１では、ベアチップ３が多層プリント配線板２の凹部２ａに載置され、銅部材６が絶縁層２０内に複数接着された構造を有するが、これに限らず、図６（ｅ）に示すように、ベアチップ３が多層プリント配線板２の表面（１層目の絶縁層２０側）に載置され、銅部材６がベアチップ３及び電極部１０ａ〜１０ｆに対応して絶縁層２０内に一つだけ嵌合された構造を有してもよい。
１…ＩＣ搭載基板、２…多層プリント配線板、２ａ…凹部、３…ベアチップ、３ａ，３ｂ…パッド部、４…チップ部品、５…導体ワイヤ、６…銅部材、７…ビア、８…ベース基板、１０…配線パターン、１０ａ〜１０ｆ…電極部、２０…絶縁層、３０…金属基台。

Claims (8)

  1. 絶縁材からなる絶縁層、及び該絶縁層上に形成された配線パターンが金属基台に積層されてなるプリント配線板に、ＩＣのベアチップが搭載され、且つ該プリント配線板と該ベアチップとが電気的に接続されたＩＣ搭載基板であって、
    前記プリント配線板は、前記絶縁層および前記配線パターンが複数積層されてなる多層プリント配線板であり、
    複数の前記配線パターンのうち前記ベアチップが電気的に接続される部位を電極部、複数の前記絶縁層のうち該電極部が形成された絶縁層を一層目とし、該一層目の絶縁層に前記電極部の反対側から積層された絶縁層を二層目として、
    複数の前記絶縁層のうち、前記一層目を除き、且つ前記二層目を含む絶縁層の全てにおいて、前記電極部に対向する直下領域に、前記金属基台に突設された金属部材が設けられていることを特徴とするＩＣ搭載基板。
  2. 前記絶縁材は、熱可塑性樹脂であることを特徴とする請求項１に記載のＩＣ搭載基板。
  3. 前記直下領域は、前記電極部に対応して複数設けられていることを特徴とする請求項１または請求項２に記載のＩＣ搭載基板。
  4. 前記多層プリント配線板は、複数の前記絶縁層のうち、前記一層目の絶縁層の厚みが、他の絶縁層の厚みに比べて小さいことを特徴とする請求項１ないし請求項３のいずれかに記載のＩＣ搭載基板。
  5. 前記多層プリント配線板は、複数の前記配線パターンが線路パターンとグランドパターンとの組合せからなるマイクロストリップ線路により形成され、
    複数の前記絶縁層のうち、前記一層目の絶縁層において前記電極部を含む側の第一面上には前記線路パターン、前記一層目と前記二層目とが重なる第二面上には、前記直下領域に相当する領域にのみ前記グランドパターン、前記二層目の絶縁層において前記一層目に対する反対側の第三面上には前記グランドパターンがそれぞれ形成され、
    前記第二面上および前記第三面上のグランドパターンは、前記二層目の絶縁層に設けられたビアを介在して接続されていることを特徴とする請求項１ないし請求項４のいずれかに記載のＩＣ搭載基板。
  6. 前記絶縁材は、前記配線パターンと同じ線膨張係数となるように予め補填材が含まれ、
    前記金属基台および前記金属部材は、前記配線パターンと同じ線膨張係数を有する材質であることを特徴とする請求項１ないし請求項５のいずれかに記載のＩＣ搭載基板。
  7. 絶縁材からなる絶縁層、及び該絶縁層上に形成された配線パターンが金属基台に複数積層されてなる多層プリント配線板であって、
    前記配線パターン上にＩＣのベアチップを電気的に接続するための電極部を備え、
    複数の前記絶縁層は、前記電極部が形成された絶縁層を一層目とし、該一層目の絶縁層に前記電極部の反対側から積層された絶縁層を二層目として、前記一層目を除き、且つ前記二層目を含む絶縁層の全てにおいて、前記電極部に対向する直下領域に、前記金属基台に突設された金属部材が設けられていることを特徴とする多層プリント配線板。
  8. 絶縁材からなる絶縁層、及び該絶縁層上に形成された配線パターンが金属基台に複数積層されてなる多層プリント配線板に、ＩＣのベアチップが搭載され、且つ該多層プリント配線板と該ベアチップとが電気的に接続されたＩＣ搭載基板の製造方法において、
    前記配線パターンのうち前記ベアチップが電気的に接続される部位を電極部、複数の前記絶縁層のうち前記電極部が形成された絶縁層を一層目とし、該一層目の絶縁層に前記電極部の反対側から積層された絶縁層を二層目として、前記一層目を除き、且つ前記二層目を含む絶縁層の全てにおいて、前記電極部に対向する直下領域にキャビティを形成する第一行程と、
    該第一行程により形成されたキャビティに、前記金属基台に突設された金属部材を嵌合させて、複数の前記絶縁層の全てを前記金属基台上に積層する第二行程と、
    を行うことを特徴とするＩＣ搭載基板の製造方法。
JP2009046631A 2009-02-27 2009-02-27 Ｉｃ搭載基板、多層プリント配線板、及び製造方法 Expired - Fee Related JP4760930B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009046631A JP4760930B2 (ja) 2009-02-27 2009-02-27 Ｉｃ搭載基板、多層プリント配線板、及び製造方法
US12/702,616 US8247702B2 (en) 2009-02-27 2010-02-09 Integrated circuit mounted board, printed wiring board, and method of manufacturing integrated circuit mounted board
DE102010002050A DE102010002050A1 (de) 2009-02-27 2010-02-17 Leiterplatte mit daran befestigtem IC, Leiterplatte und Verfahren zur Fertigung der Leiterplatte mit daran befestigtem IC
CN2010101244787A CN101819964B (zh) 2009-02-27 2010-02-26 集成电路安装板、印刷布线板和制造集成电路安装板方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009046631A JP4760930B2 (ja) 2009-02-27 2009-02-27 Ｉｃ搭載基板、多層プリント配線板、及び製造方法

Publications (2)

Publication Number Publication Date
JP2010205772A JP2010205772A (ja) 2010-09-16
JP4760930B2 true JP4760930B2 (ja) 2011-08-31

Family

ID=42371871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009046631A Expired - Fee Related JP4760930B2 (ja) 2009-02-27 2009-02-27 Ｉｃ搭載基板、多層プリント配線板、及び製造方法

Country Status (4)

Country Link
US (1) US8247702B2 (ja)
JP (1) JP4760930B2 (ja)
CN (1) CN101819964B (ja)
DE (1) DE102010002050A1 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9713258B2 (en) * 2006-04-27 2017-07-18 International Business Machines Corporation Integrated circuit chip packaging
US9276336B2 (en) 2009-05-28 2016-03-01 Hsio Technologies, Llc Metalized pad to electrical contact interface
US8955215B2 (en) 2009-05-28 2015-02-17 Hsio Technologies, Llc High performance surface mount electrical interconnect
WO2010147939A1 (en) 2009-06-17 2010-12-23 Hsio Technologies, Llc Semiconductor socket
US9536815B2 (en) 2009-05-28 2017-01-03 Hsio Technologies, Llc Semiconductor socket with direct selective metalization
WO2011153298A1 (en) 2010-06-03 2011-12-08 Hsio Technologies, Llc Electrical connector insulator housing
WO2011002709A1 (en) 2009-06-29 2011-01-06 Hsio Technologies, Llc Compliant printed circuit semiconductor tester interface
US9196980B2 (en) 2009-06-02 2015-11-24 Hsio Technologies, Llc High performance surface mount electrical interconnect with external biased normal force loading
US9276339B2 (en) 2009-06-02 2016-03-01 Hsio Technologies, Llc Electrical interconnect IC device socket
US8988093B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Bumped semiconductor wafer or die level electrical interconnect
US8618649B2 (en) 2009-06-02 2013-12-31 Hsio Technologies, Llc Compliant printed circuit semiconductor package
WO2012061008A1 (en) 2010-10-25 2012-05-10 Hsio Technologies, Llc High performance electrical circuit structure
WO2010141295A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed flexible circuit
WO2010141298A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Composite polymer-metal electrical contacts
WO2014011226A1 (en) 2012-07-10 2014-01-16 Hsio Technologies, Llc Hybrid printed circuit assembly with low density main core and embedded high density circuit regions
WO2012074963A1 (en) 2010-12-01 2012-06-07 Hsio Technologies, Llc High performance surface mount electrical interconnect
US8970031B2 (en) 2009-06-16 2015-03-03 Hsio Technologies, Llc Semiconductor die terminal
WO2010141311A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit area array semiconductor device package
WO2010141303A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Resilient conductive electrical interconnect
US9320133B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Electrical interconnect IC device socket
WO2011002712A1 (en) 2009-06-29 2011-01-06 Hsio Technologies, Llc Singulated semiconductor device separable electrical interconnect
WO2013036565A1 (en) 2011-09-08 2013-03-14 Hsio Technologies, Llc Direct metalization of electrical circuit structures
US9318862B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Method of making an electronic interconnect
US9930775B2 (en) 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
US9136196B2 (en) 2009-06-02 2015-09-15 Hsio Technologies, Llc Compliant printed circuit wafer level semiconductor package
US9613841B2 (en) 2009-06-02 2017-04-04 Hsio Technologies, Llc Area array semiconductor device package interconnect structure with optional package-to-package or flexible circuit to package connection
US9184145B2 (en) 2009-06-02 2015-11-10 Hsio Technologies, Llc Semiconductor device package adapter
US9689897B2 (en) 2010-06-03 2017-06-27 Hsio Technologies, Llc Performance enhanced semiconductor socket
US9350093B2 (en) 2010-06-03 2016-05-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
US10159154B2 (en) 2010-06-03 2018-12-18 Hsio Technologies, Llc Fusion bonded liquid crystal polymer circuit structure
CN101998763B (zh) * 2010-09-02 2013-01-16 华为技术有限公司 裸芯片与印制电路板的连接结构及印制电路板、通信设备
JP2012238687A (ja) * 2011-05-11 2012-12-06 Sony Corp 半導体パッケージ、半導体装置の製造方法、および固体撮像装置
FR2984679B1 (fr) * 2011-12-15 2015-03-06 Valeo Sys Controle Moteur Sas Liaison thermiquement conductrice et electriquement isolante entre au moins un composant electronique et un radiateur en tout ou partie metallique
US9761520B2 (en) 2012-07-10 2017-09-12 Hsio Technologies, Llc Method of making an electrical connector having electrodeposited terminals
JP6102106B2 (ja) 2012-07-20 2017-03-29 株式会社デンソー レーダ装置
US10667410B2 (en) 2013-07-11 2020-05-26 Hsio Technologies, Llc Method of making a fusion bonded circuit structure
EP2954760B1 (en) * 2013-07-11 2017-11-01 HSIO Technologies, LLC Fusion bonded liquid crystal polymer circuit structure
US10506722B2 (en) 2013-07-11 2019-12-10 Hsio Technologies, Llc Fusion bonded liquid crystal polymer electrical circuit structure
CN105210183B (zh) * 2014-04-23 2018-06-12 京瓷株式会社 电子元件安装用基板以及电子装置
JP6256364B2 (ja) 2015-02-03 2018-01-10 株式会社オートネットワーク技術研究所 回路構成体
US9755335B2 (en) 2015-03-18 2017-09-05 Hsio Technologies, Llc Low profile electrical interconnect with fusion bonded contact retention and solder wick reduction
US10056319B2 (en) * 2016-04-29 2018-08-21 Delta Electronics, Inc. Power module package having patterned insulation metal substrate
WO2018110927A1 (ko) * 2016-12-13 2018-06-21 주식회사 아모라이프사이언스 패치형 센서모듈
JP6784844B2 (ja) * 2016-12-15 2020-11-11 アモグリーンテック カンパニー リミテッド パワーリレーアセンブリ
CN110364496A (zh) * 2018-04-11 2019-10-22 中国科学院微电子研究所 一种芯片封装结构及其封装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5868954A (ja) * 1981-10-20 1983-04-25 Mitsubishi Electric Corp 高周波トランジスタのパツケ−ジ
JPH04159792A (ja) * 1990-10-23 1992-06-02 Tamura Seisakusho Co Ltd 金属コア基板

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3831873A1 (de) * 1988-09-20 1990-03-29 Basf Ag Blends von thermotropen polymeren mit polyestern und polycarbonat
JPH07326848A (ja) 1994-05-30 1995-12-12 Mitsubishi Gas Chem Co Inc 金メッキ成形基板の洗浄方法
JP2614190B2 (ja) 1994-06-01 1997-05-28 日本ピラー工業株式会社 多層板用プリプレグ、積層板、多層プリント回路基板およびその製造方法
US5433476A (en) * 1994-07-27 1995-07-18 Breed Automotive Technology, Inc. Temperature compensated stored gas inflator
JPH08115989A (ja) * 1994-08-24 1996-05-07 Fujitsu Ltd 半導体装置及びその製造方法
JP2967697B2 (ja) * 1994-11-22 1999-10-25 ソニー株式会社 リードフレームの製造方法と半導体装置の製造方法
JPH08228053A (ja) 1995-02-21 1996-09-03 Nippon Mektron Ltd プリント基板
US5729433A (en) * 1996-01-30 1998-03-17 Micromodule Systems, Inc. Multiple chip module assembly for top of mother board
US6110650A (en) * 1998-03-17 2000-08-29 International Business Machines Corporation Method of making a circuitized substrate
JP3149398B2 (ja) * 1998-06-16 2001-03-26 株式会社アドバンスト・ディスプレイ 液晶パネル製造装置および方法
JP3886712B2 (ja) 2000-09-08 2007-02-28 シャープ株式会社 半導体装置の製造方法
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
US6936336B2 (en) * 2002-03-15 2005-08-30 Kyocera Corporation Transfer sheet and production method of the same and wiring board and production method of the same
JP4389788B2 (ja) * 2002-12-27 2009-12-24 日本電気株式会社 シート材及び配線板
JP2005247953A (ja) 2004-03-03 2005-09-15 Toray Ind Inc 半導体用接着剤組成物およびそれを用いた半導体用接着剤シート
JP4182016B2 (ja) 2004-03-11 2008-11-19 日本電気株式会社 伝送線路型素子及びその作製方法
TW200638812A (en) * 2004-11-18 2006-11-01 Matsushita Electric Ind Co Ltd Wiring board, method for manufacturing same and semiconductor device
JP4858678B2 (ja) * 2005-05-24 2012-01-18 ソニーケミカル＆インフォメーションデバイス株式会社 エステル基含有ポリ（イミド−アゾメチン）共重合体、エステル基含有ポリ（アミド酸−アゾメチン）共重合体及びポジ型感光性樹脂組成物
JP2007129039A (ja) 2005-11-02 2007-05-24 Nippon Pillar Packing Co Ltd フッ素樹脂プリント基板及びその製造方法
JP4334005B2 (ja) * 2005-12-07 2009-09-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
DE112007001898A5 (de) * 2006-06-12 2009-05-14 Novacard Informationssysteme Gmbh Mechanisch aktivierbare Transpondervorrichtung und Chipkarte
CN100514588C (zh) * 2006-08-23 2009-07-15 Tdk株式会社 半导体器件的制造方法
US7687722B2 (en) * 2006-10-03 2010-03-30 Endicott Interconnect Technologies, Inc. Halogen-free circuitized substrate with reduced thermal expansion, method of making same, multilayered substrate structure utilizing same, and information handling system utilizing same
TWI313050B (en) * 2006-10-18 2009-08-01 Advanced Semiconductor Eng Semiconductor chip package manufacturing method and structure thereof
JP4902558B2 (ja) * 2007-01-31 2012-03-21 三洋電機株式会社 半導体モジュールの製造方法
JP5003260B2 (ja) * 2007-04-13 2012-08-15 日本電気株式会社 半導体装置およびその製造方法
KR100988603B1 (ko) * 2008-05-21 2010-10-18 삼성전기주식회사 낮은 열팽창계수를 가지는 유리조성물, 유리섬유,인쇄회로기판의 절연층 및 인쇄회로기판

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5868954A (ja) * 1981-10-20 1983-04-25 Mitsubishi Electric Corp 高周波トランジスタのパツケ−ジ
JPH04159792A (ja) * 1990-10-23 1992-06-02 Tamura Seisakusho Co Ltd 金属コア基板

Also Published As

Publication number Publication date
US20100218985A1 (en) 2010-09-02
JP2010205772A (ja) 2010-09-16
CN101819964A (zh) 2010-09-01
US8247702B2 (en) 2012-08-21
DE102010002050A1 (de) 2010-09-02
CN101819964B (zh) 2012-04-04

Similar Documents

Publication Publication Date Title
JP4760930B2 (ja) Ｉｃ搭載基板、多層プリント配線板、及び製造方法
JP3910387B2 (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JP3709882B2 (ja) 回路モジュールとその製造方法
US9153553B2 (en) IC embedded substrate and method of manufacturing the same
US8178191B2 (en) Multilayer wiring board and method of making the same
EP3340754A1 (en) Embedding component in component carrier by component fixation structure
WO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JP4798237B2 (ja) Ｉｃ搭載基板、及び多層プリント配線板
JP2012079994A (ja) 部品内蔵プリント配線板およびその製造方法
US20080128911A1 (en) Semiconductor package and method for manufacturing the same
US20120176751A1 (en) Electronic component module and manufacturing method therefor
JP2000100987A (ja) 半導体チップモジュール用多層回路基板およびその製造方法
JP3691995B2 (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JP6673304B2 (ja) 多層基板
JP2009135391A (ja) 電子装置およびその製造方法
US8829361B2 (en) Wiring board and mounting structure using the same
JP5221228B2 (ja) 部品内蔵配線基板及びその製造方法
JP7111157B2 (ja) 樹脂多層基板および電子機器
JP2001274555A (ja) プリント配線基板、プリント配線用素板、半導体装置、プリント配線基板の製造方法、及び半導体装置の製造方法
JP2009246144A (ja) 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置
JP2005045228A (ja) 光学情報記録媒体とその製造方法
JP2009010004A (ja) 積層プリント基板とその製造方法
CN210157483U (zh) 多层基板
JP4841234B2 (ja) ビアアレイキャパシタ内蔵配線基板の製造方法
US20240188216A1 (en) Circuit board, method for manufacturing circuit board, and electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110523

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4760930

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees