CN210157483U - 多层基板 - Google Patents

多层基板 Download PDF

Info

Publication number
CN210157483U
CN210157483U CN201790001323.XU CN201790001323U CN210157483U CN 210157483 U CN210157483 U CN 210157483U CN 201790001323 U CN201790001323 U CN 201790001323U CN 210157483 U CN210157483 U CN 210157483U
Authority
CN
China
Prior art keywords
interlayer connection
base material
connection conductor
multilayer substrate
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201790001323.XU
Other languages
English (en)
Inventor
用水邦明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN210157483U publication Critical patent/CN210157483U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0141—Liquid crystal polymer [LCP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

多层基板(1)具备绝缘性的第一基材(12)、形成在第一基材(12)的第一层间连接导体(42)、与第一基材(12)相接的绝缘性的第二基材(13)、形成在第二基材(13)并与第一层间连接导体接合的第二层间连接导体(43)、以及绝缘层(21)。绝缘层(21)由未形成导体图案的绝缘片(20)构成，在绝缘片(20)形成有包围第一层间连接导体(42)与第二层间连接导体(43)的接合面的开口(H)，第一层间连接导体(42)和第二层间连接导体(43)经由开口(H)而接合。

Description

多层基板
技术领域
本实用新型涉及将绝缘性基材层叠而形成的多层基板。
背景技术
以往，在包含层间连接导体的多层基板中，对于层间连接导体，使用使导电性膏固化而成的层间连接导体。考虑多层基板的布线图案的高密度化、电子部件向表面的安装性来设计层间连接导体的构造、材料。
例如，在专利文献1示出了适合于半导体元件的倒装芯片安装的陶瓷多层基板。
在先技术文献
专利文献
专利文献1：日本特开平5-335747号公报
实用新型内容
实用新型要解决的课题
在多层基板的制造时的加热压制工序中，起因于从层间连接导体形成用的导电性膏产生气体，存在导电性膏喷出的情况。特别是，像在专利文献1的实施方式中也表示的那样，在多层基板内具有在层叠方向上连续的层间连接导体的情况下，导电性膏容易从该部分喷出。
若导电性膏喷出，则存在该喷出的导电性膏固化并在所形成的导体部与其它电路图案之间形成无用的电容、或者产生经由所形成的导体部的导体图案彼此的短路的情况，难以得到给定的电特性。
本实用新型的目的在于，提供一种抑制了在进行加热压制时导电性膏从成为层间连接导体在层叠方向上连续的部分的部位喷出的构造的多层基板。
用于解决课题的技术方案
(1)本实用新型的多层基板的特征在于，具备：
绝缘性的第一基材；
第一层间连接导体，形成在所述第一基材；
绝缘性的第二基材，与所述第一基材相接；
第二层间连接导体，形成在所述第二基材，与所述第一层间连接导体接合；以及
绝缘层，由未形成导体图案的绝缘性树脂构成，与包含所述第一层间连接导体和所述第二层间连接导体接合的接合面的层界面相接，形成有包围所述接合面的开口。
通过上述结构，绝缘层的开口形成空间，因此对第一层间连接导体以及第二层间连接导体的孔的填充率实质上下降。因此，即使从第一层间连接导体以及第二层间连接导体产生例如作为溶剂的挥发成分的气体，也可抑制导电性膏从第一层间连接导体以及第二层间连接导体的形成部喷出。
(2)优选地，所述开口的直径比所述第一层间连接导体以及所述第二层间连接导体的直径大。通过该构造，对第一层间连接导体以及第二层间连接导体的孔的实质性的填充率更加下降，可更有效地抑制导电性膏的喷出。
(3)优选地，所述绝缘层与所述第一基材以及所述第二基材相比透气性优异。由此，从第一层间连接导体以及第二层间连接导体产生的气体变得容易排出，可进一步抑制导电性膏的喷出。
(4)优选地，所述绝缘层在包含所述第一基材以及所述第二基材在内的多个基材的层叠体的端面露出。通过该构造，从第一层间连接导体以及第二层间连接导体放出的气体经由绝缘层在面方向上排出，容易放出到多层基板之外。由此，气体变得容易排出，可进一步抑制导电性膏的喷出。
(5)优选地，所述绝缘层的厚度比所述第一基材以及所述第二基材的厚度薄。由此，可抑制多层基板的厚度，可得到低高度化的芯片部件。
(6)优选地，所述绝缘层由与所述第一基材以及所述第二基材相同的母材构成，与所述第一基材以及所述第二基材相比较，填料的含量少。由此，可保持第一基材与绝缘层的密接力、以及绝缘层与第二基材的密接力。
(7)优选地，所述第一基材以及所述第二基材以液晶聚合物为主成分，所述绝缘层以环氧树脂或聚酰亚胺为主成分。由此，可得到具备第一基材以及第二基材的高温耐热性和绝缘层的高透气性的多层基板。
(8)所述第一层间连接导体以及所述第二层间连接导体例如由包含 Sn的导电性膏构成。Sn是低熔点金属，因此以Sn为主成分的导电性膏在加热压制时更容易喷出。即使在这样的条件下，也可抑制导电性膏的喷出。此外，例如，第一基材以及第二基材为树脂基材，在层叠后加热压制时第一层间连接导体以及第二层间连接导体会固化，因此能够容易地制造包含层间连接导体的多层基板。
实用新型效果
根据本实用新型，可抑制导电性膏从第一层间连接导体以及第二层间连接导体的形成部喷出。因此，不会出现喷出的导电性膏固化并在所形成的导体部与其它电路图案之间形成无用的电容、或者导体图案彼此经由所形成的导体部而短路的情况，可得到具有给定的电特性的多层基板。
附图说明
图1是第一本实施方式的多层基板1的立体图。
图2是图1所示的多层基板1的、各层的层叠前的状态下的立体图。
图3的(A)是多个基材的层叠压制前的阶段的剖视图。图3的(B) 是层叠压制后的剖视图，是图1中的A-A部分的剖视图。
图4是图3的(B)中的B-B部分的横截面图。
图5是示出多层基板1的制造步骤的工序流程图。
图6的(A)是本实施方式的多层基板2的、多个基材的层叠压制前的阶段的剖视图。图6的(B)是层叠压制后的剖视图。
具体实施方式
《第一实施方式》
图1是本实施方式的多层基板1的立体图。图2是图1所示的多层基板1的、各层的层叠前的状态下的立体图。图3的(A)是多个基材的层叠压制前的阶段的剖视图。图3的(B)是层叠压制后的剖视图，是图1 中的A-A部分的剖视图。此外，图4是图3的(B)中的B-B部分的横截面图。
多层基板1具有矩形平板状的外观，将绝缘性的多个基材11、12、 13、14以及绝缘片20层叠而成。通过这些基材11、12、13、14以及绝缘片20的层叠，构成层叠体100。
基材11、12、13、14以及绝缘片20均为以液晶聚合物(LCP)等热塑性树脂为主成分的片材。在任一片材中均分散有用于调整线膨胀系数等的SiO2等填料。但是，绝缘片20的填料的含有率比构成基材11、12、13、 14的片材的填料的含有率少。因此，绝缘片20与基材11、12、13、14 相比透气性高。
在基材11的下表面形成有导体图案31A、31B，在基材12的下表面形成有导体图案32A、32B。在基材13的上表面形成有导体图案33A、 33B，在基材14的上表面形成有导体图案34A、34B。这些导体图案是将铜箔进行了图案化而成的导体图案。在本实施方式中，任一基材均为单面贴铜基材。
此外，在基材11形成有层间连接导体41A、41B，在基材12形成有层间连接导体42。在基材13形成有层间连接导体43，在基材14形成有层间连接导体44A、44B。这些层间连接导体由填充到设置于基材的贯通孔的导电性膏构成。例如，如图3的(A)所示，通过在基材12形成贯通孔TH2并在该贯通孔TH2填充导电性膏，从而形成基材状态下的层间连接导体42。同样地，通过在基材13形成贯通孔TH3并在该贯通孔TH3 填充导电性膏，从而形成基材状态下的层间连接导体43。
上述导电性膏例如是SnCu类、SnAgCu类、SnZnBi类等包含Sn的导电性膏，通过加热而熔融，然后固化，由此成为层叠体中的层间连接导体。
在上述多个基材之中，基材12相当于本实用新型中的“第一基材”，基材13相当于本实用新型中的“第二基材”。层间连接导体42相当于本实用新型中的“第一层间连接导体”，层间连接导体43相当于本实用新型中的“第二层间连接导体”。此外，上述贯通孔TH2相当于本实用新型中的“第一贯通孔”，贯通孔TH3相当于本实用新型中的“第二贯通孔”。
在绝缘片20未形成导体图案。此外，在该例子中，绝缘片20比基材 11、12、13、14薄。像图3的(A)所表示的那样，在绝缘片20形成有将层间连接导体42和层间连接导体43的连接面包围的开口H。
在此，对第一实施方式的多层基板1的制造步骤进行说明。图5是示出多层基板1的制造步骤的工序流程图。在该例子中，多层基板1通过按照图案形成工序S1、贯通孔形成工序S2、导电性膏填充工序S3、绝缘片形成工序S4、层叠体形成工序S5的顺序进行处理而制造。
在图案形成工序S1中，通过光刻对贴有铜箔的液晶聚合物片材形成给定的导体图案。在贯通孔形成工序S2中，在基材11、12、13、14的层间连接导体形成位置分别形成贯通孔。在导电性膏填充工序S3中，通过印刷法在各贯通孔填充导电性膏。在绝缘片形成工序S4中，在绝缘片 20的给定位置形成开口H。在层叠体形成工序S5中，将基材11、12、13、 14以及绝缘片20层叠，例如以280℃以上且320℃以下的范围内的给定的温度(例如，300℃)进行加热压制。由此，得到如图1、图3的(B) 所示的多层基板1。在该加热压制时，使上述导电性膏固化而形成层间连接导体。此时，导电性膏的成分与Cu箔发生反应而导通、接合。图3的 (A)所表示的绝缘片20通过层叠后的加热压制而成为层叠体100内的绝缘层21。
虽然在图5中示出了在形成了层间连接导体之后形成绝缘片的例子，但是形成层间连接导体的工序和形成绝缘片的工序只要均在层叠体形成工序之前即可，形成层间连接导体的工序和形成绝缘片的工序的顺序并不限于此。
根据本实施方式，达到如下的效果。
(a)因为绝缘片20的开口H形成层间连接导体形成部的空间，所以，导电性膏向第一层间连接导体以及第二层间连接导体的孔的填充率实质上下降。因此，即使从第一层间连接导体以及第二层间连接导体产生例如作为导电性膏中包含的溶剂的挥发成分的气体，也可抑制导电性膏从第一层间连接导体以及第二层间连接导体的形成部的喷出。因此，不会由于喷出的导电性膏而使导体图案彼此短路或者形成无用的电容，可得到给定的电特性。特别是，由于不隔着导体图案的层间连接导体彼此的接合界面容易喷出导电性膏，因此通过用绝缘层的开口包围层间连接导体彼此的接合界面，从而可有效地抑制导电性膏的喷出。
(b)因为开口H的直径比层间连接导体42、43的直径(贯通孔TH2， TH3的内径)大，所以形成层间连接导体42、43的导电性膏向孔内的实质性的填充率更加下降，可更有效地抑制导电性膏的喷出。此外，通过与层间连接导体42、43形成用贯通孔的直径一同确定形成在绝缘片20的开口H的直径，从而能够确定填充导电性膏的容积，能够确定导电性膏的实质性的填充率。进而，开口H内的容积还根据绝缘片20的厚度而改变，因此能够根据绝缘片的厚度来确定填充导电性膏的容积，能够确定导电性膏的实质性的填充率。
(c)此外，因为绝缘片20与基材12、13相比透气性优异，所以从层间连接导体42、43产生的气体变得容易排出，可进一步抑制导电性膏的喷出。
(d)因为绝缘层21在多层基板1的端面露出，所以从层间连接导体 42、43放出的气体经由绝缘层21在面方向上排出，变得容易放出到多层基板1之外。由此，气体变得容易从层间连接导体形成部排出，可进一步抑制导电性膏的喷出。
(e)绝缘片20的厚度比基材11～14的厚度薄。由此，可抑制多层基板1的厚度。此外，由该多层基板构成的芯片部件可低高度化。
(f)因为绝缘片20由与基材12、13相同的母材构成，所以基材12、 13与绝缘片20的接合性高，不易剥离。
(g)因为开口H的直径比层间连接导体42、43的直径(贯通孔TH2、 TH3的内径)大，所以在层叠体形成工序中，能够应对绝缘片与基材的位置偏移(叠放偏移)。即，只要具有给定的位置精度，在俯视下层间连接导体就会容纳在绝缘片的开口H内，因此能够维持层间连接导体的给定的电特性。
(h)因为层间连接导体在层叠方向上重叠的部位进入到绝缘层的开口内，所以可缓解向层间连接导体形成部的应力集中。
(i)因为在绝缘层未形成导体图案，所以不产生与其它导体图案之间的无用的耦合。
《第二实施方式》
在第二实施方式中，示出由与基材不同的材料的片材构成了绝缘层的多层基板。
图6的(A)是第二实施方式的多层基板2的、多个基材的层叠压制前的阶段的剖视图。图6的(B)是层叠压制后的剖视图。图6的(A)、图6的(B)是与在第一实施方式中示出的图3的(A)、图3的(B)对应的图。在第二实施方式中，基材11、12、13、14是以液晶聚合物(LCP)等热塑性树脂为主成分的片材。绝缘片20是聚酰亚胺(PI)等的热硬化性树脂片。其它结构与在第一实施方式中示出的相同。
即使是这样的结构，也达到与第一实施方式的情况同样的作用效果。
另外，上述聚酰亚胺树脂片具有透气性。在此，示出液晶聚合物与聚酰亚胺的透气性的差异。通过在JIS Z0208规定的透湿度试验方法测定了水蒸气透过度，测定结果如下。
液晶聚合物：0.6g/m2·24h
聚酰亚胺：63.7g/m2·24h
像这样，聚酰亚胺的水蒸气透过度与液晶聚合物的水蒸气透过度相比为100倍以上。该倾向并不限于水蒸气，对于从用于层间连接导体的导电性膏产生的气体也适用。因而，由聚酰亚胺的片材构成的绝缘层还能够有效地用作气体排出部。
另外，在本实施方式中，还存在气体沿着绝缘层21和与其相邻的基材的界面排出的情况。因此，可以说气体排出效果高。
《其它实施方式》
虽然在以上的各实施方式中对一个单位的部件进行了图示，但是当然也可以以包含多个元件形成部的集合基板状态进行各工序的处理(通过大张工艺来制造)，并在最后分离为单片。
虽然在以上的各实施方式中示出了绝缘片和基材一同层叠的例子，但是绝缘片也可以涂敷形成。例如，也可以在图3的(A)所示的基材12 印刷涂敷液晶聚合物层形成用的膏，并通过使其干燥而使膏中的气体挥发，然后与其它基材一同进行层叠。
对于绝缘层，能够使用以在比加热压制时的温度低的温度下开始硬化的热硬化性树脂为主成分的预浸料坯片。例如，能够使用玻璃环氧树脂片 (环氧树脂预浸料坯)。
本实用新型涉及的多层基板并不限于是安装电子部件的基板，也可以其本身构成芯片部件。例如，能够应用于天线、致动器、传感器等各种电子部件。像这样，本实用新型能够在不脱离其主旨的范围内适当地进行变更。
最后，上述的实施方式的说明在所有的方面均为例示，并不是限制性的。对本领域技术人员而言，能够适当地进行变形以及变更。例如，能够进行在不同的实施方式中示出的结构的部分置换或组合。本实用新型的范围不是由上述的实施方式示出，而是由权利要求书示出。进而，本实用新型的范围意图包括与权利要求书等同的意思以及范围内的所有的变更。
附图标记说明
H：开口；
TH2：贯通孔(第一贯通孔)；
TH3：贯通孔(第二贯通孔)；
1、2：多层基板；
11、14：基材；
12：基材(第一基材)；
13：基材(第二基材)；
20：绝缘片；
21：绝缘层；
31A、31B：导体图案；
32A、32B：导体图案；
33A、33B：导体图案；
34A、34B：导体图案；
41A、41B：层间连接导体；
42：第一层间连接导体；
43：第二层间连接导体；
44A、44B：层间连接导体；
100：层叠体。

Claims (8)

1.一种多层基板，其特征在于，具备：
绝缘性的第一基材；
第一层间连接导体，形成在所述第一基材；
绝缘性的第二基材，与所述第一基材相接；
第二层间连接导体，形成在所述第二基材，并与所述第一层间连接导体接合；以及
绝缘层，由未形成导体图案的绝缘性树脂构成，与包含所述第一层间连接导体和所述第二层间连接导体接合的接合面的层界面相接，形成有包围所述接合面的开口。
2.根据权利要求1所述的多层基板，其特征在于，
所述开口的直径比所述第一层间连接导体以及所述第二层间连接导体的直径大。
3.根据权利要求1或2所述的多层基板，其特征在于，
所述绝缘层与所述第一基材以及所述第二基材相比透气性优异。
4.根据权利要求1或2所述的多层基板，其特征在于，
所述绝缘层在包含所述第一基材以及所述第二基材在内的多个基材的层叠体的端面露出。
5.根据权利要求1或2所述的多层基板，其特征在于，
所述绝缘层的厚度比所述第一基材以及所述第二基材的厚度薄。
6.根据权利要求1或2所述的多层基板，其特征在于，
所述绝缘层由与所述第一基材以及所述第二基材相同的母材构成，与所述第一基材以及所述第二基材相比较，填料的含量少。
7.根据权利要求1或2所述的多层基板，其特征在于，
所述第一基材以及所述第二基材以液晶聚合物为主成分，所述绝缘层以环氧树脂或聚酰亚胺为主成分。
8.根据权利要求1或2所述的多层基板，其特征在于，
所述第一层间连接导体以及所述第二层间连接导体由包含Sn的导电性膏构成。
CN201790001323.XU 2016-10-27 2017-10-23 多层基板 Active CN210157483U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-210941 2016-10-27
JP2016210941 2016-10-27
PCT/JP2017/038169 WO2018079479A1 (ja) 2016-10-27 2017-10-23 多層基板およびその製造方法

Publications (1)

Publication Number Publication Date
CN210157483U true CN210157483U (zh) 2020-03-17

Family

ID=62024923

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201790001323.XU Active CN210157483U (zh) 2016-10-27 2017-10-23 多层基板

Country Status (4)

Country Link
US (1) US11075092B2 (zh)
JP (1) JP6497486B2 (zh)
CN (1) CN210157483U (zh)
WO (1) WO2018079479A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023199693A1 (ja) * 2022-04-14 2023-10-19 株式会社村田製作所 多層基板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5669893A (en) * 1979-11-09 1981-06-11 Alps Electric Co Ltd Method of manufacturing circuit board
JPH05335747A (ja) 1992-05-27 1993-12-17 Matsushita Electric Ind Co Ltd セラミック多層基板
JP2850761B2 (ja) * 1994-07-21 1999-01-27 日立電線株式会社 多層配線基板及びその製造方法
JP2002094200A (ja) 2000-09-18 2002-03-29 Matsushita Electric Ind Co Ltd 回路基板用電気絶縁材と回路基板およびその製造方法
JP2003347454A (ja) 2002-05-24 2003-12-05 Kyocera Corp 多層配線基板
JP4551321B2 (ja) * 2005-07-21 2010-09-29 新光電気工業株式会社 電子部品実装構造及びその製造方法
KR101281898B1 (ko) * 2005-10-11 2013-07-03 스미토모덴키고교가부시키가이샤 다층 프린트배선판 및 그 제조방법
JP4821276B2 (ja) * 2005-11-10 2011-11-24 住友電気工業株式会社 多層プリント配線板の製造方法及び多層プリント配線板
JP2008124398A (ja) * 2006-11-15 2008-05-29 Shinko Electric Ind Co Ltd 半導体パッケージおよびその製造方法
CN105472867B (zh) * 2010-12-03 2019-02-22 株式会社村田制作所 高频信号线路
WO2012141096A1 (ja) * 2011-04-13 2012-10-18 株式会社村田製作所 フレキシブル多層基板
JP2014090162A (ja) * 2012-10-04 2014-05-15 Shin Etsu Polymer Co Ltd カバーレイフィルムおよびフレキシブルプリント配線板
JP6322075B2 (ja) 2014-07-23 2018-05-09 日本メクトロン株式会社 多層プリント配線板の製造方法
KR101654801B1 (ko) * 2014-08-08 2016-09-07 서울대학교산학협력단 액정 폴리머 기반의 신경 임플란트용 전극 어레이와 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
US20190206700A1 (en) 2019-07-04
JP6497486B2 (ja) 2019-04-10
JPWO2018079479A1 (ja) 2019-02-07
US11075092B2 (en) 2021-07-27
WO2018079479A1 (ja) 2018-05-03

Similar Documents

Publication Publication Date Title
KR940009175B1 (ko) 다층 프린트기판의 제조방법
US8178191B2 (en) Multilayer wiring board and method of making the same
US9402307B2 (en) Rigid-flexible substrate and method for manufacturing the same
JP4760930B2 (ja) Ｉｃ搭載基板、多層プリント配線板、及び製造方法
US7849591B2 (en) Method of manufacturing a printed wiring board
JP2006324568A (ja) 多層モジュールとその製造方法
KR100678083B1 (ko) 임베디드 캐패시터와 임베디드 캐패시터의 제작 방법
KR100734234B1 (ko) 다층 인쇄회로기판 및 그 제조방법
CN210157483U (zh) 多层基板
JP5077800B2 (ja) 多層プリント配線板の製造方法
JP5830864B2 (ja) キャパシタ内蔵配線板、キャパシタ内蔵配線板の製造方法
TWI477214B (zh) 具有內埋元件的電路板及其製作方法
JP2001274555A (ja) プリント配線基板、プリント配線用素板、半導体装置、プリント配線基板の製造方法、及び半導体装置の製造方法
JP6058321B2 (ja) 配線基板の製造方法
KR100734244B1 (ko) 다층 인쇄회로기판 및 그 제조방법
JPH1070363A (ja) 印刷配線板の製造方法
WO2007043438A1 (ja) 多層プリント配線板及びその製造方法
JP2005045228A (ja) 光学情報記録媒体とその製造方法
JP4892924B2 (ja) 多層プリント配線基板及びその製造方法
JP6001475B2 (ja) 配線基板
JP2005136043A (ja) 配線基板及び電気装置
JP5607573B2 (ja) 多層配線基板、部品内蔵基板、および多層配線基板の製造方法
CN116939950A (zh) 在内部铜焊盘上设有阻焊层的电路板
JP4802575B2 (ja) 電気回路基板
JP2014027083A (ja) 多層プリント配線基板

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant