JP5830864B2 - キャパシタ内蔵配線板、キャパシタ内蔵配線板の製造方法 - Google Patents

キャパシタ内蔵配線板、キャパシタ内蔵配線板の製造方法 Download PDF

Info

Publication number
JP5830864B2
JP5830864B2 JP2011010057A JP2011010057A JP5830864B2 JP 5830864 B2 JP5830864 B2 JP 5830864B2 JP 2011010057 A JP2011010057 A JP 2011010057A JP 2011010057 A JP2011010057 A JP 2011010057A JP 5830864 B2 JP5830864 B2 JP 5830864B2
Authority
JP
Japan
Prior art keywords
layer
conductive member
wiring board
dielectric single
single layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011010057A
Other languages
English (en)
Other versions
JP2012151359A (ja
Inventor
直樹 大田
直樹 大田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2011010057A priority Critical patent/JP5830864B2/ja
Publication of JP2012151359A publication Critical patent/JP2012151359A/ja
Application granted granted Critical
Publication of JP5830864B2 publication Critical patent/JP5830864B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、キャパシタ素子が内蔵されたキャパシタ内蔵配線板およびその製造方法に係り、特に、一般的な配線板材料とキャパシタの性能との両立性を考慮したキャパシタ内蔵配線板およびその製造方法に関する。
キャパシタ素子を配線板内部に作り込んで具有させた構造には、例として下記各特許文献に開示されたものがある。有機材料(樹脂材料)を絶縁層に使用した一般的な配線板では、その有機材料の耐熱性の観点から、キャパシタ誘電体の材料として、樹脂ベースのものを使わざるを得ない。セラミックの誘電体は、製造途上で焼成するときの温度(例えば600℃〜1200℃)が、配線板の有機材料の耐熱温度(例えば2百数十℃)を大きく超えてしまう。
しかしながら、樹脂ベースの誘電体材料では、配線板の樹脂材料との整合性や機械的強度の点で、誘電性物質であるフィラーの含有割合が限られ、静電容量の大きなキャパシタを作れない難点がある。セラミックの誘電体では比誘電率が1000以上のもの存在するが、樹脂ベースの誘電体材料では比誘電率として50程度が限度であり、非常に大きな差がある。
また、樹脂ベースの誘電体材料は、硬化収縮する性質をもつため、製造方法によっては制御性よくその面積を設定できない場合もあり、その場合素子としての容量設定の精度が難点になる。また、作られたあとは、吸湿性や熱膨張のためサイズ変化を起こし特性劣化が生じやすい性質もある。
加えて、キャパシタ内蔵配線板では、単なるキャパシタ素子を作るのとは異なり、これを配線板内部に具有させた構造を得るため、プロセスが複雑になりがちであり生産性やコスト的な問題が生じやすい。
特開平10−56251号公報 米国特許第5079069号明細書 米国特許第6349456号明細書 特開2006−245588号公報
本発明は、上記した事情を考慮してなされたもので、キャパシタ素子が内蔵されたキャパシタ内蔵配線板およびその製造方法において、高比誘電率の誘電体を有しかつ特性のよいキャパシタを、簡易なプロセスで内蔵可能なキャパシタ内蔵配線板およびその製造方法を提供することを目的とする。
上記の課題を解決するため、本発明の一態様であるキャパシタ内蔵配線板は、一定の面形状を有する、セラミックの誘電体単一層と、前記誘電体単一層の面形状と同一の面形状を有して、該誘電体単一層の一方の面上に密着して設けられた第1の金属導電体層と、前記誘電体単一層の面形状の領域から一部がはみ出す拡がりを有して、前記第1の金属導電体層上に設けられた異方性の第1の導電部材層と、前記誘電体単一層の面形状と同一の面形状を有して、該誘電体単一層の他方の面上に密着して設けられた第2の金属導電体層と、
前記第2の金属導電体層上に設けられた第2の導電部材層と、第1の面と第2の面とを有し、かつ該第1の面から該第2の面までの貫通する開口を有し、かつ該開口内に、前記第1の面の側に前記第1の導電部材層が、前記第2の面に前記第2の導電部材層がそれぞれ位置するように、前記誘電体単一層、前記第1の金属導電体層、前記第1の導電部材層、前記第2の金属導電体層、および前記第2の導電部材層を有する積層体を前記開口の縁との間に隙間が生じないように配置させた、板状の有機材料部材と、前記第1の導電部材層上を少なくとも覆うように前記有機材料部材の前記第1の面上に設けられた第1の配線パターンと、前記第2の導電部材層上を少なくとも覆うように前記有機材料部材の前記第2の面上に設けられた第2の配線パターンとを具備することを特徴とする。また、別の態様であるキャパシタ内蔵配線板は、一定の面形状を有する、セラミックの誘電体単一層と、前記誘電体単一層の面形状と同一の面形状を有して、該誘電体単一層の一方の面上に密着して設けられた第1の金属導電体層と、前記誘電体単一層の面形状の領域から一部もはみ出さない拡がりで、前記第1の金属導電体層上に設けられた第1の導電部材層と、前記誘電体単一層の面形状と同一の面形状を有して、該誘電体単一層の他方の面上に密着して設けられた第2の金属導電体層と、前記第2の金属導電体層上に設けられた第2の導電部材層と、第1の面と第2の面とを有し、かつ該第1の面から該第2の面までの貫通する開口を有し、かつ該開口内に、前記第1の面の側に前記第1の導電部材層が、前記第2の面に前記第2の導電部材層がそれぞれ位置するように、前記誘電体単一層、前記第1の金属導電体層、前記第1の導電部材層、前記第2の金属導電体層、および前記第2の導電部材層を有する積層体を前記開口の縁との間に隙間が生じないように配置させた、板状の有機材料部材と、前記第1の導電部材層上を少なくとも覆うように前記有機材料部材の前記第1の面上に設けられた第1の配線パターンと、前記第2の導電部材層上を少なくとも覆うように前記有機材料部材の前記第2の面上に設けられた第2の配線パターンとを具備することを特徴とする。
れらの配線板は、内蔵のキャパシタの部分が、配線板を製造するための積層工程など工程とは別の工程として形成することに適するような構造を有している。また、キャパシタの部分はセラミックの誘電体を有しかつ単純な構造であり、これ自体も簡易なプロセスで形成可能である。したがって、これらの配線板は、高比誘電率の誘電体を有しかつ特性のよいキャパシタを、簡易なプロセスで内蔵可能なキャパシタ内蔵配線板である。
また、本発明のさらに別の態様であるキャパシタ内蔵配線板の製造方法は、一定の面形状を有する、セラミックの誘電体単一層と、前記誘電体単一層の面形状と同一の面形状を有して、該誘電体単一層の一方の面上に密着して設けられた第1の金属導電体層と、前記誘電体単一層の面形状と同一の面形状を有して、該誘電体単一層の他方の面上に密着して設けられた第2の金属導電体層と、を有する積層体を形成する工程と、第1の金属箔上に、第1の導電部材とすべき異方性を有する第1の組成物を介して、該第1の組成物の一部が前記誘電体単一層の面形状の領域からはみ出すように、または、第1の導電部材とすべき第1の組成物を介して、該第1の組成物がその一部も前記誘電体単一層の面形状の領域からはみ出さないように、前記積層体の前記第1の金属導電体層の側を対向させ配置する工程と、前記第1の金属箔上に、前記積層体の位置に相当して該積層体より大きな貫通開口が設けられたプリプレグを積層する工程と、前記第1の金属箔上に載置された前記積層体の前記第2の金属導電体層上に第2の導電部材とすべき第2の組成物を適用する工程と、前記第1の金属箔上の前記プリプレグ上に第2の金属箔を配置し、加圧、加熱して前記プリプレグに流動性を与え、流動性で該プリプレグが前記積層体に密着するように、かつ、前記第2の導電部材により前記第2の金属箔と前記第2の金属導電体層とが接続するように、前記プリプレグおよび前記第2の組成物を変化させて、前記第1の金属箔、前記プリプレグ、前記積層体、および前記第2の金属箔を積層、一体化する工程と、前記プリプレグが硬化されたあと、前記第1の導電部材上を少なくとも覆うパターンが形成されるように、前記第1の金属箔をパターニングする工程と、前記プリプレグが硬化されたあと、前記第2の導電部材上を少なくとも覆うパターンが形成されるように、前記第2の金属箔をパターニングする工程とを具備することを特徴とする。
この製造方法は、上記のキャパシタ内蔵配線板を製造するためのひとつの方法である。これにより製造される配線板はいわゆる両面配線板であるが、さらに多層の配線板とするため、第1の金属箔に代えて、あらかじめパターン形成された金属箔(=配線パターン)を表面に有する絶縁板を用いることもできる。また同様の目的のため、第2の金属箔に代えて、あらかじめパターン形成された金属箔(=配線パターン)を表面に有する絶縁板を用いることもできる。これらの場合は、全体の積層、一体化のあとでの金属箔のパターニングを行わずとも、そのパターニングがあらかじめなされていることになる。
本発明によれば、キャパシタ素子が内蔵されたキャパシタ内蔵配線板およびその製造方法において、高比誘電率の誘電体を有しかつ特性のよいキャパシタを、簡易なプロセスで内蔵可能なキャパシタ内蔵配線板およびその製造方法を提供することができる。
本発明の一実施形態であるキャパシタ内蔵配線板の構成を模式的に示す断面図。 図1に示したキャパシタ内蔵配線板の製造過程を模式的に断面で示す工程図。 図2の続図であって、図1に示したキャパシタ内蔵配線板の製造過程を模式的に断面で示す工程図。 図1に示したキャパシタ内蔵配線板に使用のキャパシタ素子を製造する過程を模式的に断面で示す工程図。 本発明の別の実施形態であるキャパシタ内蔵配線板の構成を模式的に示す断面図。 図5に示したキャパシタ内蔵配線板の製造過程の一部を断面で示す工程図。
本発明の実施態様として、前記第1の導電部材層が、異方性導電性ペーストまたは異方性導電性フィルムを硬化して得られた層である、とすることができる。これらは第1の導電部材層を形成するための例である。一般的には、もとがペーストであるよりフィルムである方が、硬化後の形状制御性がよいので使いやすい。また、異方性のある材料は、隙間からのはみ出しの部分が導電性を呈することがないので、配線板の他の領域への悪影響要因になりにくい
また、実施態様として、前記第1の導電部材層が、はんだの層であり、前記第1の配線パターンが、前記第1の導電部材層の全領域上を覆っている、とすることができる。第1の導電部材層は、上記のようなペーストやフィルムを由来とするものとする以外に、はんだの層とすることもできる。はんだを使用した場合には、このはんだが有機材料部材の第1の面上に露出しないように、第1の配線パターンは、このはんだの全領域上を覆うパターンに形成されている。はんだが露出すると、この配線板上に部品を実装するとき(2次実装時)に溶融してはんだが外へ流れ出すのでこれを防止するためである。
また、実施態様として、前記第2の導電部材層が、異方性導電性ペーストまたは異方性のない導電性ペーストを硬化して得られた層である、とすることができる。これらは第2の導電部材層を形成するための例である。異方性のある材料の場合は、隙間からのはみ出しの部分が導電性を呈することがないので、配線板の他の領域への悪影響要因になりにくく、異方性のない材料より使いやすい。また、ペーストを用いることにより、その量をコントロールして、第2の金属導電体層と第2の配線パターンとの間の、埋めるべき体積に適切に対応することができる。
また、実施態様として、前記第2の導電部材層が、はんだの層であり、前記第2の配線パターンが、前記第2の導電部材層の全領域上を覆っている、とすることができる。第2の導電部材層も、ペーストを由来とするものとする以外に、はんだの層とすることができる。はんだを使用した場合には、このはんだが有機材料部材の第2の面上に露出しないように、第2の配線パターンは、このはんだの全領域上を覆うパターンに形成されている。はんだが露出すると、この配線板上に部品を実装するとき(2次実装時)に溶融してはんだが外へ流れ出すのでこれを防止するためである。
以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図1は、本発明の一実施形態であるキャパシタ内蔵配線板の構成を模式的に示す断面図である。同図に示すように、このキャパシタ内蔵配線板は、絶縁層11、配線パターン(配線層)21、22、層間接続体31、キャパシタ素子40、導電性接着剤層(導電部材層)51、52を有する。ここで、キャパシタ素子40は、誘電体単一層41、金属導電体層42、43を有する。
この配線板は、いわゆる両面配線板であって、かつ、その板厚み内部にキャパシタ素子40を具有させた構造である。ここでキャパシタ素子40は、配線板としての板部材である絶縁層11の一部領域に置き換わるように内部に配置され、キャパシタ素子40と絶縁層11との間に隙間はない。構造的に単純であり、製造過程を後述するが、プロセス的にも負担の少ない製造が可能である。
この配線板のキャパシタ素子40およびその周りを除く各部分については、公知の両面配線板の構成と同様のものでよい。例えば次のようなものである。
絶縁層11は、例えばガラスエポキシ樹脂などの有機材料の部材(板材)である。その厚さは、キャパシタ素子40の厚さに適応してそれより少し厚く、例えば50μmから100μm程度とすることができる。配線パターン11、12は、絶縁層11の両面に積層された厚さ例えば18μmの金属箔(銅箔)をパターニングして得ることができる。層間接続体31は、金属箔上にスクリーン印刷で形成された導電性ペーストのバンプを由来とする導電体をここでは用いている。層間接続体31は、これに限らず、公知の別のもの、例えば、スルーホール内壁にめっき形成した導電体、貫通孔に充填の導電性ペーストを由来とした導電体、金属箔上にめっきにより成長させた金属バンプ、あるいは金属板をエッチングして得たバンプなどで代えることもできる。
キャパシタ素子40は、電気的に、導電性接着剤層51、52により、配線パターン22、21にそれぞれ接続されている。このため、絶縁層11にはその両面間を貫通する開口があり、この開口内に、キャパシタ素子40と導電性接着剤層51、52とで構成される積層体が配置されている。ここで、この積層体と開口の縁との間には隙間がなく、かつ別な部材が介在することもなく、構造として単純である。
キャパシタ素子40の誘電体単一層41は、セラミックの単一層であり、一定の面形状(例えば矩形)を有している。金属導電体層42、43は、おのおの、誘電体単一層41の面形状と同一の面形状を有して、誘電体単一層41の両面上それぞれに密着して設けられている。金属導電体層42、43は、キャパシタ素子40の両電極として機能する導電体層であり、これによりキャパシタ素子40は、上記のように、導電性接着剤層51、52を介して電気的に配線パターン22、21に接続されている。配線パターン22、21は、導電性接着剤層51、52上を少なくとも覆うように絶縁層11の各面上に形成されている。
キャパシタ素子40の誘電体単一層41の厚さは、例えば40μmから60μmとすることができ、後述するが焼成前のグリーンシート(例えばチタン酸バリウムの粉末を含む)を焼成して得た焼結体の層である。金属導電体層42、43は、例えば、誘電体単一層41の両面上に導電体ペーストの層を形成しこれを焼き固めて得た導電体層であり、厚さは例えば数μmである。誘電体単一層41、金属導電体層42、43を有するキャパシタ素子40の平面的な大きさは、設定すべき静電容量に応じて、例えば数百μm角から2mm角程度を考えることができる。
導電性接着剤層51は、キャパシタ素子40の金属導電体層42と配線パターン22との間に設けられた、異方性導電性ペースト、異方性導電性フィルム、または異方性のない導電性ペーストを硬化して得られた層である(ここでは異方性導電性フィルムを使用)。この層は、一般的には、もとがペーストであるよりフィルムである方が、硬化後の形状制御性がよいので使いやすい。また、異方性のある材料の場合は、隙間からのはみ出しの部分が導電性を呈することがないので、配線板の他の領域への悪影響要因になりにくく、異方性のない材料より使いやすい。
導電性接着剤層52は、キャパシタ素子40の金属導電体層43と配線パターン21との間に設けられた、異方性導電性ペーストまたは異方性のない導電性ペーストを硬化して得られた層である(ここでは異方性導電性ペーストを使用)。この層は、異方性のある材料の場合は、隙間からのはみ出しの部分が導電性を呈することがないので、配線板の他の領域への悪影響要因になりにくく、異方性のない材料より使いやすい。また、ペーストを用いることにより、その量をコントロールして、金属導電体層43と配線パターン21との間の、埋めるべき体積に適切に対応することができる。
この配線板は、後述するが、内蔵のキャパシタ素子40の部分が、配線板を製造するための積層工程など工程とは別の工程として形成することに適するような構造を有している。また、キャパシタ素子40の部分はセラミックの誘電体単一層41を有しかつ単純な構造であり、これ自体も簡易なプロセスで形成可能である。したがって、この配線板は、高比誘電率の誘電体を有しかつ特性のよいキャパシタを、簡易なプロセスで内蔵可能なキャパシタ内蔵配線板になっている。
次に、図1に示したキャパシタ内蔵配線板の製造方法について図2、図3を参照して説明する。図2から図3は、一連の工程図であり、それぞれ、図1に示したキャパシタ内蔵配線板の製造過程を模式的に断面で示す工程図である。図2、図3において、図1中に示した構成要素と同一または同一相当のものには同一符号を付してある。
まず、図2(a)に示すように、厚さ例えば18μmの金属箔(電解銅箔)22A上に例えばスクリーン印刷により、層間接続体31となるペースト状の導電性組成物をほぼ円錐形のバンプ状に形成する。この導電性組成物は、ペースト状の樹脂中に銀、金、銅などの金属微細粒または炭素微細粒を分散させたものである。層間接続体31の印刷後これを乾燥させて硬化させる。
次に、図2(b)に示すように、金属箔22A上にFR−4のプリプレグ11Aを積層して層間接続体31を貫通させ、その頭部が露出するようにする。露出に際してあるいはその後その先端を塑性変形でつぶしてもよい。プリプレグ11Aには、内蔵して具有すべきキャパシタ素子に相当する領域に開口部11oをあらかじめ設けておく。
続いて、図2(c)に示すように、開口部11o内の金属箔22A上に、内蔵して具有すべきキャパシタ素子を固定するための組成物である導電性接着剤51A(ここでは異方性導電性フィルム)を例えばマウンタを用いて載置する。すでに述べたように、異方性導電性フィルムに代えて、異方性導電性ペーストや異方性のない導電性ペーストを用いることもできる。これらの場合は例えばディスペンサを使用して金属箔22A上に適用できる。
次に、図3(a)に示すように、導電性接着剤51A上にキャパシタ素子40を例えばマウンタを用いて配置する。キャパシタ素子40についてはその構造をすでに説明しているが、この配置する時点では、あらかじめ別な工程を経て作られたあとのものを利用する。キャパシタ素子40の形成工程例については、後述する(図4)。なお、以後の工程の便宜のため、この配置の時点で、導電性接着剤51Aを多少熱硬化させてキャパシタ素子40を仮固定しておいてもよい。仮固定のため、キャパシタ素子40をマウンタではなく、加熱ができる例えばフリップチップボンダで導電性接着剤51A上に配置する。
次に、図3(b)に示すように、キャパシタ素子40上に、組成物である導電性接着剤52A(ここでは異方性導電性ペースト)を例えばディスペンサを使用して適用する。すでに述べたように、異方性導電性ペーストに代えて異方性のない導電性ペーストを用いることもできる。導電性接着剤52Aの量は、キャパシタ素子40と金属箔21Aとの間の、埋めるべき体積に対応して設定する。キャパシタ素子40の厚さとプリプレグ11Aの厚さとの公差は、設定次第であり、かつまたキャパシタ素子40の平面的な大きさによっても上記体積は変化するためである。
次に、図3(c)に示すように、プリプレグ11A上に金属箔(電解銅箔)21Aを積層配置して加圧、加熱し全体を一体化する(図3(d))。加熱温度は、例えば175℃とすることができる。このとき、加熱により得られるプリプレグ11Aの流動性により、キャパシタ素子40の周りの空間に向かってプリプレグ11Aが流動して開口部11oの縁が移動する。これにより、プリプレグ11Aがキャパシタ素子40等に密着する構造になって空隙は発生しない。プリプレグ11Aは完全に硬化して絶縁層11になる。
また、導電性接着剤51Aの熱硬化により金属箔22Aとキャパシタ素子40(の金属導電体層42)とが接着し、かつ、導電性接着剤52Aの熱硬化により金属箔21Aとキャパシタ素子40(の金属導電体層43)とが接着する。さらに、金属箔21Aは層間接続体31にも密着してこれらの間が電気的導通状態になる。
図3(d)に示す構造が得られたあと、上下両面の金属箔21A、22Aを周知のフォトリソグラフィを利用して所定にパターニングして配線パターン21、22を形成することにより、図1に示したようなキャパシタ内蔵配線板を得ることができる。なお、通常、このまま両面配線板として利用する場合には、上下両面に、さらに、部品実装等ではんだが載るべき配線層21、22によるランド領域を除いてはんだレジスト(不図示)の層を形成することができる。はんだレジストの層は、はんだ接続時に溶融したはんだをランド部分に留めかつその後は保護層として機能する。ランド部分の表層には、耐腐食性の高いNi/Auのめっき層(不図示)を形成するようにしてもよい。
次に、図4を参照して、上記で言及のキャパシタ素子40の形成工程例について説明する。図4は、図1に示したキャパシタ内蔵配線板に使用のキャパシタ素子40を製造する過程を模式的に断面で示す工程図である。同図において、すでに説明した図中に示した構成要素と同一または同一相当のものには同一符号を付してある。
まず、図4(a)に示すように、作られるべきキャパシタ素子40の誘電体単一層41の厚さに対応した、ごく薄いグリーンシート41Aを形成、用意する。グリーンシート41Aは、例えば、主として誘電体粉末(例えばチタン酸バリウムの粉末)を含み、加えて金属添加物(比誘電率などの特性の調整のため)、焼結助剤(焼結性を高めるため)、バインダ樹脂、有機溶媒などを有する組成物である。薄く形成するためには、例えばドクターブレード法などの周知の方法を利用することができる。形成したあと、ダイサーに適用できるような適当な大きさ(半導体ウエハ程度の大きさ)に打ち抜く。
次に、図4(b)に示すように、グリーンシート41Aの片面上に、金属導電体層42とすべき導電体ペースト42Aの層を、例えばスキージ101を用いた印刷で所定厚に形成する。導電体ペースト42Aは、例えば、主として導体である例えばAgやCuの微細粒子をフィラーとし、これをバインダである低融点ガラス中に分散させた組成物である。グリーンシート41Aの片面上に導電体ペースト42Aの層を形成後、例えば100℃〜300℃の温度で導電体ペースト42Aを仮乾燥させる。
導電体ペースト42Aの仮乾燥後、図4(c)に示すように、グリーンシート41Aのもう片面上に、金属導電体層43とすべき導電体ペースト43Aの層を、導電体ペースト42Aと同様の組成のものを使用した印刷で所定厚に形成する。そして、導電性ペースト42Aの場合と同様に、例えば100℃〜300℃の温度で導電体ペースト43Aを仮乾燥させる。
次に、上記で得られた3層構造のシートを焼成する。この場合、その焼成温度は、導電性ペースト42A、43Aの金属微細粒子が連接して金属層となるような好ましい焼成温度である、例えば、850℃〜900℃とすることができる。焼成雰囲気は、形成されるべき金属導電体層42、43の酸化を抑制するため非酸化性雰囲気とするのが好ましい。
続いて、上記の焼成で得られた3層構造の焼結体を、得るべきキャパシタ素子40としての必要面積に応じたカットラインCLに沿い、例えばダイサーを用いてカットし個片化する(図4(d))。以上により、図1に示したキャパシタ内蔵配線板で使用するためのキャパシタ素子40を得ることができる。なお、金属導電体層42、43としては、これらの一部として、上記の導電性ペースト42A、43Aを焼成したあとに、その表層としてSn(すず)の層を追加して設けるようにしてもよい。このようにすれば、導電性接着剤51A、52Aに代えてはんだを使用する場合(後述する)にも良好な接合性を確保でき都合がよい。
キャパシタ素子40は、上記のように個片化して得るため、最終的に得るべき形状や面積の設定が非常に容易である。また、キャパシタ素子40は、その金属導電体層42、43が、おのおの、誘電体単一層41の面形状と同一の面形状を有して誘電体単一層41の両面上に設けられることになるので、これらのみでその静電容量が決定され、配線板に使用した場合に、導電性接着剤層51、52の広がる面積や配線パターン21、22のパターン形状からの影響を受けない。この点も大きな利点である。
以上説明した方法では、グリーンシート41Aと、導電性ペースト42A、43Aとを同時に焼成して個片化前のシートを得るようにしているが、グリーンシート41Aの焼成と、導電性ペースト42A、43Aの焼成とを別々の工程として設けるようにしてもよい。この場合、例えば、まず、グリーンシート41Aの焼成を、その焼成温度としてより適当な温度である例えば1100℃〜1300℃で行う。一般に高温の焼成の方が高い比誘電率のセラミックになる。
グリーンシート41Aを焼成したあとに、導電体ペースト42Aの層の形成、仮乾燥を行い、さらに、導電体ペースト43Aの層の形成を行う。そして、形成された導電体ペースト42A、43Aの層の焼成を例えば500℃〜900℃の温度で行う。これにより、金属導電体層42、43が誘電体単一層41上に密着するように形成される。
キャパシタ素子40は、上記のいずれの方法でも、配線板としての形成工程とは離れて別工程で形成ことができる。したがって、配線板の有機材料の耐熱温度(例えば2百数十℃)に制限されることなく、高温の焼成温度を利用した高比誘電率の誘電体を有する特性のよいキャパシタになる。この点は、キャパシタ素子40に相当してセラミックの誘電体層を例えば金属箔22A上に直接、層としてあらかじめ印刷、形成すれば、配線板の有機材料の耐熱温度に制限されることはなくなる。しかしながら、この場合、印刷した誘電体層が重力で型崩れしたり、金属箔22Aと誘電体層との熱膨張係数の違いにより焼成後に誘電体層が反ったり、誘電体層が硬化収縮したりして形状のコントロールが難しくなる。
また、キャパシタ素子40の利点には、誘電体単一層41と、この両面に密着して設けられた、最外層である金属導電体層42、43とを有して、膜素子の態様としてごく薄い構成で形成できる点が挙げられる。これにより、配線板としてこれを内蔵具有するため、その絶縁材料層の厚さを通常より厚くするような対応を特に講じるには及ばない。よって、ごく薄い配線板用として使用できるとともに、当然ながら、より厚い絶縁材料層を有する配線板に適用することもできる。
より厚い絶縁材料層を有する配線板への適用例としては、例えば、キャパシタ素子40の金属導電体層43とこれに対向する配線パターン21との電気的接続を、導電性接着剤52Aに代えて、金属箔21A上に形成された導体バンプ(例えばめっきで形成)とする構成が考えられる。この場合、導体バンプが、より厚い絶縁層11を縦方向に貫く、キャパシタ素子40と配線パターン21との間のコンタクトとして機能する。
また、より厚い絶縁材料層を有する配線板におけるキャパシタ素子40の別の適用例として、金属導電体層42、43ともに配線パターン22の側に電気的に接続する構造が考えられる。この場合、金属導電体層42は導電性接着剤層51により配線パターン22に電気的に接続される一方、金属導電体層43は、この金属導電体層43上から金属箔22A上にまで覆うように形成された導電性ペーストにより金属箔22に電気的に接続する。この導電性ペーストの上方に絶縁層11を位置させる。
次に、図5を参照して、別の実施形態であるキャパシタ内蔵配線板を説明する。図5は、別の実施形態であるキャパシタ内蔵配線板の構成を模式的に示す断面図である。同図において、すでに説明した図中に示した構成要素と同一または同一相当のものには同一符号を付してある。
このキャパシタ内蔵配線板は、半導体素子部品61やチップ抵抗(電気部品)62が埋設で実装された多層(8層)配線板であり、加えて、すでに説明の構造を有するキャパシタ素子40(401、402、403)を内部に具有させた構造である。キャパシタ素子40等を内部に具有させるため、その上下面には導電性接着剤層51、52が介在する(他のキャパシタ素子401等も同様である)。これら以外に、絶縁層(絶縁板)11〜17、配線層(配線パターン)21〜28、層間接続体31〜37、はんだ71、72、はんだレジスト81、82を有する。
半導体素子部品61は、例えば、ウエハレベル・チップスケールパッケージによるLGAの半導体素子であり、半導体チップと、この半導体チップ上に形成されたグリッド状配列の表面実装用端子61aとを少なくとも備えている。半導体素子部品61の表面実装用端子61aと配線層22が含むランドとは、はんだ71により電気的、機械的に接続されている。
チップ抵抗62は、表面実装型の部品であり、その平面的な大きさは例えば0.6mm×0.3mmである。両端に端子を有し、その下側が配線層22が含むランドに対向位置している。チップ抵抗62の端子とランドとは、はんだ72により電気的、機械的に接続されている。チップ抵抗42は、これに代えてチップキャパシタやチップインダクタであっても同様に内蔵、埋設され得る。
配線層21、28は、それぞれ、主面上の配線層であり、その上に各種の部品(不図示)が実装され得る。この実装ではんだ(不図示)が載るべき配線層21、28のランド部分を除いて主面上には、はんだ接続時に溶融したはんだをランド部分に留めかつその後は保護層として機能するはんだレジスト81、82が形成されている。ランド部分の表層には、耐腐食性の高いNi/Auのめっき層(不図示)を形成するようにしてもよい。
各配線層21〜28は、それぞれ金属(銅)箔を所定のパターンに加工したものである。配線層21〜28を隔てる絶縁層11〜17は、それぞれ例えばガラスエポキシ樹脂からなるリジッドな素材である。絶縁層13〜15は、埋設された半導体素子部品61およびチップ抵抗62に相当する位置部分が開口部になっており、部品61、62を収容するための空間を提供する。絶縁層12、16は、埋設された部品61、62のための絶縁層13〜15の上記開口部の空間を埋めるように変形進入し内部に空隙となる空間が生じないようにしている。
配線層21と配線層22とは、それらのパターンの面の間に挟設されかつ絶縁層11を貫通する層間接続体31により導通し得る。同様に、配線層22と配線層23とは、絶縁層12を貫通して設けられた層間接続体32により導通し得る。配線層23と配線層24とは、それらのパターンの面の間に挟設されかつ絶縁層13を貫通する層間接続体33より導通し得る。
さらに同様に、配線層24と配線層25とは、それらのパターンの面の間に挟設されかつ絶縁層14を貫通する層間接続体34より導通し得る。配線層25と配線層26とは、それらのパターンの面の間に挟設されかつ絶縁層15を貫通する層間接続体35より導通し得る。配線層26と配線層27とは、それらのパターンの面の間に挟設されかつ絶縁層16を貫通する層間接続体36より導通し得る。配線層27と配線層28とは、それらのパターンの面の間に挟設されかつ絶縁層17を貫通する層間接続体37より導通し得る。
層間接続体31〜37は、それぞれ、導電性組成物のスクリーン印刷により形成される導電性バンプを由来とする柱状構造のものであり、その製造工程に依拠して軸方向(図5の図示で上下の積層方向、貫通方向)に径が変化している。これらの層間接続体31〜37は、小さな領域に高密度に設けることができ、基板設計のファイン化に資することができる。
以上のような構造の多層配線板において、キャパシタ素子40(401、402、403)は、配線板としての板部材である絶縁層11(14、16、17)それぞれの一部領域に置き換わるように内部に配置されている。したがって、それらの配置の自由度は比較的高く、配線板としての設計の容易さにあまり影響を与えない。また、このように内部に配置させるためのプロセスがすでに説明したように容易であり、大きな利点になっている。
図6は、図5に示したキャパシタ内蔵配線板の製造過程の一部を断面で示す工程図である。図中の符号は図5と共通する。この工程は、このキャパシタ内蔵配線板を得るための最終的な積層工程を示している。
図6中に示した積層部材1は、図1に示したキャパシタ内蔵配線板とほぼ同様の配線板を用い(符号も共通している)、これに半導体素子部品61、チップ抵抗62を表面実装して得た部材である。ここでは、金属箔21Aをパターニングして配線層21を得る前の状態のものを用いている。
積層部材2は、半導体素子部品61、チップ抵抗62に相当する領域に開口部2oが形成されている。この開口部2oは、例えば、この図6に示す積層工程の直前に形成することができる。この点を除けば、すでに説明した工程を参照して次のようにして得ることができる。すなわち、配線パターン23、絶縁層13、配線パターン24、層間接続体33を有する部分(=両面配線板)は、図2に示した工程で説明が尽きている(ただしキャパシタ素子40の内蔵に要する対応は不要である)。また、配線パターン25、絶縁層15、配線パターン25、層間接続体35を有する部分(=両面配線板)も同様である。
後者の両面配線板には、次に、その配線パターン25が位置する側に、層間接続体34の形成、絶縁層14とすべきプリプレグの積層、およびキャパシタ素子401の載置を行う。この点は、図2、図3を参照して、金属箔22Aの代わりに両面配線板を使用するとして説明ができる。その後、この両面配線板と前者の両面配線板とを積層、一体化する。そしてさらに、一体化された積層体の配線パターン23が位置する側に、層間接続体32の形成と、絶縁層12とすべきプリプレグ12Aの積層とを行う。これにより得られた積層体に開口部2oを形成して積層部材2が得られる。
積層部材3については、以下である。積層部材3のうち、配線パターン27、絶縁層17、金属箔28A、層間接続体37、キャパシタ素子403を有する部分(=キャパタ内蔵の両面配線板)については、図2、図3に示した工程で説明が尽きている。ただし、金属箔28Aはこの段階ではパターニングしていない。この両面配線板には、次に、配線パターン27が位置する側に、層間接続体36の形成、絶縁層16とすべきプリプレグ16Aの積層、およびキャパシタ素子402の載置を行う。キャパシタ素子402の位置に対応してプリプレグ16Aには開口部16oが設けられている。この点は、図2における開口部11oと同様である。以上より積層部材3が得られる。
図6に示すような配置で各積層部材1、2、3を積層配置してプレス機で加圧、加熱する。これにより、プリプレグ12A、16Aが完全に硬化し全体が積層、一体化する。このとき、加熱により得られるプリプレグ12A、16Aの流動性により、半導体素子部品61およびチップ抵抗62の周りの空間にはプリプレグ12A、16Aが変形して進入し空隙は発生しない。また、この積層工程により、配線層22、26は、層間接続体32、36にそれぞれ電気的に接続される。なお、キャパシタ素子402の周りのプリプレグ16Aおよび配線パターン26、27と、このキャパシタ素子402との関係(それらの間で生じる作用)は、図3(c)、(d)での説明を参照することができる。
図6に示す積層工程の後、上下両面の金属箔28A、21Aを周知のフォトリソグラフィを利用して所定にパターニングし、さらにはんだレジスト81、82の層を形成することにより、図5に示したようなキャパシタ内蔵配線板を得ることができる。
このキャパシタ内蔵配線板においては、内蔵される半導体素子部品61や表面に実装される半導体素子部品に対して、キャパシタ素子40等を、周波数特性の優れたデカップリング用のキャパシタンスとして機能させることができる。すなわち、キャパシタ素子40等は部品61等のすぐそばに配置することができ、パターン長によるインダクタンス発生の少ないレイアウトが可能になる。また、キャパシタ素子40等は、その厚み方向のサイズがチップ抵抗62のようなチップ部品より極めて小さく、図5に示すような多層配線板のどの絶縁層にも配置できるので、内蔵素子として使いやすい。
以上いくつかの実施形態を説明したが、以上の説明では、導電部材(層)が導電性接着剤層51、52であるとした説明であった。導電部材層は、その導電部材として、その一方または両方をはんだとすることもできる。その場合の構造としては、図1における導電性接着剤層51、52の一方または両方の代わりにはんだの層が存在する構造になる。はんだを用いる場合も、特に特別な製造装置などが必要となるわけではなく、低コストの製造が可能である。
このような態様の場合のプロセスについては以下になる。導電性接着剤層51をはんだの層とする場合には、図2(c)における導電性接着剤51Aの代わりに組成物であるクリームはんだを金属箔22A上に設ける。図3(a)の段階に相当して、クリームはんだをリフローさせてキャパシタ素子40を金属箔上に固定することができる。ただし、リフロー温度はプリプレグ11Aが熱硬化しない温度とする必要があり、このため、クリームはんだのはんだ成分は低融点のものを用いる。
または、図3(a)の段階ではクリームはんだをリフローさせず、あとの図3(c)の段階(積層工程)での加熱によりクリームはんだをリフローさせて、積層と同時にキャパシタ素子40を金属箔上に固定するようにしてもよい。この積層工程はすでに説明したように、例えば175℃の加熱でなされるので、このような低温度で溶融する低融点のはんだ成分を有するクリームはんだを用いる。
あるいは、クリームはんだの塗布は、図2(a)に示す層間接続体31の形成の前時点に金属箔22A上にあらかじめ行い、さらに、キャパシタ素子40の載置、クリームはんだのリフローという段階を経てから、図2(a)に示すような層間接続体31の形成以下の工程を行う、としてもよい。この場合は、クリームはんだのリフロー温度は、プリプレグ11Aの硬化温度に制限されないので、通常の(例えば220℃程度)の融点のはんだ成分を有するクリームはんだを用いることができる。
導電性接着剤51Aの代わりにクリームはんだを用いる場合には、なるべく少量のクリームはんだを用いるのが好ましい。少量にすれば、キャパシタ素子40との間からのはみ出しを回避でき、その導電性による配線板の他の部分への悪影響を防止することができる。また、少量にすれば、この配線板上に部品を実装するときに再溶融して膨張することによる悪影響も最低限にできる。
なお、導電性接着剤層51の代わりにはんだの層を使用した場合には、このはんだが絶縁層11の面上に露出しないように、配線パターン22は、このはんだの全領域上を覆うパターンに形成される。はんだが露出すると、この配線板上に部品を実装するとき(2次実装時)に溶融してはんだが外へ流れ出すのでこれを防止するためである。
また、導電性接着剤層52をはんだの層とする場合については以下である。この場合は、図3(b)における導電性接着剤52Aの代わりに組成物であるクリームはんだをキャパシタ素子40上に設ける。そして、次の図3(c)の段階(積層工程)での加熱によりクリームはんだをリフローさせて、積層と同時に金属箔21Aとキャパシタ素子40とを電気的に接続する。この積層工程はすでに説明したように、例えば175℃の加熱でなされるので、このような低温度で溶融する低融点のはんだ成分を有するクリームはんだを用いる。
導電性接着剤52Aの代わりにクリームはんだを用いる場合には、なるべく少量のクリームはんだを用いるのが好ましい。少量にすれば、キャパシタ素子40との間からのはみ出しを回避でき、その導電性による配線板の他の部分への悪影響を防止することができる。また、少量にすれば、この配線板上に部品を実装するときに再溶融して膨張することによる悪影響も最低限にできる。少量のクリームはんだで済むように、この場合、プリプレグ11Aの厚みの設定は、キャパシタ素子40と金属箔21Aとの間の、埋めるべき体積がなるべく小さくなるように行う。
1…積層部材、2…積層部材、2o…内蔵部品用開口部、3…積層部材、11,12,13,14,15,16,17…絶縁層、11A,12A,16A…プリプレグ、11o…キャパシタ素子用開口部、16o…キャパシタ素子用開口部、21,22,23,24,25,26,27,28…配線層(配線パターン)、21A,22A,28A…金属箔(銅箔)、31,32,33,34,35,36,37…層間接続体(導電性組成物印刷による導電性バンプ)、40…キャパシタ素子、41…誘電体単一層、41A…グリーンシート、42,43…金属導電体層、42A,43A…導電体ペースト、51…導電性接着剤層、51A…導電性接着剤(硬化前)、52…導電性接着剤層、52A…導電性接着剤(硬化前)、61…半導体素子部品(ウエハレベル・チップスケールパッケージによる電気/電子部品)、61a…表面実装用端子、62…チップ抵抗(電気部品)、71,72…はんだ、81,82…はんだレジスト、101…スキージ、401,402,403…キャパシタ素子、CL…カットライン。

Claims (7)

  1. 一定の面形状を有する、セラミックの誘電体単一層と、
    前記誘電体単一層の面形状と同一の面形状を有して、該誘電体単一層の一方の面上に密着して設けられた第1の金属導電体層と、
    前記誘電体単一層の面形状の領域から一部がはみ出す拡がりを有して、前記第1の金属導電体層上に設けられた異方性の第1の導電部材層と、
    前記誘電体単一層の面形状と同一の面形状を有して、該誘電体単一層の他方の面上に密着して設けられた第2の金属導電体層と、
    前記第2の金属導電体層上に設けられた第2の導電部材層と、
    第1の面と第2の面とを有し、かつ該第1の面から該第2の面までの貫通する開口を有し、かつ該開口内に、前記第1の面の側に前記第1の導電部材層が、前記第2の面に前記第2の導電部材層がそれぞれ位置するように、前記誘電体単一層、前記第1の金属導電体層、前記第1の導電部材層、前記第2の金属導電体層、および前記第2の導電部材層を有する積層体を前記開口の縁との間に隙間が生じないように配置させた、板状の有機材料部材と、
    前記第1の導電部材層上を少なくとも覆うように前記有機材料部材の前記第1の面上に設けられた第1の配線パターンと、
    前記第2の導電部材層上を少なくとも覆うように前記有機材料部材の前記第2の面上に設けられた第2の配線パターンと
    を具備することを特徴とするキャパシタ内蔵配線板。
  2. 一定の面形状を有する、セラミックの誘電体単一層と、
    前記誘電体単一層の面形状と同一の面形状を有して、該誘電体単一層の一方の面上に密着して設けられた第1の金属導電体層と、
    前記誘電体単一層の面形状の領域から一部もはみ出さない拡がりで、前記第1の金属導電体層上に設けられた第1の導電部材層と、
    前記誘電体単一層の面形状と同一の面形状を有して、該誘電体単一層の他方の面上に密着して設けられた第2の金属導電体層と、
    前記第2の金属導電体層上に設けられた第2の導電部材層と、
    第1の面と第2の面とを有し、かつ該第1の面から該第2の面までの貫通する開口を有し、かつ該開口内に、前記第1の面の側に前記第1の導電部材層が、前記第2の面に前記第2の導電部材層がそれぞれ位置するように、前記誘電体単一層、前記第1の金属導電体層、前記第1の導電部材層、前記第2の金属導電体層、および前記第2の導電部材層を有する積層体を前記開口の縁との間に隙間が生じないように配置させた、板状の有機材料部材と、
    前記第1の導電部材層上を少なくとも覆うように前記有機材料部材の前記第1の面上に設けられた第1の配線パターンと、
    前記第2の導電部材層上を少なくとも覆うように前記有機材料部材の前記第2の面上に設けられた第2の配線パターンと
    を具備することを特徴とするキャパシタ内蔵配線板。
  3. 前記第1の導電部材層が、異方性導電性ペーストまたは異方性導電性フィルムを硬化して得られた層であることを特徴とする請求項1または2記載のキャパシタ内蔵配線板。
  4. 前記第1の導電部材層が、はんだの層であり、
    前記第1の配線パターンが、前記第1の導電部材層の全領域上を覆っていること
    を特徴とする請求項記載のキャパシタ内蔵配線板。
  5. 前記第2の導電部材層が、異方性導電性ペーストまたは異方性のない導電性ペーストを硬化して得られた層であることを特徴とする請求項1または2記載のキャパシタ内蔵配線板。
  6. 前記第2の導電部材層が、はんだの層であり、
    前記第2の配線パターンが、前記第2の導電部材層の全領域上を覆っていること
    を特徴とする請求項1または2記載のキャパシタ内蔵配線板。
  7. 一定の面形状を有する、セラミックの誘電体単一層と、前記誘電体単一層の面形状と同一の面形状を有して、該誘電体単一層の一方の面上に密着して設けられた第1の金属導電体層と、前記誘電体単一層の面形状と同一の面形状を有して、該誘電体単一層の他方の面上に密着して設けられた第2の金属導電体層と、を有する積層体を形成する工程と、
    第1の金属箔上に、第1の導電部材とすべき異方性を有する第1の組成物を介して、該第1の組成物の一部が前記誘電体単一層の面形状の領域からはみ出すように、または、第1の導電部材とすべき第1の組成物を介して、該第1の組成物がその一部も前記誘電体単一層の面形状の領域からはみ出さないように、前記積層体の前記第1の金属導電体層の側を対向させ配置する工程と、
    前記第1の金属箔上に、前記積層体の位置に相当して該積層体より大きな貫通開口が設けられたプリプレグを積層する工程と、
    前記第1の金属箔上に載置された前記積層体の前記第2の金属導電体層上に第2の導電部材とすべき第2の組成物を適用する工程と、
    前記第1の金属箔上の前記プリプレグ上に第2の金属箔を配置し、加圧、加熱して前記プリプレグに流動性を与え、流動性で該プリプレグが前記積層体に密着するように、かつ、前記第2の導電部材により前記第2の金属箔と前記第2の金属導電体層とが接続するように、前記プリプレグおよび前記第2の組成物を変化させて、前記第1の金属箔、前記プリプレグ、前記積層体、および前記第2の金属箔を積層、一体化する工程と、
    前記プリプレグが硬化されたあと、前記第1の導電部材上を少なくとも覆うパターンが形成されるように、前記第1の金属箔をパターニングする工程と、
    前記プリプレグが硬化されたあと、前記第2の導電部材上を少なくとも覆うパターンが形成されるように、前記第2の金属箔をパターニングする工程と
    を具備することを特徴とするキャパシタ内蔵配線板の製造方法。
JP2011010057A 2011-01-20 2011-01-20 キャパシタ内蔵配線板、キャパシタ内蔵配線板の製造方法 Active JP5830864B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011010057A JP5830864B2 (ja) 2011-01-20 2011-01-20 キャパシタ内蔵配線板、キャパシタ内蔵配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011010057A JP5830864B2 (ja) 2011-01-20 2011-01-20 キャパシタ内蔵配線板、キャパシタ内蔵配線板の製造方法

Publications (2)

Publication Number Publication Date
JP2012151359A JP2012151359A (ja) 2012-08-09
JP5830864B2 true JP5830864B2 (ja) 2015-12-09

Family

ID=46793320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011010057A Active JP5830864B2 (ja) 2011-01-20 2011-01-20 キャパシタ内蔵配線板、キャパシタ内蔵配線板の製造方法

Country Status (1)

Country Link
JP (1) JP5830864B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3075006A1 (de) 2013-11-27 2016-10-05 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplattenstruktur
AT515101B1 (de) * 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
AT515447B1 (de) 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3526527B2 (ja) * 1997-12-24 2004-05-17 京セラ株式会社 セラミック基板
JP4641589B2 (ja) * 2000-05-19 2011-03-02 イビデン株式会社 コンデンサおよび多層プリント配線板
JP3838876B2 (ja) * 2001-01-09 2006-10-25 新光電気工業株式会社 多層回路基板の製造方法
JP2001298274A (ja) * 2001-03-13 2001-10-26 Matsushita Electric Ind Co Ltd 電子回路構成体
JP2003224029A (ja) * 2002-01-28 2003-08-08 Sumitomo Metal Electronics Devices Inc チップコンデンサ及びその製造方法
JP2005302854A (ja) * 2004-04-08 2005-10-27 Fujikura Ltd 部品内蔵両面基板、部品内蔵両面配線板およびその製造方法
JP2008016651A (ja) * 2006-07-06 2008-01-24 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法。

Also Published As

Publication number Publication date
JP2012151359A (ja) 2012-08-09

Similar Documents

Publication Publication Date Title
JP2007324550A (ja) 多層基板
JP3956851B2 (ja) 受動素子内蔵基板及びその製造方法
JP4597631B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP3946578B2 (ja) 受動素子を備えた配線板の製造方法、受動素子を備えた配線板
JP5830864B2 (ja) キャパシタ内蔵配線板、キャパシタ内蔵配線板の製造方法
JP4839824B2 (ja) コンデンサ内蔵基板およびその製造方法
JP5397012B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2013102047A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2001274555A (ja) プリント配線基板、プリント配線用素板、半導体装置、プリント配線基板の製造方法、及び半導体装置の製造方法
JP6058321B2 (ja) 配線基板の製造方法
TWI477214B (zh) 具有內埋元件的電路板及其製作方法
JP2010010714A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2006093439A (ja) 多層基板及びその製造方法
CN210157483U (zh) 多层基板
JP5287102B2 (ja) 電子部品および電子部品用基板ならびにそれらの製造方法
JP2010258335A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2008016651A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法。
JP4515477B2 (ja) 受動素子を備えた配線板の製造方法
JP2008244029A (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP5779908B2 (ja) 部品内蔵配線板
JP5601413B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5633256B2 (ja) 部品内蔵基板の製造方法
JP5897241B2 (ja) 部品内蔵配線板
JP2008288225A (ja) コンデンサ、コンデンサの製造方法、コンデンサ内蔵基板、およびコンデンサ内蔵基板の製造方法
JP4885097B2 (ja) 抵抗素子を内蔵したプリント配線板の製造法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151012

R150 Certificate of patent or registration of utility model

Ref document number: 5830864

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150